JPH1131065A - Image display device - Google Patents

Image display device

Info

Publication number
JPH1131065A
JPH1131065A JP18626797A JP18626797A JPH1131065A JP H1131065 A JPH1131065 A JP H1131065A JP 18626797 A JP18626797 A JP 18626797A JP 18626797 A JP18626797 A JP 18626797A JP H1131065 A JPH1131065 A JP H1131065A
Authority
JP
Japan
Prior art keywords
cursor
image data
display screen
display device
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18626797A
Other languages
Japanese (ja)
Inventor
Mikio Miura
幹夫 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP18626797A priority Critical patent/JPH1131065A/en
Publication of JPH1131065A publication Critical patent/JPH1131065A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • User Interface Of Digital Computer (AREA)

Abstract

PROBLEM TO BE SOLVED: To increase the processing speed nearly without an increase in cost when image data of a frame memory are displayed on the display screen of the display device and a cursor consisting of a combination of straight lines is displayed at an arbitrary specific position on the display screen. SOLUTION: When respective set values by a CPU 1 are sent from a display control circuit 4, a timing generator 3 generates various synchronizing signals according to them. At this time, when the position of a cross hair-line cursor to be displayed on the display screen of the display device 9 is specified in dot units, a cursor signal is also generated in timing corresponding to the specified position. The display control circuit 4 reads image data as parallel data out of a frame memory 7 according to the frame synchronizing signal from the timing generator 3. A shift circuit 20 ORs the parallel data and the said cursor signal and the composite image data are displayed on the display screen of the display device 9.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、ラスタスキャン
方式の画像表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a raster scan type image display device.

【0002】[0002]

【従来の技術】このような画像表示装置として、並列デ
ータ入出力方式のフレームメモリの画像データ(文字や
パターン等の画像情報)を並列データとして読み込み、
それをCRT(陰極線管)やLCD(液晶デバイス)等
を用いた表示装置に順次転送してその表示画面に表示さ
せるグラフィックディスプレイ装置がある。
2. Description of the Related Art As such an image display device, image data (image information such as characters and patterns) of a frame memory of a parallel data input / output system is read as parallel data.
There is a graphic display device that sequentially transfers the data to a display device using a CRT (cathode ray tube), LCD (liquid crystal device), or the like, and displays it on the display screen.

【0003】このような画像表示装置は、例えば図4に
示すように、CPU1,ROM2,タイミングジェネレ
ータ3,表示制御回路4,バスドライバ5,マルチプレ
クサ6,フレームメモリ7,ラッチ8,表示装置9等に
よって構成されている。CPU1は、この画像表示装置
全体の制御を行なう中央処理装置であり、ROM(リー
ド・オンリ・メモリ)2に格納されているプログラムを
実行する。そのROM2には、プログラムの他にグラフ
ィック表示のためのグラフィックデータ(画像データ)
が格納されている。
As shown in FIG. 4, for example, such an image display device includes a CPU 1, a ROM 2, a timing generator 3, a display control circuit 4, a bus driver 5, a multiplexer 6, a frame memory 7, a latch 8, a display device 9, and the like. It is constituted by. The CPU 1 is a central processing unit that controls the entire image display device, and executes a program stored in a ROM (read only memory) 2. The ROM 2 stores graphic data (image data) for graphic display in addition to programs.
Is stored.

【0004】表示制御回路4は、主にアドレスジェネレ
ータからなり、タイミングジェネレータ3から発生され
る同期信号に従って、CPU1とは非同期にサイクリッ
クな(規則正しい)表示動作を繰り返す機能を持ってい
る。したがって、フレームメモリ7のアクセスは表示制
御回路4に優先権があり、CPU1はフレームメモリ7
のグラフィックデータの書き換えや読み出しを表示制御
回路4が非アクセス状態のタイミングで行なえるように
タイミングジェネレータ3によって制御される。
The display control circuit 4 mainly includes an address generator, and has a function of repeating a cyclic (regular) display operation asynchronously with the CPU 1 in accordance with a synchronization signal generated from the timing generator 3. Therefore, the display control circuit 4 has a priority in accessing the frame memory 7, and the CPU 1
Is controlled by the timing generator 3 so that the display control circuit 4 can rewrite or read the graphic data at the timing of the non-access state.

【0005】まず、CPU1が、表示制御回路4内の各
レジスタに、フレームメモリ7上の表示開始アドレス
(スタートアドレス),表示画面の水平方向の表示文字
数(水平表示画面幅),フレームメモリ7の水平方向の
書き込み文字数(水平仮想画面幅)などをそれぞれ設定
する。それらの設定値は、タイミングジェネレータ3に
も送られ、それらの設定値に従ってタイミングジェネレ
ータ3が表示のための各種同期信号を発生する。
First, the CPU 1 stores, in each register in the display control circuit 4, a display start address (start address) on the frame memory 7, the number of characters to be displayed on the display screen in the horizontal direction (horizontal display screen width), and The number of characters to be written in the horizontal direction (horizontal virtual screen width) is set. The set values are also sent to the timing generator 3, and the timing generator 3 generates various synchronization signals for display according to the set values.

【0006】CPU1は、ROM2内のプログラムに従
ってグラフィックデータをフレームメモリ7(フレーム
バッファ)の所定アドレスに描画する。表示制御回路4
は、タイミングジェネレータ3から発生されるフレーム
同期信号に従ってグラフィック用表示アドレスバス10
上にグラフィック表示アドレス(GA0〜GA14)を
出力する。それによって、そのアドレスに従ったグラフ
ィックデータがフレームメモリ7から読み出され、ラッ
チ8を経由して表示装置9に転送される。
The CPU 1 draws graphic data at a predetermined address in a frame memory 7 (frame buffer) according to a program in the ROM 2. Display control circuit 4
Is a graphic display address bus 10 according to a frame synchronization signal generated from the timing generator 3.
The graphic display addresses (GA0 to GA14) are output above. Thereby, graphic data according to the address is read from the frame memory 7 and transferred to the display device 9 via the latch 8.

【0007】このような画像表示装置において、表示画
面内の位置指定や部分的な領域指定の方法として、表示
画面に互いに直交する2本の直線を表示する、いわゆる
クロスヘアラインカーソル表示が一般的に使われてい
る。このような直線の組み合わせによるカーソル(以下
単に「カーソル」ともいう)を表示するために従来用い
られていた方法としては、以下の(1)(2)に示すような
方法が知られている。
In such an image display device, a so-called cross hairline cursor display for displaying two straight lines orthogonal to each other on a display screen is generally used as a method for specifying a position or a partial area in a display screen. It is used. The following methods (1) and (2) are known as methods conventionally used to display a cursor (hereinafter also simply referred to as a “cursor”) based on such a combination of straight lines.

【0008】(1)フレームメモリ(VRAM)に画像
データ(例えばグラフィックデータ)と共にカーソルを
描画する。 (2)画像データ描画用のフレームメモリの他に、カー
ソルを表示するためのフレームメモリを設け、そのフレ
ームメモリにカーソルを描画し、画像データと論理和合
成して表示画面に表示する。
(1) A cursor is drawn together with image data (for example, graphic data) in a frame memory (VRAM). (2) In addition to a frame memory for drawing image data, a frame memory for displaying a cursor is provided, the cursor is drawn in the frame memory, and a logical sum of the cursor and image data is displayed on the display screen.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、(1)
の方法では、表示画面の任意の位置に任意の形状のカー
ソルを表示でき、ハードウェアの回路構成も簡単になる
が、カーソル移動時の視覚的効果として徐々にカーソル
を移動させようとすると、カーソルを移動した後の背景
を修復しながら移動したカーソルを描画しなければなら
ないため、動作速度の点で問題がある。つまり、このよ
うな表示を行なうためには、高速な処理が要求される。
However, (1)
According to the method, a cursor of an arbitrary shape can be displayed at an arbitrary position on the display screen, and the hardware circuit configuration is simplified. However, when the cursor is gradually moved as a visual effect when the cursor is moved, the Since it is necessary to draw the moved cursor while restoring the background after moving the, there is a problem in the operation speed. That is, high-speed processing is required to perform such display.

【0010】また、(2)の方法では、画像データ描画
用のフレームメモリの他に、最低でも1画面分のフレー
ムメモリを別に設けなければならないので、コスト的に
問題がある。また、画像データの書き換えが生じないた
め、カーソルの背景の修復動作を行なう必要がなく、
(1)の方法に比べると動作速度は速くなるが、カーソ
ルの描画にはやはり時間がかかってしまう。
In the method (2), a frame memory for at least one screen must be separately provided in addition to the frame memory for drawing the image data. Also, since the image data is not rewritten, there is no need to perform the operation of restoring the background of the cursor.
Although the operation speed is higher than that of the method (1), it takes time to draw the cursor.

【0011】この発明は上記の点に鑑みてなされたもの
であり、殆どコストアップをせずに、表示装置の表示画
面にフレームメモリの画像データを表示すると共にその
表示画面の任意の指定位置に直線の組み合わせによるカ
ーソルを表示する際の処理速度を向上させることを目的
とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and displays image data of a frame memory on a display screen of a display device at an arbitrary designated position on the display screen with little increase in cost. It is an object of the present invention to improve the processing speed when displaying a cursor using a combination of straight lines.

【0012】[0012]

【課題を解決するための手段】この発明は上記の目的を
達成するため、画像データをフレームメモリに描画する
画像データ描画手段と、該手段によってフレームメモリ
に描画された画像データを読み出す画像データ読出手段
と、該手段によって読み出された画像データを表示装置
の表示画面に表示させる画像表示制御手段とを有するラ
スタスキャン方式の画像表示装置において、表示画面に
表示すべき直線の組み合わせによるカーソルの位置をド
ット単位で指定するカーソル位置指定手段と、該手段に
よる指定位置に応じたタイミングでカーソル信号を発生
するカーソル信号発生手段と、該手段によって発生され
たカーソル信号によって表示画面の上記指定位置に上記
カーソルを表示させるカーソル表示制御手段とを設けた
ものである。
In order to achieve the above object, the present invention provides an image data drawing means for drawing image data in a frame memory, and an image data reading means for reading out the image data drawn in the frame memory by the means. In a raster scan type image display device having means and an image display control means for displaying image data read by the means on a display screen of the display device, a cursor position based on a combination of straight lines to be displayed on the display screen A cursor position designating means for designating a dot on a dot basis, a cursor signal generating means for generating a cursor signal at a timing corresponding to the position designated by the means, and Cursor display control means for displaying a cursor.

【0013】この発明の画像表示装置では、表示装置の
表示画面に表示すべき直線の組み合わせによるカーソル
の位置がカーソル位置指定手段によってドット単位で指
定されると、その指定位置に応じたタイミングでカーソ
ル信号発生手段がカーソル信号を発生し、そのカーソル
信号によってカーソル表示制御手段が表示画面の上記指
定位置に上記カーソルを表示させる。
In the image display device according to the present invention, when the cursor position is specified in units of dots by the cursor position specifying means by the combination of straight lines to be displayed on the display screen of the display device, the cursor is displayed at a timing corresponding to the specified position. The signal generating means generates a cursor signal, and the cursor display control means causes the cursor to be displayed at the specified position on the display screen according to the cursor signal.

【0014】したがって、カーソル信号発生手段をハー
ドウェアで構成することにより、ソフトの負担が減り、
表示装置の表示画面にフレームメモリの画像データを表
示すると共にその表示画面の任意の指定位置に直線の組
み合わせによるカーソルを表示する際の処理速度を向上
させることができる。また、上記カーソルを専用のフレ
ームメモリに描画する必要もないため、コストの上昇を
抑えることができる。
Therefore, by constituting the cursor signal generating means by hardware, the load on software is reduced,
The processing speed when displaying the image data of the frame memory on the display screen of the display device and displaying the cursor by combining the straight lines at an arbitrary designated position on the display screen can be improved. Further, since it is not necessary to draw the cursor in a dedicated frame memory, it is possible to suppress an increase in cost.

【0015】[0015]

【発明の実施の形態】以下、この発明の実施形態を図面
に基づいて具体的に説明する。図1は、この発明の一実
施形態である画像表示装置の制御系の構成例を示すブロ
ック図であり、図4と対応する部分には同一符号を付し
ている。
Embodiments of the present invention will be specifically described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration example of a control system of an image display device according to an embodiment of the present invention, and portions corresponding to FIG. 4 are denoted by the same reference numerals.

【0016】CPU1は、この画像表示装置全体の制御
を行なう中央処理装置であり、ROM2に格納されてい
る画像データ(グラフィックデータ)をフレームメモリ
7に描画する画像データ描画手段としての機能と、表示
装置9の表示画面に表示すべき直線の組み合わせによる
カーソル(ここではクロスヘアラインカーソル)の位置
をドット単位で指定するカーソル位置指定手段としての
機能を果たす。
The CPU 1 is a central processing unit for controlling the entire image display device, and functions as image data drawing means for drawing image data (graphic data) stored in the ROM 2 in the frame memory 7; It functions as a cursor position specifying means for specifying the position of a cursor (here, a cross hairline cursor) by a combination of straight lines to be displayed on the display screen of the device 9 in dot units.

【0017】表示制御回路4は、前述した各レジスタの
他に、表示装置9の表示画面に表示すべきクロスヘアラ
インカーソルの位置をドット単位で指定するための垂直
カーソル線アドレスレジスタ及び水平カーソル線アドレ
スレジスタを備えており、タイミングジェネレータ3か
ら発生される同期信号に従って、フレームメモリ7に描
画された画像データを読み出す画像データ読出手段とし
ての機能を果たす。
The display control circuit 4 includes a vertical cursor line address register and a horizontal cursor line address for specifying the position of a cross hairline cursor to be displayed on the display screen of the display device 9 in dot units, in addition to the above-described registers. A register is provided, and functions as image data reading means for reading image data drawn in the frame memory 7 in accordance with a synchronization signal generated from the timing generator 3.

【0018】タイミングジェネレータ3は、表示制御回
路4から送られてくる各レジスタの設定値に従って表示
のための各種同期信号を発生するものであり、上記指定
位置に応じたタイミングでカーソル信号(垂直カーソル
信号,水平カーソル信号)を発生するカーソル信号発生
手段としての機能を果たす。
The timing generator 3 generates various synchronization signals for display in accordance with the set values of the registers sent from the display control circuit 4, and generates a cursor signal (vertical cursor) at a timing corresponding to the designated position. Signal, horizontal cursor signal).

【0019】シフト回路20は、フレームメモリ7から
の画像データとタイミングジェネレータ3からのカーソ
ル信号等とを論理和合成して表示装置9の表示画面に表
示を行なわせるものであり、フレームメモリ7から読み
出された画像データを表示装置9の表示画面に表示させ
る画像表示制御手段と、タイミングジェネレータ3から
のカーソル信号によって表示装置9の表示画面の上記指
定位置にクロスヘアラインカーソルを表示させるカーソ
ル表示制御手段としての機能を果たす。
The shift circuit 20 combines the image data from the frame memory 7 with the cursor signal and the like from the timing generator 3 to display the result on the display screen of the display device 9. Image display control means for displaying the read image data on the display screen of the display device 9; and cursor display control for displaying a cross hairline cursor at the designated position on the display screen of the display device 9 by a cursor signal from the timing generator 3. Serves as a means.

【0020】図2は、シフト回路20の構成例を示すブ
ロック図である。このシフト回路20は、シフトレジス
タ21〜25,マルチプレクサ(MPX)26〜29,
フリップフロップ回路(F/F)30,ORゲート群3
1等によって構成されている。ORゲート群31は、マ
ルチプレクサ29からの画像データとタイミングジェネ
レータ3からの垂直カーソル信号とを論理和合成して出
力する。
FIG. 2 is a block diagram showing a configuration example of the shift circuit 20. The shift circuit 20 includes shift registers 21 to 25, multiplexers (MPX) 26 to 29,
Flip-flop circuit (F / F) 30, OR gate group 3
1 and the like. The OR gate group 31 performs a logical sum synthesis of the image data from the multiplexer 29 and the vertical cursor signal from the timing generator 3 and outputs the result.

【0021】フリップフロップ回路30は、通常はクロ
ック入力端子から入力される信号DDLTのアップエッ
ジでデータ入力端子D0〜7から入力されるデータをラ
ッチしてデータ出力端子Q0〜7から出力する。また、
プリセット端子PRから入力される水平カーソル信号が
“0”になった時に、データ出力端子Q0〜7の出力を
全て“1”にする。
The flip-flop circuit 30 normally latches data input from the data input terminals D0 to D7 at the rising edge of the signal DDLT input from the clock input terminal and outputs the data from the data output terminals Q0 to Q7. Also,
When the horizontal cursor signal input from the preset terminal PR becomes "0", the outputs of the data output terminals Q0 to Q7 are all set to "1".

【0022】次に、この画像表示装置におけるこの発明
に係る動作について、図3を参照して具体的に説明す
る。まず、CPU1が表示制御回路4の各レジスタに各
種の値をそれぞれ設定する。このとき、表示装置9の表
示画面にクロスヘアラインカーソルを表示したい旨の要
求があったとき、表示制御回路4の垂直カーソル線アド
レスレジスタ及び水平カーソル線アドレスレジスタに所
要のアドレス値を設定することにより、表示装置9の表
示画面に表示すべきクロスヘアラインカーソルの位置を
ドット単位で指定する。
Next, the operation of the image display device according to the present invention will be specifically described with reference to FIG. First, the CPU 1 sets various values in each register of the display control circuit 4. At this time, when there is a request to display a cross hairline cursor on the display screen of the display device 9, by setting required address values in the vertical cursor line address register and the horizontal cursor line address register of the display control circuit 4, The position of the cross hairline cursor to be displayed on the display screen of the display device 9 is designated in dot units.

【0023】例えば、図3に示すように、表示装置9の
表示画面9aに垂直カーソル線KLと水平カーソル線K
Hとからなるクロスヘアラインカーソルを表示するため
に、その表示アドレス、つまり垂直カーソル線KLの表
示アドレスである垂直カーソル線アドレスAD1,水平
カーソル線KHの表示アドレスである水平カーソル線ア
ドレスAD2をそれぞれ垂直カーソル線アドレスレジス
タ及び水平カーソル線アドレスレジスタに設定する。
For example, as shown in FIG. 3, a vertical cursor line KL and a horizontal cursor line K are displayed on a display screen 9a of the display device 9.
In order to display the cross hairline cursor composed of H and H, the display address, that is, the vertical cursor line address AD1 which is the display address of the vertical cursor line KL, and the horizontal cursor line address AD2 which is the display address of the horizontal cursor line KH, are respectively set vertically. Set in the cursor line address register and horizontal cursor line address register.

【0024】表示制御回路4は、各レジスタに各種の値
が設定されると(ここでは表示装置9の表示画面に表示
すべきクロスヘアラインカーソルの位置がドット単位で
指定されたものと仮定する)、それらの設定値をタイミ
ングジェネレータ3に送る。タイミングジェネレータ3
は、それらの設定値に従って表示のための各種同期信号
を発生する。
When various values are set in each register, the display control circuit 4 (here, it is assumed that the position of the cross hairline cursor to be displayed on the display screen of the display device 9 is specified in dot units). Are sent to the timing generator 3. Timing generator 3
Generates various synchronization signals for display according to the set values.

【0025】ここでは、表示装置9の表示画面に表示す
べきクロスヘアラインカーソルの位置がドット単位で指
定されているため、その指定位置に応じたタイミングで
垂直カーソル信号及び水平カーソル信号を発生する。表
示制御回路4は、タイミングジェネレータ3からのフレ
ーム同期信号に従ってフレームメモリ7から画像データ
を並列データとして(例えば1バイト単位)読み出し、
シフト回路20に順次送出する。
Here, since the position of the cross hairline cursor to be displayed on the display screen of the display device 9 is specified in dot units, a vertical cursor signal and a horizontal cursor signal are generated at timings corresponding to the specified positions. The display control circuit 4 reads out image data from the frame memory 7 as parallel data (for example, in units of 1 byte) in accordance with the frame synchronization signal from the timing generator 3,
The signals are sequentially transmitted to the shift circuit 20.

【0026】シフト回路20は、フレームメモリ7から
順次送られてくる画像データをシフトレジスタ21〜2
5及びマルチプレクサ26〜29を介してORゲート群
31に入力し、そこでタイミングジェネレータ3からの
垂直カーソル信号と論理和合成した後、その合成画像デ
ータをフリップフロップ回路30に入力し、そこでさら
にタイミングジェネレータ3からの水平カーソル信号と
論理和合成し、その合成画像データを表示装置9に順次
転送してその表示画面に表示させる。
The shift circuit 20 converts the image data sequentially sent from the frame memory 7 into shift registers 21 to 2
5 and the OR gate group 31 through the multiplexers 26 to 29. The OR image is synthesized with the vertical cursor signal from the timing generator 3, and the synthesized image data is input to the flip-flop circuit 30. The combined image data with the horizontal cursor signal from 3 is sequentially transferred to the display device 9 and displayed on the display screen.

【0027】ここで、タイミングジェネレータ3から発
生される垂直カーソル信号は図2に示したように8ビッ
ト信号であり、各ラインの表示を行なう毎に垂直カーソ
ル線アドレスAD1に応じたタイミングで所要のビット
信号が“1”になるため、表示画面9aの垂直カーソル
線アドレスAD1に任意の太さの垂直カーソル線を表示
させることができる。
Here, the vertical cursor signal generated from the timing generator 3 is an 8-bit signal as shown in FIG. 2, and each time a line is displayed, the vertical cursor signal is required at a timing corresponding to the vertical cursor line address AD1. Since the bit signal becomes "1", a vertical cursor line having an arbitrary thickness can be displayed at the vertical cursor line address AD1 on the display screen 9a.

【0028】また、水平カーソル信号は1ビット信号で
あり、水平カーソル線アドレスAD2に応じたタイミン
グで“0”になるため(表示させたい水平カーソル線の
太さによっては複数のラインの表示期間中“0”にな
る)、表示画面9aの水平カーソル線アドレスAD2に
任意の太さの水平カーソル線を表示させることができ
る。
The horizontal cursor signal is a 1-bit signal, and becomes "0" at a timing corresponding to the horizontal cursor line address AD2 (depending on the thickness of the horizontal cursor line to be displayed, during the display period of a plurality of lines). "0"), a horizontal cursor line having an arbitrary thickness can be displayed at the horizontal cursor line address AD2 on the display screen 9a.

【0029】なお、図2に示したシフト回路20による
表示制御(クロスヘアラインカーソルの表示制御を除
く)の詳細は、本出願人が先に提出した特願平9−15
8838号の明細書に記載されている通りである。
The details of the display control (excluding the display control of the cross hairline cursor) by the shift circuit 20 shown in FIG. 2 are described in detail in Japanese Patent Application No. 9-15 / 1998 filed earlier by the present applicant.
No. 8838, as described in the specification.

【0030】このように、この実施形態においては、タ
イミングジェネレータ3(ハードウェア)がカーソル信
号発生手段としての機能を果たすため、CPU1(ソフ
ト)の負担が減り、表示装置9の表示画面にフレームメ
モリ7の画像データを表示すると共にその表示画面の任
意の指定位置にクロスヘアラインカーソルを表示する際
の処理速度が向上する。また、クロスヘアラインカーソ
ルを専用のフレームメモリに描画する必要もないため、
コストの上昇を抑えることができる。
As described above, in this embodiment, since the timing generator 3 (hardware) functions as a cursor signal generating means, the load on the CPU 1 (software) is reduced, and the display screen of the display device 9 has a frame memory. 7, the processing speed when displaying the cross hairline cursor at an arbitrary designated position on the display screen is improved. Also, since there is no need to draw the cross hairline cursor in the dedicated frame memory,
The increase in cost can be suppressed.

【0031】[0031]

【発明の効果】以上説明してきたように、この発明の画
像表示装置によれば、殆どコストアップをせずに、表示
装置の表示画面にフレームメモリの画像データを表示す
ると共にその表示画面の任意の指定位置に直線の組合せ
によるカーソルを表示する際の処理速度を向上させるこ
とができる。
As described above, according to the image display device of the present invention, the image data of the frame memory is displayed on the display screen of the display device with little cost increase, and the display screen can be arbitrarily selected. The processing speed when displaying the cursor by the combination of the straight lines at the designated position can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施形態である画像表示装置の制
御系の構成例を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration example of a control system of an image display device according to an embodiment of the present invention.

【図2】図1のシフト回路20の構成例を示す回路図で
ある。
FIG. 2 is a circuit diagram showing a configuration example of a shift circuit 20 of FIG.

【図3】図1の表示装置9の表示画面におけるクロスヘ
アラインカーソル表示の一例を示す図である。
FIG. 3 is a diagram showing an example of a cross hairline cursor display on a display screen of the display device 9 of FIG. 1;

【図4】従来の画像表示装置の制御系の構成例を示すブ
ロック図である。
FIG. 4 is a block diagram illustrating a configuration example of a control system of a conventional image display device.

【符号の説明】[Explanation of symbols]

1:CPU 2:ROM 3:タイミングジェネレータ 4:表示制御回路 7:フレームメモリ 9:表示装置 9a:表示画面 20:シフト回路 21〜25:シフトレジスタ 26〜29:マルチプレクサ 30:フリップフロップ回路 31:ORゲート群 1: CPU 2: ROM 3: Timing generator 4: Display control circuit 7: Frame memory 9: Display device 9a: Display screen 20: Shift circuit 21 to 25: Shift register 26 to 29: Multiplexer 30: Flip-flop circuit 31: OR Gate group

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 画像データをフレームメモリに描画する
画像データ描画手段と、該手段によって前記フレームメ
モリに描画された画像データを読み出す画像データ読出
手段と、該手段によって読み出された画像データを表示
装置の表示画面に表示させる画像表示制御手段とを有す
るラスタスキャン方式の画像表示装置において、 前記表示画面に表示すべき直線の組み合わせによるカー
ソルの位置をドット単位で指定するカーソル位置指定手
段と、該手段による指定位置に応じたタイミングでカー
ソル信号を発生するカーソル信号発生手段と、該手段に
よって発生されたカーソル信号によって前記表示画面の
前記指定位置に前記カーソルを表示させるカーソル表示
制御手段とを設けたことを特徴とする画像表示装置。
1. An image data drawing means for drawing image data in a frame memory, an image data reading means for reading image data drawn in the frame memory by the means, and displaying the image data read by the means. A raster scan type image display device having an image display control means for displaying on a display screen of the device, a cursor position designation means for designating a cursor position by a combination of straight lines to be displayed on the display screen in dot units; A cursor signal generating means for generating a cursor signal at a timing corresponding to a position designated by the means; and a cursor display control means for displaying the cursor at the designated position on the display screen by the cursor signal generated by the means. An image display device characterized by the above-mentioned.
JP18626797A 1997-07-11 1997-07-11 Image display device Pending JPH1131065A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18626797A JPH1131065A (en) 1997-07-11 1997-07-11 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18626797A JPH1131065A (en) 1997-07-11 1997-07-11 Image display device

Publications (1)

Publication Number Publication Date
JPH1131065A true JPH1131065A (en) 1999-02-02

Family

ID=16185306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18626797A Pending JPH1131065A (en) 1997-07-11 1997-07-11 Image display device

Country Status (1)

Country Link
JP (1) JPH1131065A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE47635E1 (en) 2001-08-07 2019-10-08 Saint-Gobain Ceramics & Plastics, Inc. High solids hBN slurry, hBN paste, spherical hBN powder, and methods of making and using them

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE47635E1 (en) 2001-08-07 2019-10-08 Saint-Gobain Ceramics & Plastics, Inc. High solids hBN slurry, hBN paste, spherical hBN powder, and methods of making and using them

Similar Documents

Publication Publication Date Title
US5251298A (en) Method and apparatus for auxiliary pixel color management using monomap addresses which map to color pixel addresses
KR900006288B1 (en) Controller for display
JPS5834836B2 (en) data
JPS61254980A (en) Character front transmission control system
US5454076A (en) Method and apparatus for simultaneously minimizing storage and maximizing total memory bandwidth for a repeating pattern
JP2004280125A (en) Video/graphic memory system
JPH0545039B2 (en)
JP2000122030A (en) Method for driving matrix type liquid crystal display panel and device for executing this method
JPH1131065A (en) Image display device
JP3729187B2 (en) Image display device
JP2002258827A (en) Image display device
JPH11161255A (en) Image display unit
JPH0720833A (en) Graphics computer
JP3740415B2 (en) Graphic processor
JP2000098996A (en) Image display device
JP3106246B2 (en) Image processing device
JPS6362750B2 (en)
JPS6364085A (en) Display controller
JPH10293567A (en) Image display device
JPH11161256A (en) Image display unit
JPS63240682A (en) Clipping processing system for graphic display
JPH035755B2 (en)
JPH01292424A (en) Picture information control and clipping system for multiwindow display
JPH0233622A (en) Display controller
JPH0219891A (en) Display control circuit