JPH11296102A - Plane display device - Google Patents

Plane display device

Info

Publication number
JPH11296102A
JPH11296102A JP10163898A JP10163898A JPH11296102A JP H11296102 A JPH11296102 A JP H11296102A JP 10163898 A JP10163898 A JP 10163898A JP 10163898 A JP10163898 A JP 10163898A JP H11296102 A JPH11296102 A JP H11296102A
Authority
JP
Japan
Prior art keywords
signal line
scanning line
display device
substrate
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10163898A
Other languages
Japanese (ja)
Inventor
Yoshihiro Asai
義裕 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10163898A priority Critical patent/JPH11296102A/en
Publication of JPH11296102A publication Critical patent/JPH11296102A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily check a signal line while keeping an effective display area sufficient for an external dimension by providing a pad for signal line check adjacent to the effective display area on a first substrate, arranged in a second peripheral area facing a first peripheral area and electrically connected to the signal line. SOLUTION: This device is constituted by arranging a flexible wiring board 10 for electrically connecting signal output pad groups 25-2, 25-4, 25-6, 25-8 and 25-10 and signal input pad groups 25-3, 25-5, 25-7, 25-9 and 25-11 electrically connected to signal input pad groups 25-1 and 49 and adjacently arranged so as to supply correspondent video signals and control signals. Thus, even when respective land groups 23-1 to 23-6 for signal line output are respectively arranged at narrow pitches, since pad groups 33-1 to 33-6 for signal line check are arranged while keeping sufficient pitches on one terminal side 10b confronted with the land groups 23-1 to 23-6 for signal line output, a probe can be easily abutted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、平面表示装置に関
し、特に駆動回路素子が基板上に搭載されて成る平面表
示装置の構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat display device, and more particularly to a structure of a flat display device in which a driving circuit element is mounted on a substrate.

【0002】[0002]

【従来の技術】近年、液晶表示装置に代表される平面表
示装置は、薄型、軽量、低消費電力の特徴を生かして、
各種分野で利用されるようになってきた。そして、最近
では、より一層の小型化と、高精細化が望まれている。
2. Description of the Related Art In recent years, a flat display device represented by a liquid crystal display device has been characterized by its thinness, light weight, and low power consumption.
It has been used in various fields. Recently, further miniaturization and higher definition have been desired.

【0003】このような中、平面表示装置を構成する一
方の基板上に、駆動回路素子、例えばICチップを直接
搭載する技術、即ちCOG(Chip On Glas
s)技術を用いた平面表示装置の開発が進められてい
る。
Under such circumstances, a technique of directly mounting a driving circuit element, for example, an IC chip on one substrate constituting a flat display device, that is, COG (Chip On Glass).
s) Development of a flat panel display device using technology is underway.

【0004】このように駆動回路素子を基板上に直接搭
載することにより、外付けの駆動回路基板面積を縮小で
き、更に高精細化を達成するべく狭配線ピッチとなって
も、駆動回路素子が基板上に直接搭載されるため、駆動
回路基板との電気的な接続ピッチはさほど厳しくなら
ず、接続不良が軽減されるという利点を有する。
By directly mounting the drive circuit elements on the board in this manner, the area of the external drive circuit board can be reduced, and even if the wiring pitch is narrow to achieve higher definition, the drive circuit elements can be mounted. Since it is mounted directly on the board, the electrical connection pitch with the drive circuit board is not so severe, and there is an advantage that connection failure is reduced.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述の
平面表示装置では、駆動回路素子を搭載し電気的な接続
を得るための基板上に配置されるパッドは極めて狭ピッ
チであるため、基板の検査工程においてプローブをパッ
ド上に精度良く当接することが困難となる。
However, in the above-mentioned flat display device, the pads arranged on the substrate for mounting the drive circuit elements and obtaining the electrical connection have an extremely narrow pitch. In the process, it is difficult to accurately contact the probe on the pad.

【0006】そこで、本発明は上記問題点に鑑み、外形
寸法に対して十分な有功表示領域を維持しつつ、その検
査を容易に行うことができる平面表示装置を提供するも
のである。
Accordingly, the present invention has been made in view of the above problems, and has as its object to provide a flat display device capable of easily performing an inspection while maintaining a sufficient effective display area with respect to external dimensions.

【0007】[0007]

【課題を解決するための手段】本発明の請求項1の平面
表示装置は、基板上に複数本の信号線及び走査線がマト
リクス状に配置され、信号線と走査線との交点近傍にス
イッチ素子を介して配置される画素電極を含む有効表示
領域を備えた第1基板と、前記第1基板に光変調層を介
して対向配置される第2基板と、前記第1基板の前記有
効表示領域に隣接する第1周辺領域に配置され、前記信
号線に電気的に接続される信号線駆動回路素子とを備え
た平面表示装置において、前記第1基板の前記有効表示
領域に隣接し、前記第1周辺領域と対向する第2周辺領
域に配置され、前記信号線に電気的に接続される信号線
検査用パッドを備えたことを特徴とする平面表示装置に
ある。この平面表示装置によれば、有効表示領域に対し
て外形寸法を大幅に増大させることなく、検査を容易に
おこなうことができる。
According to a first aspect of the present invention, there is provided a flat panel display device, wherein a plurality of signal lines and scanning lines are arranged in a matrix on a substrate, and a switch is provided near an intersection of the signal lines and the scanning lines. A first substrate provided with an effective display area including a pixel electrode disposed via an element, a second substrate disposed opposite to the first substrate via a light modulation layer, and the effective display of the first substrate A signal line drive circuit element disposed in a first peripheral region adjacent to the region and electrically connected to the signal line, wherein the flat display device is adjacent to the effective display region of the first substrate; The flat display device further includes a signal line inspection pad arranged in a second peripheral region opposite to the first peripheral region and electrically connected to the signal line. According to the flat display device, the inspection can be easily performed without greatly increasing the outer dimensions of the effective display area.

【0008】[0008]

【発明の実施の形態】以下、本発明の一実施例の液晶表
示装置1について図1〜図3に基づいて説明する。この
液晶表示装置1は、光透過型のカラー表示が可能な対角
7インチの有効表示領域3を備え、アレイ基板11と対
向基板51との間に、図示しないが配向膜を介して光変
調層としての液晶層が保持されて構成される。この液晶
層としては、ツイスト・ネマチック液晶、ゲストホスト
液晶、高分子分散型液晶、強誘電あるいは反強誘電性液
晶等、種々のものが使用可能である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A liquid crystal display 1 according to one embodiment of the present invention will be described below with reference to FIGS. The liquid crystal display device 1 includes a 7-inch diagonal effective display area 3 capable of light-transmitting color display. A liquid crystal layer as a layer is held and configured. As the liquid crystal layer, various types such as a twisted nematic liquid crystal, a guest host liquid crystal, a polymer dispersed liquid crystal, a ferroelectric or antiferroelectric liquid crystal can be used.

【0009】このアレイ基板11は、例えば透明絶縁基
板としてガラス基板10上に配置されるアルミ合金から
成る複数本の走査線Yと、この走査線Yと略直交するア
ルミ合金から成る複数本の信号線Xと、各走査線Yと信
号線Xとの交点近傍に薄膜トランジスタ(TFT)12
を介して配置される透明導電膜の一種であるITOから
成る画素電極15を含み、このマトリクス状に配置され
る画素電極15によって有効表示領域3が構成される。
The array substrate 11 includes, for example, a plurality of scanning lines Y made of an aluminum alloy disposed on a glass substrate 10 as a transparent insulating substrate, and a plurality of signal lines made of an aluminum alloy substantially orthogonal to the scanning lines Y. The thin film transistor (TFT) 12 is located near the intersection of the scanning line Y and the scanning line Y with the signal line X.
And a pixel electrode 15 made of ITO, which is a kind of transparent conductive film, disposed through the pixel electrode. The pixel electrodes 15 arranged in a matrix form the effective display area 3.

【0010】この信号線Xは、有効表示領域3では0.
107mmピッチで配線され、この有効表示領域3から基
板の一端辺10a 側に引き出されている。そして、信号
線Xは斜め配線領域21-1〜21-6を経て信号線駆動用
ICチップ61-1〜61-6を搭載するため各グループの
それぞれのランドが0.045mmピッチで配列される
信号線出力用ランド群23-1〜23-6に電気的に接続さ
れる。また、各信号線出力用ランド群23-1〜23-6の
近傍には、各信号線駆動用ICチップ61-1〜61-6を
搭載し映像信号及び制御信号を入力するための信号入力
ランド群24-1、 24-3、 24-5、 24-7、 24-9、 2
4-11 、及び制御信号を出力するための信号出力ランド
群24-2、 24-4、 24-6、 24-8、 24-10 が配置さ
れる。そして、これらランド上に対応した接続電極を含
む信号線駆動用ICチップ61-1〜61-6が、例えば異
方性導電膜(ACF)を介して電気的且つ機械的に接続
される。この接続には、ACFに代えて半田接続等であ
ってもかまわない。この信号線駆動用ICチップ61-1
〜61-6は、入力される映像信号を制御信号に基づいて
順次サンプルホールドし、対応する信号線Xに映像信号
電圧を各水平走査期間にわたり出力するよう構成され
る。
[0010] In the effective display area 3, the signal line X is set to 0.
Wires are provided at a pitch of 107 mm, and are drawn out from the effective display area 3 to one end side 10a of the substrate. Since the signal lines X are mounted with the signal line driving IC chips 61-1 to 61-6 via the oblique wiring regions 21-1 to 21-6, the lands of each group are arranged at a pitch of 0.045 mm. It is electrically connected to the signal line output land groups 23-1 to 23-6. Further, near each of the signal line output land groups 23-1 to 23-6, each signal line driving IC chip 61-1 to 61-6 is mounted, and a signal input for inputting a video signal and a control signal is performed. Land group 24-1, 24-3, 24-5, 24-7, 24-9, 2
4-11 and signal output land groups 24-2, 24-4, 24-6, 24-8, 24-10 for outputting control signals. The signal line driving IC chips 61-1 to 61-6 including the corresponding connection electrodes on the lands are electrically and mechanically connected via, for example, an anisotropic conductive film (ACF). For this connection, a solder connection or the like may be used instead of the ACF. This signal line driving IC chip 61-1
61 to 61-6 are configured to sequentially sample and hold an input video signal based on a control signal and output a video signal voltage to a corresponding signal line X over each horizontal scanning period.

【0011】また、各信号入力ランド群24-1、 24-
3、 24-5、 24-7、 24-9、 24-11 近傍には各信号
入力ランド群24-1、 24-3、 24-5、 24-7、 24-
9、 24-11 と電気的に接続される信号入力パッド群2
5-1、 25-3、 25-5、 25-7、25-9、 25-11 が配
置され、信号出力ランド群24-2、 24-4、 24-6、 2
4-8、 24-10 近傍には各信号出力ランド群24-2、 2
4-4、 24-6、 24-8、 24-10 と電気的に接続される
信号出力パッド群25-2、 25-4、 25-6、 25-8、 2
5-10 が配置されている。
The signal input land groups 24-1 and 24-
In the vicinity of 3, 24-5, 24-7, 24-9, 24-11, each signal input land group 24-1, 24-3, 24-5, 24-7, 24-
Signal input pad group 2 electrically connected to 9, 24-11
5-1, 25-3, 25-5, 25-7, 25-9, 25-11 are arranged, and signal output land groups 24-2, 24-4, 24-6, 2
In the vicinity of 4-8 and 24-10, each signal output land group 24-2, 2
Signal output pad groups 25-2, 25-4, 25-6, 25-8, 2 electrically connected to 4-4, 24-6, 24-8, 24-10
5-10 are arranged.

【0012】また、この信号線Xは、基板10の一端辺
10a と相対する他の一端辺10b側に引き出され、斜
め配線領域31-1〜31-6を経て0.08mmピッチで配
列される信号線検査用パッド群33-1〜33-6に電気的
に接続される。
The signal lines X are led out to the other end 10b opposite to the one end 10a of the substrate 10, and are arranged at a pitch of 0.08 mm through the oblique wiring regions 31-1 to 31-6. It is electrically connected to the signal line inspection pad groups 33-1 to 33-6.

【0013】走査線Yは、基板10の一端辺10c側に
引き出され、斜め配線領域41を経て0.06mmピッ
チの走査線検査用パッド群43に電気的に接続されると
共に、更にその外方で斜め配線領域45を経て信号線X
側と同様に0.045mmピッチの走査線駆動用ランド
群47に電気的に接続される。そして、走査線出力用ラ
ンド群47の近傍には、走査線駆動用ICチップ71を
搭載し制御信号を入力するための信号入力ランド群48
が配置される。そして、これらランド上に対応する走査
線駆動用ICチップ71がACFを介して電気的且つ機
械的に接続される。また、信号入力ランド群48近傍に
は信号入力ランド群48と電気的に接続される信号入力
パッド群49が配置されている。この走査線駆動用IC
チップ71は、入力される制御信号に基づいて、対応す
る走査線Yに走査パルスを各水平走査期間にわたり順次
出力するよう構成される。
The scanning line Y is led out to one end side 10c of the substrate 10 and is electrically connected to a scanning line inspection pad group 43 having a pitch of 0.06 mm via an oblique wiring area 41 and further to the outside thereof. Through the oblique wiring area 45 and the signal line X
Similarly to the side, it is electrically connected to a scanning line driving land group 47 having a pitch of 0.045 mm. In the vicinity of the scanning line output land group 47, a signal input land group 48 for mounting a scanning line driving IC chip 71 and inputting a control signal.
Is arranged. The scanning line driving IC chips 71 corresponding to these lands are electrically and mechanically connected via the ACF. In the vicinity of the signal input land group 48, a signal input pad group 49 that is electrically connected to the signal input land group 48 is arranged. This scanning line driving IC
The chip 71 is configured to sequentially output a scanning pulse to a corresponding scanning line Y over each horizontal scanning period based on an input control signal.

【0014】そして、信号入力パッド群25-1、49に
電気的に接続され、対応する映像信号及び制御信号を供
給すると共に、隣接して配置される信号出力パッド群2
5-2、 25-4、25-6、25-8、25-10 と信号入力パ
ッド群25-3、 25-5、25-7、25-9、 25-11 との
間を電気的に接続するためのフレキシブル配線基板10
1が配置されて構成される。
The signal input pads 25-1 and 49 are electrically connected to supply corresponding video signals and control signals, and the signal output pads 2 arranged adjacent to each other.
Electrical connection between 5-2, 25-4, 25-6, 25-8, 25-10 and signal input pad groups 25-3, 25-5, 25-7, 25-9, 25-11 Flexible wiring board 10 for connection
1 are arranged.

【0015】上述した構成により、液晶表示装置が高精
細であり、且つ各信号線出力用ランド群23-1〜23-6
がそれぞれ狭ピッチで配列されていても、信号線検査用
パッド群33-1〜33-6は信号線出力用ランド群23-1
〜23-6と相対する一端辺10b側に十分なピッチを保
って配置されるため、プローブを容易に当接させること
ができる。また、この信号線検査用パッド群33-1〜3
3-6は基板10の一端辺10b側の周辺領域に配置され
るため、従来に比べて外形寸法が増大することもない。
With the above-described configuration, the liquid crystal display device has a high definition, and each of the signal line output land groups 23-1 to 23-6.
Are arranged at a narrow pitch, the signal line inspection pad groups 33-1 to 33-6 are arranged in the signal line output land group 23-1.
Since the probe is arranged with a sufficient pitch on the one end side 10b opposite to .about.23-6, the probe can be easily contacted. The signal line inspection pad groups 33-1 to 3-3
Since 3-6 is arranged in the peripheral area on the one end side 10b side of the substrate 10, the external dimensions do not increase as compared with the conventional case.

【0016】この実施例では、信号線検査用パッド群3
3-1〜33-6は斜め配線領域31-1〜31-6を経て0.
08mmピッチで配列させたが、これは信号線検査用パ
ッド群33-1〜33-6を所定のグループに区分すること
で、プローブの当接を容易にするためであり、例えば各
信号線Xのピッチを維持した状態で直接に信号線検査用
パッド群33-1〜33-6に導くこともでき、この場合は
各パッドのピッチはこの実施例の場合よりも広く設定で
きる。
In this embodiment, the signal line inspection pad group 3
3-1 to 33-6 pass through the oblique wiring regions 31-1 to 31-6 and go to 0.
The arrangement was made at a pitch of 08 mm, in order to facilitate the contact of the probe by dividing the signal line inspection pad groups 33-1 to 33-6 into predetermined groups. Can be directly led to the signal line inspection pad groups 33-1 to 33-6 in a state where the pitch is maintained. In this case, the pitch of each pad can be set wider than in this embodiment.

【0017】また、走査線検査用パッド群43は、斜め
配線領域41と斜め配線領域45との間に検査可能な十
分なピッチを維持して配置されるため、このパッド長相
当分の領域を確保する必要があるが、外形寸法が大幅に
増大するものではない。
The scanning line inspection pad group 43 is arranged between the oblique wiring area 41 and the oblique wiring area 45 while maintaining a sufficient pitch that can be inspected. It is necessary to secure them, but the external dimensions do not increase significantly.

【0018】更にこの実施例で特徴的なことは、信号線
検査用パッド33- 1〜33- 6の外周、及び走査線駆
動用ランド群47の外周に、略L字状のショートリング
配線9が配置されることにある。そして、走査線Yとシ
ョートリング配線9、信号線X とショートリング配線9
とは、それぞれ非線型抵抗素子7,8を介して電気的に
接続されている。
A further characteristic of this embodiment is that a substantially L-shaped short ring wiring 9 is provided on the outer periphery of the signal line inspection pads 33-1 to 33-6 and the outer periphery of the scanning line driving land group 47. Is to be arranged. Then, the scanning line Y and the short ring wiring 9, and the signal line X and the short ring wiring 9
Are electrically connected via the non-linear resistance elements 7 and 8, respectively.

【0019】この非線型抵抗素子7,8は、図3
(a), (b)に示すように、ゲート・ドレイン間が短
絡された薄膜トランジスタが互いに並列接続されて構成
される。詳しくは、図3(a)に示すように、信号線検
査用パッド33- 2の外周にショートリング配線9が配
置され、この信号線検査用パッド33- 2とショートリ
ング配線9との間に非線型抵抗素子8がそれぞれ配置さ
れる。この非線型抵抗素子8は、検査時においては隣接
する信号線X間を絶縁するに十分な抵抗を有しており、
静電気等が局所的に信号線Xに印加された場合には、信
号線Xとショートリング配線9とを導通させる機能を有
する。
The non-linear resistance elements 7 and 8 correspond to FIG.
As shown in (a) and (b), the thin film transistors whose gate and drain are short-circuited are connected in parallel to each other. More specifically, as shown in FIG. 3A, a short ring wiring 9 is arranged on the outer periphery of the signal line inspection pad 32-2, and between the signal line inspection pad 32-2 and the short ring wiring 9. Non-linear resistance elements 8 are arranged respectively. This non-linear resistance element 8 has a resistance sufficient to insulate between adjacent signal lines X at the time of inspection,
When static electricity or the like is locally applied to the signal line X, it has a function of conducting the signal line X and the short ring wiring 9.

【0020】また、図3(b)に示すように、走査線駆
動用ランド群47の外周にショートリング配線9が配置
され、この走査線駆動用ランド群47とショートリング
配線9との間に非線型抵抗素子7がそれぞれ配置され
る。この非線型抵抗素子7も、検査時においては隣接す
る走査線Y間を絶縁するに十分な抵抗を有しており、静
電気等が局所的に走査線Yに印加された場合には、走査
線Yとショートリング配線9とを導通させる機能を有す
る。尚、このショートリング配線9は、検査終了後に、
例えばレーザー光照射によって除去される。
As shown in FIG. 3B, a short ring wiring 9 is arranged on the outer periphery of the scanning line driving land group 47, and between the scanning line driving land group 47 and the short ring wiring 9. Non-linear resistance elements 7 are arranged. This non-linear resistance element 7 also has a resistance sufficient to insulate between adjacent scanning lines Y at the time of inspection, and when static electricity or the like is locally applied to the scanning lines Y, It has a function to make Y and the short ring wiring 9 conductive. After the inspection, the short ring wiring 9 is
For example, it is removed by laser light irradiation.

【0021】以上のように、ショートリング配線9は、
検査用パッド群に対して、被検査対象と相対する側に配
置されるため、検査信号波形が非線型抵抗素子7,8の
抵抗成分により不所望に劣化することがない。
As described above, the short ring wiring 9
Since the inspection pad group is arranged on the side opposite to the object to be inspected, the inspection signal waveform is not undesirably deteriorated by the resistance components of the non-linear resistance elements 7 and 8.

【0022】また、ショートリング配線9は、走査線駆
動用ICチップ71下の領域に配置されるため、ショー
トリング配線9による外形寸法の増大もない。以上説明
したように、本実施例の液晶表示装置1では、信号線検
査用パッド群33- 1〜33- 6は、各信号線Xの信号
線出力ランド群23- 1〜23- 6に対向する他端側に
配置されるため、ランド群23- 1〜23- 6のピッチ
に依存することなく、十分なピッチをもって配置され
る。また、走査線検査用パッド群43は、各走査線Yか
ら走査線出力用ランド群47への斜め配線途中に十分な
ピッチをもって配置される。
Further, since the short ring wiring 9 is arranged in a region below the scanning line driving IC chip 71, there is no increase in external dimensions due to the short ring wiring 9. As described above, in the liquid crystal display device 1 of the present embodiment, the signal line inspection pad groups 33-1 to 33-6 are opposed to the signal line output land groups 23-1 to 23-6 of each signal line X. Therefore, the lands are arranged with a sufficient pitch without depending on the pitch of the land groups 23-1 to 23-6. The scanning line inspection pad group 43 is arranged at a sufficient pitch in the middle of the diagonal wiring from each scanning line Y to the scanning line output land group 47.

【0023】これにより、各検査用パッドにプローブの
当接が容易となり、短時間で、且つ正確な検査が可能と
なる。この検査としては、例えば、隣接する配線間の電
流リーク、あるいは信号線と走査線との間の電流リーク
を検出することによるショート検査、各画素電極に順次
所定の電圧を書込み、一定時間経過後に読み出すことに
よるTFT等の動作検査等を行なう。
As a result, the contact of the probe with each inspection pad is facilitated, and an accurate inspection can be performed in a short time. As this inspection, for example, a short circuit inspection by detecting a current leak between adjacent wirings or a current leak between a signal line and a scanning line, sequentially writing a predetermined voltage to each pixel electrode, and after a lapse of a predetermined time, An operation test of the TFT or the like by reading is performed.

【0024】これにより、後工程に不良品が流れ込むこ
とが早期に防止され、全体の歩留りを向上させることが
できる。また、信号線検査用パッド群33- 1〜33-
6は、従来の残余の領域に配置できるので、有効表示領
域に対する外形寸法の増大もない。また、走査線検査用
パッド群43は、各走査線Yから走査線出力用ランド群
47への斜め配線途中に配置されるため、これにより有
効表示領域に対する外形寸法の増大もない。これは、走
査線Yピッチと走査線出力用ランド群47のピッチとが
信号線側に比べて大幅に異なるため、斜め配線領域を十
分に大きく設定する必要があるためである。
As a result, it is possible to prevent defective products from flowing into the subsequent process at an early stage, and to improve the overall yield. In addition, signal line inspection pad groups 33-1 to 33-
6 can be arranged in the remaining area of the related art, so that there is no increase in the outer dimensions of the effective display area. In addition, since the scanning line inspection pad group 43 is disposed in the middle of the diagonal wiring from each scanning line Y to the scanning line output land group 47, the external dimensions of the effective display area do not increase. This is because the scanning line Y pitch and the pitch of the scanning line output land group 47 are significantly different from those on the signal line side, so that the diagonal wiring area needs to be set sufficiently large.

【0025】更に、ショートリング配線9は走査線駆動
用ICチップ71下の領域に配置されるため、外形寸法
の増大もない。上述した実施例では、液晶表示装置を例
にとり説明したが、この発明はこの実施例に限定される
ものではなく、各種平面表示装置に好適に使用できる。
Further, since the short ring wiring 9 is arranged in a region below the scanning line driving IC chip 71, there is no increase in external dimensions. In the above-described embodiments, the liquid crystal display device has been described as an example. However, the present invention is not limited to this embodiment, and can be suitably used for various flat panel display devices.

【0026】[0026]

【発明の効果】以上のように本発明の平面表示装置であ
ると、有効表示領域に対する外形寸法の大幅な増大な
く、検査を容易に行なうことを可能にする。
As described above, according to the flat display device of the present invention, the inspection can be easily performed without a significant increase in the outer dimensions of the effective display area.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の液晶表示装置の概略斜視図
である。
FIG. 1 is a schematic perspective view of a liquid crystal display device according to one embodiment of the present invention.

【図2】本発明の一実施例のアレイ基板の概略正面図で
ある。
FIG. 2 is a schematic front view of an array substrate according to one embodiment of the present invention.

【図3】本発明の一実施例のアレイ基板の要部拡大図で
ある。。
FIG. 3 is an enlarged view of a main part of an array substrate according to one embodiment of the present invention. .

【符号の説明】[Explanation of symbols]

1…液晶表示装置 10…基板 21…斜め配線領域 23…ランド 31…斜め配線領域 47…ランド DESCRIPTION OF SYMBOLS 1 ... Liquid crystal display device 10 ... Substrate 21 ... Oblique wiring area 23 ... Land 31 ... Oblique wiring area 47 ... Land

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基板上に複数本の信号線及び走査線がマ
トリクス状に配置され、信号線と走査線との交点近傍に
スイッチ素子を介して配置される画素電極を含む有効表
示領域を備えた第1基板と、 前記第1基板に光変調層を介して対向配置される第2基
板と、 前記第1基板の前記有効表示領域に隣接する第1周辺領
域に配置され、前記信号線に電気的に接続される信号線
駆動回路素子とを備えた平面表示装置において、 前記第1基板の前記有効表示領域に隣接し、前記第1周
辺領域と対向する第2周辺領域に配置され、前記信号線
に電気的に接続される信号線検査用パッドを備えたこと
を特徴とする平面表示装置。
1. An effective display area including a plurality of signal lines and scanning lines arranged in a matrix on a substrate and including a pixel electrode arranged via a switch element near an intersection of the signal line and the scanning line. A first substrate, a second substrate opposed to the first substrate via a light modulation layer, a second substrate disposed in a first peripheral region of the first substrate adjacent to the effective display region, A flat panel display device comprising a signal line drive circuit element electrically connected to the first substrate, the flat panel display device being disposed in a second peripheral region adjacent to the effective display region of the first substrate and facing the first peripheral region; A flat display device comprising a signal line inspection pad electrically connected to a signal line.
【請求項2】 請求項1記載の平面表示装置において、
前記第1基板の前記有効表示領域に隣接する第3周辺領
域に配置され、前記走査線に電気的に接続される走査線
駆動回路素子とを備え、前記有効表示領域と前記走査線
駆動回路素子との間に配置され、前記走査線に電気的に
接続される走査線検査用パッドを備えたことを特徴とす
る平面表示装置。
2. The flat display device according to claim 1, wherein
A scanning line driving circuit element disposed in a third peripheral area adjacent to the effective display area of the first substrate and electrically connected to the scanning line; the effective display area and the scanning line driving circuit element And a scanning line inspection pad electrically connected to the scanning line.
【請求項3】 前記第1周辺領域には、前記信号線駆動
回路素子に対応するランドを含み、前記信号線のピッチ
よりも前記ランドのピッチを小さくする斜め配線領域を
含むことを特徴とする請求項1記載の平面表示装置。
3. The method according to claim 1, wherein the first peripheral region includes a land corresponding to the signal line driving circuit element, and includes a diagonal wiring region that makes the pitch of the land smaller than the pitch of the signal lines. The flat panel display according to claim 1.
【請求項4】 前記第3周辺領域には、前記走査線駆動
回路素子に対応するランドを含み、前記走査線のピッチ
よりも前記ランドのピッチを小さくする斜め配線領域を
含むことを特徴とする請求項2記載の平面表示装置。
4. The third peripheral region includes a land corresponding to the scanning line drive circuit element, and includes a diagonal wiring region for making the land pitch smaller than the scanning line pitch. The flat display device according to claim 2.
【請求項5】 前記走査線駆動回路素子下に、前記走査
線と電気的に接続された電極配線が配置されることを特
徴とする請求項2記載の平面表示装置。
5. The flat display device according to claim 2, wherein an electrode wiring electrically connected to the scanning line is arranged below the scanning line driving circuit element.
【請求項6】 前記電極配線と前記走査線とは、非線型
抵抗素子を介して電気的に接続されることを特徴とする
請求項5記載の平面表示装置。
6. The flat display device according to claim 5, wherein the electrode wiring and the scanning line are electrically connected via a non-linear resistance element.
【請求項7】 前記第2周辺領域の前記信号線検査用パ
ッドの外周に、前記信号線と電気的に接続された電極配
線が配置されることを特徴とする請求項1記載の平面表
示装置。
7. The flat display device according to claim 1, wherein an electrode wiring electrically connected to the signal line is arranged on an outer periphery of the signal line inspection pad in the second peripheral region. .
【請求項8】 前記電極配線と前記走査線とは、非線型
抵抗素子を介して電気的に接続されることを特徴とする
請求項7記載の平面表示装置。
8. The flat display device according to claim 7, wherein the electrode wiring and the scanning line are electrically connected via a non-linear resistance element.
JP10163898A 1998-04-14 1998-04-14 Plane display device Pending JPH11296102A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10163898A JPH11296102A (en) 1998-04-14 1998-04-14 Plane display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10163898A JPH11296102A (en) 1998-04-14 1998-04-14 Plane display device

Publications (1)

Publication Number Publication Date
JPH11296102A true JPH11296102A (en) 1999-10-29

Family

ID=14305940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10163898A Pending JPH11296102A (en) 1998-04-14 1998-04-14 Plane display device

Country Status (1)

Country Link
JP (1) JPH11296102A (en)

Similar Documents

Publication Publication Date Title
KR101033463B1 (en) Array Substrate of Liquid Crystal Display Device
KR100596965B1 (en) Module for appling driving signal, liquid crystal display assembly having the same and method for testing time of driving signal the same
US8305542B2 (en) Thin film transistor array substrate with improved test terminals
KR100800330B1 (en) Liquid crystal panel for testing signal line of line on glass type
JP2006053555A (en) Array substrate, main substrate having the same, and liquid crystal display device having the same
KR20080048627A (en) Array substrate and display panel having the same
KR100640208B1 (en) Bump structure for testing tft-lcd
JP2002090424A (en) Matrix array board
JP2000315058A (en) Array substrate for display device
KR100806885B1 (en) Fabricating method of liquid crystal display
KR101585253B1 (en) Liquid crystal display device
KR20100064498A (en) Method of testing for connection condition between display panel and pcb and liquid crystal display device using the same
JP3119357B2 (en) Liquid crystal display
KR20040057692A (en) Pad structure for testing liquid crystal display panel
KR101491161B1 (en) Method of testing for connection condition between display panel and driver ic and display device using the same
KR101621560B1 (en) Test pattern of Liquid crystal display device
JPH11296102A (en) Plane display device
KR100911467B1 (en) Apparatus for inspecting liquid crystal display
JP2002277896A (en) Liquid crystal display and image display device using the same
JPH11119246A (en) Production of liquid crystal display device
KR20070019061A (en) Flat panel display device, method and system for inspecting the same
KR20050006521A (en) Liquid crystal display and test method thereof
KR20060012164A (en) Display apparatus and method for testing the same
KR20070057325A (en) Display substrate and method for testing the same
JP2002229056A (en) Electrode substrate for display device and its inspection method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Effective date: 20050414

Free format text: JAPANESE INTERMEDIATE CODE: A7422

RD04 Notification of resignation of power of attorney

Effective date: 20050606

Free format text: JAPANESE INTERMEDIATE CODE: A7424