JPH11284469A - Production of surface acoustic wave substrate - Google Patents

Production of surface acoustic wave substrate

Info

Publication number
JPH11284469A
JPH11284469A JP8708898A JP8708898A JPH11284469A JP H11284469 A JPH11284469 A JP H11284469A JP 8708898 A JP8708898 A JP 8708898A JP 8708898 A JP8708898 A JP 8708898A JP H11284469 A JPH11284469 A JP H11284469A
Authority
JP
Japan
Prior art keywords
single crystal
crystal wafer
piezoelectric single
wafer
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8708898A
Other languages
Japanese (ja)
Inventor
Yuji Inoue
雄二 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8708898A priority Critical patent/JPH11284469A/en
Publication of JPH11284469A publication Critical patent/JPH11284469A/en
Pending legal-status Critical Current

Links

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the defect rate in a substrate production process and device manufacturing process, after sufficiently eliminating a fault caused by a bulk wave in the production process of a surface acoustic wave(SAW) substrate, using a piezoelectric monocrystal wafer. SOLUTION: After wrap working is performed to both the sides of a piezoelectric monocrystal wafer (102), its rear side is made coarse by performing horning work or the like (103). Flatness of the piezoelectric monocrystal wafer having the coarse rear surface is controlled within the range from +60 μm to -20 μm in respect to the coarse rear surface (104), and then, the end face of the piezoelectric monocrystal wafer is worked. The end face is worked over two stages. while using coarse-grading grindstone and fine-grading grindstone. By polishing the front side of the piezoelectric monocrystal wafer (106) with its end face worked, a target SAW substrate can be provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、弾性表面波基板の
製造方法に関する。
[0001] The present invention relates to a method for manufacturing a surface acoustic wave substrate.

【0002】[0002]

【従来の技術】弾性表面波装置は、一般にLiTaO3
単結晶ウェーハ、LiNbO3 単結晶ウェーハ、Li2
4 7 単結晶ウェーハなどの圧電性を呈する基板を用
い、このような圧電性ウェーハの一主面にインターデジ
タル形状のトランスジューサを設けて構成される。この
ような構成では、トランスジューサで弾性表面波を励受
信する形となるが、同時にバルク波などの不要波(障害
波)も励受信してしまう。バルク波などは周波数特性に
おけるスプリアス妨害を引き起こすため、圧電単結晶ウ
ェーハの裏面側をホーニング加工により粗面化するなど
のバルク波対策が実施されている。
2. Description of the Related Art A surface acoustic wave device is generally made of LiTaO 3.
Single crystal wafer, LiNbO 3 single crystal wafer, Li 2
A substrate having piezoelectricity such as a B 4 O 7 single crystal wafer is used, and an interdigital transducer is provided on one principal surface of such a piezoelectric wafer. In such a configuration, the surface acoustic wave is excited and received by the transducer, but at the same time, an unnecessary wave (disturbance wave) such as a bulk wave is also excited and received. Bulk waves and the like cause spurious interference in frequency characteristics. Therefore, measures against bulk waves such as roughening the back surface of the piezoelectric single crystal wafer by honing are being implemented.

【0003】圧電単結晶ウェーハは、従来、単結晶ボー
ルをスライス加工してウェーハ状とし、このウェーハの
両面をラップ加工した後、上述した裏面側の粗面化加工
を行い、さらに表面の鏡面加工を行って作製することが
一般的である。また、圧電単結晶ウェーハの端面(外周
面)には、スライス工程やラップ工程などによりクラッ
クが生じると共に、熱歪みが残留しており、その後の製
造工程におけるウェーハの割れ要因となるため、ラップ
工程後に圧電単結晶ウェーハの端面に面取りなどの加工
を施している。
Conventionally, a piezoelectric single crystal wafer has been sliced from a single crystal ball to form a wafer. After lapping both sides of the wafer, the above-described roughening of the back side is performed, and furthermore, mirror finishing of the front side is performed. Is generally performed. In addition, cracks are generated on the end surface (outer peripheral surface) of the piezoelectric single crystal wafer by a slicing process, a lapping process, and the like, and thermal distortion remains, which causes a wafer crack in a subsequent manufacturing process. Later, processing such as chamfering is performed on the end face of the piezoelectric single crystal wafer.

【0004】ところで、上述した圧電単結晶ウェーハの
裏面側の粗面化加工は、バルク波などの不要波の抑制に
対しては効果を発揮するものの、裏面側に大きな凹凸を
形成することは機械的強度の低下を招来し、結果的にウ
ェーハの歩留りを低下させたり、デバイスプロセスの歩
留りを低下させてしまうという問題がある。特に最近で
は、デバイスプロセスのステッパ化による自動化などが
進められていることから、高度のデバイス精度が要求さ
れている。このような要求に対してはウェーハの高い平
坦度が前提となるため、圧電単結晶ウェーハの裏面に大
きな凹凸を形成する場合においても高い精度が要求され
る。
Although the above-described roughening of the back surface of the piezoelectric single crystal wafer is effective in suppressing unnecessary waves such as bulk waves, it is difficult to form large irregularities on the back surface by mechanically. Therefore, there is a problem that the yield of the wafer is lowered and the yield of the device process is lowered as a result. In particular, in recent years, a high degree of device accuracy has been demanded because automation of a device process by using a stepper has been advanced. Since such a requirement is based on the premise that the wafer has high flatness, high accuracy is required even when large irregularities are formed on the back surface of the piezoelectric single crystal wafer.

【0005】このようなことから、ウェーハの 2枚重ね
による両面ポリッシングなども試みられているが、裏面
側の粗面化に伴ってウェーハのダメージとしてクラック
やチッピングなどが存在するため、これらにより割れが
発生したり、またチッピングに付随してキズが発生する
などの問題がある。これらにより良好な加工歩留りを得
ることができず、実用化されるまでには至っていない。
[0005] For this reason, double-side polishing using two wafers has been attempted. However, cracks and chippings are present as damage to the wafer due to the roughening of the rear surface. There are problems such as generation of cracks and scratches accompanying chipping. Due to these, a good processing yield cannot be obtained, and it has not yet been put to practical use.

【0006】また、両面ラップした圧電単結晶ウェーハ
の裏面側を粗面化した後、ウェーハ端面の加工を行い、
粗面化工程に伴うダメージを端面加工工程で取り除くな
どの対策も提案されているが、それだけでは薄型化や大
口径化が進められている圧電単結晶ウェーハでは必ずし
も十分な効果は得られていない。特に、薄型化や大口径
化された圧電単結晶ウェーハでは、裏面側の粗面化に伴
うダメージや変形が大きく、また端面加工での不良発生
率なども増加するという問題がある。
Further, after roughening the back side of the piezoelectric single crystal wafer wrapped on both sides, the end face of the wafer is processed,
Measures such as removing the damage associated with the surface roughening process in the end face processing process have also been proposed, but this alone has not necessarily achieved sufficient effects with piezoelectric single crystal wafers that are being made thinner and larger in diameter. . In particular, in a piezoelectric single crystal wafer having a reduced thickness and a larger diameter, there is a problem that the damage and deformation associated with the roughening of the rear surface side are large, and the occurrence rate of defects in edge processing is increased.

【0007】[0007]

【発明が解決しようとする課題】上述したように、従来
の圧電単結晶ウェーハの製造工程、特に薄型化や大口径
化された圧電単結晶ウェーハの製造工程においては、裏
面側の粗面化によるクラックや変形などの発生に伴う不
良発生率が増加しており、また端面加工時などにおいて
も不良の発生が増加している。
As described above, in the conventional manufacturing process of a piezoelectric single crystal wafer, particularly in the manufacturing process of a thinned or large-diameter piezoelectric single crystal wafer, the back surface is roughened. The occurrence rate of defects due to the occurrence of cracks and deformation is increasing, and the occurrence of defects is also increasing at the time of processing an end face or the like.

【0008】本発明はこのような課題に対処するために
なされたもので、バルク波による障害を十分に解消した
上で、基板製造工程やデバイス化工程などにおける不良
率の低減を図った弾性表面波基板の製造方法を提供する
ことを目的としている。
SUMMARY OF THE INVENTION The present invention has been made to address such a problem, and has been made to sufficiently eliminate obstacles caused by bulk waves and to reduce a defect rate in a substrate manufacturing process or a device manufacturing process. It is an object of the present invention to provide a method of manufacturing a wave substrate.

【0009】[0009]

【課題を解決するための手段】本発明の第1の弾性表面
波基板の製造方法は、請求項1に記載したように、圧電
単結晶ウェーハの両面をラップ加工する工程と、前記ラ
ップ加工された圧電単結晶ウェーハの裏面側を粗面化す
る工程と、前記裏面側が粗面化された圧電単結晶ウェー
ハの平坦度を、前記粗面化された裏面側に対して +60μ
m 〜 -20μm の範囲に調整する工程と、前記平坦度が調
整された圧電単結晶ウェーハの端面を加工する工程と、
前記端面加工後の圧電単結晶ウェーハの表面側をポリッ
シング加工する工程とを有することを特徴としている。
According to a first aspect of the present invention, there is provided a method for manufacturing a surface acoustic wave substrate, comprising the steps of: lapping both surfaces of a piezoelectric single crystal wafer; Roughening the back surface side of the piezoelectric single crystal wafer, and flatness of the back surface roughened piezoelectric single crystal wafer by +60 μm with respect to the roughened back surface side.
m ~ -20μm in the range of adjusting, and the step of processing the end surface of the piezoelectric single crystal wafer is adjusted flatness,
Polishing the front surface side of the piezoelectric single crystal wafer after the end face processing.

【0010】第1の弾性表面波基板の製造方法におい
て、前記圧電単結晶ウェーハの平坦度調整工程は請求項
2に記載したように、例えば前記圧電単結晶ウェーハを
エッチングすることにより実施される。
In the first method of manufacturing a surface acoustic wave substrate, the step of adjusting the flatness of the piezoelectric single crystal wafer is performed, for example, by etching the piezoelectric single crystal wafer.

【0011】本発明の第2の弾性表面波基板の製造方法
は、請求項4に記載したように、圧電単結晶ウェーハの
両面をラップ加工する工程と、前記ラップ加工された圧
電単結晶ウェーハの裏面側を粗面化する工程と、前記裏
面側が粗面化された圧電単結晶ウェーハの端面を、粗粒
砥石と細粒砥石を用いて2段階で加工する工程と、前記
端面加工後の圧電単結晶ウェーハの表面側をポリッシン
グ加工する工程と を有することを特徴としている。
According to a second aspect of the present invention, there is provided a method for manufacturing a surface acoustic wave substrate, comprising the steps of: lapping both surfaces of a piezoelectric single crystal wafer; A step of roughening the back side, a step of processing the end face of the piezoelectric single crystal wafer having the back side roughened in two stages using a coarse-grain stone and a fine-grain stone, Polishing the surface side of the single crystal wafer.

【0012】第2の弾性表面波基板の製造方法におい
て、前記圧電単結晶ウェーハの端面加工工程は請求項5
に記載したように、前記粗粒砥石として#100〜#800のダ
イヤモンド砥石を用いると共に、前記細粒砥石として #
1000〜 #3000のダイヤモンド砥石を用いて実施すること
が好ましい。
In the second method of manufacturing a surface acoustic wave substrate, the step of processing the end face of the piezoelectric single crystal wafer is preferably performed.
As described in the above, while using a diamond grindstone of # 100 ~ # 800 as the coarse grain whetstone, # as the fine grain whetstone
It is preferable to use a 1000 to # 3000 diamond grindstone.

【0013】本発明の弾性表面波基板の製造方法は、特
に請求項3に記載したように、圧電単結晶ウェーハの平
坦度調整工程を実施すると共に、粗粒砥石と細粒砥石を
用いた2段階の圧電単結晶ウェーハの端面加工工程を実
施することが好ましい。
In the method of manufacturing a surface acoustic wave substrate according to the present invention, the flatness adjusting step of the piezoelectric single crystal wafer is carried out, and the method using the coarse grain grinding wheel and the fine grain grinding stone is performed. It is preferable to carry out the step of processing the end face of the piezoelectric single crystal wafer at the stage.

【0014】本発明の第1の弾性表面波基板の製造方法
においては、圧電単結晶ウェーハの裏面側を粗面化した
後に端面加工を実施すると共に、この端面加工の前に圧
電単結晶ウェーハの平坦度を裏面側に対して +60μm 〜
-20μm の範囲に調整している。このように、圧電単結
晶ウェーハの平坦度を調整した後に、端面加工を実施す
ることによって、例えば薄型化や大口径化された圧電単
結晶ウェーハであっても、端面加工時の割れなどを大幅
に抑制することができる。また、粗面化後に端面加工す
ることによって、粗面化工程で生じたダメージ、特に端
面近傍のクラックやチッピングを除去することができる
ため、その後のポリッシング工程における不良発生など
を抑制することが可能となる。
In the first method of manufacturing a surface acoustic wave substrate according to the present invention, the back surface of the piezoelectric single crystal wafer is roughened, and then the end surface is processed. Flatness is + 60μm ~
Adjusted to the range of -20μm. In this way, by adjusting the flatness of the piezoelectric single crystal wafer and performing the end face processing, for example, even if the piezoelectric single crystal wafer is thinned and the diameter is increased, cracks during the end face processing are greatly reduced. Can be suppressed. In addition, by processing the end surface after the surface roughening, it is possible to remove damage caused in the surface roughening process, particularly cracks and chipping near the end surface, thereby suppressing occurrence of defects in a subsequent polishing process. Becomes

【0015】また、本発明の第2の弾性表面波基板の製
造方法においては、圧電単結晶ウェーハの裏面側を粗面
化した後に端面加工を実施しているため、第1の製造方
法と同様に、粗面化工程で生じたダメージであるクラッ
クやチッピングを除去することができる。さらに、圧電
単結晶ウェーハの端面加工を、粗粒砥石と細粒砥石を用
いて2段階で実施することによって、例えば薄型化や大
口径化された圧電単結晶ウェーハであっても、端面加工
時の割れなどを大幅に抑制することができると共に、そ
の後の工程に悪影響を及ぼすマイクロクラックや微小な
チッピングなども良好に除去することができるため、ポ
リッシング工程における不良発生などを抑制することが
可能となる。
In the second method of manufacturing a surface acoustic wave substrate according to the present invention, the end face is processed after the back surface of the piezoelectric single crystal wafer is roughened. Furthermore, cracks and chipping, which are damages caused in the surface roughening step, can be removed. Furthermore, by performing the end face processing of the piezoelectric single crystal wafer in two stages using a coarse-graining whetstone and a fine-graining whetstone, for example, a thinned or large-diameter piezoelectric single-crystal wafer can be processed at the end face processing. Cracks and the like can be greatly suppressed, and micro cracks and minute chippings that adversely affect the subsequent steps can be removed satisfactorily. Become.

【0016】このような本発明の弾性表面波基板の製造
方法によれば、圧電単結晶ウェーハの加工歩留り、特に
薄型化や大口径化された圧電単結晶ウェーハの加工歩留
りを大幅に向上させることができ、さらにそれを用いた
デバイス化工程における不良発生率も最小限に抑制する
ことが可能となる。
According to the method for manufacturing a surface acoustic wave substrate of the present invention, the processing yield of a piezoelectric single crystal wafer, particularly the processing yield of a thinned and large-diameter piezoelectric single crystal wafer, is greatly improved. It is also possible to minimize the occurrence rate of defects in a device process using the same.

【0017】[0017]

【発明の実施の形態】以下、本発明を実施するための形
態について説明する。
Embodiments of the present invention will be described below.

【0018】図1は本発明の弾性表面波基板の製造方法
の一実施形態による製造工程を示す図である。本発明の
製造方法においては、まず圧電単結晶ボールを所定の厚
さにスライス加工(図1-101)してウェーハ状とする。
圧電単結晶としては、LiTaO3 単結晶、LiNbO
3 単結晶、Li2 4 7 単結晶などが用いられる。こ
のような圧電単結晶ウェーハの両面をラップ加工(図1
-102)する。これらスライス加工とラップ加工は、従来
と同様にして実施することができる。
FIG. 1 is a view showing a manufacturing process according to an embodiment of a method for manufacturing a surface acoustic wave substrate of the present invention. In the manufacturing method of the present invention, first, a piezoelectric single crystal ball is sliced into a predetermined thickness (FIG. 1-101) to form a wafer.
As the piezoelectric single crystal, LiTaO 3 single crystal, LiNbO
3 single crystal, Li 2 B 4 O 7 single crystal and the like are used. Both sides of such a piezoelectric single crystal wafer are wrapped (see FIG. 1).
-102). These slicing and lapping can be performed in the same manner as in the related art.

【0019】次に、両面ラップ加工した圧電単結晶ウェ
ーハの裏面側を粗面化する(図1-103)。この裏面側の
粗面化加工は、ホーニング加工などにより実施する。圧
電単結晶ウェーハの裏面側の粗面化の程度は、バルク波
障害の防止要求などに応じて適宜設定されるが、例えば
中心線平均粗さRa が 2.0μm 以上となるように粗面化
加工を実施する。
Next, the back side of the double-sided lap-processed piezoelectric single crystal wafer is roughened (FIG. 1-103). The roughening process on the back surface side is performed by a honing process or the like. The degree of surface roughening on the back side of the piezoelectric single crystal wafer is appropriately set according to requirements for prevention of bulk wave disturbance, for example, the surface roughening is performed so that the center line average roughness Ra is 2.0 μm or more. Perform processing.

【0020】裏面側が粗面化された圧電単結晶ウェーハ
は、次いで端面加工(べべリング加工)されるが、この
端面加工の前に圧電単結晶ウェーハの反りを確認する。
すなわち、粗面化後の圧電単結晶ウェーハの反りが大き
いと、その後の工程で割れなどが多発し、弾性表面波基
板の製造歩留りが大幅に低下してしまう。そこで、本発
明においては粗面化後の圧電単結晶ウェーハの平坦度
を、粗面化された裏面側に対して +60μm 〜 -20μm の
範囲に調整する(図1-104)。
The piezoelectric single crystal wafer whose back surface has been roughened is then subjected to edge processing (beveling). Before this edge processing, the warpage of the piezoelectric single crystal wafer is confirmed.
That is, if the warpage of the piezoelectric single crystal wafer after the surface roughening is large, cracks and the like frequently occur in the subsequent steps, and the production yield of the surface acoustic wave substrate is greatly reduced. Therefore, in the present invention, the flatness of the roughened piezoelectric single crystal wafer is adjusted in the range of +60 μm to −20 μm with respect to the roughened rear surface side (FIG. 1-104).

【0021】粗面化後の圧電単結晶ウェーハの平坦度が
裏面側に対して +60μm を超えても、また裏面側に対し
て -20μm を超えても、いずれの場合にも上記した割れ
などの発生率が増加する。言い換えると、圧電単結晶ウ
ェーハが裏面側に凸状の場合にはその最大値を60μm 以
下とし、また圧電単結晶ウェーハが裏面側に凹状の場合
にはその最大値を20μm 以下とすることによって、上記
した割れなどの発生率を大幅に低減することができる。
Even if the flatness of the roughened piezoelectric single crystal wafer exceeds +60 μm with respect to the back surface side or exceeds -20 μm with respect to the back surface side, in any case, the above-described cracks and the like Increase the incidence of In other words, when the piezoelectric single crystal wafer is convex on the back side, the maximum value is 60 μm or less, and when the piezoelectric single crystal wafer is concave on the back side, the maximum value is 20 μm or less. The occurrence rate of the above-mentioned cracks and the like can be significantly reduced.

【0022】粗面化された圧電単結晶ウェーハは、反り
の程度(平坦度)が上記した範囲内に入っていればその
まま端面加工を施すことができるが、反りの程度(平坦
度)が上記した範囲を超えている場合には、圧電単結晶
ウェーハを弗硝酸などの酸液を用いてエッチングするこ
とにより、粗面化後の圧電単結晶ウェーハの平坦度を裏
面側に対して +60μm 〜 -20μm の範囲に調整する。圧
電単結晶ウェーハの平坦度は、当初の反りの程度に応じ
て、弗硝酸への浸漬時間などを制御することにより、所
望の範囲内に調整することができる。
The roughened piezoelectric single crystal wafer can be subjected to end face processing as long as the degree of warpage (flatness) is within the above range, but the degree of warpage (flatness) is not limited to the above range. If it exceeds the range, the flatness of the piezoelectric single crystal wafer after roughening is +60 μm Adjust to -20μm range. The flatness of the piezoelectric single crystal wafer can be adjusted to a desired range by controlling the immersion time in hydrofluoric acid and the like according to the degree of the initial warpage.

【0023】エッチング処理が施された圧電単結晶ウェ
ーハは、水洗、アルカリ洗浄、超音波洗浄、水洗、乾燥
などの各工程を経た後、端面加工(べべリング加工)が
施される(図1-105)。この際、ラップ加工後の圧電単
結晶ウェーハは、単結晶ボールの外周丸め加工、スライ
ス加工およびラップ加工時の加工ダメージを受け、その
外周面に微小なクラックが多数発生している。また、ホ
ーニング加工などによる裏面側の粗面化加工によって
も、圧電単結晶ウェーハは砥粒のダメージを受け、特に
外周面や裏面側角部にクラックが多数発生する。従っ
て、粗面化工程後に圧電単結晶ウェーハの端面加工を実
施する。
The etched piezoelectric single crystal wafer is subjected to end face processing (beveling processing) after passing through respective steps such as water washing, alkali washing, ultrasonic washing, water washing, and drying (FIG. 1-). 105). At this time, the piezoelectric single crystal wafer after the lapping process is subjected to processing damage during rounding, slicing, and lapping of the outer periphery of the single crystal ball, and a number of small cracks are generated on the outer peripheral surface thereof. Further, even when the back surface is roughened by honing or the like, the piezoelectric single crystal wafer is damaged by the abrasive grains, and a large number of cracks are generated particularly on the outer peripheral surface and the back side corners. Therefore, the end face processing of the piezoelectric single crystal wafer is performed after the roughening step.

【0024】粗面化後に圧電単結晶ウェーハの端面を外
周面加工および面取り加工することによって、ウェーハ
外周面のクラックや割れ、さらにはクラックなどが多数
発生している裏面側角部を除去することができる。面取
り加工の形状は、特に限定されるものではなく、R形状
やC面取り形状などが適用される。このように、大きな
ダメージを及ぼす粗面化加工の影響を排除することによ
って、クラック、割れ、面取り形状の変形などが少ない
圧電単結晶ウェーハが得られる。このような圧電単結晶
ウェーハによれば、後工程のポリッシング工程やさらに
その後に実施されるデバイス化工程での不良発生率を低
減することができる。逆に、ウェーハの端面加工を行っ
た後に裏面側の粗面化加工を行うと、粗面化加工に伴う
クラックなどがそのまま残り、ポリッシング工程やデバ
イス化工程で不良発生率を増大する。 さらに、圧電単
結晶ウェーハの端面加工は、粗粒砥石と細粒砥石を用い
て2段階で実施することが望ましい(図1-105)。この
ように、粗面化後の圧電単結晶ウェーハの端面をまず粗
粒砥石で加工することにより、大きなクラックやキズな
どが除去される。その後、細粒砥石で仕上げ加工して、
後工程に影響を及ぼす微細なクラックなどを除去するこ
とにより、ポリッシング工程やさらにその後に実施され
るデバイス化工程での不良発生率を大幅に低減すること
が可能となる。
By subjecting the end face of the piezoelectric single crystal wafer to roughening and chamfering after roughening, cracks and cracks on the outer circumferential face of the wafer and corners on the back side where many cracks and the like are generated are removed. Can be. The shape of the chamfering is not particularly limited, and an R shape, a C chamfered shape, or the like is applied. As described above, by eliminating the influence of the roughening processing that causes a large damage, a piezoelectric single crystal wafer with few cracks, cracks, and deformations of the chamfered shape can be obtained. According to such a piezoelectric single crystal wafer, it is possible to reduce the rate of occurrence of defects in a polishing step in a later step and further in a device forming step performed thereafter. Conversely, if the back surface roughening is performed after the wafer end face processing, cracks and the like accompanying the roughening processing remain as they are, and the defect occurrence rate increases in the polishing step and the device forming step. Further, it is desirable that the end face processing of the piezoelectric single crystal wafer is performed in two stages using a coarse-grain grindstone and a fine-grain grindstone (FIG. 1-105). As described above, by processing the end face of the roughened piezoelectric single crystal wafer with a coarse-grain grindstone first, large cracks and scratches are removed. After that, finish processing with fine grain whetstone,
By removing fine cracks and the like that affect the subsequent steps, it is possible to greatly reduce the rate of occurrence of defects in the polishing step and the subsequent device formation step.

【0025】上記した2段階の端面加工における粗粒砥
石としては#100〜#800のダイヤモンド砥石を用いること
が好ましく、また細粒砥石としては #1000〜 #3000のダ
イヤモンド砥石を用いることが好ましい。粗粒砥石のダ
イヤモンドの粗さ(メッシュ)が#800を超えると、粗面
化工程などで発生した大きなクラックやキズなどを十分
に除去することができないおそれがあり、一方#100未満
であると新たにクラックやキズなどが発生するおそれが
大きくなる。また、細粒砥石のダイヤモンドの粗さ(メ
ッシュ)が #3000を超えると、粗粒砥石を用いた第1段
で取りきれない微細なクラックやキズなどの除去効率が
低下し、一方 #1000未満であると良好な端面性状を得る
ことができないおそれがある。
It is preferable to use a diamond wheel of # 100 to # 800 as a coarse grain whetstone in the above-described two-stage end face processing, and it is preferable to use a diamond wheel of # 1000 to # 3000 as a fine grain whetstone. If the roughness (mesh) of the diamond of the coarse-graining stone exceeds # 800, large cracks and scratches generated in the surface roughening process may not be sufficiently removed, while if it is less than # 100. The possibility that cracks, scratches, etc. are newly generated increases. In addition, if the roughness (mesh) of the diamond of the fine-grain grinding stone exceeds # 3000, the efficiency of removing fine cracks and scratches that cannot be removed by the first stage using the coarse-grain grinding stone decreases, while less than # 1000 If so, good end face properties may not be obtained.

【0026】また、ダイヤモンド砥石を用いた端面加工
において、加工時に使用する研削液は5000枚以下程度で
交換することが好ましい。このような条件を採用するこ
とによって、ダイヤモンド砥石の目詰まり(特に細粒砥
石の目詰まり)が抑えられ、端面加工時のダメージを低
減することができる。
Further, in the end face processing using a diamond grindstone, it is preferable that the grinding fluid used at the time of the processing be changed after about 5,000 or less. By adopting such a condition, clogging of the diamond grindstone (particularly, clogging of the fine-grain grindstone) can be suppressed, and damage during end face processing can be reduced.

【0027】この後、上述した2段階の端面加工を施し
た圧電単結晶ウェーハの表面側をポリッシング加工する
(図1-106)ことによって、目的とする弾性表面波基板
が得られる。表面側のポリッシング加工はテンプレート
方式などにより実施する。
Thereafter, the surface of the piezoelectric single crystal wafer having been subjected to the two-stage end face processing described above is subjected to polishing processing (FIG. 1-106), whereby a target surface acoustic wave substrate is obtained. The polishing process on the front side is performed by a template method or the like.

【0028】上述したような圧電単結晶ウェーハの加工
工程、すなわち弾性表面波基板の製造工程によれば、裏
面側の粗面化工程や端面加工工程でのダメージを除去、
もしくは小さくすることができるため、端面加工時の割
れなどの発生やポリッシング工程における不良の発生な
どを大幅に抑制することが可能となると共に、例えば薄
型化や大口径化された圧電単結晶ウェーハであっても不
良発生を抑制することができる。従って、圧電単結晶ウ
ェーハの加工歩留り、特に薄型化や大口径化された圧電
単結晶ウェーハの加工歩留りを大幅に向上させることが
でき、さらにはそれを用いたデバイス化工程における不
良発生率も最小限に抑制することが可能となる。
According to the above-described piezoelectric single crystal wafer processing step, that is, the surface acoustic wave substrate manufacturing step, the damage in the back surface roughening step and the end face processing step is removed.
Or it can be made smaller, so it is possible to greatly suppress the occurrence of cracks and the like during the end face processing and the occurrence of defects in the polishing process, and for example, it is possible to reduce the thickness and the diameter of a piezoelectric single crystal wafer. Even if there is, the occurrence of defects can be suppressed. Therefore, the processing yield of a piezoelectric single crystal wafer, particularly the processing yield of a thinned and large-diameter piezoelectric single crystal wafer, can be significantly improved, and furthermore, the defect occurrence rate in a device forming process using the same can be minimized. It can be suppressed to the minimum.

【0029】[0029]

【実施例】次に、本発明の具体的な実施例およびその評
価結果について述べる。
Next, specific examples of the present invention and evaluation results thereof will be described.

【0030】比較例1 LiTaO3 単結晶ボールをスライス加工して、 4イン
チ径のウェーハ状とした後、このウェーハの両面を厚さ
0.3mm程度となるようにラップ加工した。次いで、上記
ウェーハの裏面側にホーニング加工を施して粗面化し、
この裏面側を粗面化したウェーハを 1カセット25枚とし
て弗硝酸の槽中に浸漬した。弗硝酸中に浸漬したウェー
ハに対して水洗、アルカリ超音波洗浄および水洗を順に
行い、乾燥した後にウェーハの反りを測定した。その結
果、各ウェーハの反りの程度は、粗面化した裏面側に凸
状で、その最大値は70μm 程度であった。
Comparative Example 1 A LiTaO 3 single crystal ball was sliced into a wafer having a diameter of 4 inches.
Lapping was performed to a thickness of about 0.3 mm. Then, the back side of the wafer is subjected to honing to roughen the surface,
The wafers whose back side was roughened were immersed in a tank of hydrofluoric nitric acid as 25 sheets per cassette. Water washing, alkali ultrasonic cleaning and water washing were sequentially performed on the wafer immersed in hydrofluoric acid, and after drying, the warpage of the wafer was measured. As a result, the degree of warpage of each wafer was convex on the roughened rear side, and the maximum value was about 70 μm.

【0031】上記したウェーハ 103枚をべべリングした
ところ、吸着部などで割れが発生し、歩留りは 71.8%で
あった。べべリングは#600のダイヤモンド砥石を用い、
1段階で実施した。次に、べべリング後のウェーハ74枚
の表面側を、テンプレートを用いてポリッシング加工し
た。このポリッシング加工において、テンプレートから
飛び出すウェーハが多発し、ポリッシング加工が正規に
終了したウェーハは16枚にすぎなかった。
When the above-mentioned 103 wafers were beveled, cracks occurred in the suction portion and the like, and the yield was 71.8%. Bebeling uses # 600 diamond whetstone,
Performed in one stage. Next, the surface side of the 74 wafers after the beveling was polished using a template. In this polishing process, a large number of wafers jumped out of the template, and only 16 wafers completed the polishing process properly.

【0032】このように、この比較例1ではLiTaO
3 単結晶ウェーハのトータルの加工歩留りは 15.5%と低
いものであった。
Thus, in Comparative Example 1, LiTaO
The total processing yield of 3 single crystal wafers was as low as 15.5%.

【0033】実施例1 LiTaO3 単結晶ボールをスライス加工して、 4イン
チ径のウェーハ状とした後、このウェーハの両面を厚さ
0.3mm程度となるようにラップ加工した。次いで、上記
ウェーハの裏面側にホーニング加工を施して粗面化し、
この裏面側を粗面化したウェーハを 1カセット25枚とし
て弗硝酸の槽中に浸漬した。この弗硝酸への浸漬時間を
制御することによって、各ウェーハの反りの程度を調整
した。水洗、アルカリ超音波洗浄、水洗および乾燥を行
った各ウェーハの反りを測定したところ、粗面化した裏
面側に凸状で、その最大値は50μm 程度であった。
Example 1 A LiTaO 3 single crystal ball was sliced to form a wafer having a diameter of 4 inches.
Lapping was performed to a thickness of about 0.3 mm. Then, the back side of the wafer is subjected to honing to roughen the surface,
The wafers whose back side was roughened were immersed in a tank of hydrofluoric nitric acid as 25 sheets per cassette. The degree of warpage of each wafer was adjusted by controlling the time of immersion in hydrofluoric acid. The warpage of each of the wafers which had been washed with water, alkali ultrasonic cleaning, water washing and drying was measured. As a result, the wafer was convex on the roughened rear side, and the maximum value was about 50 μm.

【0034】上記したウェーハ 101枚をべべリングした
ところ、割れなどは発生せず、その歩留りは100%であっ
た。べべリングは#600のダイヤモンド砥石を用い、1段
階で実施した。次に、べべリング後のウェーハ 101枚の
表面側を、テンプレートを用いてポリッシング加工し
た。このポリッシング加工において、一部のウェーハに
キズ、欠け、割れなどが発生し、19枚の不良ウェーハが
発生した。それでも、この実施例1によれば、LiTa
3 単結晶ウェーハのトータルの加工歩留りは81.2%と
良好であった。
When the above 101 wafers were beveled, no cracks or the like were generated, and the yield was 100%. The beveling was performed in one step using a # 600 diamond grindstone. Next, the surface side of 101 wafers after beveling was polished using a template. In this polishing process, some wafers were scratched, chipped, cracked, etc., resulting in 19 defective wafers. Nevertheless, according to Example 1, LiTa
The total processing yield of the O 3 single crystal wafer was as good as 81.2%.

【0035】比較例2 上記実施例1において、ウェーハの弗硝酸への浸漬時間
を変化させる以外は、105枚のウェーハに対して実施例
1と同一条件で、エッチング工程からポリッシング加工
までを行った。
COMPARATIVE EXAMPLE 2 In the above-mentioned Example 1, the etching process to the polishing process were performed on 105 wafers under the same conditions as in Example 1 except that the immersion time of the wafer in hydrofluoric acid was changed. .

【0036】この比較例2による各ウェーハの反りは、
粗面化した裏面側に凹状で、その最大値は25μm (粗面
化した裏面に対して -25μm )程度であった。このよう
なウェーハでは、べべリング時に吸着部で割れなどが発
生し、べべリング時の歩留りは 88.6%であった。また、
ポリッシング時にも割れなどが発生し、ポリッシングに
よる加工歩留りは 85.3%(良品81枚)であった。この比
較例2では、LiTaO3 単結晶ウェーハのトータルの
加工歩留りは 77.1%であった。
The warpage of each wafer according to Comparative Example 2 was as follows:
It was concave on the roughened back side, and its maximum value was about 25 μm (-25 μm with respect to the roughened back side). For such a wafer, cracking and the like occurred at the adsorption part during beveling, and the yield during beveling was 88.6%. Also,
Cracks occurred during polishing, and the processing yield by polishing was 85.3% (81 non-defective products). In Comparative Example 2, the total processing yield of the LiTaO 3 single crystal wafer was 77.1%.

【0037】実施例2 上記実施例1において、ウェーハの端面加工を#800のダ
イヤモンド砥石を用いて実施する以外は、 105枚のウェ
ーハに対して実施例1と同一条件で、平坦度(反りの程
度)の調整からポリッシング加工までを行った。
Example 2 In Example 1, the flatness (warpage) of 105 wafers was measured under the same conditions as in Example 1 except that the end face of the wafer was processed using a # 800 diamond grindstone. ) Adjustment to polishing.

【0038】その結果、べべリング時の歩留りは 99.0%
で、またポリッシング加工時の歩留りは 81.2%(良品85
枚)であった。この実施例2によれば、LiTaO3
結晶ウェーハのトータルの加工歩留りは 81.0%と良好で
あった。
As a result, the yield during beveling is 99.0%
And the yield during polishing is 81.2% (85 non-defective products).
Sheets). According to Example 2, the total processing yield of the LiTaO 3 single crystal wafer was as good as 81.0%.

【0039】実施例3 上記実施例1において、ウェーハの端面加工を #1000の
ダイヤモンド砥石を用いて実施する以外は、 102枚のウ
ェーハに対して実施例1と同一条件で、平坦度(反りの
程度)の調整からポリッシング加工までを行った。ウェ
ーハの反りの程度は実施例1と同様である。
Example 3 The flatness (warpage) of 102 wafers was the same as in Example 1 except that the end face of the wafer was processed using a # 1000 diamond grindstone. ) Adjustment to polishing. The degree of wafer warpage is the same as in the first embodiment.

【0040】その結果、べべリング時の歩留りは 88.0%
で、またポリッシング加工時の歩留りは 97.8%(良品88
枚)であった。この実施例3によれば、LiTaO3
結晶ウェーハのトータルの加工歩留りは 86.3%と良好で
あった。
As a result, the yield during beveling was 88.0%
And the yield during polishing is 97.8% (good 88
Sheets). According to Example 3, the total processing yield of the LiTaO 3 single crystal wafer was as good as 86.3%.

【0041】実施例4 上記実施例1においてウェーハの端面加工を#600のダイ
ヤモンド砥石と #1000のダイヤモンド砥石を用いた2段
階加工とする以外は、 100枚のウェーハに対して実施例
1と同一条件で、平坦度(反りの程度)の調整からポリ
ッシング加工までを行った。
Example 4 The same procedure as in Example 1 was applied to 100 wafers, except that the end face processing of the wafer in Example 1 was performed in two steps using a # 600 diamond wheel and a # 1000 diamond wheel. Under the conditions, the process from the adjustment of the flatness (the degree of warpage) to the polishing was performed.

【0042】その結果、べべリング時の歩留りは100%
で、またポリッシング加工時の歩留りも 98%(良品98
枚)と良好であった。このように、この実施例4によれ
ば、LiTaO3 単結晶ウェーハのトータルの加工歩留
りは 98%と極めて良好であった。さらに、上記したLi
TaO3 単結晶ウェーハ(弾性表面波基板)を用いて、
テレビ用IFフィルタを作製し、このデバイス化工程で
の歩留りを調べたところ、 96%と良好であった。
As a result, the yield during beveling is 100%
And the yield during polishing is 98% (98
Sheets) and was good. As described above, according to Example 4, the total processing yield of the LiTaO 3 single crystal wafer was as extremely good as 98%. Further, the above-described Li
Using a TaO 3 single crystal wafer (surface acoustic wave substrate)
A TV IF filter was fabricated, and the yield in this device fabrication process was examined. The yield was 96%, which was good.

【0043】実施例5 上記実施例1においてウェーハの端面加工を#600のダイ
ヤモンド砥石と #1500のダイヤモンド砥石を用いた2段
階加工とする以外は、 110枚のウェーハに対して実施例
1と同一条件で、平坦度(反りの程度)の調整からポリ
ッシング加工までを行った。
Example 5 The same procedure as in Example 1 was applied to 110 wafers, except that the end face processing of the wafer in Example 1 was performed in two steps using a # 600 diamond wheel and a # 1500 diamond wheel. Under the conditions, the process from the adjustment of the flatness (the degree of warpage) to the polishing was performed.

【0044】その結果、べべリング時の歩留りは100%
で、またポリッシング加工時の歩留りも99.1%(良品 109
枚)と良好であった。このように、この実施例4によれ
ば、LiTaO3 単結晶ウェーハのトータルの加工歩留
りは 99.1%と極めて良好であった。
As a result, the yield during beveling is 100%
And 99.1% yield during polishing (non-defective product 109
Sheets) and was good. As described above, according to Example 4, the total processing yield of the LiTaO 3 single crystal wafer was as extremely good as 99.1%.

【0045】さらに、上記したLiTaO3 単結晶ウェ
ーハ(弾性表面波基板)を用いて、テレビ用IFフィル
タを作製し、このデバイス化工程での歩留りを調べたと
ころ、 97%と良好であった。
Further, using the LiTaO 3 single crystal wafer (surface acoustic wave substrate) described above, an IF filter for a television was manufactured, and the yield in this device forming process was examined. The result was 97%, which was good.

【0046】実施例6 上記実施例1においてウェーハの端面加工を#600のダイ
ヤモンド砥石と #2000のダイヤモンド砥石とを用いた2
段階加工とする以外は、 107枚のウェーハに対して実施
例1と同一条件で、平坦度(反りの程度)の調整からポ
リッシング加工までを行った。
Example 6 In Example 1 described above, the wafer end face was processed using a # 600 diamond wheel and a # 2000 diamond wheel.
Except for the step processing, 107 wafers were subjected to the same conditions as in Example 1 from the adjustment of the flatness (the degree of warpage) to the polishing processing.

【0047】その結果、べべリング時の歩留りは 98.1%
で、またポリッシング加工時の歩留りも 100%(良品 105
枚)と良好であった。このように、この実施例4によれ
ば、LiTaO3 単結晶ウェーハのトータルの加工歩留
りは 98.1%と極めて良好であった。
As a result, the yield at the time of beveling was 98.1%.
And 100% yield during polishing (non-defective 105
Sheets) and was good. Thus, according to Example 4, the total processing yield of the LiTaO 3 single crystal wafer was extremely good at 98.1%.

【0048】さらに、上記したLiTaO3 単結晶ウェ
ーハ(弾性表面波基板)を用いて、テレビ用IFフィル
タを作製し、このデバイス化工程での歩留りを調べたと
ころ、 97%と良好であった。
Further, an IF filter for a television was manufactured using the above-described LiTaO 3 single crystal wafer (surface acoustic wave substrate), and the yield in this device-making step was examined.

【0049】実施例7 上記実施例4において、ウェーハの弗硝酸への浸漬時間
を変化させる以外は、100枚のウェーハに対して実施例
1と同一条件で、エッチング工程からポリッシング加工
までを行った。
Example 7 In Example 4, except for changing the immersion time of the wafers in hydrofluoric acid, from the etching step to the polishing process were performed on 100 wafers under the same conditions as in Example 1. .

【0050】この実施例7による各ウェーハの反りは、
粗面化した裏面側に凸状で、その最大値は 5μm 程度で
あった。このようなウェーハのべべリング時の歩留りは
100%で、ポリッシング加工時の歩留りも99%(良品99枚)
と良好であった。このように、この実施例7によれば、
LiTaO3 単結晶ウェーハのトータルの加工歩留りは
99%と極めて良好であった。
The warpage of each wafer according to the seventh embodiment is as follows:
It was convex on the roughened back side, and its maximum value was about 5 μm. The yield during beveling of such a wafer is
100%, 99% yield during polishing (99 non-defective products)
And was good. Thus, according to the seventh embodiment,
The total processing yield of LiTaO 3 single crystal wafer is
It was extremely good at 99%.

【0051】さらに、上記したLiTaO3 単結晶ウェ
ーハ(弾性表面波基板)を用いて、テレビ用IFフィル
タを作製し、このデバイス化工程での歩留りを調べたと
ころ、 97%と良好であった。
Further, an IF filter for television was manufactured using the above-mentioned LiTaO 3 single crystal wafer (surface acoustic wave substrate), and the yield in this device-forming step was examined. As a result, it was as good as 97%.

【0052】なお、上記した各実施例ではLiTaO3
単結晶ウェーハを用いたが、LiTaO3 単結晶ウェー
ハに代えてLiNbO3 単結晶ウェーハおよびLi2
4 7 単結晶ウェーハを用いた場合においても同様な効
果が得られた。
In each of the above embodiments, LiTaO 3 was used.
A single crystal wafer was used, but instead of a LiTaO 3 single crystal wafer, a LiNbO 3 single crystal wafer and Li 2 B
Similar effects were obtained when a 4 O 7 single crystal wafer was used.

【0053】[0053]

【発明の効果】以上説明したように、本発明の弾性表面
波基板の製造方法によれば、圧電単結晶ウェーハの加工
歩留り、特に薄型化や大口径化された圧電単結晶ウェー
ハの加工歩留りを大幅に向上させることができる。ま
た、その後のデバイス化工程における不良発生率も抑制
することが可能となる。
As described above, according to the method for manufacturing a surface acoustic wave substrate of the present invention, the processing yield of a piezoelectric single crystal wafer, particularly the processing yield of a thinned and large-diameter piezoelectric single crystal wafer, is improved. It can be greatly improved. In addition, it is possible to suppress the occurrence rate of defects in the subsequent device formation process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明による弾性表面波基板の製造工程(圧
電単結晶ウェーハの加工工程)の一実施形態を示す図で
ある。
FIG. 1 is a view showing one embodiment of a process of manufacturing a surface acoustic wave substrate (a process of processing a piezoelectric single crystal wafer) according to the present invention.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 圧電単結晶ウェーハの両面をラップ加工
する工程と、 前記ラップ加工された圧電単結晶ウェーハの裏面側を粗
面化する工程と、 前記裏面側が粗面化された圧電単結晶ウェーハの平坦度
を、前記粗面化された裏面側に対して +60μm 〜 -20μ
m の範囲に調整する工程と、 前記平坦度が調整された圧電単結晶ウェーハの端面を加
工する工程と、 前記端面加工後の圧電単結晶ウェーハの表面側をポリッ
シング加工する工程とを有することを特徴とする弾性表
面波基板の製造方法。
1. A step of lapping both sides of a piezoelectric single crystal wafer, a step of roughening the back side of the wrapped piezoelectric single crystal wafer, and a step of roughening the back side of the piezoelectric single crystal wafer. The flatness of the roughened rear surface side + 60μm ~ -20μ
m, a step of processing an end face of the piezoelectric single crystal wafer whose flatness has been adjusted, and a step of polishing the front side of the piezoelectric single crystal wafer after the end face processing. A method for manufacturing a surface acoustic wave substrate.
【請求項2】 請求項1記載の弾性表面波基板の製造方
法において、 前記圧電単結晶ウェーハの平坦度調整工程として、前記
圧電単結晶ウェーハをエッチングする工程を実施するこ
とを特徴とする弾性表面波基板の製造方法。
2. The method of manufacturing a surface acoustic wave substrate according to claim 1, wherein a step of etching the piezoelectric single crystal wafer is performed as the flatness adjusting step of the piezoelectric single crystal wafer. Method of manufacturing a wave substrate.
【請求項3】 請求項1記載の弾性表面波基板の製造方
法において、 前記圧電単結晶ウェーハの端面加工工程は、粗粒砥石と
細粒砥石を用いて2段階で実施することを特徴とする弾
性表面波基板の製造方法。
3. The method for manufacturing a surface acoustic wave substrate according to claim 1, wherein the step of processing the end face of the piezoelectric single crystal wafer is performed in two stages using a coarse-grain grindstone and a fine-grain grindstone. A method for manufacturing a surface acoustic wave substrate.
【請求項4】 圧電単結晶ウェーハの両面をラップ加工
する工程と、 前記ラップ加工された圧電単結晶ウェーハの裏面側を粗
面化する工程と、 前記裏面側が粗面化された圧電単結晶ウェーハの端面
を、粗粒砥石と細粒砥石を用いて2段階で加工する工程
と、 前記端面加工後の圧電単結晶ウェーハの表面側をポリッ
シング加工する工程とを有することを特徴とする弾性表
面波基板の製造方法。
4. A step of lapping both surfaces of the piezoelectric single crystal wafer, a step of roughening the back side of the wrapped piezoelectric single crystal wafer, and a step of roughening the back side of the piezoelectric single crystal wafer. A surface acoustic wave, comprising: a step of processing the end face of the piezoelectric single crystal wafer in two stages using a coarse-grain stone and a fine-grain stone; and a step of polishing the front side of the piezoelectric single crystal wafer after the end face processing. Substrate manufacturing method.
【請求項5】 請求項4記載の弾性表面波基板の製造方
法において、 前記粗粒砥石として#100〜#800のダイヤモンド砥石を用
いると共に、前記細粒砥石として #1000〜 #3000のダイ
ヤモンド砥石を用いることを特徴とする弾性表面波基板
の製造方法。
5. The method for manufacturing a surface acoustic wave substrate according to claim 4, wherein a diamond grindstone of # 100 to # 800 is used as the coarse grain grindstone and a diamond grindstone of # 1000 to # 3000 is used as the fine grain grindstone. A method for manufacturing a surface acoustic wave substrate, comprising:
JP8708898A 1998-03-31 1998-03-31 Production of surface acoustic wave substrate Pending JPH11284469A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8708898A JPH11284469A (en) 1998-03-31 1998-03-31 Production of surface acoustic wave substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8708898A JPH11284469A (en) 1998-03-31 1998-03-31 Production of surface acoustic wave substrate

Publications (1)

Publication Number Publication Date
JPH11284469A true JPH11284469A (en) 1999-10-15

Family

ID=13905206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8708898A Pending JPH11284469A (en) 1998-03-31 1998-03-31 Production of surface acoustic wave substrate

Country Status (1)

Country Link
JP (1) JPH11284469A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332949A (en) * 2000-05-19 2001-11-30 Toshiba Corp Method for manufacturing surface acoustic wave element
JP2016032828A (en) * 2014-07-31 2016-03-10 浜松ホトニクス株式会社 Workpiece cutting method
WO2020040203A1 (en) * 2018-08-21 2020-02-27 京セラ株式会社 Substrate for surface acoustic wave element, and method for manufacturing said substrate
CN112152588A (en) * 2020-09-25 2020-12-29 福建晶安光电有限公司 Surface acoustic wave filter and method for processing wafer for surface acoustic wave filter

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332949A (en) * 2000-05-19 2001-11-30 Toshiba Corp Method for manufacturing surface acoustic wave element
KR100453083B1 (en) * 2000-05-19 2004-10-15 가부시끼가이샤 도시바 A method for manufacturing surface acoustic wave
JP2016032828A (en) * 2014-07-31 2016-03-10 浜松ホトニクス株式会社 Workpiece cutting method
WO2020040203A1 (en) * 2018-08-21 2020-02-27 京セラ株式会社 Substrate for surface acoustic wave element, and method for manufacturing said substrate
KR20210028672A (en) 2018-08-21 2021-03-12 교세라 가부시키가이샤 Substrate for surface acoustic wave device and method for manufacturing the same
JPWO2020040203A1 (en) * 2018-08-21 2021-09-02 京セラ株式会社 Substrate for surface acoustic wave element and its manufacturing method
CN112152588A (en) * 2020-09-25 2020-12-29 福建晶安光电有限公司 Surface acoustic wave filter and method for processing wafer for surface acoustic wave filter
CN112152588B (en) * 2020-09-25 2024-01-30 福建晶安光电有限公司 Surface acoustic wave filter and method for processing wafer for surface acoustic wave filter

Similar Documents

Publication Publication Date Title
JP3329288B2 (en) Semiconductor wafer and method of manufacturing the same
KR101155030B1 (en) Silicon Wafer Polishing Method and Silicon Wafer Producing Method, Apparatus for Polishing Disc-like Work and Silicon Wafer
JP2853506B2 (en) Wafer manufacturing method
US6114245A (en) Method of processing semiconductor wafers
US20120273117A1 (en) Composite substrate and manufacturing method thereof
JP3328193B2 (en) Method for manufacturing semiconductor wafer
US20020016072A1 (en) Method of manufacturing semiconductor wafer
US8092278B2 (en) Reclamation method of semiconductor wafer
JP3620683B2 (en) Manufacturing method of semiconductor wafer
US4412886A (en) Method for the preparation of a ferroelectric substrate plate
JP2007260793A (en) Wafer substrate polishing method and wafer made of piezoelectric single crystal
JP5871282B2 (en) A method for producing a piezoelectric oxide single crystal wafer.
JP4492293B2 (en) Manufacturing method of semiconductor substrate
JPH11284469A (en) Production of surface acoustic wave substrate
JP2014040339A (en) Method for manufacturing piezoelectric oxide single crystal wafer
US20090311862A1 (en) Method for manufacturing a semiconductor wafer
JP2001332949A (en) Method for manufacturing surface acoustic wave element
JP3286020B2 (en) Manufacturing method of single crystal wafer
JP7271875B2 (en) Method for manufacturing oxide single crystal substrate
JP2000340571A (en) Manufacture of wafer of high planarity degree
JP5515253B2 (en) Manufacturing method of semiconductor wafer
JP7019052B2 (en) Substrate for surface acoustic wave element and its manufacturing method
JP2003077875A (en) Cleaning method of silicon wafer
JPS6381934A (en) Wafer and manufacture thereof
JP2950497B2 (en) Semiconductor wafer and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20041209

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070426

A02 Decision of refusal

Effective date: 20070821

Free format text: JAPANESE INTERMEDIATE CODE: A02