JP2000340571A - Manufacture of wafer of high planarity degree - Google Patents

Manufacture of wafer of high planarity degree

Info

Publication number
JP2000340571A
JP2000340571A JP11148250A JP14825099A JP2000340571A JP 2000340571 A JP2000340571 A JP 2000340571A JP 11148250 A JP11148250 A JP 11148250A JP 14825099 A JP14825099 A JP 14825099A JP 2000340571 A JP2000340571 A JP 2000340571A
Authority
JP
Japan
Prior art keywords
wafer
grinding
back surface
silicon
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11148250A
Other languages
Japanese (ja)
Other versions
JP3606432B2 (en
Inventor
義浩 ▲高崎▼
Yoshihiro Takasaki
Shuichi Fujino
修一 藤野
Toshiro Kawamoto
敏郎 川本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP14825099A priority Critical patent/JP3606432B2/en
Publication of JP2000340571A publication Critical patent/JP2000340571A/en
Application granted granted Critical
Publication of JP3606432B2 publication Critical patent/JP3606432B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent melting of the rear face treatment layer of a semiconductor wafer by a method, wherein after polishing surface of the semiconductor wafer, the polished face of the wafer is cleaned and then is mirror-polished and thereafter subjecting it to a prescribed rear face treatment to the rear face of the semiconductor wafer. SOLUTION: A silicon ingot is sliced into silicon wafers (S101). After chamfering the periphery of each wafer (S102), the wafer is lapped (S103). Next, the silicon wafer is etched (S104) and is cleaned with an RCA series cleaning liquid (S105), and then the surface is polished (S106). The surface-polished silicon wafer is cleaned with alkaline cleanings (S107), and the cleaned silicon wafer is applied with a prescribed rear face treatment (S108). Thereafter, the silicon wafer is subjected to WHT (heat treatment) (S109). Then, the rear face of the silicon wafer is mirror-polished (S110) and is cleaned (S111), to manufacture a silicon wafer of high quality.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は高平坦度ウェーハ
の製造方法、詳しくはエッチング後の半導体ウェーハの
表面を研削し、さらに研磨することで、高い平坦度の半
導体ウェーハが得られる高平坦度ウェーハの製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a high flatness wafer, and more particularly, to a high flatness wafer in which a high flatness semiconductor wafer is obtained by grinding and polishing the surface of a semiconductor wafer after etching. And a method for producing the same.

【0002】[0002]

【従来の技術】従来のシリコンウェーハの製造方法の一
例を、図3のフローチャートを参照して説明する。ま
ず、スライス工程(S301)では、インゴットからシ
リコンウェーハをスライスする。次の面取り工程(S3
02)では、このシリコンウェーハの外周部に面取り加
工を施す。続くラッピング工程(S303)において
は、ラップ盤によりそのシリコンウェーハの表裏両面に
ラップ加工を施す。そして、次のエッチング工程(S3
04)では、ラップドウェーハを所定のエッチング液
(混酸またはアルカリ+混酸)に浸漬し、そのラップ加
工での歪み、面取り工程での歪みなどを除去する。その
後、このシリコンウェーハをワックスを用いて研磨盤に
接着し、ウェーハ表面に鏡面研磨を施す(S305)。
そして、シリコンウェーハの裏面に付着したワックスな
どを除去した後、最終の仕上げ洗浄工程(S306)を
経ることとなる。
2. Description of the Related Art An example of a conventional method for manufacturing a silicon wafer will be described with reference to a flowchart of FIG. First, in a slicing step (S301), a silicon wafer is sliced from an ingot. Next chamfering process (S3
In 02), an outer peripheral portion of the silicon wafer is chamfered. In the subsequent lapping step (S303), lapping is performed on both the front and back surfaces of the silicon wafer using a lapping machine. Then, in the next etching step (S3
In step 04), the wrapped wafer is immersed in a predetermined etchant (mixed acid or alkali + mixed acid) to remove distortion in the lapping process, distortion in the chamfering step, and the like. Thereafter, this silicon wafer is bonded to a polishing board using wax, and the wafer surface is mirror-polished (S305).
Then, after removing the wax and the like attached to the back surface of the silicon wafer, a final finish cleaning step (S306) is performed.

【0003】しかしながら、このような従来のシリコン
ウェーハの製造方法にあっては、前述したように、シリ
コンウェーハのラッピング後、混酸を使って酸エッチン
グを行っていた。この結果、そのエッチング速度が比較
的速く、しかも酸エッチング時、シリコンウェーハと酸
性溶液とが強く反応して、比較的多量の気泡が発生して
いた。これらの影響などにより、ウェーハ表面にうねり
が生じやすくなるという問題点があった。また、ラッピ
ングで発生したテーパがエッチングによりさらに強調さ
れてしまうという問題点もあった。しかも、この表面平
坦度の問題は、後の研磨工程でもそれほど改善されなか
った。
However, in such a conventional method of manufacturing a silicon wafer, as described above, after lapping the silicon wafer, acid etching is performed using a mixed acid. As a result, the etching rate was relatively high, and at the time of acid etching, the silicon wafer and the acidic solution strongly reacted, and a relatively large amount of bubbles were generated. Due to these effects and the like, there is a problem that undulations are likely to occur on the wafer surface. There is also a problem that the taper generated by lapping is further emphasized by etching. Moreover, the problem of the surface flatness was not so much improved in the subsequent polishing step.

【0004】これらの課題を解消する従来技術として、
例えば本願特許出願人が先に特許出願し、その後出願公
開となった特開平10−22186号公報の「張り合わ
せ用支持基板およびその製造方法」が知られている。こ
の従来技術は、エッチング後に洗浄したシリコンウェー
ハの表面を、#2000より高番手の砥粒を有するビト
リファイド研削砥石を用いて研削し、その後、洗浄して
からウェーハ研削面を鏡面研磨するものである。鏡面研
磨する前にエッチドウェーハの表面を研削することで、
エッチングにより生じたウェーハ表面のうねりおよびウ
ェーハ外周部のダレなどを除去することができる。
[0004] As a prior art for solving these problems,
For example, there is known a "supporting substrate for bonding and a method of manufacturing the same" in Japanese Patent Application Laid-Open No. 10-22186, which was filed by the applicant of the present application first and subsequently published. According to this conventional technique, the surface of a silicon wafer that has been cleaned after etching is ground using a vitrified grinding wheel having abrasive grains higher than # 2000, and then, after cleaning, the wafer ground surface is mirror-polished. . By grinding the surface of the etched wafer before mirror polishing,
The undulation of the wafer surface and the sagging of the outer peripheral portion of the wafer caused by the etching can be removed.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、シリコ
ンウェーハの製造工程において、シリコンウェーハの裏
面に、例えばサンドブラスト加工、ポリバックシール加
工、LTO(低温酸化膜の被着)などの裏面処理を施す
場合がある。この際、従来においては、この裏面処理工
程をウェーハ製造工程中、どの工程間に組み込んだらよ
いのか、技術的な検討がなされていなかった。そのた
め、研削工程の前に上記裏面処理を行ってもよいとされ
ていた。ところが、実際、裏面処理後に研削をする実験
を繰り返して行ったところ、ある事実が判明した。すな
わち、ウェーハ裏面に施して形成された、例えばサンド
ブラスト加工などで微細な凹凸が施された裏面処理層
が、研削後の洗浄(通常、アルカリ性の洗浄液を用いる
RCA洗浄)により、溶損してしまうおそれがあった。
そのため、このウェーハ裏面の処理効果が半減したり、
最悪の場合にはそれが完全に消失してしまうおそれもあ
った。一方、上記研削時に、研削装置のウェーハ保持部
に吸着されてそのウェーハ裏面(処理済み面)に傷がつ
くおそれもあった。
However, in the manufacturing process of the silicon wafer, the back surface of the silicon wafer may be subjected to a back surface process such as sandblasting, polyback sealing, LTO (deposition of a low-temperature oxide film), or the like. is there. At this time, in the related art, no technical study has been made as to which step in the wafer manufacturing process this back surface processing process should be incorporated. Therefore, it has been described that the above-described back surface treatment may be performed before the grinding step. However, when the experiment of grinding after the back surface treatment was repeated, a certain fact was found. That is, the back surface treatment layer formed on the back surface of the wafer and provided with fine irregularities by, for example, sandblasting may be damaged by washing after grinding (usually RCA washing using an alkaline washing solution). was there.
Therefore, the processing effect on the back side of this wafer is reduced by half,
In the worst case, there was a possibility that it would completely disappear. On the other hand, at the time of the above-mentioned grinding, there is also a fear that the wafer is attracted to the wafer holding portion of the grinding apparatus and the back surface (processed surface) of the wafer is damaged.

【0006】[0006]

【発明の目的】この発明は、研削後の洗浄によって半導
体ウェーハの裏面に形成された裏面処理層が溶損するこ
となく、しかもウェーハ表面の研削時に半導体ウェーハ
裏面を傷つけにくい高平坦度ウェーハの製造方法を提供
することを、その目的としている。
An object of the present invention is to provide a method of manufacturing a high flatness wafer in which a back surface treatment layer formed on the back surface of a semiconductor wafer is not melted by cleaning after grinding, and the back surface of the semiconductor wafer is not easily damaged during grinding of the wafer surface. Its purpose is to provide.

【0007】[0007]

【課題を解決するための手段】請求項1に記載の発明
は、エッチング後の半導体ウェーハの表面を研削する工
程と、研削後、このウェーハ研削面を洗浄してから鏡面
研磨する工程と、半導体ウェーハの裏面に所定の裏面処
理を施す工程とを備えた高平坦度ウェーハの製造方法に
おいて、上記裏面処理工程が、半導体ウェーハ表面に研
削工程を施してから行われる高平坦度ウェーハの製造方
法である。半導体ウェーハとしては、例えばシリコンウ
ェーハ,ガリウム砒素ウェーハなどが挙げられる。ま
た、ウェーハの使用用途は限定されない。例えば、SO
I(Silicon on Insulator),誘電体分離ウェーハなど
の張り合わせウェーハ用のウェーハなどでもよい。ここ
でいう半導体ウェーハの表面が高平坦度であるとは、サ
イト平坦度、例えば25mm×25mmの面積をもつサ
イトで裏面基準の高さの差SBIR(SiteBack-side Ide
al Range)において、0.40μm以下であることを意
味する。
According to the first aspect of the present invention, there is provided a semiconductor device comprising: a step of grinding a surface of a semiconductor wafer after etching; a step of cleaning the ground surface of the wafer after grinding; Performing a predetermined back surface treatment on the back surface of the wafer, the method for manufacturing a high flatness wafer, wherein the back surface treatment process is performed after performing a grinding process on the semiconductor wafer surface. is there. Examples of the semiconductor wafer include a silicon wafer and a gallium arsenide wafer. The usage of the wafer is not limited. For example, SO
A wafer for a bonded wafer such as an I (Silicon on Insulator) or a dielectric isolation wafer may be used. The surface of the semiconductor wafer having a high flatness as referred to herein means that the flatness of the site, for example, the difference in height SBIR (SiteBack-side Ide) based on the back surface at a site having an area of 25 mm × 25 mm.
al Range) is 0.40 μm or less.

【0008】また、ここでいう研削は、ウェーハ表面が
あれにくく、非ダメージ面であるシリコン表面を研削す
ることが可能な高番手の研削砥石によることが好まし
い。研削に用いられる砥石としては、例えば#1500
〜#3000のレジノイド研削砥石が挙げられる。な
お、レジノイド研削砥石とは、良質の合成樹脂を結合材
に用いてダイヤモンド砥粒を結合した砥石である。この
ように、研磨前にダメージが小さな研削を行うので、研
削後のウェーハ表面では高平坦度が得られる。しかも、
研磨量を少なくできることから、高スループットを得る
ことができる。この場合の研削ダメージは、例えば2μ
m以下とする。ダメージが大きいと、後の表面研磨量が
増大する。
In this case, the grinding is preferably performed by using a high-count grinding wheel capable of grinding the silicon surface, which is a hardly damaged wafer surface. As a grindstone used for grinding, for example, # 1500
To # 3000 resinoid grinding wheels. Note that the resinoid grinding wheel is a wheel in which diamond abrasive grains are bonded using a high-quality synthetic resin as a bonding material. As described above, since grinding with small damage is performed before polishing, high flatness can be obtained on the wafer surface after grinding. Moreover,
Since the polishing amount can be reduced, high throughput can be obtained. The grinding damage in this case is, for example, 2 μm.
m or less. If the damage is large, the amount of subsequent surface polishing increases.

【0009】研削後に行われる洗浄に使用される洗浄液
としては、例えばシリコンウェーハの表面を溶失させる
アルカリ性のKOHなどを採用することができる。例え
ばシリコンウェーハの表面を溶損させるアルカリ液であ
る。この洗浄時にウェーハ表層が0.05〜1.0μm
除去されても、半導体ウェーハの平坦度は維持される。
洗浄によるウェーハ表面の溶損量が0.05μm未満で
は、脱落した砥粒がウェーハ面に残るおそれがある。ま
た、1.0μmを超えると、ラフネスが大きくなってウ
ェーハ裏面の形状が変わる。
As a cleaning liquid used for cleaning performed after the grinding, for example, alkaline KOH that dissolves the surface of a silicon wafer can be used. For example, it is an alkaline solution that dissolves the surface of a silicon wafer. During this cleaning, the wafer surface layer is 0.05 to 1.0 μm
Even if removed, the flatness of the semiconductor wafer is maintained.
If the amount of erosion of the wafer surface due to cleaning is less than 0.05 μm, the dropped abrasive grains may remain on the wafer surface. If the thickness exceeds 1.0 μm, the roughness increases and the shape of the back surface of the wafer changes.

【0010】半導体ウェーハの裏面処理は限定されな
い。例えばサンドブラスト加工、ポリシリコンバックシ
ール(Polysilicon Back Seal)加工、LTO(Low Tempe
ratureOxidation)加工などが挙げられる。なお、サンド
ブラスト加工とは、ウェーハ裏面にSi酸化物などの砥
粒を吹きつけて機械的なダメージを与え、これをゲッタ
リングサイトとする加工法である。また、ポリシリコン
バックシール加工とは、ウェーハの裏面に多結晶シリコ
ン膜を堆積し、この多結晶シリコンの粒界をゲッタリン
グサイトとして利用する加工法である。さらに、LTO
加工とは、オートドープを防止する目的で、エピタキシ
ャル工程を行う前に、ウェーハ裏面に酸化膜を形成させ
る加工法である。ウェーハを熱処理するWHT(Wafer H
eat Treatment)もこの裏面処理の一種となる。
[0010] The back surface treatment of the semiconductor wafer is not limited. For example, sand blasting, polysilicon back seal (Polysilicon Back Seal), LTO (Low Tempe)
ratureOxidation) processing. Note that the sand blasting is a processing method in which abrasive grains such as Si oxide are sprayed on the back surface of the wafer to cause mechanical damage, and this is used as a gettering site. Polysilicon back seal processing is a processing method in which a polycrystalline silicon film is deposited on the back surface of a wafer and grain boundaries of the polycrystalline silicon are used as gettering sites. In addition, LTO
The processing is a processing method for forming an oxide film on the back surface of the wafer before performing the epitaxial process for the purpose of preventing auto doping. WHT (Wafer H) for heat treatment of wafer
eat Treatment) is one type of this backside treatment.

【0011】請求項2に記載の発明は、上記裏面処理
は、サンドブラスト処理、ポリシリコン層の被着処理、
酸化膜被着処理またはドナーキラー熱処理のいずれかで
ある請求項1に記載の高平坦度ウェーハの製造方法であ
る。また、請求項3に記載の発明は、上記研削工程は、
ディスコ株式会社製の#1500〜#3000のレジノ
イドボンド研削砥石を用いて行う請求項1または請求項
2に記載の高平坦度ウェーハの製造方法である。ディス
コ株式会社製のレジノイドボンド研削砥石として、例え
ば製品名「IF−01−1−4/6−B−M01」のレ
ジノイドボンドの#2000の高番手の研削砥石を用い
ることができる。
According to a second aspect of the present invention, the back surface treatment includes a sand blast treatment, a polysilicon layer deposition treatment,
2. The method for manufacturing a high flatness wafer according to claim 1, wherein the method is any one of an oxide film deposition process and a donor killer heat treatment. Further, the invention according to claim 3 is characterized in that the grinding step comprises:
The method for producing a high flatness wafer according to claim 1 or 2, wherein the method is performed using a resinoid bond grinding wheel of # 1500 to # 3000 manufactured by Disco Corporation. As a resinoid bond grinding wheel manufactured by Disco Corporation, for example, a resinoid bond # 2000 high-count grinding wheel having a product name of “IF-01-1-4 / 6-B-M01” can be used.

【0012】[0012]

【作用】この発明によれば、エッチドウェーハに表面研
削を施し、次いでこのウェーハ研削面を洗浄する。この
とき、研削時に研削砥石から脱落してウェーハ面に付着
した砥粒などが洗い流される。次いで、洗浄された半導
体ウェーハに所定の裏面処理を施し、その後、裏面処理
後のウェーハの表面を鏡面研磨する。このように、ウェ
ーハ表面の研削後、ウェーハ裏面処理を施すようにした
ので、研削後の洗浄中、エッチング作用をともなう洗浄
液により、半導体ウェーハの裏面側に形成されたウェー
ハ裏面処理層が溶損することを回避することができる。
しかも、このように研削工程へ供される半導体ウェーハ
は、まだ裏面処理が施されていないエッチドウェーハ、
すなわち、ウェーハ表裏面に裏面処理時の研削砥粒など
が付着したり、ウェーハ裏面に微細な凹凸(サンドブラ
スト加工時に発生)などが付形されていない半導体ウェ
ーハである。したがって、このウェーハ研削時に、半導
体ウェーハが研削装置のウェーハ保持部に保持されて研
削される際、ウェーハ裏面に傷が付いたとしても、この
傷はその後のアルカリ洗浄で除去することができる。ま
た、このアルカリ液などによる洗浄で研削砥石の脱落砥
粒を除去することができる。また、研削での汚染も除去
することができる。したがって、これらの研削砥粒を原
因にして、半導体ウェーハが傷つくことを防ぐことがで
きる。
According to the present invention, the surface of the etched wafer is ground, and then the ground surface of the wafer is cleaned. At this time, abrasive grains that have fallen off the grinding wheel during grinding and adhere to the wafer surface are washed away. Next, a predetermined back surface treatment is performed on the washed semiconductor wafer, and thereafter, the front surface of the wafer after the back surface treatment is mirror-polished. As described above, since the wafer back surface treatment is performed after the wafer surface is ground, during cleaning after the grinding, the cleaning liquid having an etching action may damage the wafer back surface treatment layer formed on the back surface side of the semiconductor wafer. Can be avoided.
In addition, the semiconductor wafer thus subjected to the grinding process is an etched wafer that has not been subjected to the back surface treatment,
That is, it is a semiconductor wafer having no abrasive grains attached to the front and back surfaces of the wafer at the time of back surface treatment, and no fine irregularities (generated during sandblasting) formed on the back surface of the wafer. Therefore, when the semiconductor wafer is held by the wafer holding portion of the grinding device and is ground during the wafer grinding, even if the back surface of the wafer is scratched, the scratch can be removed by the subsequent alkali cleaning. In addition, the abrasive grains falling off the grinding wheel can be removed by the washing with the alkaline solution or the like. In addition, contamination in grinding can be removed. Therefore, it is possible to prevent the semiconductor wafer from being damaged due to these abrasive grains.

【0013】特に、請求項3に記載の発明によれば、半
導体ウェーハの表面の研削は、ディスコ株式会社製の#
1500〜#3000番のレジノイドボンド研削砥石を
用いて行う。この研削砥石は、非ダメージ面であるシリ
コン表面の研削が可能な高番手のレジノイドボンド研削
砥石である。したがって、エッチングされてダメージの
無いウェーハ表面を、この高番手の研削砥石により、ダ
メージを少なく(例えばダメージ深さ2μm程度)かつ
表面をあらさずに研削することができる。また、電界ド
レス研削に比較して高いスループットで研削することが
できる。
In particular, according to the third aspect of the present invention, the grinding of the surface of the semiconductor wafer is performed by using #
This is performed using a resinoid bonded grinding wheel of No. 1500 to # 3000. This grinding wheel is a high-count resinoid bonded grinding wheel capable of grinding the silicon surface, which is an undamaged surface. Therefore, the wafer surface which has been etched and has no damage can be ground with this high-count grinding wheel with little damage (for example, a damage depth of about 2 μm) and without surface damage. In addition, grinding can be performed at a higher throughput as compared with electric field dress grinding.

【0014】[0014]

【発明の実施の形態】以下、この発明の実施例を図面に
基づいて説明する。図1は、この発明の一実施例に係る
高平坦度ウェーハの製造方法を示すフローチャートであ
る。図1に示すように、この一実施例にあっては、大
略、スライス,面取り,ラッピング,エッチング,洗
浄,研削,洗浄,裏面処理,WHT,研磨,洗浄の各工
程を経て、高平坦度のシリコンウェーハが作製される。
以下、各工程を詳細に説明する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a flowchart showing a method for manufacturing a high flatness wafer according to one embodiment of the present invention. As shown in FIG. 1, in this embodiment, generally, through each of the steps of slicing, chamfering, lapping, etching, cleaning, grinding, cleaning, backside processing, WHT, polishing, and cleaning, a high flatness is obtained. A silicon wafer is produced.
Hereinafter, each step will be described in detail.

【0015】CZ法により引き上げられたシリコンイン
ゴットは、スライス工程(S101)で、厚さ860μ
m程度の8インチのシリコンウェーハにスライスされ
る。次に、このスライスドウェーハは、面取り工程(S
102)で、その周縁部が面取り用の砥石を用いて所定
形状に面取りされる。この結果、シリコンウェーハの周
縁部は、所定の丸みを帯びた形状(例えばMOS型の面
取り形状)に成形される。次に、この面取り加工が施さ
れたシリコンウェーハはラッピング工程(S103)で
ラッピングされる。このラッピング工程では、シリコン
ウェーハを、互いに平行に保たれたラップ定盤の間に配
置し、アルミナ砥粒と分散剤と水の混合物であるラップ
液をこのラップ定盤とシリコンウェーハとの間に流し込
む。そして、加圧下で回転・摺り合わせを行うことによ
り、このウェーハ両面を機械的にラップする。シリコン
ウェーハのラップ量は、ウェーハの表裏両面を合わせて
40〜80μm程度である。
The silicon ingot pulled up by the CZ method has a thickness of 860 μm in the slicing step (S101).
It is sliced into an 8-inch silicon wafer of about m. Next, this sliced wafer is subjected to a chamfering step (S
In 102), the periphery is chamfered to a predetermined shape using a chamfering grindstone. As a result, the peripheral portion of the silicon wafer is formed into a predetermined rounded shape (for example, a MOS type chamfered shape). Next, the chamfered silicon wafer is wrapped in a lapping step (S103). In this lapping step, the silicon wafer is placed between lap plates kept parallel to each other, and a lap liquid, which is a mixture of alumina abrasive grains, a dispersant, and water, is placed between the lap plate and the silicon wafer. Pour in. Then, by rotating and sliding under pressure, both sides of the wafer are mechanically wrapped. The lap amount of the silicon wafer is about 40 to 80 μm including the front and back surfaces of the wafer.

【0016】次いで、面取りされたシリコンウェーハを
エッチングする(S104)。具体的には、フッ酸と硝
酸とを混合した混酸液(常温〜50℃)中にシリコンウ
ェーハを浸漬する。その後、シリコンウェーハをRCA
系の洗浄液によって洗浄する洗浄工程(S105)を行
う。そして、シリコンウェーハの表面を、ディスコ株式
会社製のレジノイドボンド研削砥石、製品名「IF−0
1−1−4/6−B−M01」を用いて研削する(S1
06)。この研削砥石は、#2000という高番手でか
つ非ダメージ面を加工するために開発された特別な砥石
である。この研削装置の製品名は「DFG840」であ
る。
Next, the chamfered silicon wafer is etched (S104). Specifically, the silicon wafer is immersed in a mixed acid solution (normal temperature to 50 ° C.) in which hydrofluoric acid and nitric acid are mixed. After that, the silicon wafer is RCA
A cleaning step (S105) of cleaning with a system cleaning liquid is performed. Then, the surface of the silicon wafer was coated with a resinoid bonded grinding wheel manufactured by Disco Corporation, product name “IF-0”.
(1-1-4 / 6-B-M01) (S1
06). This grinding wheel is a special grinding wheel developed for processing a high-count and undamaged surface of # 2000. The product name of this grinding device is "DFG840".

【0017】この際の研削量は、2〜10μm程度であ
る。その結果、後工程でのウェーハの表面研磨時に、そ
の研磨量が2〜8μmと、従来の略半分くらいまで少な
くなる。このように、番手の高い研削砥石により研削す
るようにしたので、ウェーハのダメージを少なく(2μ
m以下)かつその表面をあらすことなく、研削すること
ができる。このように、研削工程へ供されるシリコンウ
ェーハは、まだ裏面処理が施されていないエッチドウェ
ーハ、すなわち、ウェーハ裏面に微細な凹凸(例えばサ
ンドブラスト加工時に発生)などが付形されていないシ
リコンウェーハである。
The amount of grinding at this time is about 2 to 10 μm. As a result, when the surface of the wafer is polished in a later step, the polishing amount is 2 to 8 μm, which is reduced to about half of the conventional value. As described above, since the grinding is performed by using a grinding wheel having a high number, damage to the wafer is reduced (2 μm).
m or less) and can be ground without exposing the surface. As described above, the silicon wafer subjected to the grinding process is an etched wafer that has not yet been subjected to the back surface treatment, that is, a silicon wafer having no fine irregularities (for example, generated during sandblasting) formed on the back surface of the wafer. It is.

【0018】次に、この表面研削されたシリコンウェー
ハを、アルカリ性を有する洗浄液によって洗浄する(S
107)。この洗浄液としては、10〜50%のKOH
溶液が採用される。この洗浄により、研削時に研削砥石
から脱落してウェーハ面に付着したダイヤモンド砥粒な
どが洗い流される。また、研削時のその他の汚染も除去
される。この洗浄によりウェーハ表面が0.5μmだけ
溶損される。
Next, the silicon wafer whose surface has been ground is washed with an alkaline washing solution (S).
107). As this cleaning liquid, 10-50% KOH
A solution is employed. As a result of this cleaning, diamond abrasive grains that have fallen off the grinding wheel during grinding and adhered to the wafer surface are washed away. Also, other contamination during grinding is removed. By this cleaning, the wafer surface is melted by 0.5 μm.

【0019】次いで、この洗浄された半導体ウェーハに
所定の裏面処理が施される(S108)。ここでは、裏
面処理にサンドブラスト加工が採用されている。すなわ
ち、シリコンウェーハの裏面に、シリコン酸化物の砥粒
を吹きつけることにより、このウェーハ裏面に機械的な
ダメージを与えるものである。こうして裏面が処理され
たシリコンウェーハは、加熱炉に投入されてWHT(Wa
fer Heat Treatment)処理(S109)が行われる。す
なわち、650℃の加熱炉で10分間加熱されることに
なる。その際、仮に研削工程などでウェーハに異常欠陥
が生じていた場合は、この熱処理時に異常が強調され
る。したがって、シリコンウェーハの良否の判定が容易
になる。
Next, a predetermined back surface treatment is performed on the washed semiconductor wafer (S108). Here, sandblasting is employed for the back surface treatment. That is, mechanical damage is given to the back surface of the silicon wafer by spraying abrasive grains of silicon oxide on the back surface of the silicon wafer. The silicon wafer whose back surface has been treated in this way is put into a heating furnace and subjected to WHT (Wa).
fer Heat Treatment) processing (S109). That is, heating is performed in a heating furnace at 650 ° C. for 10 minutes. At this time, if an abnormal defect occurs in the wafer in a grinding step or the like, the abnormality is emphasized during the heat treatment. Therefore, it is easy to determine the quality of the silicon wafer.

【0020】続いて、シリコンウェーハの表面が鏡面研
磨される(S110)。なお、このときの研磨量は、S
106の研削工程でのダメージを除去するだけでよい。
そのため、2〜8μmでこと足りる。続いて、洗浄工程
(S111)を行う。具体的にはアルカリ系の洗浄とす
る。このような製造工程を経て、ウェーハ裏面処理層が
洗浄液により溶損していない高品質のシリコンウェーハ
が製造される。
Subsequently, the surface of the silicon wafer is mirror-polished (S110). The polishing amount at this time is S
It is only necessary to remove the damage in the grinding step of 106.
Therefore, 2 to 8 μm is sufficient. Subsequently, a cleaning step (S111) is performed. Specifically, the cleaning is performed in an alkaline system. Through such a manufacturing process, a high-quality silicon wafer in which the wafer back surface treatment layer is not damaged by the cleaning liquid is manufactured.

【0021】図2はこの実施例に係るシリコンウェーハ
の裏面処理の溶損度合いを従来例と比較して示すグラフ
である。平坦度はSBIRで示す。図2はこの実施例に
係るシリコンウェーハの平坦度が従来例のそれよりも改
良されていることを示す。なお、平坦度の測定は公知の
機器を用いた公知の方法による。
FIG. 2 is a graph showing the degree of erosion in the back surface treatment of the silicon wafer according to this embodiment in comparison with the conventional example. The flatness is indicated by SBIR. FIG. 2 shows that the flatness of the silicon wafer according to this embodiment is improved over that of the conventional example. The flatness is measured by a known method using a known device.

【0022】[0022]

【発明の効果】この発明によれば、半導体ウェーハの裏
面処理工程を、ウェーハ表面に研削を行った後に実施す
るようにしたので、研削後の洗浄時にウェーハ裏面に形
成された裏面処理層が溶損することがなく、しかもウェ
ーハ表面研削時に処理した裏面を吸着して傷をつけるこ
とがない。
According to the present invention, since the back surface treatment step of the semiconductor wafer is performed after the wafer surface is ground, the back surface treatment layer formed on the back surface of the wafer at the time of cleaning after the grinding is melted. There is no damage, and there is no damage due to the suction of the back surface processed during the wafer surface grinding.

【0023】特に、請求項3に記載の発明によれば、半
導体ウェーハの表面の研削工程を、ディスコ株式会社製
の#1500〜#3000のレジノイドボンド研削砥石
を用いて行うようにしたので、エッチドウェーハの表面
を、ダメージを少なく表面をあらさずに研削することが
できる。また、電界ドレス研削に比べて、高いスループ
ットで研削することができる。
In particular, according to the third aspect of the present invention, the step of grinding the surface of the semiconductor wafer is performed using a resinoid bond grinding wheel # 1500 to # 3000 manufactured by Disco Corporation. The surface of the wafer can be ground with little damage and without exposing the surface. In addition, grinding can be performed with higher throughput than in electric field dress grinding.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例に係る高平坦度ウェーハの
製造方法を示すフローチャートである。
FIG. 1 is a flowchart showing a method for manufacturing a high flatness wafer according to one embodiment of the present invention.

【図2】この発明の一実施例に係るシリコンウェーハの
裏面処理の溶損度合いを従来例と比較して示すグラフで
ある。
FIG. 2 is a graph showing the degree of erosion in back surface treatment of a silicon wafer according to one embodiment of the present invention as compared with a conventional example.

【図3】従来手段に係る高平坦度ウェーハの製造方法を
示すフローチャートである。
FIG. 3 is a flowchart showing a method for manufacturing a high flatness wafer according to a conventional means.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川本 敏郎 東京都千代田区大手町1丁目5番1号 三 菱マテリアルシリコン株式会社内 Fターム(参考) 5F043 AA02 AA14 BB02 BB27 DD30 EE40 FF07  ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Toshiro Kawamoto 1-5-1, Otemachi, Chiyoda-ku, Tokyo F-term (reference) 5F043 AA02 AA14 BB02 BB27 DD30 EE40 FF07

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 エッチング後の半導体ウェーハの表面を
研削する工程と、 研削後、このウェーハ研削面を洗浄した後、鏡面研磨す
る工程と、 半導体ウェーハの裏面に所定の裏面処理を施す工程とを
備えた高平坦度ウェーハの製造方法において、 上記裏面処理工程が、半導体ウェーハ表面に研削工程を
施した後に行われる高平坦度ウェーハの製造方法。
1. A step of grinding a surface of a semiconductor wafer after etching, a step of cleaning the ground surface of the wafer after grinding, a step of mirror polishing, and a step of performing a predetermined back surface treatment on the back surface of the semiconductor wafer. A method of manufacturing a high flatness wafer, comprising: performing the back surface treatment step after performing a grinding step on a semiconductor wafer surface.
【請求項2】 上記裏面処理は、サンドブラスト処理、
ポリシリコン層の被着処理、酸化膜被着処理またはドナ
ーキラー熱処理のいずれかである請求項1に記載の高平
坦度ウェーハの製造方法。
2. The back surface treatment is a sand blast treatment,
2. The method for manufacturing a high flatness wafer according to claim 1, wherein the method is any one of a polysilicon layer deposition process, an oxide film deposition process, and a donor killer heat treatment.
【請求項3】 上記研削工程は、ディスコ株式会社製の
#1500〜#3000のレジノイドボンド研削砥石を
用いて行う請求項1または請求項2に記載の高平坦度ウ
ェーハの製造方法。
3. The method for manufacturing a high flatness wafer according to claim 1, wherein the grinding step is performed using a resinoid bonded grinding wheel # 1500 to # 3000 manufactured by Disco Corporation.
JP14825099A 1999-05-27 1999-05-27 Manufacturing method of high flatness wafer Expired - Lifetime JP3606432B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14825099A JP3606432B2 (en) 1999-05-27 1999-05-27 Manufacturing method of high flatness wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14825099A JP3606432B2 (en) 1999-05-27 1999-05-27 Manufacturing method of high flatness wafer

Publications (2)

Publication Number Publication Date
JP2000340571A true JP2000340571A (en) 2000-12-08
JP3606432B2 JP3606432B2 (en) 2005-01-05

Family

ID=15448598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14825099A Expired - Lifetime JP3606432B2 (en) 1999-05-27 1999-05-27 Manufacturing method of high flatness wafer

Country Status (1)

Country Link
JP (1) JP3606432B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030030620A (en) * 2001-10-12 2003-04-18 주식회사 실트론 A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof
KR20030031616A (en) * 2001-10-15 2003-04-23 주식회사 실트론 A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof
EP1667219A1 (en) * 2003-09-19 2006-06-07 Mimasu Semiconductor Industry Company Limited Silicon wafer reclamation method and reclaimed wafer
JP2010262985A (en) * 2009-04-30 2010-11-18 Shin-Etsu Chemical Co Ltd Method of manufacturing surface-roughened substrate
WO2012111868A1 (en) * 2011-02-16 2012-08-23 한솔테크닉스(주) Substrate-processing system
KR101459605B1 (en) 2013-03-29 2014-11-07 한솔테크닉스(주) Method of manufacturing substrate
CN117161839A (en) * 2023-11-01 2023-12-05 山东有研艾斯半导体材料有限公司 Method for improving mechanical damage of edge of silicon polishing sheet

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030030620A (en) * 2001-10-12 2003-04-18 주식회사 실트론 A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof
KR20030031616A (en) * 2001-10-15 2003-04-23 주식회사 실트론 A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof
EP1667219A1 (en) * 2003-09-19 2006-06-07 Mimasu Semiconductor Industry Company Limited Silicon wafer reclamation method and reclaimed wafer
EP1667219A4 (en) * 2003-09-19 2008-03-12 Mimasu Semiconductor Ind Co Silicon wafer reclamation method and reclaimed wafer
JP2010262985A (en) * 2009-04-30 2010-11-18 Shin-Etsu Chemical Co Ltd Method of manufacturing surface-roughened substrate
WO2012111868A1 (en) * 2011-02-16 2012-08-23 한솔테크닉스(주) Substrate-processing system
KR101459605B1 (en) 2013-03-29 2014-11-07 한솔테크닉스(주) Method of manufacturing substrate
CN117161839A (en) * 2023-11-01 2023-12-05 山东有研艾斯半导体材料有限公司 Method for improving mechanical damage of edge of silicon polishing sheet
CN117161839B (en) * 2023-11-01 2024-02-06 山东有研艾斯半导体材料有限公司 Method for improving mechanical damage of edge of silicon polishing sheet

Also Published As

Publication number Publication date
JP3606432B2 (en) 2005-01-05

Similar Documents

Publication Publication Date Title
JP2839801B2 (en) Wafer manufacturing method
JP3169120B2 (en) Method for manufacturing semiconductor mirror-surface wafer
JP3329288B2 (en) Semiconductor wafer and method of manufacturing the same
CN103875061B (en) The process for regenerating of removed wafer
US20100021688A1 (en) Wafer manufacturing method and wafer obtained through the method
KR19990087978A (en) Ultraflat silicon semiconductor wafer and process for the production of semiconductor wafers
JP3606432B2 (en) Manufacturing method of high flatness wafer
JP4224871B2 (en) Manufacturing method of semiconductor substrate
JP2001015459A (en) Manufacture of double-surface polished wafer
JP2006120819A (en) Semiconductor wafer and manufacturing method therefor
JP4366928B2 (en) Manufacturing method for single-sided mirror wafer
JP3787485B2 (en) Thin plate processing method
JP3551300B2 (en) Manufacturing method of high flatness wafer
JP3528166B2 (en) Manufacturing method of high flatness wafer
JP2000211997A (en) Production of epitaxial wafer
JP2003151939A (en) Method of manufacturing soi substrate
JP2002025950A (en) Manufacturing method for semiconductor wafer
JP3596405B2 (en) Manufacturing method of semiconductor wafer
JP3945130B2 (en) Manufacturing method of bonded dielectric isolation wafer
JP3521051B2 (en) Silicon wafer manufacturing method
JPS6381934A (en) Wafer and manufacture thereof
KR100883511B1 (en) Method and apparatus for polishing semiconductor wafer
JP3584824B2 (en) High flatness semiconductor wafer and method of manufacturing the same
JP3550644B2 (en) High flatness wafer rework method
JPH09213593A (en) Bonded substrate and manufacture thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040930

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term