JP3606432B2 - Manufacturing method of high flatness wafer - Google Patents

Manufacturing method of high flatness wafer Download PDF

Info

Publication number
JP3606432B2
JP3606432B2 JP14825099A JP14825099A JP3606432B2 JP 3606432 B2 JP3606432 B2 JP 3606432B2 JP 14825099 A JP14825099 A JP 14825099A JP 14825099 A JP14825099 A JP 14825099A JP 3606432 B2 JP3606432 B2 JP 3606432B2
Authority
JP
Japan
Prior art keywords
wafer
grinding
back surface
treatment
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14825099A
Other languages
Japanese (ja)
Other versions
JP2000340571A (en
Inventor
義浩 ▲高崎▼
修一 藤野
敏郎 川本
Original Assignee
三菱住友シリコン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱住友シリコン株式会社 filed Critical 三菱住友シリコン株式会社
Priority to JP14825099A priority Critical patent/JP3606432B2/en
Publication of JP2000340571A publication Critical patent/JP2000340571A/en
Application granted granted Critical
Publication of JP3606432B2 publication Critical patent/JP3606432B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は高平坦度ウェーハの製造方法、詳しくはエッチング後の半導体ウェーハの表面を研削し、さらに研磨することで、高い平坦度の半導体ウェーハが得られる高平坦度ウェーハの製造方法に関する。
【0002】
【従来の技術】
従来のシリコンウェーハの製造方法の一例を、図3のフローチャートを参照して説明する。
まず、スライス工程(S301)では、インゴットからシリコンウェーハをスライスする。次の面取り工程(S302)では、このシリコンウェーハの外周部に面取り加工を施す。続くラッピング工程(S303)においては、ラップ盤によりそのシリコンウェーハの表裏両面にラップ加工を施す。そして、次のエッチング工程(S304)では、ラップドウェーハを所定のエッチング液(混酸またはアルカリ+混酸)に浸漬し、そのラップ加工での歪み、面取り工程での歪みなどを除去する。
その後、このシリコンウェーハをワックスを用いて研磨盤に接着し、ウェーハ表面に鏡面研磨を施す(S305)。そして、シリコンウェーハの裏面に付着したワックスなどを除去した後、最終の仕上げ洗浄工程(S306)を経ることとなる。
【0003】
しかしながら、このような従来のシリコンウェーハの製造方法にあっては、前述したように、シリコンウェーハのラッピング後、混酸を使って酸エッチングを行っていた。この結果、そのエッチング速度が比較的速く、しかも酸エッチング時、シリコンウェーハと酸性溶液とが強く反応して、比較的多量の気泡が発生していた。これらの影響などにより、ウェーハ表面にうねりが生じやすくなるという問題点があった。また、ラッピングで発生したテーパがエッチングによりさらに強調されてしまうという問題点もあった。しかも、この表面平坦度の問題は、後の研磨工程でもそれほど改善されなかった。
【0004】
これらの課題を解消する従来技術として、例えば本願特許出願人が先に特許出願し、その後出願公開となった特開平10−22186号公報の「張り合わせ用支持基板およびその製造方法」が知られている。
この従来技術は、エッチング後に洗浄したシリコンウェーハの表面を、#2000より高番手の砥粒を有するビトリファイド研削砥石を用いて研削し、その後、洗浄してからウェーハ研削面を鏡面研磨するものである。鏡面研磨する前にエッチドウェーハの表面を研削することで、エッチングにより生じたウェーハ表面のうねりおよびウェーハ外周部のダレなどを除去することができる。
【0005】
【発明が解決しようとする課題】
しかしながら、シリコンウェーハの製造工程において、シリコンウェーハの裏面に、例えばサンドブラスト加工、ポリバックシール加工、LTO(低温酸化膜の被着)などの裏面処理を施す場合がある。
この際、従来においては、この裏面処理工程をウェーハ製造工程中、どの工程間に組み込んだらよいのか、技術的な検討がなされていなかった。そのため、研削工程の前に上記裏面処理を行ってもよいとされていた。
ところが、実際、裏面処理後に研削をする実験を繰り返して行ったところ、ある事実が判明した。すなわち、ウェーハ裏面に施して形成された、例えばサンドブラスト加工などで微細な凹凸が施された裏面処理層が、研削後の洗浄(通常、アルカリ性の洗浄液を用いるRCA洗浄)により、溶損してしまうおそれがあった。そのため、このウェーハ裏面の処理効果が半減したり、最悪の場合にはそれが完全に消失してしまうおそれもあった。
一方、上記研削時に、研削装置のウェーハ保持部に吸着されてそのウェーハ裏面(処理済み面)に傷がつくおそれもあった。
【0006】
【発明の目的】
この発明は、研削後の洗浄によって半導体ウェーハの裏面に形成された裏面処理層が溶損することなく、しかもウェーハ表面の研削時に半導体ウェーハ裏面を傷つけにくい高平坦度ウェーハの製造方法を提供することを、その目的としている。
【0007】
【課題を解決するための手段】
請求項1に記載の発明は、半導体ウェーハをエッチングする工程と、このエッチング後の半導体ウェーハの表面を研削する工程と、この表面の研削後、この半導体ウェーハの研削された表面をアルカリ性の洗浄液を用いて洗浄する工程と、この洗浄後、半導体ウェーハの裏面に所定の裏面処理を施す工程と、この後、半導体ウェーハの表面を鏡面研磨する工程とを備えた高平坦度ウェーハの製造方法である。
半導体ウェーハとしては、例えばシリコンウェーハ,ガリウム砒素ウェーハなどが挙げられる。また、ウェーハの使用用途は限定されない。例えば、SOI(Silicon on Insulator),誘電体分離ウェーハなどの張り合わせウェーハ用のウェーハなどでもよい。
ここでいう半導体ウェーハの表面が高平坦度であるとは、サイト平坦度、例えば25mm×25mmの面積をもつサイトで裏面基準の高さの差SBIR(Site Back-side Ideal Range)において、0.40μm以下であることを意味する。
【0008】
また、ここでいう研削は、ウェーハ表面があれにくく、非ダメージ面であるシリコン表面を研削することが可能な高番手の研削砥石によることが好ましい。研削に用いられる砥石としては、例えば#1500〜#3000のレジノイド研削砥石が挙げられる。なお、レジノイド研削砥石とは、良質の合成樹脂を結合材に用いてダイヤモンド砥粒を結合した砥石である。
このように、研磨前にダメージが小さな研削を行うので、研削後のウェーハ表面では高平坦度が得られる。しかも、研磨量を少なくできることから、高スループットを得ることができる。この場合の研削ダメージは、例えば2μm以下とする。ダメージが大きいと、後の表面研磨量が増大する。
【0009】
研削後に行われる洗浄に使用される洗浄液としては、例えばシリコンウェーハの表面を溶失させるアルカリ性のKOHなどを採用することができる。例えばシリコンウェーハの表面を溶損させるアルカリ液である。この洗浄時にウェーハ表層が0.05〜1.0μm除去されても、半導体ウェーハの平坦度は維持される。洗浄によるウェーハ表面の溶損量が0.05μm未満では、脱落した砥粒がウェーハ面に残るおそれがある。また、1.0μmを超えると、ラフネスが大きくなってウェーハ裏面の形状が変わる。
【0010】
半導体ウェーハの裏面処理は限定されない。例えばサンドブラスト加工、ポリシリコンバックシール(Polysilicon Back Seal)加工、LTO(Low Temperature Oxidation)加工などが挙げられる。なお、サンドブラスト加工とは、ウェーハ裏面にSi酸化物などの砥粒を吹きつけて機械的なダメージを与え、これをゲッタリングサイトとする加工法である。また、ポリシリコンバックシール加工とは、ウェーハの裏面に多結晶シリコン膜を堆積し、この多結晶シリコンの粒界をゲッタリングサイトとして利用する加工法である。さらに、LTO加工とは、オートドープを防止する目的で、エピタキシャル工程を行う前に、ウェーハ裏面に酸化膜を形成させる加工法である。ウェーハを熱処理するWHT(Wafer Heat Treatment)もこの裏面処理の一種となる。
【0011】
請求項2に記載の発明は、上記裏面処理は、サンドブラスト処理、ポリシリコン層の被着処理、酸化膜被着処理またはドナーキラー熱処理のいずれかである請求項1に記載の高平坦度ウェーハの製造方法である。
また、請求項3に記載の発明は、上記研削工程は、ディスコ株式会社製の#1500〜#3000のレジノイドボンド研削砥石を用いて行う請求項1または請求項2に記載の高平坦度ウェーハの製造方法である。
ディスコ株式会社製のレジノイドボンド研削砥石として、例えば製品名「IF−01−1−4/6−B−M01」のレジノイドボンドの#2000の高番手の研削砥石を用いることができる。
【0012】
【作用】
この発明によれば、エッチドウェーハに表面研削を施し、次いでこのウェーハ研削面をアルカリ性の洗浄液で洗浄する。このとき、研削時に研削砥石から脱落してウェーハ面に付着した砥粒などが洗い流される。次いで、洗浄された半導体ウェーハに所定の裏面処理を施し、その後、裏面処理後のウェーハの表面を鏡面研磨する。
このように、ウェーハ表面の研削後、ウェーハ裏面処理を施すようにしたので、研削後の洗浄中、エッチング作用をともなう洗浄液により、半導体ウェーハの裏面側に形成されたウェーハ裏面処理層が溶損することを回避することができる。
しかも、このように研削工程へ供される半導体ウェーハは、まだ裏面処理が施されていないエッチドウェーハ、すなわち、ウェーハ表裏面に裏面処理時の研削砥粒などが付着したり、ウェーハ裏面に微細な凹凸(サンドブラスト加工時に発生)などが付形されていない半導体ウェーハである。したがって、このウェーハ研削時に、半導体ウェーハが研削装置のウェーハ保持部に保持されて研削される際、ウェーハ裏面に傷が付いたとしても、この傷はその後のアルカリ洗浄で除去することができる。また、このアルカリ液などによる洗浄で研削砥石の脱落砥粒を除去することができる。また、研削での汚染も除去することができる。したがって、これらの研削砥粒を原因にして、半導体ウェーハが傷つくことを防ぐことができる。
【0013】
特に、請求項3に記載の発明によれば、半導体ウェーハの表面の研削は、ディスコ株式会社製の#1500〜#3000番のレジノイドボンド研削砥石を用いて行う。この研削砥石は、非ダメージ面であるシリコン表面の研削が可能な高番手のレジノイドボンド研削砥石である。したがって、エッチングされてダメージの無いウェーハ表面を、この高番手の研削砥石により、ダメージを少なく(例えばダメージ深さ2μm程度)かつ表面をあらさずに研削することができる。また、電界ドレス研削に比較して高いスループットで研削することができる。
【0014】
【発明の実施の形態】
以下、この発明の実施例を図面に基づいて説明する。図1は、この発明の一実施例に係る高平坦度ウェーハの製造方法を示すフローチャートである。
図1に示すように、この一実施例にあっては、大略、スライス,面取り,ラッピング,エッチング,洗浄,研削,洗浄,裏面処理,WHT,研磨,洗浄の各工程を経て、高平坦度のシリコンウェーハが作製される。以下、各工程を詳細に説明する。
【0015】
CZ法により引き上げられたシリコンインゴットは、スライス工程(S101)で、厚さ860μm程度の8インチのシリコンウェーハにスライスされる。
次に、このスライスドウェーハは、面取り工程(S102)で、その周縁部が面取り用の砥石を用いて所定形状に面取りされる。この結果、シリコンウェーハの周縁部は、所定の丸みを帯びた形状(例えばMOS型の面取り形状)に成形される。
次に、この面取り加工が施されたシリコンウェーハはラッピング工程(S103)でラッピングされる。このラッピング工程では、シリコンウェーハを、互いに平行に保たれたラップ定盤の間に配置し、アルミナ砥粒と分散剤と水の混合物であるラップ液をこのラップ定盤とシリコンウェーハとの間に流し込む。そして、加圧下で回転・摺り合わせを行うことにより、このウェーハ両面を機械的にラップする。シリコンウェーハのラップ量は、ウェーハの表裏両面を合わせて40〜80μm程度である。
【0016】
次いで、面取りされたシリコンウェーハをエッチングする(S104)。具体的には、フッ酸と硝酸とを混合した混酸液(常温〜50℃)中にシリコンウェーハを浸漬する。
その後、シリコンウェーハをRCA系の洗浄液によって洗浄する洗浄工程(S105)を行う。
そして、シリコンウェーハの表面を、ディスコ株式会社製のレジノイドボンド研削砥石、製品名「IF−01−1−4/6−B−M01」を用いて研削する(S106)。この研削砥石は、#2000という高番手でかつ非ダメージ面を加工するために開発された特別な砥石である。この研削装置の製品名は「DFG840」である。
【0017】
この際の研削量は、2〜10μm程度である。その結果、後工程でのウェーハの表面研磨時に、その研磨量が2〜8μmと、従来の略半分くらいまで少なくなる。このように、番手の高い研削砥石により研削するようにしたので、ウェーハのダメージを少なく(2μm以下)かつその表面をあらすことなく、研削することができる。
このように、研削工程へ供されるシリコンウェーハは、まだ裏面処理が施されていないエッチドウェーハ、すなわち、ウェーハ裏面に微細な凹凸(例えばサンドブラスト加工時に発生)などが付形されていないシリコンウェーハである。
【0018】
次に、この表面研削されたシリコンウェーハを、アルカリ性を有する洗浄液によって洗浄する(S107)。この洗浄液としては、10〜50%のKOH溶液が採用される。この洗浄により、研削時に研削砥石から脱落してウェーハ面に付着したダイヤモンド砥粒などが洗い流される。また、研削時のその他の汚染も除去される。この洗浄によりウェーハ表面が0.5μmだけ溶損される。
【0019】
次いで、この洗浄された半導体ウェーハに所定の裏面処理が施される(S108)。ここでは、裏面処理にサンドブラスト加工が採用されている。すなわち、シリコンウェーハの裏面に、シリコン酸化物の砥粒を吹きつけることにより、このウェーハ裏面に機械的なダメージを与えるものである。
こうして裏面が処理されたシリコンウェーハは、加熱炉に投入されてWHT(Wafer Heat Treatment)処理(S109)が行われる。すなわち、650℃の加熱炉で10分間加熱されることになる。その際、仮に研削工程などでウェーハに異常欠陥が生じていた場合は、この熱処理時に異常が強調される。したがって、シリコンウェーハの良否の判定が容易になる。
【0020】
続いて、シリコンウェーハの表面が鏡面研磨される(S110)。なお、このときの研磨量は、S106の研削工程でのダメージを除去するだけでよい。そのため、2〜8μmでこと足りる。
続いて、洗浄工程(S111)を行う。具体的にはアルカリ系の洗浄とする。
このような製造工程を経て、ウェーハ裏面処理層が洗浄液により溶損していない高品質のシリコンウェーハが製造される。
【0021】
図2はこの実施例に係るシリコンウェーハの裏面処理の溶損度合いを従来例と比較して示すグラフである。
平坦度はSBIRで示す。図2はこの実施例に係るシリコンウェーハの平坦度が従来例のそれよりも改良されていることを示す。なお、平坦度の測定は公知の機器を用いた公知の方法による。
【0022】
【発明の効果】
この発明によれば、半導体ウェーハの裏面処理工程を、ウェーハ表面に研削および研削面の洗浄を行った後に実施するようにしたので、研削後の洗浄時にウェーハ裏面に形成された裏面処理層が溶損することがなく、しかもウェーハ表面研削時に処理した裏面を吸着して傷をつけることがない。
【0023】
特に、請求項3に記載の発明によれば、半導体ウェーハの表面の研削工程を、ディスコ株式会社製の#1500〜#3000のレジノイドボンド研削砥石を用いて行うようにしたので、エッチドウェーハの表面を、ダメージを少なく表面をあらさずに研削することができる。また、電界ドレス研削に比べて、高いスループットで研削することができる。
【図面の簡単な説明】
【図1】この発明の一実施例に係る高平坦度ウェーハの製造方法を示すフローチャートである。
【図2】この発明の一実施例に係るシリコンウェーハの裏面処理の溶損度合いを従来例と比較して示すグラフである。
【図3】従来手段に係る高平坦度ウェーハの製造方法を示すフローチャートである。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for producing a high flatness wafer, and more particularly to a method for producing a high flatness wafer in which a semiconductor wafer having a high flatness can be obtained by grinding and polishing the surface of a semiconductor wafer after etching.
[0002]
[Prior art]
An example of a conventional silicon wafer manufacturing method will be described with reference to the flowchart of FIG.
First, in the slicing step (S301), the silicon wafer is sliced from the ingot. In the next chamfering step (S302), chamfering is performed on the outer peripheral portion of the silicon wafer. In the subsequent lapping step (S303), lapping is performed on both the front and back surfaces of the silicon wafer by a lapping machine. Then, in the next etching step (S304), the wrapped wafer is immersed in a predetermined etching solution (mixed acid or alkali + mixed acid) to remove distortion in the lapping process, distortion in the chamfering process, and the like.
Thereafter, the silicon wafer is bonded to a polishing board using wax, and the wafer surface is mirror-polished (S305). Then, after removing the wax and the like adhering to the back surface of the silicon wafer, a final finish cleaning step (S306) is performed.
[0003]
However, in such a conventional method for manufacturing a silicon wafer, as described above, acid etching is performed using a mixed acid after lapping the silicon wafer. As a result, the etching rate was relatively high, and during the acid etching, the silicon wafer and the acidic solution reacted strongly to generate a relatively large amount of bubbles. Due to these effects and the like, there is a problem that waviness is likely to occur on the wafer surface. There is also a problem that the taper generated by lapping is further emphasized by etching. Moreover, this problem of surface flatness has not been improved so much in the subsequent polishing process.
[0004]
As a conventional technique for solving these problems, for example, “Lamination support substrate and manufacturing method thereof” in Japanese Patent Application Laid-Open No. 10-22186, which was previously filed by the applicant of the present patent application and later published, is known. Yes.
In this prior art, the surface of a silicon wafer that has been cleaned after etching is ground using a vitrified grinding wheel having abrasive grains higher than # 2000, and then the wafer grinding surface is mirror-polished after cleaning. . By grinding the surface of the etched wafer before mirror polishing, waviness on the wafer surface caused by etching and sagging of the outer periphery of the wafer can be removed.
[0005]
[Problems to be solved by the invention]
However, in the silicon wafer manufacturing process, the back surface of the silicon wafer may be subjected to back surface processing such as sand blasting, poly back sealing, or LTO (deposition of low temperature oxide film).
At this time, conventionally, there has been no technical examination as to which process the back surface treatment process should be incorporated in during the wafer manufacturing process. Therefore, it has been said that the back surface treatment may be performed before the grinding step.
However, in fact, after repeating the experiment of grinding after the back surface treatment, a certain fact was found. That is, the back surface treatment layer formed on the back surface of the wafer and having fine irregularities by, for example, sandblasting may be damaged by cleaning after grinding (usually RCA cleaning using an alkaline cleaning liquid). was there. For this reason, the processing effect on the back surface of the wafer may be reduced by half, or in the worst case, it may disappear completely.
On the other hand, at the time of grinding, there is a possibility that the wafer back surface (processed surface) may be damaged by being attracted to the wafer holding portion of the grinding apparatus.
[0006]
OBJECT OF THE INVENTION
It is an object of the present invention to provide a method for producing a high flatness wafer in which the back surface treatment layer formed on the back surface of the semiconductor wafer is not melted by cleaning after grinding, and the back surface of the semiconductor wafer is hardly damaged during grinding of the wafer surface. And that is the purpose.
[0007]
[Means for Solving the Problems]
The invention described in claim 1 includes a step of etching a semiconductor wafer, a step of grinding the surface of the semiconductor wafer after the etching, and after grinding the surface, the ground surface of the semiconductor wafer is subjected to an alkaline cleaning liquid. A method of manufacturing a high flatness wafer, comprising: a step of cleaning using, a step of performing a predetermined back surface treatment on the back surface of the semiconductor wafer after the cleaning, and a step of mirror polishing the surface of the semiconductor wafer thereafter. .
Examples of the semiconductor wafer include a silicon wafer and a gallium arsenide wafer. Further, the usage application of the wafer is not limited. For example, wafers for bonded wafers such as SOI (Silicon on Insulator) and dielectric separation wafers may be used.
Here, the surface of the semiconductor wafer has a high flatness, which means that the site flatness, for example, a site difference of SBIR (Site Back-side Ideal Range) at a site having an area of 25 mm × 25 mm is 0. It means that it is 40 μm or less.
[0008]
In addition, the grinding here is preferably performed by a high count grinding wheel capable of grinding the silicon surface, which is a non-damaged surface, with which the wafer surface is difficult to squeeze. Examples of the grindstone used for grinding include # 1500 to # 3000 resinoid grinding grindstones. The resinoid grinding wheel is a grindstone in which diamond abrasive grains are bonded using a high-quality synthetic resin as a binder.
Thus, since grinding with little damage is performed before polishing, high flatness can be obtained on the wafer surface after grinding. In addition, since the amount of polishing can be reduced, high throughput can be obtained. In this case, the grinding damage is, for example, 2 μm or less. If the damage is large, the amount of subsequent surface polishing increases.
[0009]
As a cleaning liquid used for cleaning performed after grinding, for example, alkaline KOH that dissolves the surface of the silicon wafer can be employed. For example, an alkaline solution that melts the surface of a silicon wafer. Even if the wafer surface layer is removed by 0.05 to 1.0 μm during this cleaning, the flatness of the semiconductor wafer is maintained. If the amount of erosion loss on the wafer surface by cleaning is less than 0.05 μm, the dropped abrasive grains may remain on the wafer surface. On the other hand, if the thickness exceeds 1.0 μm, the roughness increases and the shape of the wafer back surface changes.
[0010]
The back surface processing of the semiconductor wafer is not limited. Examples thereof include sandblasting, polysilicon back seal processing, and LTO (Low Temperature Oxidation) processing. Sand blasting is a processing method in which abrasive grains such as Si oxide are sprayed on the back surface of the wafer to cause mechanical damage, and this is used as a gettering site. Polysilicon back-seal processing is a processing method in which a polycrystalline silicon film is deposited on the back surface of a wafer and the grain boundaries of the polycrystalline silicon are used as gettering sites. Furthermore, LTO processing is a processing method in which an oxide film is formed on the back surface of a wafer before performing an epitaxial process for the purpose of preventing autodoping. WHT (Wafer Heat Treatment) for heat-treating the wafer is also a kind of this backside treatment.
[0011]
According to a second aspect of the present invention, in the high flatness wafer according to the first aspect, the back surface treatment is any one of a sand blast treatment, a polysilicon layer deposition treatment, an oxide film deposition treatment, and a donor killer heat treatment. It is a manufacturing method.
The invention according to claim 3 is the high flatness wafer according to claim 1 or 2, wherein the grinding step is performed using a # 1500 to # 3000 resinoid bond grinding wheel manufactured by DISCO Corporation. It is a manufacturing method.
As a resinoid bond grinding wheel manufactured by DISCO Corporation, for example, a # 2000 high count grinding wheel of resinoid bond having a product name “IF-01-1-4 / 6-B-M01” can be used.
[0012]
[Action]
According to this invention, the etched wafer is subjected to surface grinding, and then the wafer ground surface is washed with an alkaline cleaning liquid. At this time, abrasive grains and the like that fall off the grinding wheel and adhere to the wafer surface during grinding are washed away. Next, a predetermined back surface treatment is performed on the cleaned semiconductor wafer, and then the surface of the wafer after the back surface treatment is mirror-polished.
As described above, since the wafer back surface treatment is performed after grinding the wafer surface, the wafer back surface treatment layer formed on the back surface side of the semiconductor wafer is melted down by the cleaning liquid having an etching action during the cleaning after the grinding. Can be avoided.
In addition, the semiconductor wafers subjected to the grinding process in this way are etched wafers that have not yet been subjected to the back surface treatment, that is, grinding abrasive grains or the like during back surface processing adhere to the front and back surfaces of the wafer, or fine on the back surface of the wafer. This is a semiconductor wafer that is not shaped with irregularities (occurred during sandblasting). Therefore, even when the semiconductor wafer is ground and held by the wafer holding portion of the grinding apparatus during the wafer grinding, even if the wafer back surface is scratched, the scratch can be removed by subsequent alkali cleaning. Also, the falling abrasive grains of the grinding wheel can be removed by washing with this alkaline solution or the like. Also, contamination due to grinding can be removed. Therefore, it is possible to prevent the semiconductor wafer from being damaged due to these abrasive grains.
[0013]
In particular, according to the invention described in claim 3, the surface of the semiconductor wafer is ground using a # 1500 to # 3000 resinoid bond grinding wheel manufactured by DISCO Corporation. This grinding wheel is a high count resinoid bond grinding wheel capable of grinding a silicon surface which is a non-damaged surface. Therefore, the wafer surface that has been etched and has no damage can be ground by this high-quality grinding wheel with little damage (for example, a damage depth of about 2 μm) and without revealing the surface. Also, grinding can be performed with a higher throughput than electric field dressing.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a flowchart showing a method for manufacturing a high flatness wafer according to an embodiment of the present invention.
As shown in FIG. 1, in this embodiment, the high flatness is roughly obtained through the steps of slicing, chamfering, lapping, etching, cleaning, grinding, cleaning, back surface treatment, WHT, polishing, and cleaning. A silicon wafer is produced. Hereinafter, each process will be described in detail.
[0015]
The silicon ingot pulled up by the CZ method is sliced into an 8-inch silicon wafer having a thickness of about 860 μm in the slicing step (S101).
Next, in the chamfering step (S102), the peripheral edge of the sliced wafer is chamfered into a predetermined shape using a chamfering grindstone. As a result, the peripheral edge of the silicon wafer is formed into a predetermined rounded shape (for example, a MOS type chamfered shape).
Next, the chamfered silicon wafer is lapped in a lapping step (S103). In this lapping process, a silicon wafer is placed between lap surface plates kept parallel to each other, and a wrap liquid, which is a mixture of alumina abrasive grains, a dispersant and water, is placed between the lap surface plate and the silicon wafer. Pour. Then, both surfaces of the wafer are mechanically wrapped by rotating and sliding under pressure. The wrap amount of the silicon wafer is about 40 to 80 μm in total on both the front and back surfaces of the wafer.
[0016]
Next, the chamfered silicon wafer is etched (S104). Specifically, the silicon wafer is immersed in a mixed acid solution (normal temperature to 50 ° C.) in which hydrofluoric acid and nitric acid are mixed.
Thereafter, a cleaning process (S105) for cleaning the silicon wafer with an RCA-based cleaning liquid is performed.
Then, the surface of the silicon wafer is ground using a resinoid bond grinding wheel manufactured by Disco Corporation, product name “IF-01-1-4 / 6-B-M01” (S106). This grinding wheel is a special grindstone developed to process a non-damaged surface with a high count of # 2000. The product name of this grinding apparatus is “DFG840”.
[0017]
The grinding amount at this time is about 2 to 10 μm. As a result, when the wafer surface is polished in the post-process, the polishing amount is 2 to 8 μm, which is about half that of the conventional one. As described above, since the grinding is performed with a high-grinding grinding wheel, the wafer can be ground with little damage (2 μm or less) and without exposing the surface thereof.
As described above, the silicon wafer to be subjected to the grinding process is an etched wafer that has not yet been subjected to the back surface treatment, that is, a silicon wafer in which fine irregularities (for example, generated during sandblasting) are not formed on the back surface of the wafer. It is.
[0018]
Next, the surface-ground silicon wafer is cleaned with an alkaline cleaning solution (S107). As this cleaning solution, a 10 to 50% KOH solution is employed. By this cleaning, diamond abrasive grains and the like that fall off the grinding wheel and adhere to the wafer surface during grinding are washed away. Also, other contamination during grinding is removed. By this cleaning, the wafer surface is melted by 0.5 μm.
[0019]
Next, a predetermined back surface treatment is performed on the cleaned semiconductor wafer (S108). Here, sandblasting is employed for the backside treatment. That is, by spraying silicon oxide abrasive grains on the back surface of the silicon wafer, the wafer back surface is mechanically damaged.
The silicon wafer whose back surface has been treated in this manner is put into a heating furnace and subjected to a WHT (Wafer Heat Treatment) process (S109). That is, it is heated for 10 minutes in a heating furnace at 650 ° C. At that time, if an abnormal defect has occurred in the wafer during the grinding process or the like, the abnormality is emphasized during the heat treatment. Therefore, the quality of the silicon wafer can be easily determined.
[0020]
Subsequently, the surface of the silicon wafer is mirror-polished (S110). The polishing amount at this time only needs to remove the damage in the grinding step of S106. Therefore, 2 to 8 μm is sufficient.
Subsequently, a cleaning step (S111) is performed. Specifically, it is an alkaline cleaning.
Through such a manufacturing process, a high-quality silicon wafer in which the wafer back surface treatment layer is not melted by the cleaning liquid is manufactured.
[0021]
FIG. 2 is a graph showing the degree of melting damage in the backside treatment of the silicon wafer according to this example in comparison with the conventional example.
The flatness is indicated by SBIR. FIG. 2 shows that the flatness of the silicon wafer according to this embodiment is improved over that of the conventional example. The flatness is measured by a known method using a known device.
[0022]
【The invention's effect】
According to the present invention, the back surface processing step of the semiconductor wafer is performed after the wafer surface is ground and the ground surface is cleaned . Therefore, the back surface processing layer formed on the back surface of the wafer during the cleaning after the grinding is dissolved. There is no damage, and the rear surface processed during wafer surface grinding is not attracted and scratched.
[0023]
In particular, according to the invention described in claim 3, since the grinding process of the surface of the semiconductor wafer is performed using a resinoid bond grinding wheel of # 1500 to # 3000 manufactured by DISCO Corporation, The surface can be ground with little damage and without revealing the surface. Also, grinding can be performed with a higher throughput than electric field dressing.
[Brief description of the drawings]
FIG. 1 is a flowchart showing a method for manufacturing a high flatness wafer according to an embodiment of the present invention.
FIG. 2 is a graph showing the degree of erosion of the backside treatment of a silicon wafer according to one embodiment of the present invention compared to a conventional example.
FIG. 3 is a flowchart showing a method for manufacturing a high flatness wafer according to conventional means.

Claims (3)

半導体ウェーハをエッチングする工程と、Etching a semiconductor wafer;
このエッチング後の半導体ウェーハの表面を研削する工程と、  Grinding the surface of the semiconductor wafer after this etching;
この表面の研削後、この半導体ウェーハの研削された表面をアルカリ性の洗浄液を用いて洗浄する工程と、  After grinding the surface, a step of washing the ground surface of the semiconductor wafer with an alkaline washing liquid;
この洗浄後、半導体ウェーハの裏面に所定の裏面処理を施す工程と、  After this cleaning, a step of performing a predetermined back surface treatment on the back surface of the semiconductor wafer;
この後、半導体ウェーハの表面を鏡面研磨する工程とを備えた高平坦度ウェーハの製造方法。  Then, the manufacturing method of the high flatness wafer provided with the process of mirror-polishing the surface of a semiconductor wafer.
上記裏面処理は、サンドブラスト処理、ポリシリコン層の被着処理、酸化膜被着処理またはドナーキラー熱処理のいずれかである請求項1に記載の高平坦度ウェーハの製造方法。2. The method for manufacturing a high flatness wafer according to claim 1, wherein the back surface treatment is any one of sand blast treatment, polysilicon layer deposition treatment, oxide film deposition treatment, and donor killer heat treatment. 上記研削工程は、ディスコ株式会社製の#1500〜#3000のレジノイドボンド研削砥石を用いて行う請求項1または請求項2に記載の高平坦度ウェーハの製造方法。The said grinding process is a manufacturing method of the high flatness wafer of Claim 1 or Claim 2 performed using the disco Co., Ltd. # 1500- # 3000 resinoid bond grinding wheel.
JP14825099A 1999-05-27 1999-05-27 Manufacturing method of high flatness wafer Expired - Lifetime JP3606432B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14825099A JP3606432B2 (en) 1999-05-27 1999-05-27 Manufacturing method of high flatness wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14825099A JP3606432B2 (en) 1999-05-27 1999-05-27 Manufacturing method of high flatness wafer

Publications (2)

Publication Number Publication Date
JP2000340571A JP2000340571A (en) 2000-12-08
JP3606432B2 true JP3606432B2 (en) 2005-01-05

Family

ID=15448598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14825099A Expired - Lifetime JP3606432B2 (en) 1999-05-27 1999-05-27 Manufacturing method of high flatness wafer

Country Status (1)

Country Link
JP (1) JP3606432B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030030620A (en) * 2001-10-12 2003-04-18 주식회사 실트론 A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof
KR20030031616A (en) * 2001-10-15 2003-04-23 주식회사 실트론 A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof
JP2005093869A (en) * 2003-09-19 2005-04-07 Mimasu Semiconductor Industry Co Ltd Method of regenerating silicon wafer, and regenerated wafer
JP5443819B2 (en) * 2009-04-30 2014-03-19 信越化学工業株式会社 Method for manufacturing a roughened substrate
WO2012111868A1 (en) * 2011-02-16 2012-08-23 한솔테크닉스(주) Substrate-processing system
KR101459605B1 (en) 2013-03-29 2014-11-07 한솔테크닉스(주) Method of manufacturing substrate
CN117161839B (en) * 2023-11-01 2024-02-06 山东有研艾斯半导体材料有限公司 Method for improving mechanical damage of edge of silicon polishing sheet

Also Published As

Publication number Publication date
JP2000340571A (en) 2000-12-08

Similar Documents

Publication Publication Date Title
JP3004891B2 (en) Rough polishing method for semiconductor wafers to reduce surface roughness
JP3329288B2 (en) Semiconductor wafer and method of manufacturing the same
KR20000017512A (en) Method for reclaiming wafer substrate and polishing solution composition for reclaiming wafer substrate
CN103875061B (en) The process for regenerating of removed wafer
EP1145296B1 (en) Semiconductor wafer manufacturing method
WO2007026556A1 (en) Method and system for mirror-polishing semiconductor wafer
JP3606432B2 (en) Manufacturing method of high flatness wafer
US9502230B2 (en) Method for producing SiC substrate
JP4493062B2 (en) Manufacturing method of double-side polished wafer
JP4224871B2 (en) Manufacturing method of semiconductor substrate
JP4366928B2 (en) Manufacturing method for single-sided mirror wafer
JP3787485B2 (en) Thin plate processing method
JP3528166B2 (en) Manufacturing method of high flatness wafer
JP3551300B2 (en) Manufacturing method of high flatness wafer
JP2002025950A (en) Manufacturing method for semiconductor wafer
JP2000211997A (en) Production of epitaxial wafer
KR100883511B1 (en) Method and apparatus for polishing semiconductor wafer
JPS6381934A (en) Wafer and manufacture thereof
JP3596405B2 (en) Manufacturing method of semiconductor wafer
JP2003151939A (en) Method of manufacturing soi substrate
JP3521051B2 (en) Silicon wafer manufacturing method
JPH09213593A (en) Bonded substrate and manufacture thereof
JP3584824B2 (en) High flatness semiconductor wafer and method of manufacturing the same
JP2010153844A (en) Method of producing wafer for active layer
JP4337079B2 (en) Method for forming chamfered surface of semiconductor wafer

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040930

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term