JPH11284193A - Manufacture of thin-film semiconductor device - Google Patents

Manufacture of thin-film semiconductor device

Info

Publication number
JPH11284193A
JPH11284193A JP8465898A JP8465898A JPH11284193A JP H11284193 A JPH11284193 A JP H11284193A JP 8465898 A JP8465898 A JP 8465898A JP 8465898 A JP8465898 A JP 8465898A JP H11284193 A JPH11284193 A JP H11284193A
Authority
JP
Japan
Prior art keywords
thin film
film
gate insulating
manufacturing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8465898A
Other languages
Japanese (ja)
Other versions
JP3622492B2 (en
Inventor
Tomoyuki Ito
友幸 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP08465898A priority Critical patent/JP3622492B2/en
Publication of JPH11284193A publication Critical patent/JPH11284193A/en
Application granted granted Critical
Publication of JP3622492B2 publication Critical patent/JP3622492B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a thin-film semiconductor device by which crystal defect can be repaired securely and in a short time and the boundary condition be improved by effecting an appropriate hydrogenation to a semiconductor thin film and a gate insulation film. SOLUTION: This method includes at least a step to form on the gate insulation film 3 above a substrate (glass board 1) such a metallic thin-film 4 that can prevent the escape of hydrogen, chlorine, or fluorine from the semiconductor film and the gate insulation film, and a step to apply heat treatment so as to activate the hydrogen, chlorine, or fluorine which is injected into the semiconductor thin film and gate insulation film.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜半導体装置の
製造方法に関する。
The present invention relates to a method for manufacturing a thin film semiconductor device.

【0002】[0002]

【従来の技術】シリコン半導体膜(半導体薄膜)として
のポリシリコン半導体膜(p−Si膜:多結晶シリコン
膜)やアモルファスシリコン半導体膜(a−Si膜:非
晶質シリコン膜)は、例えば、液晶装置のアクティブマ
トリックス基板におけるTFT(Thin Film Transisto
r:薄膜トランジスタ)等を構成する薄膜半導体として
用いられている。
2. Description of the Related Art A polysilicon semiconductor film (p-Si film: polycrystalline silicon film) or an amorphous silicon semiconductor film (a-Si film: amorphous silicon film) as a silicon semiconductor film (semiconductor thin film) is, for example, TFT (Thin Film Transisto) on the active matrix substrate of a liquid crystal device
r: a thin film transistor) and the like.

【0003】ここで、上記TFTの一種である低温p−
SiTFTの製造プロセスの一例を図10に示す工程図
を参照して簡単に説明する。
Here, a low-temperature p-type, which is a kind of the above-mentioned TFT, is used.
An example of the manufacturing process of the SiTFT will be briefly described with reference to the process chart shown in FIG.

【0004】まず、ガラス基板1上に、ジシランガスを
用いたLPCVD(減圧CVD)法やモノシランガスを
用いたPECVD(プラズマCVD)法でa−Si膜を
堆積し、そのa−Si膜の全面にエキシマレーザによる
レーザアニールを施して結晶化させることによりp−S
i膜2を形成する(図10の工程(a))。
First, an a-Si film is deposited on a glass substrate 1 by LPCVD (low pressure CVD) using disilane gas or PECVD (plasma CVD) using monosilane gas, and an excimer film is formed on the entire surface of the a-Si film. Laser annealing with a laser for crystallization results in p-S
An i film 2 is formed (step (a) in FIG. 10).

【0005】そして、このp−Si膜2に、エッチング
によるパターニングを行なった後、CVD法によりゲー
ト絶縁膜3を形成する(図10の工程(b))。
After the p-Si film 2 is patterned by etching, a gate insulating film 3 is formed by a CVD method (step (b) in FIG. 10).

【0006】次に、ゲート絶縁膜3上の所定位置にポリ
シリコンやTa,Cr,Al等を堆積させてゲート電極
4を形成した後、イオンドーピング法で不純物を注入し
てソース・ドレイン領域2a,2bを自己整合的に形成
する(図10の工程(c))。
Next, polysilicon, Ta, Cr, Al or the like is deposited at predetermined positions on the gate insulating film 3 to form the gate electrode 4, and then impurities are implanted by ion doping to form the source / drain regions 2a. , 2b are formed in a self-aligned manner (step (c) in FIG. 10).

【0007】その後、CVD法によりSiO2等を堆積
させて層間絶縁膜5を形成し、コンタクトホール6を開
口した後、画素電極のITO膜7とデータ線となるAl
配線層8を形成する(図10の工程(d))。
After that, an interlayer insulating film 5 is formed by depositing SiO2 or the like by a CVD method, a contact hole 6 is opened, and an ITO film 7 of a pixel electrode and an Al film serving as a data line are formed.
The wiring layer 8 is formed (step (d) in FIG. 10).

【0008】次いで、SiO2等からなるパッシベーシ
ョン膜9を設け、必要部分を開口して(図10の工程
(e))、TFT素子基板の製造工程全般を終了する。
Next, a passivation film 9 made of SiO 2 or the like is provided, necessary portions are opened (step (e) in FIG. 10), and the entire manufacturing process of the TFT element substrate is completed.

【0009】[0009]

【発明が解決しようとする課題】ところが、上述のよう
にして図10の工程(a)において形成されるp−Si
膜2や、図10の工程(a)においてp−Si膜2の上
に形成されるゲート絶縁膜3およびp−Si膜2とゲー
ト絶縁膜3の界面には、種々の要因により未結合手(ダ
ングリングボンド)を有するSi原子の存在に基づく結
晶欠陥Dを生じてしまう(図2の(a)参照)。
However, the p-Si film formed in the step (a) of FIG.
Due to various factors, dangling bonds are formed in the film 2 and the gate insulating film 3 formed on the p-Si film 2 in the step (a) of FIG. 10 and the interface between the p-Si film 2 and the gate insulating film 3. Crystal defects D are generated based on the existence of Si atoms having (dangling bonds) (see FIG. 2A).

【0010】この結晶欠陥Dは、p−Si膜2とゲート
絶縁膜3との界面状態に悪影響を及ぼし、表面リーク電
流の増大あるいは、不純物準位を発生させてTFTの信
頼性を低下させるという問題を生じていた。さらに、上
記結晶欠陥Dは、ゲート絶縁膜3の絶縁破壊耐圧特性を
低下させる要因にもなっていた。
[0010] The crystal defects D adversely affect the interface state between the p-Si film 2 and the gate insulating film 3 and increase the surface leakage current or generate impurity levels to lower the reliability of the TFT. Had a problem. Further, the crystal defect D has also been a factor for lowering the dielectric breakdown voltage characteristics of the gate insulating film 3.

【0011】そこで、未結合手を有するSi原子に水素
(H)を添加して、未結合手を水素終端させることによ
り結晶欠陥Dを修復(図2の(b)参照)し、各種電気
的特性を改善しようという試みがなされている。
Therefore, hydrogen (H) is added to the Si atom having a dangling bond to terminate the dangling bond with hydrogen, thereby repairing the crystal defect D (see FIG. 2 (b)), and various electric Attempts have been made to improve the properties.

【0012】そして、従来における水素添加の方法は、
上記図10の工程(a)〜(e)の終了後に、薄膜半導
体装置が形成された基板全体を水素プラズマに晒して、
p−Si膜2およびゲート絶縁膜3に水素を拡散させ、
さらにその後、300℃で3時間程度のアニールを行な
うことにより、結晶欠陥を修復させるというものであっ
た。
The conventional hydrogenation method is as follows:
After the steps (a) to (e) in FIG. 10 are completed, the entire substrate on which the thin film semiconductor device is formed is exposed to hydrogen plasma,
hydrogen is diffused into the p-Si film 2 and the gate insulating film 3,
Thereafter, annealing is performed at 300 ° C. for about 3 hours to repair crystal defects.

【0013】しかしながら、上記従来の方法では、基板
上に形成された薄膜半導体装置が、水素プラズマによっ
て電荷が蓄積してしまう等の問題点があった。
However, the above-mentioned conventional method has a problem that the thin-film semiconductor device formed on the substrate accumulates charges due to hydrogen plasma.

【0014】また、上記アニールは、温度が高い方が結
晶欠陥の回復に効果的であることが判っているが、余り
高温となると薄膜半導体装置に損傷を与えてしまうた
め、上述の通り300℃程度に抑えざるを得なかった。
そのため、上記アニールによる結晶欠陥の回復の程度は
界面状態を改善するのに十分であるとは言い難かった。
It has been found that the higher the temperature of the annealing, the more effective the recovery of crystal defects is. However, if the temperature is too high, the thin film semiconductor device may be damaged. I had to keep it to the extent.
Therefore, it has been difficult to say that the degree of recovery of crystal defects by the annealing is sufficient to improve the interface state.

【0015】また、上記の水素プラズマに晒すという水
素添加の方法では、p−Si膜2およびゲート絶縁膜3
への水素添加量は基本的に水素原子の自然的な拡散現象
に支配されてしまうため均質な水素化が困難であった。
In the hydrogen addition method of exposing to the hydrogen plasma, the p-Si film 2 and the gate insulating film 3
Since the amount of hydrogen added to hydrogen is basically governed by the natural diffusion of hydrogen atoms, it has been difficult to achieve uniform hydrogenation.

【0016】そして、例えば水素プラズマにより過度な
水素添加が行なわれた場合には、結晶欠陥の修復に有効
なSiH結合の他に、SiH2結合やSiH3結合を生じ
て電気伝導特性を劣化させたり、さらにSiH4のよう
な揮発性反応生成物を生じてエッチング反応を起こして
しまうというおそれがあった。
When excessive hydrogen is added by, for example, hydrogen plasma, SiH 2 bonds or SiH 3 bonds are generated in addition to SiH bonds effective for repairing crystal defects, thereby deteriorating the electric conduction characteristics. Or a volatile reaction product such as SiH 4 may be generated to cause an etching reaction.

【0017】本発明は、上述の課題に鑑みて案出された
ものであり、その目的とするところは、半導体薄膜およ
びゲート絶縁膜に対して適度な水素添加(あるいは塩素
添加,フッ素添加)を行なって結晶欠陥を確実にしかも
短時間で修復して界面状態を改善することのできる薄膜
半導体装置の製造方法を提供することにある。
The present invention has been devised in view of the above-described problems, and has as its object the purpose of appropriately adding hydrogen (or adding chlorine or fluorine) to a semiconductor thin film and a gate insulating film. It is an object of the present invention to provide a method of manufacturing a thin film semiconductor device capable of improving a boundary state by reliably repairing crystal defects in a short period of time.

【0018】[0018]

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る薄膜半導体装置の製造方法は、基板上
に薄膜トランジスタが形成されてなる薄膜半導体装置の
製造方法であって、基板上に半導体薄膜を形成する工程
と、該半導体薄膜上に上記薄膜トランジスタのゲート絶
縁膜を形成する工程と、上記半導体薄膜および上記ゲー
ト絶縁膜に対して水素,塩素あるいはフッ素のイオンを
イオン注入する工程と、上記ゲート絶縁膜上に、前記イ
オンの抜けを防止する金属薄膜を形成する工程と、上記
半導体薄膜および上記ゲート絶縁膜と前記半導体膜との
界面に注入された水素,塩素あるいはフッ素を活性化さ
せるための熱処理を施す工程と、上記金属薄膜をエッチ
ングしてゲート電極を形成する工程とを少なくとも有す
るものである。
In order to achieve the above object, a method of manufacturing a thin film semiconductor device according to the present invention is a method of manufacturing a thin film semiconductor device in which a thin film transistor is formed on a substrate. Forming a semiconductor thin film on the semiconductor thin film, forming a gate insulating film of the thin film transistor on the semiconductor thin film, and implanting hydrogen, chlorine or fluorine ions into the semiconductor thin film and the gate insulating film. Forming a metal thin film on the gate insulating film to prevent the escape of ions, and activating hydrogen, chlorine or fluorine implanted at the interface between the semiconductor thin film and the gate insulating film and the semiconductor film. And a step of forming a gate electrode by etching the metal thin film.

【0019】これにより、前記半導体薄膜および前記ゲ
ート絶縁膜における未結合手の原子の存在に基づく結晶
欠陥は、前記イオン注入工程で、水素イオン,塩素イオ
ンあるいはフッ素イオンが前記半導体薄膜および前記ゲ
ート絶縁膜に注入され、前記熱処理で活性化されて水素
添加,塩素添加あるいはフッ素が添加されることにより
修復される。
According to this, the crystal defect based on the existence of dangling atoms in the semiconductor thin film and the gate insulating film is caused by hydrogen ions, chlorine ions or fluorine ions in the ion implanting step. It is injected into the film, activated by the heat treatment, and repaired by adding hydrogen, chlorine or fluorine.

【0020】特に、前記金属薄膜によって、上記半導体
薄膜および上記ゲート絶縁膜からの水素、塩素あるいは
フッ素の抜けが防止されるため、水素,塩素またはフッ
素の添加量を均一化することができ、確実に結晶欠陥を
修復して、上記半導体薄膜と上記ゲート絶縁膜の界面状
態を改善することができる。なお、上記金属薄膜は、エ
ッチングされてゲート電極を形成するのに用いられるの
で工程数を徒に増やすことを防止できる。
In particular, since the metal thin film prevents the escape of hydrogen, chlorine or fluorine from the semiconductor thin film and the gate insulating film, the amount of hydrogen, chlorine or fluorine added can be made uniform and reliable. By repairing crystal defects, the interface state between the semiconductor thin film and the gate insulating film can be improved. Since the metal thin film is used to form a gate electrode by being etched, it is possible to prevent the number of steps from being increased unnecessarily.

【0021】また、本出願に係る他の発明は、基板上に
薄膜トランジスタが形成されてなる薄膜半導体装置の製
造方法であって、基板上に半導体薄膜を形成する工程
と、該半導体薄膜上に上記薄膜トランジスタのゲート絶
縁膜を形成する工程と、上記半導体薄膜および上記ゲー
ト絶縁膜に対して水蒸気アニールを施す工程と、上記ゲ
ート絶縁膜上に前記水分,水素あるいは水酸基の抜けを
防止する金属薄膜を形成する工程と、上記半導体薄膜お
よび上記ゲート絶縁膜中に導入された水分,水素あるい
は水酸基を分解または活性化させるための熱処理を施す
工程と、上記金属薄膜をエッチングしてゲート電極を形
成する工程とを少なくとも有するものである。
According to another aspect of the present invention, there is provided a method of manufacturing a thin film semiconductor device having a thin film transistor formed on a substrate, comprising the steps of: forming a semiconductor thin film on a substrate; A step of forming a gate insulating film of the thin film transistor, a step of subjecting the semiconductor thin film and the gate insulating film to steam annealing, and a step of forming a metal thin film on the gate insulating film to prevent the escape of moisture, hydrogen or hydroxyl groups. Performing a heat treatment for decomposing or activating moisture, hydrogen or hydroxyl groups introduced into the semiconductor thin film and the gate insulating film, and forming a gate electrode by etching the metal thin film. At least.

【0022】これにより、前記半導体薄膜および前記ゲ
ート絶縁膜における未結合手の原子の存在に基づく結晶
欠陥は、前記水蒸気アニール工程で、水分,水素あるい
は水酸基が前記半導体薄膜および前記ゲート絶縁膜に導
入され、前記アニール工程における熱処理で分解あるい
は活性化されて水素添加されることにより修復される。
According to this, the crystal defect based on the presence of dangling atoms in the semiconductor thin film and the gate insulating film is caused by introducing moisture, hydrogen or a hydroxyl group into the semiconductor thin film and the gate insulating film in the steam annealing step. It is repaired by being decomposed or activated by the heat treatment in the annealing step and hydrogenated.

【0023】特に、前記金属薄膜形成工程で形成される
金属薄膜によって、上記半導体薄膜および上記ゲート絶
縁膜からの水分、水素あるいは水酸基の抜けが防止され
るため、水素の添加量を均一化することができ、確実に
結晶欠陥を修復して、上記半導体薄膜と上記ゲート絶縁
膜の界面状態を改善することができる。なお、上記金属
薄膜は、上記ゲート電極形成工程でエッチングされてゲ
ート電極を形成するのに用いられるので工程数が徒に増
えることを避けることができる。
In particular, since the metal thin film formed in the metal thin film forming step prevents water, hydrogen or hydroxyl groups from being released from the semiconductor thin film and the gate insulating film, the amount of added hydrogen is made uniform. Thus, crystal defects can be surely repaired, and the interface state between the semiconductor thin film and the gate insulating film can be improved. Since the metal thin film is used to form a gate electrode by being etched in the gate electrode forming step, it is possible to avoid an unnecessary increase in the number of steps.

【0024】なお、前記の金属薄膜は、Ta、Al、A
lの合金もしくはCrからなり、スパッタ法により形成
するようにでき、一般的なゲート電極材料を用いること
ができる。
The metal thin film is made of Ta, Al, A
1 or Cr, and can be formed by a sputtering method, and a general gate electrode material can be used.

【0025】また、上記熱処理は、上記金属薄膜の上か
らレーザ光を照射することにより行うことができる。こ
れにより、上記半導体薄膜および上記ゲート絶縁膜中の
結晶欠陥を短時間で修復することができ、製造効率を向
上させることができる。なお、このようなレーザアニー
ルが可能となったのは、上述のように金属薄膜を形成す
ることによって、上記半導体薄膜および上記ゲート絶縁
膜からの水素,塩素,フッ素や水分、水素あるいは水酸
基の抜けを有効に防止して活性化させることができるか
らである。
The heat treatment can be performed by irradiating a laser beam from above the metal thin film. Thereby, crystal defects in the semiconductor thin film and the gate insulating film can be repaired in a short time, and manufacturing efficiency can be improved. It is to be noted that such laser annealing was made possible by forming a metal thin film as described above to remove hydrogen, chlorine, fluorine, moisture, hydrogen, or a hydroxyl group from the semiconductor thin film and the gate insulating film. Is effectively prevented and activated.

【0026】また、上記熱処理は、上記金属薄膜の上か
ら赤外線を350℃以上の加熱条件で照射することによ
り行うことができ、従来のランプアニール装置を有効に
活用することができる。
Further, the heat treatment can be performed by irradiating infrared rays from above the metal thin film under a heating condition of 350 ° C. or more, so that a conventional lamp annealing apparatus can be effectively utilized.

【0027】また、上記熱処理は、N2ガス雰囲気中に
350℃以上の条件下で行うようにしてもよい。
The heat treatment may be performed in an N 2 gas atmosphere at a temperature of 350 ° C. or higher.

【0028】[0028]

【発明の実施の形態】以下、本発明の好適な第1の実施
形態を図1から図6を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred first embodiment of the present invention will be described below with reference to FIGS.

【0029】ここに、図1は本実施形態に係る薄膜半導
体装置の製造方法によって、TFTの一種である低温p
−SiTFTを製造する場合の製造プロセスの一例を示
す工程図である。図2は、本実施形態に係る製造方法に
おいて水素添加を行なう前と後の状態を示す説明図であ
り、図3と図4は、それぞれ本実施形態に係る製造方法
において水素添加を行なって作製したnチャネルTFT
とpチャネルTFTのIds−Vgs(ドレイン・ソー
ス電流−ゲート・ソース電圧)特性を示すグラフであ
る。
FIG. 1 shows a low-temperature p-type TFT, which is a kind of TFT, by a method of manufacturing a thin-film semiconductor device according to this embodiment.
FIG. 9 is a process diagram illustrating an example of a manufacturing process when manufacturing a -SiTFT. FIG. 2 is an explanatory view showing a state before and after hydrogenation is performed in the manufacturing method according to the present embodiment. FIGS. 3 and 4 are diagrams respectively illustrating a state manufactured by performing hydrogenation in the manufacturing method according to the present embodiment. N-channel TFT
5 is a graph showing Ids-Vgs (drain-source current-gate-source voltage) characteristics of a TFT and a p-channel TFT.

【0030】図5は本発明に係る薄膜半導体装置の製造
方法を適用して製造されたTFTを用いたアクティブマ
トリックス基板AMを適用した液晶パネルの構成例を示
す概略図、図6は上記アクティブマトリックス基板AM
の構成を示す概略図である。
FIG. 5 is a schematic diagram showing a configuration example of a liquid crystal panel to which an active matrix substrate AM using TFTs manufactured by applying the method of manufacturing a thin film semiconductor device according to the present invention, and FIG. Substrate AM
FIG. 3 is a schematic diagram showing the configuration of FIG.

【0031】なお、図1において、前出の図10と同一
の部分については同一の符号を付すものとする。
In FIG. 1, the same parts as those in FIG. 10 are denoted by the same reference numerals.

【0032】図1の工程(a)において、まず、ガラス
基板1上に、熱酸化法やCVD法により下地SiO2
10を形成した後に、ジシランガスを用いたLPCVD
(減圧CVD)法やモノシランガスを用いたPECVD
(プラズマCVD)法でa−Si(アモルファスシリコ
ン)膜を堆積し、そのa−Si膜の全面にエキシマレー
ザを照射することによりレーザアニールを行い、a−S
i膜を結晶化してp−Si(ポリシリコン)膜2を形成
する。
In the step (a) of FIG. 1, first, a base SiO 2 film 10 is formed on a glass substrate 1 by a thermal oxidation method or a CVD method, and then LPCVD using disilane gas is performed.
(Low pressure CVD) method or PECVD using monosilane gas
A-Si (amorphous silicon) film is deposited by a (plasma CVD) method, and laser annealing is performed by irradiating the entire surface of the a-Si film with excimer laser.
The i-film is crystallized to form a p-Si (polysilicon) film 2.

【0033】なお、この際にp−Si膜2中には、未結
合手(ダングリングボンド)を有するSi原子の存在に
基づく結晶欠陥Dが多数発生している(図2の(a)参
照)。
At this time, many crystal defects D are generated in the p-Si film 2 due to the presence of Si atoms having dangling bonds (see FIG. 2A). ).

【0034】次に、p−Si膜2に対してエッチングに
よるパターニングを行なった後、CVD法によりSiO
2からなるゲート絶縁膜3を形成する(図1の工程
(b))。
Next, after the p-Si film 2 is patterned by etching, SiO
2 is formed (step (b) in FIG. 1).

【0035】そして、このゲート絶縁膜3の上から例え
ば5×1014/cm-2のドーズ量で水素イオン(H+
をイオン注入する(図1の工程(b))。この際に、水
素イオンはゲート絶縁膜3を貫通してゲート絶縁膜とp
−Si膜の界面からp−Si膜に注入される。
Then, hydrogen ions (H + ) are formed from above the gate insulating film 3 at a dose of, for example, 5 × 10 14 / cm −2.
Is implanted (step (b) of FIG. 1). At this time, hydrogen ions penetrate the gate insulating film 3 and become
-Si film is injected into the p-Si film from the interface.

【0036】続いて、ゲート絶縁膜3の全面にTa,A
l等をスパッタ法によって例えば5000Åの厚さで堆
積させて金属薄膜4を形成する(図1の工程(c))。
Subsequently, Ta, A is formed on the entire surface of the gate insulating film 3.
1 is deposited to a thickness of, for example, 5000 ° by a sputtering method to form a metal thin film 4 (step (c) in FIG. 1).

【0037】そして、この金属薄膜4の上から赤外線レ
ーザ(例えば、CO2レーザやYAGレーザ)光で基板
面を走査してレーザアニールを行なう(図1の工程
(c))。
Then, laser annealing is performed by scanning the substrate surface with infrared laser (eg, CO 2 laser or YAG laser) light from above the metal thin film 4 (step (c) in FIG. 1).

【0038】このレーザアニールによって、p−Si膜
2およびゲート絶縁膜3とp−Si膜界面に注入された
水素イオンが活性化され、p−Si膜2およびゲート絶
縁膜3とp−Si膜界面に存在する未結合手を有するS
i原子と結合して結晶欠陥Dを修復する(図2の(b)
参照)。
By this laser annealing, hydrogen ions implanted at the p-Si film 2 and the gate insulating film 3 and at the interface of the p-Si film are activated, and the p-Si film 2 and the gate insulating film 3 and the p-Si film are activated. S with dangling bonds existing at the interface
Repairs crystal defect D by bonding with i atom (FIG. 2 (b)
reference).

【0039】この際に、ゲート絶縁膜3の全面が金属薄
膜4で覆われているので、p−Si膜2およびゲート絶
縁膜3中に注入された水素イオンが蒸散して抜けること
が確実に防止され、活性化した水素イオンと未結合手を
有するSi原子との結合を効果的に行なわせることがで
きる。
At this time, since the entire surface of the gate insulating film 3 is covered with the metal thin film 4, it is ensured that hydrogen ions implanted in the p-Si film 2 and the gate insulating film 3 evaporate and escape. This prevents the activated hydrogen ions from bonding with the Si atoms having dangling bonds effectively.

【0040】また、工程(c)で赤外線レーザ照射によ
るレーザアニールを行なうことにより、局所的に高い密
度のエネルギーを短時間で投入することができるため、
結晶欠陥Dの修復を短時間で効率よく行なうことがで
き、低温p−SiTFTの製造効率を向上させることが
できる。
In addition, by performing laser annealing by infrared laser irradiation in the step (c), locally high-density energy can be applied in a short time.
The crystal defect D can be repaired efficiently in a short time, and the production efficiency of the low-temperature p-Si TFT can be improved.

【0041】なお、本実施形態では、上述のように工程
(b)で、水素イオンをイオン注入する場合について説
明したが、これに限られるものではなく、塩素イオンや
フッ素イオンを注入してもよく、その場合には工程
(c)のレーザアニールにより、未結合手を有するSi
原子と塩素イオンやフッ素イオンが結合して結晶欠陥D
が修復される。
In this embodiment, the case where hydrogen ions are implanted in the step (b) as described above is described. However, the present invention is not limited to this, and chlorine ions or fluorine ions may be implanted. In such a case, the laser annealing in the step (c) is performed, so that the Si
A crystal defect D due to the combination of atoms and chlorine or fluorine ions
Is repaired.

【0042】また、本実施形態では、工程(c)におい
て赤外線レーザによるレーザアニールを行なう場合につ
いて説明したが、これに限られるものではなく、赤外線
ランプを用いて600°C,1分あるいは400°C,5
分の条件でランプアニールを行なってもよいし、また、
350℃,3時間の条件でN2アニールを行なうように
しても、同様に結晶欠陥Dを修復することができる。
Further, in this embodiment, the case where the laser annealing is performed by the infrared laser in the step (c) has been described. However, the present invention is not limited to this. The laser annealing is performed at 600 ° C. for 1 minute or 400 ° C. using an infrared lamp. C, 5
Lamp annealing may be performed under the condition of
Even if N 2 annealing is performed at 350 ° C. for 3 hours, the crystal defect D can be similarly repaired.

【0043】そして、工程(c)のレーザアニール終了
後に、金属薄膜4をエッチングしてゲート電極Gを形成
する(図1の工程(d))。このように、金属薄膜4
は、ゲート電極を形成するのに利用できるのでTFTの
製造工程数を増やすこと回避できる。
After completion of the laser annealing in the step (c), the metal thin film 4 is etched to form a gate electrode G (step (d) in FIG. 1). Thus, the metal thin film 4
Can be used to form a gate electrode, so that it is possible to avoid increasing the number of TFT manufacturing steps.

【0044】次いで、ゲート電極Gをマスクとして、イ
オンドーピング法により不純物を注入してソース・ドレ
イン領域2a,2bを自己整合的に形成する(図1の工
程(d))。
Then, using the gate electrode G as a mask, impurities are implanted by ion doping to form the source / drain regions 2a and 2b in a self-aligned manner (step (d) in FIG. 1).

【0045】その後、CVD法によりSiO2等を堆積
させて層間絶縁膜5を形成し、コンタクトホール6を開
口した後、画素電極のITO膜7とデータ線となるAl
配線層8を形成する(図1の工程(e))。
Thereafter, an interlayer insulating film 5 is formed by depositing SiO 2 or the like by a CVD method, a contact hole 6 is opened, and an ITO film 7 of a pixel electrode and an Al film serving as a data line are formed.
The wiring layer 8 is formed (step (e) in FIG. 1).

【0046】次いで、SiO2等からなるパッシベーシ
ョン膜9を設け、必要部分を開口して(図1の工程
(f))、低温p−SiTFT素子基板の製造工程を終
了する。
Next, a passivation film 9 made of SiO 2 or the like is provided, necessary portions are opened (step (f) in FIG. 1), and the manufacturing process of the low-temperature p-Si TFT element substrate is completed.

【0047】このようにして作製されたTFT素子につ
いてIds−Vgs(ドレイン・ソース電流−ゲート・
ソース電圧)特性を測定したところ、nチャネル型(例
えば、不純物としてPを3×1015/cm2注入した場
合)については図3のグラフに示すように、水素を添加
しなかった場合(A)に比べ水素を添加した場合(B)
のIds−Vgs特性が向上していることが分かる。
With respect to the TFT device thus manufactured, Ids-Vgs (drain-source current-gate
The source voltage) characteristics were measured. As shown in the graph of FIG. 3, for the n-channel type (for example, when P was implanted as an impurity at 3 × 10 15 / cm 2 ), no hydrogen was added (A ) When hydrogen is added compared to (B)
It can be seen that the Ids-Vgs characteristics of the sample are improved.

【0048】また、pチャネル型(例えば、不純物とし
てBを1×1015/cm2注入した場合)については図
4のグラフに示すように、水素を添加しなかった場合
(A)に比べ水素を添加した場合(B)のIds−Vg
s特性が向上していることが分かる。
[0048] Further, p-channel type (e.g., if you 1 × 10 15 / cm 2 implanted B as impurity) as for shown in the graph of FIG. 4, hydrogen compared with the case without addition of hydrogen (A) Ids-Vg of (B) when is added
It can be seen that the s characteristic is improved.

【0049】したがって、本発明に係る薄膜半導体装置
の製造方法が、低温p−SiTFT素子の特性向上に有
効であることが確認できた。
Therefore, it was confirmed that the method for manufacturing a thin film semiconductor device according to the present invention is effective for improving the characteristics of a low-temperature p-Si TFT element.

【0050】ここで、図5には上記のようにして製造し
た低温p−SiTFTを備えるアクティブマトリックス
基板AMを適用した液晶パネルPの構成例を示す。同図
に示すように、前記アクティブマトリックス基板(TF
Tアレイ基板)AMの上には、複数の画素電極52によ
り規制される画素領域(実際に液晶層52の配向状態変
化により画像が表示される液晶パネルの領域)の周囲に
おいて両基板を張り合わせて液晶層53を包囲するシー
ル部材の一例として光硬化性樹脂からなるシール材54
が画素領域に沿って設けられている。そしてカラーフィ
ルタ層55を有する入射側の対向基板56の上記画素領
域外側シール材54内側領域に対応する部位に、遮光性
の周辺見切り層57が設けられている。
FIG. 5 shows a configuration example of a liquid crystal panel P to which an active matrix substrate AM having a low-temperature p-Si TFT manufactured as described above is applied. As shown in the figure, the active matrix substrate (TF
On a T array substrate) AM, the two substrates are bonded together around a pixel region (a region of a liquid crystal panel where an image is actually displayed due to a change in the orientation state of the liquid crystal layer 52) regulated by the plurality of pixel electrodes 52. As an example of a sealing member surrounding the liquid crystal layer 53, a sealing material 54 made of a photocurable resin
Are provided along the pixel region. Further, a light-shielding peripheral parting layer 57 is provided on a portion of the incident-side counter substrate 56 having the color filter layer 55 corresponding to the inner region of the above-mentioned pixel region outer sealing material 54.

【0051】上記周辺見切り層57は、後に画素領域に
対応して開口が開けられた遮光性のケースにアクティブ
マトリックス基板AMがセットされた場合に当該画素領
域が製造誤差等により当該ケースの開口の縁に隠れてし
まわないように、即ち例えば液晶パネル用基板50のケ
ースに対するずれとして数100μm程度を許容するよ
うに、画素領域の周囲に500μm〜1mm程度の幅を
持つ帯状の遮光性材料により形成される。このような遮
光性の周辺見切り層57は、例えばCr(クロム)やN
i(ニッケル),Al(アルミニウム)などの金属材料
を用いたスパッタリング、フォトリソグラフィおよびエ
ッチングによって対向基板31に形成される。上記金属
材料の代わりに、カーボンやTi(チタン)をフォトレ
ジストに分散した樹脂ブラックなどの材料により周辺見
切り層57を形成してもよい。
When the active matrix substrate AM is set in a light-shielding case having an opening corresponding to the pixel region later, the peripheral parting layer 57 may have an opening in the case due to a manufacturing error or the like. Formed of a band-shaped light-shielding material having a width of about 500 μm to 1 mm around the pixel area so as not to be hidden by the edge, that is, for example, to allow about several hundred μm as a shift of the liquid crystal panel substrate 50 from the case. Is done. Such a light-shielding peripheral parting layer 57 is made of, for example, Cr (chrome) or N
The counter substrate 31 is formed by sputtering, photolithography, and etching using a metal material such as i (nickel) and Al (aluminum). Instead of the metal material, the peripheral parting layer 57 may be formed of a material such as resin black in which carbon or Ti (titanium) is dispersed in a photoresist.

【0052】上記シール材54の外側の領域には、画素
領域の下辺に沿って周辺回路(走査線駆動回路)58お
よび外部端子としてのパッド59が設けられ、画素領域
の両側(図の左右2辺)に沿って周辺回路(信号線駆動
回路)60が設けられている。さらに、画素領域の上辺
には、画素領域の両側に設けられた上記周辺回路60間
を電気的に接続するための配線61が設けられている。
また、シール材54の四隅には、アクティブマトリック
ス基板51と対向基板56との間で電気的導通をとるた
めの導電源電圧材からなるコラム62が設けられてい
る。そして、シール材54とほぼ同じ輪郭を持つ対向基
板56が当該シール材54によりアクティブマトリック
ス基板AMに固着されて、液晶パネルPが構成される。
A peripheral circuit (scanning line driving circuit) 58 and a pad 59 as an external terminal are provided along the lower side of the pixel region in a region outside the sealing material 54, and are provided on both sides of the pixel region (two on the left and right in the figure). A peripheral circuit (signal line driving circuit) 60 is provided along the side. Further, a wiring 61 for electrically connecting the peripheral circuits 60 provided on both sides of the pixel region is provided on the upper side of the pixel region.
Further, columns 62 made of a conductive source voltage material for establishing electrical continuity between the active matrix substrate 51 and the counter substrate 56 are provided at the four corners of the sealing material 54. Then, a counter substrate 56 having substantially the same contour as the sealing material 54 is fixed to the active matrix substrate AM by the sealing material 54, and the liquid crystal panel P is formed.

【0053】そして、本実施形態における低温p−Si
TFTの形成プロセスは、上記アクティブマトリックス
基板AMにおける画素電極52をオン・オフ制御するト
ランジスタ、走査線駆動回路58を構成するトランジス
タ、周辺回路(信号線駆動回路)60を構成するトラン
ジスタ等の何れを形成する場合にも適用することができ
る(図6参照)。
The low-temperature p-Si in this embodiment is
The formation process of the TFT includes any of a transistor for controlling the pixel electrode 52 on the active matrix substrate ON and OFF, a transistor for forming the scanning line driving circuit 58, a transistor for forming the peripheral circuit (signal line driving circuit) 60, and the like. It can also be applied to the case of forming (see FIG. 6).

【0054】次に、図7から図9を参照して本発明の第
2の実施形態を説明する。
Next, a second embodiment of the present invention will be described with reference to FIGS.

【0055】ここに、図7は本実施形態に係る薄膜半導
体装置の製造方法によって、TFTの一種である低温p
−SiTFTを製造する場合の製造プロセスの他の例を
示す工程図であり、図8は本実施形態に係る製造方法に
おいて水蒸気アニールを行なった場合のIds−Vgs
特性を示すグラフ、図9は水蒸気アニールを行なわなか
った場合のIds−Vgs特性を示すグラフである。
FIG. 7 shows a low-temperature p-type TFT, which is a kind of TFT, by the method of manufacturing a thin-film semiconductor device according to this embodiment.
FIG. 8 is a process chart showing another example of a manufacturing process when manufacturing a -Si TFT, and FIG. 8 shows Ids-Vgs when steam annealing is performed in the manufacturing method according to the present embodiment.
FIG. 9 is a graph showing Ids-Vgs characteristics when steam annealing was not performed.

【0056】図7の工程(a)において、ガラス基板1
上に、熱酸化法やCVD法により下地SiO2膜10を
形成した後に、ジシランガスを用いたLPCVD(減圧
CVD)法やモノシランガスを用いたPECVD(プラ
ズマCVD)法でa−Si(アモルファスシリコン)膜
を堆積し、そのa−Si膜の全面にエキシマレーザを照
射することによりレーザアニールを行い、a−Si膜を
結晶化してp−Si(ポリシリコン)膜2を形成する。
In step (a) of FIG. 7, the glass substrate 1
After an underlying SiO 2 film 10 is formed thereon by a thermal oxidation method or a CVD method, an a-Si (amorphous silicon) film is formed by an LPCVD (low pressure CVD) method using a disilane gas or a PECVD (plasma CVD) method using a monosilane gas. Is deposited, and laser annealing is performed by irradiating the entire surface of the a-Si film with an excimer laser, and the a-Si film is crystallized to form a p-Si (polysilicon) film 2.

【0057】なお、この際にp−Si膜2中には、未結
合手(ダングリングボンド)を有するSi原子の存在に
基づく結晶欠陥Dが多数発生している(図2の(a)参
照)。
At this time, many crystal defects D are generated in the p-Si film 2 due to the presence of Si atoms having dangling bonds (see FIG. 2A). ).

【0058】次に、p−Si膜2に対してエッチングに
よるパターニングを行なった後、TEOS(Tetra Ethy
l OrthoSilicate)の熱分解法により生成されるSiO2
からなるゲート絶縁膜3を形成する(図7の工程
(b))。
Next, after the p-Si film 2 is patterned by etching, TEOS (Tetra Ethy
l OrthoSilicate) SiO 2 generated by the pyrolysis method
Is formed (step (b) in FIG. 7).

【0059】そして、このゲート絶縁膜3を形成した基
板に対して、350℃,3時間の条件で水蒸気アニール
(ウェットアニール)を行なう。この際に、水蒸気中の
水分(H2O),水素(H)および水酸基(OH)は、
ゲート絶縁膜3およびp−Si膜2中に導入されて拡散
する。特に、TEOSの熱分解法によって生成されたS
iO2からなるゲート絶縁膜3は吸湿し易いという特性
を有することから水分等が容易に導入,拡散される。
Then, steam annealing (wet annealing) is performed on the substrate on which the gate insulating film 3 is formed at 350 ° C. for 3 hours. At this time, water (H 2 O), hydrogen (H) and hydroxyl group (OH) in the steam are
It is introduced and diffused into the gate insulating film 3 and the p-Si film 2. In particular, S produced by the pyrolysis method of TEOS
Since the gate insulating film 3 made of iO 2 has a characteristic of easily absorbing moisture, moisture and the like are easily introduced and diffused.

【0060】続いて、ゲート絶縁膜3の全面にTa,A
l等をスパッタ法によって例えば5000Åの厚さで堆
積させて金属薄膜4を形成する(図7の工程(c))。
Subsequently, Ta, A is formed on the entire surface of the gate insulating film 3.
1 and the like are deposited to a thickness of, for example, 5000 ° by a sputtering method to form a metal thin film 4 (step (c) in FIG. 7).

【0061】そして、この金属薄膜4に対して、赤外線
ランプから赤外線を照射して、600℃,1分あるいは
400℃,5分の条件でランプアニールを行なう(図7
の工程(c))。
The metal thin film 4 is irradiated with infrared rays from an infrared lamp to perform lamp annealing at 600 ° C. for 1 minute or 400 ° C. for 5 minutes (FIG. 7).
Step (c)).

【0062】このランプアニールによって、p−Si膜
2およびゲート絶縁膜3中に導入,拡散された水分(H
2O)が水素(H)と酸素(O2)に分解され、また、水
素(H)および水酸基(OH)が活性化され、p−Si
膜2およびゲート絶縁膜3中に存在する未結合手を有す
るSi原子と結合して結晶欠陥Dを修復し(図2の
(b)参照)、また、ゲート絶縁膜3のSiO2の結合
をより強固にすることができる。
By this lamp annealing, the moisture (H) introduced and diffused into the p-Si film 2 and the gate insulating film 3
2 O) is decomposed into hydrogen (H) and oxygen (O 2 ), and hydrogen (H) and hydroxyl (OH) are activated to form p-Si
Film 2 and bonded to Si atoms having dangling bonds present in the gate insulating film 3 to repair the crystal defects D ((b), see FIG. 2), also, the coupling of the SiO 2 gate insulating film 3 Can be more robust.

【0063】結晶欠陥Dの修復の程度について、本発明
者がp−Si膜2およびゲート絶縁膜3についてESR
(電子スピン共鳴法)測定を行なったところ、E’セン
ターにおけるスピン密度は1E18から1E16へと二桁減
少し、Pbセンターにおけるスピン密度は1E13から1
12へと一桁減少していることが分かり、本発明に係る
製造方法が結晶欠陥Dの修復に極めて有効であることが
確認された。
With respect to the degree of the repair of the crystal defect D, the present inventor has determined that the p-Si film 2 and the gate insulating film 3
(Electron spin resonance method) As a result of the measurement, the spin density at the E ′ center was reduced by two orders of magnitude from 1E 18 to 1E 16 , and the spin density at the Pb center was 1E 13
We can see that reduced an order of magnitude to E 12, the manufacturing method according to the present invention was confirmed to be very effective in the repair of crystal defects D.

【0064】そして、この結晶欠陥Dの修復により、p
−Si膜2とゲート絶縁膜3の界面状態を改善すること
ができ、電気的特性を向上させることができる。
Then, by repairing the crystal defect D, p
-The interface state between the Si film 2 and the gate insulating film 3 can be improved, and the electrical characteristics can be improved.

【0065】なお、本実施形態では、工程(c)におい
て赤外線ランプによるランプアニールを行なう場合につ
いて説明したが、これに限られるものではなく、上記第
1の実施形態と同様にレーザアニールを行なってもよい
し、また、400℃,3時間の条件でN2アニールを行
なうようにしても、同様にして結晶欠陥Dを修復するこ
とができる。
In this embodiment, the case where the lamp annealing is performed by the infrared lamp in the step (c) has been described. However, the present invention is not limited to this, and the laser annealing is performed in the same manner as in the first embodiment. Alternatively, the crystal defect D can be similarly repaired by performing N 2 annealing at 400 ° C. for 3 hours.

【0066】そして、工程(c)のランプアニール終了
後に、金属薄膜4をエッチングしてゲート電極Gを形成
する(図7の工程(d))。このように、金属薄膜4
は、ゲート電極を形成するのに利用できるのでTFTの
製造工程数を徒に増やすこと回避できる。
After completion of the lamp annealing in the step (c), the metal thin film 4 is etched to form a gate electrode G (step (d) in FIG. 7). Thus, the metal thin film 4
Can be used to form a gate electrode, so that it is possible to avoid unnecessarily increasing the number of TFT manufacturing steps.

【0067】次いで、ゲート電極Gをマスクとして、イ
オンドーピング法により不純物を注入してソース・ドレ
イン領域2a,2bを自己整合的に形成する(図7の工
程(d))。その後、CVD法によりSiO2等を堆積
させて層間絶縁膜5を形成し、コンタクトホール6を開
口した後、画素電極のITO膜7とデータ線となるAl
配線層8を形成する(図7の工程(e))。
Then, using the gate electrode G as a mask, impurities are implanted by ion doping to form the source / drain regions 2a and 2b in a self-aligned manner (step (d) in FIG. 7). Thereafter, an interlayer insulating film 5 is formed by depositing SiO 2 or the like by a CVD method, a contact hole 6 is opened, and an ITO film 7 of a pixel electrode and an Al serving as a data line are formed.
The wiring layer 8 is formed (step (e) in FIG. 7).

【0068】次いで、SiO2等からなるパッシベーシ
ョン膜9を設け、必要部分を開口して(図7の工程
(f))、低温p−SiTFT素子基板の製造工程を終
了する。
Next, a passivation film 9 made of SiO 2 or the like is provided, necessary portions are opened (step (f) in FIG. 7), and the manufacturing process of the low-temperature p-Si TFT element substrate is completed.

【0069】上述のように水蒸気アニールを行なって作
製されたTFT素子について図8のグラフのようにId
s−Vgs特性について測定した。
As shown in the graph of FIG. 8, Id of the TFT element manufactured by performing the steam annealing as described above.
The s-Vgs characteristics were measured.

【0070】図8において、測定曲線Aは、通常状態
(電圧ストレスを加えない状態)でト゛レイン・ソース電圧(V
ds)を4VとしたときのIds−Vgs特性を、測定
曲線Bは、同状態でVdsを8VとしたときのIds−
Vgs特性を、測定曲線Cは、電圧ストレスを加えた状
態でVdsを4VとしたときのIds−Vgs特性を、
測定曲線Dは、同状態でVdsを8VとしたときのId
s−Vgs特性をそれぞれ示している。
In FIG. 8, the measurement curve A shows a train source voltage (V) in a normal state (a state in which no voltage stress is applied).
The measurement curve B shows the Ids-Vgs characteristics when ds) is 4 V and the Ids-Vgs characteristics when Vds is 8 V in the same state.
The Vgs characteristic and the measurement curve C show the Ids-Vgs characteristic when Vds is 4 V in a state where a voltage stress is applied,
The measurement curve D is Id when Vds is 8 V in the same state.
The respective s-Vgs characteristics are shown.

【0071】この図8のグラフから、測定曲線A,B,
CおよびDのカーブは略一致することが分かり、特性の
変化が極めて小さく、TFT素子の特性が安定している
ことが確認できる。
From the graph of FIG. 8, the measurement curves A, B,
It can be seen that the curves of C and D substantially coincide with each other, and the change in the characteristics is extremely small, and it can be confirmed that the characteristics of the TFT element are stable.

【0072】一方、図9は水蒸気アニールを行なわずに
作製されたTFT素子について同様にしてIds−Vg
s特性を測定した結果を示すグラフであるが、測定曲線
A’,B’,C’およびD’のカーブは一致せずTFT
素子の特性にばらつきがあることが判る。
On the other hand, FIG. 9 shows the same Ids-Vg for a TFT element manufactured without performing steam annealing.
5 is a graph showing the results of measuring the s-characteristics, but the curves of the measurement curves A ′, B ′, C ′, and D ′ do not match and the TFT
It can be seen that the characteristics of the element vary.

【0073】このTFT素子の特性の比較から、本実施
形態における水蒸気アニールが結晶欠陥Dの修復に有効
であることを確認することができる。
From the comparison of the characteristics of the TFT elements, it can be confirmed that the steam annealing in this embodiment is effective for repairing the crystal defect D.

【0074】なお、上記第1の実施形態および第2の実
施形態では、金属薄膜4をエッチングしてゲート電極G
を形成する場合について説明したが、これに限らず、金
属薄膜4を一旦全部除去し、他の材料(例えばp−S
i)によってゲート電極を形成するようにしてもよい。
In the first and second embodiments, the metal thin film 4 is etched to form the gate electrode G.
However, the present invention is not limited to this, and the metal thin film 4 is entirely removed once, and another material (for example, p-S
A gate electrode may be formed according to i).

【0075】[0075]

【発明の効果】以上説明したように、本発明に係る薄膜
半導体装置の製造方法は、前記半導体薄膜および前記ゲ
ート絶縁膜と半導体薄膜との界面における未結合手の原
子の存在に基づく結晶欠陥を、前記イオン注入工程で、
水素イオン,塩素イオンあるいはフッ素イオンが前記半
導体薄膜および前記ゲート絶縁膜に注入され、前記アニ
ール工程における熱処理で活性化されて水素添加,塩素
添加あるいはフッ素添加されることにより修復すること
ができるという効果がある。
As described above, the method of manufacturing a thin film semiconductor device according to the present invention provides a method for manufacturing a thin film semiconductor device which eliminates crystal defects based on the presence of dangling atoms at the interface between the semiconductor thin film and the gate insulating film and the semiconductor thin film. In the ion implantation step,
An effect that hydrogen ions, chlorine ions or fluorine ions are implanted into the semiconductor thin film and the gate insulating film, activated by heat treatment in the annealing step, and can be repaired by adding hydrogen, chlorine or fluorine. There is.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る薄膜半導体装置の製造方法を適用
して低温p−SiTFTを製造する場合の製造プロセス
の一例を示す工程図である。
FIG. 1 is a process diagram showing an example of a manufacturing process when a low-temperature p-Si TFT is manufactured by applying the method for manufacturing a thin-film semiconductor device according to the present invention.

【図2】本発明に係る薄膜半導体装置の製造方法によっ
て水素添加を行なう前と後の結晶欠陥の状態を示す説明
図である。
FIG. 2 is an explanatory view showing a state of crystal defects before and after hydrogenation is performed by a method of manufacturing a thin film semiconductor device according to the present invention.

【図3】第1の実施形態に係る製造方法において水素添
加を行なって作製したnチャネルTFTのIds−Vg
s特性を示すグラフである。
FIG. 3 shows Ids-Vg of an n-channel TFT manufactured by performing hydrogenation in the manufacturing method according to the first embodiment.
4 is a graph showing s characteristics.

【図4】第1の実施形態に係る製造方法において水素添
加を行なって作製したpチャネルTFTのIds−Vg
s特性を示すグラフである。
FIG. 4 shows the Ids-Vg of a p-channel TFT manufactured by performing hydrogenation in the manufacturing method according to the first embodiment.
4 is a graph showing s characteristics.

【図5】本発明に係る薄膜半導体装置の製造方法を適用
して製造したTFTを用いたアクティブマトリックス基
板を用いた液晶パネルの概略図である。
FIG. 5 is a schematic view of a liquid crystal panel using an active matrix substrate using a TFT manufactured by applying the method of manufacturing a thin film semiconductor device according to the present invention.

【図6】本発明に係る薄膜半導体装置の製造方法を適用
して製造したTFTを用いたアクティブマトリックス基
板の概略図である。
FIG. 6 is a schematic view of an active matrix substrate using a TFT manufactured by applying the method of manufacturing a thin film semiconductor device according to the present invention.

【図7】本発明に係る薄膜半導体装置の製造方法を適用
して低温p−SiTFTを製造する場合の製造プロセス
の他の例を示す工程図である。
FIG. 7 is a process chart showing another example of a manufacturing process when a low-temperature p-Si TFT is manufactured by applying the method of manufacturing a thin-film semiconductor device according to the present invention.

【図8】第2の実施形態に係る製造方法において水蒸気
アニールを行なって作製したTFTのIds−Vgs特
性を示すグラフである。
FIG. 8 is a graph showing Ids-Vgs characteristics of a TFT manufactured by performing steam annealing in the manufacturing method according to the second embodiment.

【図9】水蒸気アニールを行なわずに作製したTFTの
Ids−Vgs特性を示すグラフである。
FIG. 9 is a graph showing Ids-Vgs characteristics of a TFT manufactured without performing steam annealing.

【図10】従来における低温p−SiTFTを製造プロ
セスの一例を示す工程図である。
FIG. 10 is a process diagram showing an example of a conventional low-temperature p-Si TFT manufacturing process.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 p−Si膜 2a ソース領域 2b ドレイン領域 3 ゲート絶縁膜 4 金属薄膜 5 層間絶縁膜 6 コンタクトホール 7 ITO膜 8 Al配線層 9 パッシベーション膜 10 下地SiO2膜 G ゲート電極 D 結晶欠陥 AM アクティブマトリックス基板Reference Signs List 1 glass substrate 2 p-Si film 2a source region 2b drain region 3 gate insulating film 4 metal thin film 5 interlayer insulating film 6 contact hole 7 ITO film 8 Al wiring layer 9 passivation film 10 base SiO 2 film G gate electrode D crystal defect AM Active matrix substrate

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】基板上に薄膜トランジスタが形成されてな
る薄膜半導体装置の製造方法であって、 基板上に半導体薄膜を形成する工程と、 該半導体薄膜上に上記薄膜トランジスタのゲート絶縁膜
を形成する工程と、 上記半導体薄膜および上記ゲート絶縁膜に対して水素,
塩素あるいはフッ素のイオンをイオン注入する工程と、 上記ゲート絶縁膜上に、前記イオンの抜けを防止する金
属薄膜を形成する工程と、 上記半導体薄膜および上記ゲート絶縁膜と前記半導体膜
との界面に注入された水素,塩素あるいはフッ素を活性
化させるための熱処理を施す工程と、 上記金属薄膜をエッチングしてゲート電極を形成する工
程と、 を少なくとも有することを特徴とする薄膜半導体装置の
製造方法。
1. A method of manufacturing a thin film semiconductor device having a thin film transistor formed on a substrate, comprising: forming a semiconductor thin film on the substrate; and forming a gate insulating film of the thin film transistor on the semiconductor thin film. Hydrogen for the semiconductor thin film and the gate insulating film,
A step of ion-implanting ions of chlorine or fluorine; a step of forming a metal thin film on the gate insulating film to prevent the escape of the ions; and an interface between the semiconductor thin film and the gate insulating film and the semiconductor film. A method for manufacturing a thin film semiconductor device, comprising: at least a step of performing a heat treatment for activating implanted hydrogen, chlorine, or fluorine; and a step of forming a gate electrode by etching the metal thin film.
【請求項2】基板上に薄膜トランジスタが形成されてな
る薄膜半導体装置の製造方法であって、 基板上に半導体薄膜を形成する工程と、 該半導体薄膜上に上記薄膜トランジスタのゲート絶縁膜
を形成する工程と、 上記半導体薄膜および上記ゲート絶縁膜に対して水蒸気
アニールを施す工程と、 上記ゲート絶縁膜上に前記水分,水素あるいは水酸基の
抜けを防止する金属薄膜を形成する工程と、 上記半導体薄膜および上記ゲート絶縁膜中に導入された
水分,水素あるいは水酸基を分解または活性化させるた
めの熱処理を施す工程と、 上記金属薄膜をエッチングしてゲート電極を形成する工
程と、 を少なくとも有することを特徴とする薄膜半導体装置の
製造方法。
2. A method of manufacturing a thin film semiconductor device comprising a thin film transistor formed on a substrate, comprising: forming a semiconductor thin film on the substrate; and forming a gate insulating film of the thin film transistor on the semiconductor thin film. Performing a steam anneal on the semiconductor thin film and the gate insulating film; forming a metal thin film on the gate insulating film to prevent the escape of the moisture, hydrogen, or hydroxyl group; At least a step of performing a heat treatment for decomposing or activating moisture, hydrogen, or a hydroxyl group introduced into the gate insulating film; and a step of etching the metal thin film to form a gate electrode. A method for manufacturing a thin film semiconductor device.
【請求項3】前記の金属薄膜は、Ta,Al、Alの合
金もしくはCrからなり、スパッタ法により形成されて
なることを特徴とする請求項1または請求項2に記載の
薄膜半導体装置の製造方法。
3. The manufacturing method of a thin film semiconductor device according to claim 1, wherein said metal thin film is made of Ta, Al, an alloy of Al or Cr, and is formed by a sputtering method. Method.
【請求項4】上記熱処理は、上記金属薄膜の上からレー
ザ光を照射することを特徴とする請求項1から請求項3
の何れかに記載の薄膜半導体装置の製造方法。
4. The heat treatment according to claim 1, wherein a laser beam is irradiated from above the metal thin film.
The method for manufacturing a thin-film semiconductor device according to any one of the above.
【請求項5】上記熱処理は、上記金属薄膜の上から赤外
線を350°C以上の加熱条件で照射することを特徴と
する請求項1から請求項4の何れかに記載の薄膜半導体
装置の製造方法。
5. The method of manufacturing a thin film semiconductor device according to claim 1, wherein said heat treatment includes irradiating infrared rays from above said metal thin film under a heating condition of 350 ° C. or more. Method.
【請求項6】上記熱処理は、N2ガス雰囲気中に350
°C以上の条件下で行うことを特徴とする請求項1から
請求項5の何れかに記載の薄膜半導体装置の製造方法。
6. The heat treatment is performed in an N2 gas atmosphere at 350.degree.
The method of manufacturing a thin film semiconductor device according to claim 1, wherein the method is performed under a condition of not less than ° C. 7.
JP08465898A 1998-03-30 1998-03-30 Method for manufacturing thin film semiconductor device Expired - Fee Related JP3622492B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08465898A JP3622492B2 (en) 1998-03-30 1998-03-30 Method for manufacturing thin film semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08465898A JP3622492B2 (en) 1998-03-30 1998-03-30 Method for manufacturing thin film semiconductor device

Publications (2)

Publication Number Publication Date
JPH11284193A true JPH11284193A (en) 1999-10-15
JP3622492B2 JP3622492B2 (en) 2005-02-23

Family

ID=13836830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08465898A Expired - Fee Related JP3622492B2 (en) 1998-03-30 1998-03-30 Method for manufacturing thin film semiconductor device

Country Status (1)

Country Link
JP (1) JP3622492B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196590A (en) * 2000-01-07 2001-07-19 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2001318622A (en) * 1999-12-27 2001-11-16 Sanyo Electric Co Ltd Display device and method for manufacturing the same
JP2002124678A (en) * 2000-10-13 2002-04-26 Sony Corp Thin film transistor manufacturing method
JP2004134760A (en) * 2002-08-29 2004-04-30 Semiconductor Energy Lab Co Ltd Manufacturing and heat-treating methods of semiconductor device
JP2006019609A (en) * 2004-07-05 2006-01-19 Hitachi Displays Ltd Image display unit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3270408B1 (en) * 2015-03-25 2021-01-06 Toppan Printing Co., Ltd. Thin film transistor, thin film transistor manufacturing method, and image display device using a thin film transistor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318622A (en) * 1999-12-27 2001-11-16 Sanyo Electric Co Ltd Display device and method for manufacturing the same
JP2001196590A (en) * 2000-01-07 2001-07-19 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2002124678A (en) * 2000-10-13 2002-04-26 Sony Corp Thin film transistor manufacturing method
JP2004134760A (en) * 2002-08-29 2004-04-30 Semiconductor Energy Lab Co Ltd Manufacturing and heat-treating methods of semiconductor device
JP2006019609A (en) * 2004-07-05 2006-01-19 Hitachi Displays Ltd Image display unit

Also Published As

Publication number Publication date
JP3622492B2 (en) 2005-02-23

Similar Documents

Publication Publication Date Title
JPH0864834A (en) Semiconductor device and method of fabrication thereof
JPH06296023A (en) Thin-film semiconductor device and manufacture thereof
US7368751B2 (en) Method of manufacturing an electronic device comprising a thin film transistor
US5614729A (en) Top gate thin-film transistor
JP3622492B2 (en) Method for manufacturing thin film semiconductor device
JPH07131034A (en) Fabrication of semiconductor device
JP2006049535A (en) Thin film semiconductor device and manufacturing method thereof
US5950077A (en) Semiconductor device and manufacturing method thereof
JPH0832077A (en) Hydrogenation of thin film transistor
US6921685B2 (en) Method of fabricating thin film transistor
JP4312741B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
JPH11354441A (en) Manufacture of semiconductor device
JP4104888B2 (en) Method for manufacturing thin film transistor device
JP3551012B2 (en) Method for manufacturing thin film semiconductor device
JP2000068518A (en) Manufacture of thin-film transistor
JP3413710B2 (en) Method for manufacturing thin film transistor
JPH10223913A (en) Manufacture of thin film semiconductor device
JPH0969631A (en) Semiconductor device, its manufacture, its manufacturing device, and liquid crystal display
JP2921816B2 (en) Active matrix substrate and manufacturing method thereof
JPH10223911A (en) Thin film semiconductor device
JP3389387B2 (en) Method of forming thin-film polycrystalline semiconductor layer
JPH09172186A (en) Manufacture of thin film transistor
JPH07183532A (en) Manufacture of thin film semiconductor device
JP2003197632A (en) Manufacturing method of thin film transistor, semiconductor device and electric optical device
JP3019533B2 (en) Method for manufacturing thin film transistor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees