JPH11284166A - Solid-state imaging device - Google Patents
Solid-state imaging deviceInfo
- Publication number
- JPH11284166A JPH11284166A JP10087380A JP8738098A JPH11284166A JP H11284166 A JPH11284166 A JP H11284166A JP 10087380 A JP10087380 A JP 10087380A JP 8738098 A JP8738098 A JP 8738098A JP H11284166 A JPH11284166 A JP H11284166A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- photodiode
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 36
- 239000010410 layer Substances 0.000 claims abstract description 107
- 230000004888 barrier function Effects 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000002344 surface layer Substances 0.000 claims abstract description 10
- 238000012546 transfer Methods 0.000 abstract description 37
- 238000001514 detection method Methods 0.000 abstract description 25
- 239000012535 impurity Substances 0.000 description 42
- 238000000034 method Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000779 depleting effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明はMOS型の固体撮
像装置にかかわり、特に単位セル部分の読み出しトラン
ジスタ部分の構造の改良に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a MOS type solid-state imaging device, and more particularly to an improvement in the structure of a read transistor in a unit cell.
【0002】[0002]
【従来の技術】MOS型個体撮像素子(MOSイメージ
センサ)は、微細化が可能であり、また、単一電源で駆
動できること、そして、撮像部や周辺回路を含め、全て
をMOSプロセスで作製できて、1つの集積回路として
チップを構成できること、などの利点から、近年、注目
を集めている。2. Description of the Related Art A MOS solid-state imaging device (MOS image sensor) can be miniaturized, can be driven by a single power supply, and can be manufactured entirely by a MOS process including an imaging unit and peripheral circuits. In recent years, attention has been paid to the advantages of being able to configure a chip as one integrated circuit.
【0003】そして、画素の内部に増幅機能を有する増
幅型のMOS型固体撮像装置(増幅型MOSイメージセ
ンサ)に関する数々の技術が提案されており、かかる増
幅型MOSセンサは、高画質の追求に応えるための画素
数の増加やイメージサイズの縮小による画素サイズの縮
小に適したものとして期待されている。[0003] A number of techniques have been proposed for an amplifying MOS solid-state image pickup device (amplifying MOS image sensor) having an amplifying function inside a pixel. It is expected to be suitable for reducing the pixel size by increasing the number of pixels to respond and reducing the image size.
【0004】更にまた、増幅型MOSイメージセンサ
は、特に、CCDイメージセンサに比べて低消費電力
で、センサ部分と同じCMOSプロセスを使う他の周辺
回路との統合が容易であり、コストダウンが図れるとい
う決定的な利点もある。Further, the amplification type MOS image sensor consumes less power than the CCD image sensor, and can be easily integrated with other peripheral circuits using the same CMOS process as that of the sensor part, thereby reducing the cost. There is also a decisive advantage.
【0005】ここで、増幅型MOSイメージセンサの概
略を説明しておく。すなわち、増幅型MOSイメージセ
ンサは、各画素を構成するセルは、同一半導体基板Su
b上に、光電変換素子としてのフォトダイオードと複数
のMOSトランジスタとが並設された構成がとられてい
る。そして、フォトダイオードによる光電変換により発
生した信号電荷で信号電荷蓄積・読み出し部を構成する
MOSトランジスタに電位を与え、当該MOSトランジ
スタをオンさせてその電位を、画素内部の信号増幅用に
設けられたMOSトランジスタ(増幅トランジスタ)に
与えて当該増幅用トランジスタを変調するように構成す
ることで、画素内部に増幅機能を持たせている。Here, an outline of the amplification type MOS image sensor will be described. That is, in the amplification type MOS image sensor, the cells constituting each pixel are formed on the same semiconductor substrate Su.
A configuration in which a photodiode as a photoelectric conversion element and a plurality of MOS transistors are arranged in parallel on b. Then, a potential is applied to a MOS transistor constituting the signal charge storage / readout unit with the signal charge generated by the photoelectric conversion by the photodiode, the MOS transistor is turned on, and the potential is provided for signal amplification inside the pixel. By providing a MOS transistor (amplifying transistor) to modulate the amplifying transistor, an amplifying function is provided inside the pixel.
【0006】そして、増幅トランジスタで増幅した信号
は水平アドレス線を介して読み出すことで、その画素で
の画像信号となる。このような単位セルが複数個、マト
リックス状(行列2次元状)に整然と配列されて構成さ
れる。The signal amplified by the amplifying transistor is read out via a horizontal address line to become an image signal at the pixel. A plurality of such unit cells are arranged in a matrix (two-dimensional matrix).
【0007】ところで、MOS型固体撮像装置は単一電
源駆動、低消費電力ではあるが、その反面、たとえば、
5[V]や3.3[V]といった低電圧駆動であるがた
めに、光電変換部として完全空乏化したフォトダイオー
ドを用いている場合には、当該フォトダイオードから信
号電荷を読み出すことが難しく、完全転送読み出しを行
なうことが難しくなっている。The MOS type solid-state imaging device is driven by a single power supply and consumes low power.
When a fully depleted photodiode is used as the photoelectric conversion unit because of low voltage driving such as 5 [V] or 3.3 [V], it is difficult to read out signal charges from the photodiode. However, it is difficult to perform full transfer reading.
【0008】MOS型固体撮像装置は、単位セルを構成
するフォトダイオード部は第1導電型のウェルに、第2
導電型の不純物領域を形成して構成する。そして、この
第2導電型不純物領域上に第1導電型の不純物によるサ
ーフェスシールド領域を形成しており、フォトダイオー
ド部の第2導電型領域の不純物濃度は、ウェル領域の不
純物濃度と、サーフェスシールド領域の不純 物濃度
の、中間のレベルにある。また、フォトダイオードの第
2導電型不純物領域は、フォトダイオードで受光量対応
に発生した電子電荷を蓄積する必要があるので、フォト
ダイオードの電位は、3.3[V]あるいは、5[V]
などの正電圧に設定する必要がある。In the MOS type solid-state imaging device, a photodiode portion forming a unit cell has a first conductivity type well and a second conductivity type well.
It is formed by forming a conductive type impurity region. A surface shield region of the first conductivity type impurity is formed on the second conductivity type impurity region. The impurity concentration of the second conductivity type region of the photodiode portion is determined by the impurity concentration of the well region and the surface shield region. It is at an intermediate level of impurity concentration in the area. In addition, since the second-conductivity-type impurity region of the photodiode needs to accumulate the electron charge generated corresponding to the amount of light received by the photodiode, the potential of the photodiode is 3.3 [V] or 5 [V].
It is necessary to set to a positive voltage such as.
【0009】しかし、このようにすると、必ず空乏層が
第2導電型不純物領域の表面に伸びることになるが、空
乏層が第2導電型不純物領域の表面に達するとリーク電
流が増加し、暗時むらの増加を招くので、第2導電型不
純物領域の上面に形成してあるサーフェスシールド領域
の部分での不純物濃度は、もっとも高く設計する必要が
生じる。However, in this case, the depletion layer always extends to the surface of the impurity region of the second conductivity type. However, when the depletion layer reaches the surface of the impurity region of the second conductivity type, the leak current increases and the darkness increases. Since the time unevenness is increased, it is necessary to design the highest impurity concentration in the surface shield region formed on the upper surface of the second conductivity type impurity region.
【0010】従って、このような、サーフェスシールド
の構造は、フォトダイオードの第2導電型不純物領域を
完全空乏化して形成することになるので、フォトダイオ
ードの第2導電型不純物領域に受光量対応に光電変換さ
れて生じた信号電荷は、リークされることなく半導体基
板1内部に蓄積されるようになる。そして、この蓄積さ
れた信号電荷は、当該フォトダイオードの第2導電型不
純物領域をソース領域として共用するMOS型の読み出
しトランジスタにより読み出すことになる。Therefore, such a structure of the surface shield is formed by completely depleting the impurity region of the second conductivity type of the photodiode, so that the impurity region of the second conductivity type of the photodiode corresponds to the amount of received light. The signal charges generated by the photoelectric conversion are accumulated in the semiconductor substrate 1 without being leaked. Then, the stored signal charges are read by a MOS read transistor that shares the second conductivity type impurity region of the photodiode as a source region.
【0011】フォトダイオードの第2導電型不純物領域
をソース領域として共用するMOS型の読み出しトラン
ジスタは当該第2導電型不純物領域とドレイン領域とに
跨ってゲート電極を有することになり、このゲート電極
に信号を与えて読み出しトランジスタをオン状態にする
ことにより、フォトダイオードの第2導電型不純物領域
に蓄積されている信号電荷を読み出す。A MOS-type read transistor sharing the second conductivity type impurity region of the photodiode as a source region has a gate electrode over the second conductivity type impurity region and the drain region. The signal charge stored in the second conductivity type impurity region of the photodiode is read by applying a signal to turn on the reading transistor.
【0012】但し、上記構成のMOS型固体撮像装置の
場合、上述した高濃度のサーフェスシールド領域は、半
導体製造工程におけるイオン注入形成後の熱処理によ
り、必ず読み出しトランジスタのゲート下まで伸びてく
るので、ひとたび、このような状態になると、読み出し
トランジスタのゲートをオンさせても、高濃度の第1導
電型サーフェスシールド層によって、ゲート下の電位
を、高い電圧にすることができなくなる。However, in the case of the MOS-type solid-state imaging device having the above structure, the high-concentration surface shield region always extends below the gate of the readout transistor due to the heat treatment after the ion implantation in the semiconductor manufacturing process. Once in such a state, even if the gate of the read transistor is turned on, the potential under the gate cannot be made high due to the high-concentration first conductivity type surface shield layer.
【0013】そのため、フォトダイオードの第2導電型
不純物領域に発生した信号電荷を、読み出しトランジス
タは読み出すことができなくなってしまう。完全読み出
しではない、np型のフォトダイオードでは信号読み出
しが簡単に出来る。従って、単位セルの光電変換素子と
して、このようなフォトダイオードを用いることも考え
られるが、しかし、今度はフォトダイオードが完全転送
にならないので、残留電荷に起因して暗電流などが増加
するなどの問題が発生する。Therefore, the signal charge generated in the second conductivity type impurity region of the photodiode cannot be read out by the readout transistor. With an np type photodiode which is not a complete readout, signal readout can be easily performed. Therefore, it is conceivable to use such a photodiode as the photoelectric conversion element of the unit cell, but this time, since the photodiode does not transfer completely, the dark current increases due to the residual charge. Problems arise.
【0014】さらに、フォトダイオードの信号が、完全
転送読み出しできないと、各画素で容量性残像が発生
し、画質劣化を引き起こしてしまう。そのため、MOS
型固体撮像装置としては、その単位セルに、フォトダイ
オードを完全空乏化した構造とする構成を採用せざるを
得ない。Further, if the signal of the photodiode cannot be completely transferred and read, a capacitive image lag occurs in each pixel, which causes deterioration of image quality. Therefore, MOS
The solid-state imaging device has to adopt a structure in which the photodiode is completely depleted in the unit cell.
【0015】それ故、完全空乏化したフォトダイオード
から、発生したすべての信号電荷を完全に読み出すこと
ができるようにする技術の開発が、MOS型固体撮像装
置において嘱望されている。Therefore, development of a technique for completely reading out all generated signal charges from a completely depleted photodiode is desired in a MOS solid-state imaging device.
【0016】さらに、MOS型のみでなく、CCD型固
体撮像装置においても、現状の読み出し電圧15[V]
の低電圧化、セル寸法の縮小化による完全転送読み出し
の困難さが、問題となっている。Further, not only in the MOS type but also in the CCD type solid-state imaging device, the current read voltage of 15 [V] is used.
However, there is a problem that it is difficult to perform complete transfer readout due to lower voltage and smaller cell size.
【0017】そこで、対象はCCD型固体撮像装置に関
する技術ではあるが、例えば、『文献 Nobuhiko Muto
h,et al.,“A 1/4 ‐inch 38OkPixel IT ・CCD Image S
ensorEmploying Gate ‐Assisted Punchthrough Read‐
out Mode”,IEEE TRANSACTIONS ON ELECTRON DEVICES,V
OL.42,NO.10,OCTOBER 1995. 』に示されるように、C
CD型固体撮像素子において、その半導体基板の深部に
形成されたフォトダイオード部の信号を、読み出し方法
の工夫によって改善した技術が提案されている。Therefore, the subject of the present invention is a technique relating to a CCD solid-state imaging device.
h, et al., “A 1 / 4-inch 38OkPixel IT ・ CCD Image S
ensorEmploying Gate -Assisted Punchthrough Read-
out Mode ”, IEEE TRANSACTIONS ON ELECTRON DEVICES, V
OL.42, NO.10, OCTOBER 1995.]
In the CD-type solid-state imaging device, there has been proposed a technique in which a signal of a photodiode formed in a deep portion of a semiconductor substrate is improved by devising a reading method.
【0018】この例では、フォトダイオードの飽和信号
の減少分を、半導体基板の深部にフォトダイオードを形
成するようにしたことによって改善するようにしてお
り、半導体基板の深部にフォトダイオードを形成したこ
とによってフォトダイオードの飽和信号を増加させ、且
つ、当該基板深部の信号電荷を読み出しゲートの改良に
よって、改善している。In this example, the reduction of the saturation signal of the photodiode is improved by forming the photodiode deep in the semiconductor substrate, and the photodiode is formed deep in the semiconductor substrate. Thus, the saturation signal of the photodiode is increased, and the signal charge in the deep part of the substrate is improved by improving the readout gate.
【0019】この例では、フォトダイオードに隣接する
読み出しゲート下の構造を、シリコン酸化膜界面側か
ら、順番に、“p層”/“p- 層”/“p層”の構造と
することにより、読み出しゲート部に印加する電圧によ
って、パンチスルーさせて読み出すモードになってい
る。In this example, the structure beneath the read gate adjacent to the photodiode is formed in the order of “p layer” / “p− layer” / “p layer” from the silicon oxide film interface side. In this mode, the readout is performed by punch-through with the voltage applied to the readout gate unit.
【0020】このように、フォトダイオードの飽和信号
の減少分を、半導体基板の深部にフォトダイオードを形
成したことによって当該フォトダイオードの飽和信号を
増加させ、当該基板深部の信号電荷を読み出しゲートを
介して読み出す構造とすることで補うという構想である
が、このような、フォトダイオード部表面がp型のシー
ルド層で覆われる構造では、基板内部に形成されるフォ
トダイオードの信号電荷の読み出しが、実際には極めて
難しいものとなってしまう。As described above, the decrease in the saturation signal of the photodiode is increased by forming the photodiode in the deep portion of the semiconductor substrate, thereby increasing the saturation signal of the photodiode, and reading the signal charge in the deep portion of the substrate via the read gate. In such a structure in which the surface of the photodiode is covered with a p-type shield layer, the reading of the signal charges of the photodiode formed inside the substrate is actually performed. Would be extremely difficult.
【0021】その理由は、読み出しゲート端にセルフア
ラインで形成されるサーフェスシールド層のために、ゲ
ートに電圧を印加しても、フォトダイオード側のチャネ
ルの変動が抑えられてしまい、フォトダイオードの信号
電荷にとっては、バリア(障壁)となってしまうからで
ある。The reason is that, even if a voltage is applied to the gate, the fluctuation of the channel on the photodiode side is suppressed, and the signal of the photodiode is suppressed due to the surface shield layer formed in a self-aligned manner at the read gate end. This is because it becomes a barrier to electric charges.
【0022】以上のサーフェスシールドによる問題は、
MOS型固体撮像装置やCCD型固体撮像装置におい
て、読み出しができなくなると云う問題を招き、また、
読み出し電圧の低電圧化を促進する上で、大きな障害と
なっている。The problem with the above surface shield is as follows.
In MOS-type solid-state imaging devices and CCD-type solid-state imaging devices, there is a problem that reading cannot be performed.
This is a major obstacle in promoting the reduction of the read voltage.
【0023】[0023]
【発明が解決しようとする課題】MOS型固体撮像装置
は単一電源駆動、低消費電力を行うことができ、非常に
CCD型と比べても経済的に利点のある素子である。し
かし、フォトダイオードの一部を読み出し用のMOSト
ランジスタのソースに兼用すると、フォトダイオード部
上に形成するサーフェスシールド層のために、フォトダ
イオードの第2導電型不純物領域での不純物濃度は、ウ
ェル領域の不純物濃度と、サーフェスシールド領域の不
純物濃度の、中間のレベルにあり、また、フォトダイオ
ードの第2導電型不純物領域は、フォトダイオードで受
光量対応に発生した電子電荷を蓄積する必要があるの
で、フォトダイオードの電位は3.3[V]あるいは、
5[V]などの正電圧に設定しなければならない。The MOS type solid-state image pickup device can be driven by a single power supply and can operate with low power consumption, and is an element which is very economically advantageous as compared with the CCD type. However, when a part of the photodiode is used also as the source of the MOS transistor for reading, the impurity concentration in the second conductivity type impurity region of the photodiode is reduced due to the surface shield layer formed on the photodiode portion. And the impurity concentration of the surface shield region is at an intermediate level between the impurity concentration and the second conductivity type impurity region of the photodiode. , The potential of the photodiode is 3.3 [V] or
It must be set to a positive voltage such as 5 [V].
【0024】しかし、このようにすると、必ず空乏層が
第2導電型不純物領域の表面に伸びることになるが、空
乏層が第2導電型不純物領域の表面に達するとリーク電
流が増加し、暗時むらの増加を招くので、第2導電型不
純物領域の上面に形成してあるサーフェスシールド領域
の部分での不純物濃度は、もっとも高く設計する必要が
生じる。However, in this case, the depletion layer always extends to the surface of the impurity region of the second conductivity type. However, when the depletion layer reaches the surface of the impurity region of the second conductivity type, the leak current increases and the darkness increases. Since the time unevenness is increased, it is necessary to design the highest impurity concentration in the surface shield region formed on the upper surface of the second conductivity type impurity region.
【0025】そして、このようなサーフェスシールドの
構造は、フォトダイオードの第2導電型不純物領域を完
全空乏化して形成することになるので、フォトダイオー
ドの第2導電型不純物領域に受光量対応に光電変換され
て生じた信号電荷は、リークされることなく半導体基板
1内部に蓄積されるようになる。Since such a structure of the surface shield is formed by completely depleting the second conductivity type impurity region of the photodiode, the second conductivity type impurity region of the photodiode is photoelectrically changed according to the amount of light received. The converted signal charges are accumulated in the semiconductor substrate 1 without being leaked.
【0026】そして、フォトダイオードの第2導電型不
純物領域をソース領域として共用するMOS型の読み出
しトランジスタは当該第2導電型不純物領域とドレイン
領域とに跨ってゲート電極を有することになり、このゲ
ート電極に信号を与えて読み出しトランジスタをオン状
態にすることにより、フォトダイオードの第2導電型不
純物領域に蓄積されている信号電荷を読み出す。The MOS-type read transistor sharing the second conductivity type impurity region of the photodiode as a source region has a gate electrode over the second conductivity type impurity region and the drain region. By applying a signal to the electrode to turn on the reading transistor, signal charges accumulated in the second conductivity type impurity region of the photodiode are read.
【0027】但し、上記構成のMOS型固体撮像装置の
場合、上述した高濃度のサーフェスシールド領域は、半
導体製造工程におけるイオン注入形成後の熱処理によ
り、必ず読み出しトランジスタのゲート下まで伸びてく
るので、ひとたび、このような状態になると、読み出し
トランジスタのゲートをオンさせても、高濃度の第1導
電型サーフェスシールド層によって、ゲート下の電位
を、高い電圧にすることができなくなる。However, in the case of the MOS-type solid-state imaging device having the above structure, the high-concentration surface shield region always extends below the gate of the readout transistor due to the heat treatment after the ion implantation in the semiconductor manufacturing process. Once in such a state, even if the gate of the read transistor is turned on, the potential under the gate cannot be made high due to the high-concentration first conductivity type surface shield layer.
【0028】そのため、フォトダイオードの第2導電型
不純物領域に発生した信号電荷を、読み出しトランジス
タは読み出すことができなくなってしまう。そこでこの
発明の目的とするところは、この点を改良し、サーフェ
スシールド構造であっても、3.3[V]や5.0
[V]といった低電圧の電源電圧で、フォトダイオード
の信号電荷を完全転送出来るようにした読み出しトラン
ジスタ構造を持つ固体撮像装置を提供することにある。Therefore, the read transistor cannot read the signal charge generated in the second conductivity type impurity region of the photodiode. Therefore, an object of the present invention is to improve this point, and to improve 3.3 [V] or 5.0 even in a surface shield structure.
An object of the present invention is to provide a solid-state imaging device having a read-out transistor structure capable of completely transferring signal charges of a photodiode with a low power supply voltage such as [V].
【0029】[0029]
【課題を解決するための手段】上記目的を達成するた
め、本発明は次のように構成する。すなわち、半導体基
板上に形成された第1導電型のウェル領域と、このウェ
ル領域上に形成された第2導電型領域とからなるフォト
ダイオード部と、フォトダイオード部の第2導電型領域
上部に形成された第1導電型の表面層と、前記第1導電
型のウェル領域における前記フォトダイオード部の第2
導電型領域近傍に形成された第2導電型のドレイン領域
と、当該ドレイン領域と前記フォトダイオード部の第2
導電型領域との間における前記ウェル領域上部に設けら
れた読み出しトランジスタのゲート部とを有する固体撮
像装置において、第1には、前記フォトダイオード部の
第2導電型領域と第2導電型のドレイン領域とを深層部
で接続する第1導電型バリア層を形成し、かつ、この第
1導電型バリア層と前記ゲート部下との間には、前記フ
ォトダイオード部の第2導電型領域から迫り出す高濃度
第2導電型のチャネル構成層を設ける構成とした。In order to achieve the above object, the present invention is configured as follows. That is, a photodiode portion including a first conductivity type well region formed on a semiconductor substrate, a second conductivity type region formed on the well region, and an upper portion of the photodiode portion over the second conductivity type region. A surface layer of the first conductivity type formed, and a second layer of the photodiode portion in the well region of the first conductivity type.
A second conductivity type drain region formed in the vicinity of the conductivity type region;
In a solid-state imaging device having a gate portion of a read transistor provided above the well region between the second conductivity type region and a second conductivity type drain region of the photodiode portion, Forming a first conductivity type barrier layer connecting the region with the deep portion, and protruding from the second conductivity type region of the photodiode portion between the first conductivity type barrier layer and the lower portion of the gate portion; A high-concentration second conductivity type channel configuration layer is provided.
【0030】あるいは、前記フォトダイオード部の第2
導電型領域と第2導電型のドレイン領域とを深層部で接
続する第1導電型バリア層を形成し、かつ、この第1導
電型バリア層と前記ゲート部下との間には、前記フォト
ダイオード部の第2導電型領域から前記ドレイン領域に
至る第2導電型のチャネル構成層を設ける構成とした。Alternatively, the second part of the photodiode unit
Forming a first conductivity type barrier layer that connects the conductivity type region and the drain region of the second conductivity type in a deep portion, and further comprising the photodiode between the first conductivity type barrier layer and the lower portion of the gate portion; A channel configuration layer of the second conductivity type from the second conductivity type region of the portion to the drain region is provided.
【0031】あるいは、前記読み出しトランジスタのゲ
ート部下に、前記第2導電型フォトダイオード部と前記
第2導電型ドレイン領域の双方に隣接して形成された第
1導電型バリア層を持ち、この第1導電型バリア層の上
部に、前記第2導電型フォトダイオード部と前記第2導
電型ドレイン領域の両方に隣接して形成された第2導電
型の貫通チャネル層を持つ構造とするか、あるいは第1
導電型バリア層に換えて、前記第1導電型のウェル層よ
りも高濃度の第2導電型のバリアウェルを設ける構造と
した。Alternatively, a first conductivity type barrier layer formed adjacent to both the second conductivity type photodiode portion and the second conductivity type drain region is provided below a gate portion of the read transistor. A second conductive type through channel layer formed adjacent to both the second conductive type photodiode portion and the second conductive type drain region above the conductive type barrier layer, or 1
Instead of the conductivity type barrier layer, a structure was provided in which a second conductivity type barrier well having a higher concentration than the first conductivity type well layer was provided.
【0032】あるいは、半導体基板上に形成された第1
導電型のウェル領域と、このウェル領域上に形成された
第2導電型領域とからなるフォトダイオード部と、フォ
トダイオード部の第2導電型領域上部に形成された第1
導電型の表面層と、前記第1導電型のウェル領域におけ
る前記フォトダイオード部の第2導電型領域近傍に形成
された第2導電型のドレイン領域と、当該ドレイン領域
と前記フォトダイオード部の第2導電型領域との間にお
ける前記ウェル領域上部に設けられた読み出しトランジ
スタのゲート部とを有する固体撮像装置において、前記
フォトダイオードの第2導電型領域の一部が、前記読み
出しトランジスタのゲート部下の酸化膜と界面に至る構
造とした。Alternatively, the first substrate formed on the semiconductor substrate
A photodiode portion including a conductivity type well region, a second conductivity type region formed on the well region, and a first portion formed above the second conductivity type region of the photodiode portion.
A conductive type surface layer, a second conductive type drain region formed near the second conductive type region of the photodiode portion in the first conductive type well region, and a second conductive type drain region formed between the drain region and the photodiode portion. In a solid-state imaging device having a gate portion of a read transistor provided above the well region between the two conductivity type regions, a part of the second conductivity type region of the photodiode is located below the gate portion of the read transistor. The structure reaches the interface with the oxide film.
【0033】このような構造にすることにより、フォト
ダイオード部分がサーフェスシールド構造でも、読み出
しトランジスタを正常に動作させてフォトダイオードの
信号を完全読み出しすることができるようになり、サー
フェスシールドされたフォトダイオードの信号電荷を、
5[V]や3.3[V]の低電源電圧で読み出すことが
出来る読み出しトランジスタ構造が得られる。By adopting such a structure, even if the photodiode portion has a surface shield structure, the readout transistor can operate normally and the signal of the photodiode can be completely read, and the surface shielded photodiode can be read. Signal charge of
A reading transistor structure which can be read with a low power supply voltage of 5 [V] or 3.3 [V] is obtained.
【0034】従って、この発明によれば、単位セル部分
完全空乏化したフォトダイオード部とそのフォトダイオ
ードの信号電荷を読み出すトランジスタを有する構造に
おいて、完全空乏化したフォトダイオード部の信号を完
全読み出しすることの出来る、読み出しトランジスタを
持った固体撮像装置を提供できる。Therefore, according to the present invention, in a structure having a photodiode part in which a unit cell part is completely depleted and a transistor for reading out signal charges of the photodiode, a signal of the photodiode part which is completely depleted is completely read. And a solid-state imaging device having a readout transistor.
【0035】[0035]
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。 (第1の実施形態)図1に、本発明の第1の実施例を示
す。Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) FIG. 1 shows a first embodiment of the present invention.
【0036】この構造は、Si(シリコン)半導体基板
1上に、例えば、p型不純物を拡散した第1導電型のウ
ェル領域2が形成されている。このウェル領域2の不純
物濃度は、数E15(E15は10の15乗)程度の低
濃度である。In this structure, for example, a first conductivity type well region 2 in which a p-type impurity is diffused is formed on a Si (silicon) semiconductor substrate 1. The impurity concentration of the well region 2 is as low as several E15 (E15 is 10 to the 15th power).
【0037】このウェル領域2の一部には当該ウェル領
域2の内部に、フォトダイオード3を構成するための領
域(PD‐n)7を第2導電型の不純物を注入すること
により形成してある。In a part of the well region 2, a region (PD-n) 7 for forming the photodiode 3 is formed in the well region 2 by implanting impurities of the second conductivity type. is there.
【0038】また、ウェル領域2には、フォトダイオー
ド3を構成するための第2導電型領域(PD‐n)7の
近くに、所定距離を存して第2導電型の不純物による検
出ノード部(SD‐n)10が形成されており、この検
出ノード部(SD‐n)10とフォトダイオード3の第
2導電型領域(PD‐n)7との間における半導体基板
1上には信号蓄積・読み出し用の読み出しトランジスタ
を構成するためのゲート電極4が形成されている。この
ゲート電極4は検出ノード(SD‐n)10とフォトダ
イオード3を構成する第2導電型領域(PD‐n)7の
間に跨る配置構成であるため、検出ノード(SD‐n)
10をドレイン領域5とし、フォトダイオード3を構成
する第2導電型領域(PD‐n)7をソース領域とする
MOS型トランジスタを構成することになり、フォトダ
イオード3の第2導電型領域(PD‐n)7に発生した
信号電荷16をゲート電極4の電圧制御によってドレイ
ン領域5側であるSD‐n 10に流すことができ、S
D‐n 10に例えば、増幅用MOSトランジスタのゲ
ート電極を接続した構成とすれば、ゲート電極4の制御
でフォトダイオード3の電荷を与えることができるよう
になる。従って、SD‐n 10は、増幅用MOSトラ
ンジスタに対するフォトダイオード3の検出ノードとい
った意味合いを持つ。従って、ドレイン領域5を形成し
ている当該SD‐n 10をここでは検出ノードと呼ん
でいる。同様の意味でゲート電極4はフォトダイオード
3の発生信号の転送ゲートであり、以下、ゲート電極4
を転送ゲート(TG)4と呼ぶこととする。In the well region 2, a detection node portion made of impurities of the second conductivity type is located at a predetermined distance near the second conductivity type region (PD-n) 7 for forming the photodiode 3. (SD-n) 10 is formed, and a signal is stored on the semiconductor substrate 1 between the detection node (SD-n) 10 and the second conductivity type region (PD-n) 7 of the photodiode 3. A gate electrode 4 for forming a read transistor for reading is formed. Since the gate electrode 4 is arranged so as to extend between the detection node (SD-n) 10 and the second conductivity type region (PD-n) 7 constituting the photodiode 3, the detection node (SD-n)
A MOS transistor having a drain region 5 as a drain region 5 and a second conductivity type region (PD-n) 7 constituting a photodiode 3 as a source region is formed, and the second conductivity type region (PD -N) The signal charge 16 generated in 7 can be caused to flow to the SD-n 10 on the drain region 5 side by controlling the voltage of the gate electrode 4, and S
If, for example, the configuration is such that the gate electrode of the amplification MOS transistor is connected to Dn 10, the charge of the photodiode 3 can be given by controlling the gate electrode 4. Therefore, SD-n 10 has a meaning such as a detection node of the photodiode 3 with respect to the amplification MOS transistor. Therefore, the SD-n 10 forming the drain region 5 is referred to herein as a detection node. In the same sense, the gate electrode 4 is a transfer gate for a signal generated by the photodiode 3.
Is referred to as a transfer gate (TG) 4.
【0039】また、フォトダイオード3と読み出しトラ
ンジスタなどを囲んで半導体基板1上には素子分離用の
チャネルストップ領域11が形成されており、また、半
導体基板1のフォトダイオード3形成領域における第2
導電型領域(PD‐n)7上面には表面保護のためのサ
ーフェスシールド領域(PD‐p+ )6が形成されてお
り、また、転送ゲート(TG)4下および読み出し先の
検出ノード部(SD‐n)10上面には、当該検出ノー
ド部(SD‐n)10および転送ゲート(TG)4のし
きい値を設定するためのチャネルインプラント(CH−
I/I)9が成された層が形成されている。A channel stop region 11 for element isolation is formed on the semiconductor substrate 1 so as to surround the photodiode 3 and the readout transistor.
A surface shield region (PD-p +) 6 for protecting the surface is formed on the upper surface of the conductivity type region (PD-n) 7, and a detection node portion (below the transfer gate (TG) 4) and a read destination ( On the upper surface of the SD-n) 10, a channel implant (CH-) for setting threshold values of the detection node (SD-n) 10 and the transfer gate (TG) 4 is provided.
(I / I) 9 is formed.
【0040】素子分離領域11がチャネルストップ(高
濃度の第1導電型層)としているが、この素子分離領域
は厚い酸化膜であるLOCOS(Local Oxidation of S
ilicon)領域で分離されていても、どちらでも良い。図
面ではチャネルストップで表されている。The element isolation region 11 is a channel stop (high-concentration first conductivity type layer). This element isolation region is a thick oxide film LOCOS (Local Oxidation of S).
(ilicon) region or both. It is represented by a channel stop in the drawing.
【0041】フォトダイオード部3における第2導電型
領域(PD‐n)7 の不純物濃度はウェル領域2の不純
物濃度と、サーフェスシールド領域(PD‐p+ )6の
不純物濃度の、中間のレベルにある。また、フォトダイ
オード3の第2導電型領域(PD‐n)7には、フォト
ダイオードで受光量対応に発生した電子電荷を蓄積する
必要があるので、正の電位に設定する必要がある。The impurity concentration of the second conductivity type region (PD-n) 7 in the photodiode portion 3 is at an intermediate level between the impurity concentration of the well region 2 and the impurity concentration of the surface shield region (PD-p +) 6. is there. Also, since it is necessary to accumulate the electron charges generated corresponding to the amount of light received by the photodiode in the second conductivity type region (PD-n) 7 of the photodiode 3, it is necessary to set the potential to a positive potential.
【0042】しかし、このようにすると、必ず空乏層が
第2導電型領域(PD‐n)7 の表面(上面)に伸びる
ことになるが、空乏層が第2導電型領域(PD‐n)7
の表面(上面)に達するとリーク電流が増加し、暗時む
らの増加を招くので、第2導電型領域(PD‐n)7 の
表面(上面)に形成してあるサーフェスシールド領域
(PD‐p+ )6の部分での不純物濃度は、もっとも高
く設計する必要がある。However, in this case, the depletion layer always extends to the surface (upper surface) of the second conductivity type region (PD-n) 7. 7
When it reaches the surface (upper surface) of the second conductive type region (PD-n) 7, the leakage current increases, leading to an increase in unevenness in darkness. It is necessary to design the highest impurity concentration in the portion of (p +) 6.
【0043】このような、サーフェスシールドの構造で
は、フォトダイオード3の第2導電型領域(PD‐n)
7を完全空乏化して形成することになるので、フォトダ
イオード3の第2導電型領域(PD‐n)7に受光量対
応に光電変換されて生じた信号電荷16は、リークされ
ることなく半導体基板1内部に蓄積される。In such a structure of the surface shield, the second conductivity type region (PD-n) of the photodiode 3
7 is completely depleted, so that the signal charge 16 generated by photoelectric conversion in the second conductivity type region (PD-n) 7 of the photodiode 3 corresponding to the amount of light received does not leak to the semiconductor. It is stored inside the substrate 1.
【0044】但し、高濃度のサーフェスシールド領域
(PD- p+ )6は、半導体製造工程におけるイオン注
入形成後の熱処理により、必ず転送ゲート(TG)4下
まで伸びてくるので、ひとたび、このような状態になる
と高濃度のp領域によって、転送ゲート(TG)4をオ
ンさせても、転送ゲート4下の電位を、高い電圧にする
ことができなくなる。However, the high-concentration surface shield region (PD-p +) 6 always extends below the transfer gate (TG) 4 by heat treatment after ion implantation in the semiconductor manufacturing process. When the transfer gate (TG) 4 is turned on by the high-concentration p region, the potential under the transfer gate 4 cannot be set to a high voltage.
【0045】そのため、フォトダイオード(PD‐n)
7の信号電荷16を読み出すことができなくなってしま
う。さらに、低濃度のpウェル領域2によって、転送ゲ
ート(TG)4のチャネル長Lが短くなると、ソース領
域に相当するフォトダイオード3の第2導電型領域(P
D‐n)7と、ドレイン領域に相当する検出ノード部S
D‐n 10から空乏層が延び、パンチスルーを起こし
てしまう。Therefore, the photodiode (PD-n)
7 cannot be read out. Further, when the channel length L of the transfer gate (TG) 4 is reduced by the low-concentration p-well region 2, the second conductivity type region (P) of the photodiode 3 corresponding to the source region is reduced.
Dn) 7 and a detection node portion S corresponding to a drain region.
A depletion layer extends from Dn 10, causing punch-through.
【0046】転送トランジスタのゲート(TG)4部分
でパンチスルーが発生すると、ドレイン領域の電位がチ
ャネル電位を変調する現象である“チャネル長変調効果
( ドレイン変調効果) ”が発生するので、信号光量‐出
力電荷特性のリニアリティを悪化させるなどの、問題が
発生する。When punch-through occurs at the gate (TG) 4 of the transfer transistor, the potential of the drain region modulates the channel potential.
(Drain modulation effect) ", which causes problems such as deterioration of the linearity of the signal light amount-output charge characteristic.
【0047】そこで、この第1の実施例では、半導体基
板1上に形成された第1導電型のウェル領域2と、この
第1導電型のウェル領域と当該ウェル領域2上に形成さ
れた第1導電型のサーフェスシールド領域(PD‐p+
)6とからなるフォトダイオード部3と、フォトダイ
オード3の第2導電型領域(PD‐n)7の上部に形成
された第1導電型の表面層(サーフェスシールド領域
(PD‐p+ )6)とフォトダイオード3における第2
導電型領域(PD‐n)7、そして、フォトダイオード
3部分に近接して形成された読み出しゲート(TG)4
部と、読み出しゲート(TG)4部の他方に近接して形
成される第2導電型のドレイン領域5(検出ノード部
(SD‐n)10)とを備える固体撮像装置の単位セル
部において、前記読み出しゲート(TG)4下の半導体
基板1内部に、前記第1導電型のウェル領域2よりも高
濃度の第1導電型バリア層(BA‐P)8を形成し、さ
らに、前記フォトダイオード3の第2導電型領域7と、
この第2導電型領域7に隣接し前記読み出しゲート(T
G)4下に形成される第2導電型の貫通チャネル層9を
有する構造とした。Therefore, in the first embodiment, the first conductivity type well region 2 formed on the semiconductor substrate 1 and the first conductivity type well region and the first conductivity type well region 2 formed on the well region 2 are formed. One conductivity type surface shield area (PD-p +
6), and a first conductive type surface layer (surface shield region (PD-p +) 6) formed on the second conductive type region (PD-n) 7 of the photodiode 3. ) And the second in the photodiode 3
A conductivity type region (PD-n) 7 and a read gate (TG) 4 formed near the photodiode 3
And a unit cell section of a solid-state imaging device including a second conductive type drain region 5 (detection node section (SD-n) 10) formed near the other of the read gate (TG) 4 section, A first conductivity type barrier layer (BA-P) 8 having a higher concentration than the first conductivity type well region 2 is formed inside the semiconductor substrate 1 below the read gate (TG) 4, and further, the photodiode is formed. 3, the second conductivity type region 7;
The read gate (T) adjacent to the second conductivity type region 7
G) A structure having a second conductivity type through channel layer 9 formed under 4.
【0048】すなわち、チャネル長変調効果(ドレイン
変調効果)や、パンチスルーなどの問題を起こさないよ
うにするために、第1の実施例では、転送ゲート(T
G)4下にpウェル層2と同型でpウェル層2よりも高
濃度(p型で高濃度)のバリア層(BA‐P層)8を設
けると共に、このバリア層(BA‐P層)8はフォトダ
イオード3の第2導電型領域(PD‐n)7と検出ノー
ド(SD‐n)10の両方に繋がるように設けている。That is, in order to prevent problems such as channel length modulation effect (drain modulation effect) and punch-through from occurring, in the first embodiment, the transfer gate (T
G) A barrier layer (BA-P layer) 8 having the same type as the p-well layer 2 and a higher concentration (p-type and higher concentration) than the p-well layer 2 is provided under the barrier layer 4 and the barrier layer (BA-P layer) 8 is provided so as to be connected to both the second conductivity type region (PD-n) 7 of the photodiode 3 and the detection node (SD-n) 10.
【0049】これにより、フォトダイオード3を構成す
る第2導電型領域(PD‐n)7とトランジスタのドレ
イン側である検出ノード(SD‐n)10の両方から伸
びる空乏層を抑圧できる。Thus, a depletion layer extending from both the second conductivity type region (PD-n) 7 constituting the photodiode 3 and the detection node (SD-n) 10 on the drain side of the transistor can be suppressed.
【0050】さらに、高濃度のバリア層(BA‐P層)
8の影響により、フォトダイオード3における第2導電
型領域(PD‐n)7の信号電荷が読み出せない可能性
が発生するので、その対策としてバリア層(BA‐P
層)8の上部側にチャネル形成層(TG‐N)15を設
ける。このチャネル形成層(TG‐N)15は、バリア
層(BA‐P層)8の上部側に位置させるようにし、フ
ォトダイオード3の第2導電型領域(PD‐n)7から
トランジスタの転送ゲート(TG)4下に向けて一部迫
り出すように形成する。Further, a high concentration barrier layer (BA-P layer)
8, there is a possibility that the signal charges of the second conductivity type region (PD-n) 7 in the photodiode 3 cannot be read, and as a countermeasure, the barrier layer (BA-P
A channel forming layer (TG-N) 15 is provided above the layer 8. The channel forming layer (TG-N) 15 is located above the barrier layer (BA-P layer) 8, and is transferred from the second conductivity type region (PD-n) 7 of the photodiode 3 to the transfer gate of the transistor. (TG) 4 is formed so as to partially protrude downward.
【0051】チャネル形成層(TG‐N)15の形成範
囲は狭く、フォトダイオード3の第2導電型領域(PD
‐n)7におけるトランジスタの転送ゲート(TG)4
近傍と転送ゲート4下の一部領域を占める程度である。The formation range of the channel formation layer (TG-N) 15 is narrow, and the second conductivity type region (PD
-N) Transfer gate (TG) 4 of transistor in 7
It occupies the vicinity and a part of the area under the transfer gate 4.
【0052】このように構成することによって、チャネ
ル形成層(TG‐N)15は信号読み出し経路13の一
部を担うようになり、信号読み出し経路を確保すること
ができるようになる。With such a configuration, the channel forming layer (TG-N) 15 plays a part of the signal readout path 13, and the signal readout path can be secured.
【0053】(第2の実施例)図2に、他の例として第
2の実施例を示す。図2も構造は図1の場合と大体同じ
であるが、バリア領域(BA‐P)8が、フォトダイオ
ード3の第2導電型領域(PD‐n)7に接続していな
い構造になっている。(Second Embodiment) FIG. 2 shows a second embodiment as another example. FIG. 2 also has substantially the same structure as that of FIG. 1 except that the barrier region (BA-P) 8 is not connected to the second conductivity type region (PD-n) 7 of the photodiode 3. I have.
【0054】しかし、ドレイン領域5を構成する検出ノ
ード部(SD‐n)10からの空乏層の延びは抑える必
要があるため、バリア領域(BA‐P)8はドレイン領
域5を構成する検出ノード部(SD‐n)10の下部に
接続している。However, since the extension of the depletion layer from the detection node (SD-n) 10 forming the drain region 5 needs to be suppressed, the barrier region (BA-P) 8 is connected to the detection node (SD-n) forming the drain region 5. Section (SD-n) 10 is connected to the lower part.
【0055】また、第1の実施例と同じ理由でバリア層
(BA‐P層)8の上部側にチャネル形成層(TG‐
N)15を設ける。このチャネル形成層(TG‐N)1
5は、バリア層(BA‐P層)8の上部側に位置させる
ようにするが、但し、第1の実施例のように、フォトダ
イオード3の第2導電型領域(PD‐n)7からトラン
ジスタの転送ゲート(TG)4下に向けて一部迫り出す
ようには形成せず、第2導電型領域(PD‐n)7内に
とどめるようにする。Further, for the same reason as in the first embodiment, a channel forming layer (TG-P layer) is formed on the upper side of the barrier layer (BA-P layer) 8.
N) 15 is provided. This channel forming layer (TG-N) 1
5 is located above the barrier layer (BA-P layer) 8 except that the second conductive type region (PD-n) 7 of the photodiode 3 is similar to the first embodiment. The transistor is not formed so as to partially protrude below the transfer gate (TG) 4 of the transistor, but is kept in the second conductivity type region (PD-n) 7.
【0056】チャネル形成層(TG‐N)15の形成範
囲は狭く、フォトダイオード3の第2導電型領域(PD
‐n)7におけるトランジスタの転送ゲート(TG)4
近傍の一部領域を占める程度である。The formation range of the channel formation layer (TG-N) 15 is narrow, and the second conductivity type region (PD
-N) Transfer gate (TG) 4 of transistor in 7
It occupies a partial area in the vicinity.
【0057】このように構成することによって、チャネ
ル形成層(TG‐N)15は信号読み出し経路13の一
部を担うようになり、信号読み出し経路を確保すること
ができるようになる。With such a configuration, the channel forming layer (TG-N) 15 plays a part of the signal readout path 13, and the signal readout path can be secured.
【0058】なお、転送ゲート(TG)4の形成後のセ
ルフアライン工程によって、読み出しのためのn型のイ
オン注入領域(チャネル形成層(TG‐N)15)を形
成するため、この構成のMOS固体撮像装置において
は、製造工程上のばらつきを抑えることが出来る。Since the n-type ion implantation region (channel formation layer (TG-N) 15) for reading is formed by a self-alignment process after the formation of the transfer gate (TG) 4, the MOS transistor having this configuration is used. In the solid-state imaging device, it is possible to suppress variations in the manufacturing process.
【0059】(第3の実施例)図3に、第3の実施例を
示す。この例は基本的には第1の実施例の構造を踏襲し
ている。但し、第1の実施例の構造から、チャネル形成
層(TG‐N)15を除去し、代わりに転送ゲート(T
G)4下であって、かつ、バリア層(BA‐P)8上領
域に、第2導電型領域(PD‐n)7と検出ノード部
(SD‐n)10間に跨るチャネル形成層(CH‐A)
12を設けるようにした。(Third Embodiment) FIG. 3 shows a third embodiment. This example basically follows the structure of the first embodiment. However, the channel forming layer (TG-N) 15 is removed from the structure of the first embodiment, and the transfer gate (T
G) A channel forming layer (4) extending between the second conductivity type region (PD-n) 7 and the detection node unit (SD-n) 10 below the 4 and above the barrier layer (BA-P) 8. CH-A)
12 were provided.
【0060】すなわち、図3に示すように、この例は半
導体基板1上に、低濃度のウェル領域(P‐well領
域)2が形成されている。この場合も読み出しが非常に
問題となるため、読み出しゲート(TG)4の下に、フ
ォトダイオード3の第2導電型領域(PD‐n)7とト
ランジスタのドレイン部5を構成する(SD‐n)10
の両方に接続して、バリア層(BA‐P)8を形成し、
これによってチャネル長変調効果(ドレイン変調効果)
やパンチスルーの発生を抑えるようにし、さらに、低電
圧の印加により、完全空乏化したフォトダイオード3の
第2導電型領域(PD‐n)7から、当該第2導電型領
域(PD‐n)7に発生した信号電荷16を検出ノード
部(SD‐n)10へと読み出すことができるようにす
るために、チャネル領域におけるバリア層(BA‐P)
8上部側領域にイオン注入してチャネル形成層(CH‐
A)12を形成する。That is, as shown in FIG. 3, in this example, a low-concentration well region (P-well region) 2 is formed on a semiconductor substrate 1. In this case, too, reading is very problematic, so that the second conductivity type region (PD-n) 7 of the photodiode 3 and the drain portion 5 of the transistor are formed below the reading gate (TG) 4 (SD-n). ) 10
To form a barrier layer (BA-P) 8;
The channel length modulation effect (drain modulation effect)
And the occurrence of punch-through, and by applying a low voltage, the second conductivity type region (PD-n) from the completely depleted second conductivity type region (PD-n) 7 of the photodiode 3 In order to be able to read out the signal charges 16 generated at 7 to the detection node unit (SD-n) 10, the barrier layer (BA-P) in the channel region
8 By ion-implanting into the upper region, the channel forming layer (CH-
A) Form 12.
【0061】イオン注入は、第2導電型領域(PD‐
n)7の一部と、検出ノード部(SD‐n)10の一部
にも跨るように実施することで、第2導電型領域(PD
‐n)7と検出ノード部(SD‐n)10を繋ぐよう
に、チャネル領域におけるバリア層(BA‐P)8上部
側領域にチャネル形成層(CH‐A)12を形成するこ
とができる。The ion implantation is performed in the second conductivity type region (PD-
n) and a part of the detection node (SD-n) 10 so as to extend over the second conductivity type region (PD).
-N) 7 and a channel forming layer (CH-A) 12 can be formed in a region above the barrier layer (BA-P) 8 in the channel region so as to connect the detection node portion (SD-n) 10.
【0062】このようなチャネル形成層(CH‐A)1
2を設けたことにより、フォトダイオード3の第2導電
型領域(PD‐n)7に発生した信号電荷16は、この
チャネル形成層(CH‐A)12を電流パス13として
これに沿って、ドレイン領域5の(SD‐n)10に読
み出されることになる。Such a channel forming layer (CH-A) 1
2, the signal charges 16 generated in the second conductivity type region (PD-n) 7 of the photodiode 3 are transferred along the channel forming layer (CH-A) 12 as a current path 13. The data is read to (SD-n) 10 in the drain region 5.
【0063】この第3の実施例の場合は、バリア層(B
A‐P)8とチャネル形成層(CH‐A)12を、同一
マスクにより形成することができ、工程を簡素化でき
る。しかし、必ずしも同一マスクで形成する必要はな
く、ここに開示した発明は、バリア層(BA‐P)8を
チャネル形成層(CH‐A)12の下に形成するように
した構造を採用した点に、特徴があるものである。In the case of the third embodiment, the barrier layer (B
The (AP) 8 and the channel forming layer (CH-A) 12 can be formed using the same mask, and the process can be simplified. However, it is not always necessary to form the barrier layer (BA-P) 8 below the channel forming layer (CH-A) 12 in the invention disclosed herein. Has a characteristic.
【0064】(第4の実施例)図4に、第4の実施例を
示す。この例は図3に示した第3の実施例の変形例に相
当する。図4の構成においては、図3におけるバリア層
(BA‐P)8の代わりに、バリアウェル(BA‐we
ll)14を形成したものである。(Fourth Embodiment) FIG. 4 shows a fourth embodiment. This example corresponds to a modification of the third embodiment shown in FIG. In the configuration of FIG. 4, a barrier well (BA-we) is used instead of the barrier layer (BA-P) 8 in FIG.
11) is formed.
【0065】このバリアウェル(BA‐well)14
は転送ゲート(TG)4下とその近傍を含む領域に亙っ
て形成され、フォトダイオード3の第2の導電型領域
(PD‐n)7と、トランジスタのドレイン領域5用の
(SD‐n)10の両方に接続される構造となる。そし
て、このバリアウェル(BA‐well)14領域内に
おいて、第2導電型領域(PD‐n)7と検出ノード部
(SD‐n)10間に跨るかたちでチャネルイオン注入
領域(CH‐A)12が形成される構造となる。This barrier well (BA-well) 14
Are formed over the region including the region under and around the transfer gate (TG) 4, the region (PD-n) 7 of the second conductivity type of the photodiode 3 and the region (SD-n) for the drain region 5 of the transistor. And 10). Then, in the barrier well (BA-well) 14 region, the channel ion implantation region (CH-A) is formed so as to extend between the second conductivity type region (PD-n) 7 and the detection node unit (SD-n) 10. 12 is formed.
【0066】この構造によっても、第3の実施例と同様
の効果が期待できる。 (第5の実施例)図5に、第5の実施例を示す。According to this structure, the same effect as in the third embodiment can be expected. (Fifth Embodiment) FIG. 5 shows a fifth embodiment.
【0067】この実施例は、図5に示すように、半導体
基板1上に低濃度のpウェル(p‐well)層2が形
成され、このpウェル層2上に、フォトダイオード3の
第2導電型領域(PD‐n)7とドレイン領域5を構成
するための検出ノード部(SD‐n)10が形成されて
いる。In this embodiment, as shown in FIG. 5, a low-concentration p-well (p-well) layer 2 is formed on a semiconductor substrate 1, and a second photodiode 3 is formed on the p-well layer 2. A detection node (SD-n) 10 for forming the conductivity type region (PD-n) 7 and the drain region 5 is formed.
【0068】pウェル層2上には、更に、フォトダイオ
ード3の第2導電型領域(PD‐n)7とドレイン領域
5を構成するための検出ノード部(SD‐n)10の形
成領域間を覆って転送ゲート(TG)4が形成される
が、第2導電型領域(PD‐n)7に対しては一部が迫
り出すように、また、ドレイン領域5を構成するための
検出ノード部(SD‐n)10に対してはその領域に侵
入しないように、形成している。On the p-well layer 2, a region between the formation region of the detection node portion (SD-n) 10 for forming the second conductivity type region (PD-n) 7 and the drain region 5 of the photodiode 3 is further formed. A transfer gate (TG) 4 is formed so as to cover the second conductive type region (PD-n) 7, and a detection node for forming the drain region 5 is formed. The part (SD-n) 10 is formed so as not to enter the area.
【0069】そして、フォトダイオード3の第2導電型
領域(PD‐n)7の上部にp型のサーフェスシールド
部(PD‐p+ )領域6が形成されるが、このサーフェ
スシールド部(PD‐p+ )領域6は転送ゲート(T
G)4によってセルフアラインで形成されるようにする
のに対して、フォトダイオード3の第2導電型領域(P
D‐n)7は転送ゲート(TG)4により、セルフアラ
インで形成されないようにする。そのため、フォトダイ
オード3の第2導電型領域(PD‐n)7部分は転送ゲ
ート(TG)4の下まで広がっている構成となる。Then, a p-type surface shield portion (PD-p +) region 6 is formed above the second conductivity type region (PD-n) 7 of the photodiode 3, and this surface shield portion (PD-n) is formed. p +) region 6 is a transfer gate (T
G) 4 to be formed in a self-aligned manner, while the second conductivity type region (P
Dn) 7 is prevented from being formed in a self-aligned manner by the transfer gate (TG) 4. Therefore, the second conductivity type region (PD-n) 7 of the photodiode 3 has a configuration extending to below the transfer gate (TG) 4.
【0070】このようにフォトダイオード3の第2導電
型領域(PD‐n)7部分が転送ゲート(TG)4の下
まで広がっている構造を採用することにより、フォトダ
イオード3の第2導電型領域(PD‐n)7に発生した
信号電荷16を、ドレイン領域5の(SD‐n)10に
読み出すことが出来る構成となる。As described above, by adopting a structure in which the portion of the second conductivity type region (PD-n) 7 of the photodiode 3 extends below the transfer gate (TG) 4, the second conductivity type region of the photodiode 3 is The signal charges 16 generated in the region (PD-n) 7 can be read out to the (SD-n) 10 in the drain region 5.
【0071】すなわち、この第5の実施例の構成におい
ては、フォトダイオード3の第2導電型領域(PD‐
n)7がトランジスタにおける転送ゲート(TG)4の
下まで入り込んでいるので、転送ゲート(TG)4によ
り読み出しチャネルの電位を変調することが出来る。That is, in the configuration of the fifth embodiment, the second conductivity type region (PD-
Since n) 7 enters under the transfer gate (TG) 4 of the transistor, the potential of the read channel can be modulated by the transfer gate (TG) 4.
【0072】この場合は、バリア層(BA‐P)8は、
構成上の必須要件とはならない。従って、図6のような
構成であっても良い。図6はMOSトランジスタのLD
D構造を採用したもので、17はLDD構造のサイドウ
オールスペーサである。このサイドウオールスペーサ1
7を利用して第2導電型領域(PD‐n)7にオフセッ
トをつけるようにし、ここを通して第2導電型領域(P
D‐n)7から信号電荷16がドレイン領域5の(SD
‐n)10に読み出されるようにしたものである。In this case, the barrier layer (BA-P) 8
It is not a mandatory configuration requirement. Therefore, the configuration shown in FIG. 6 may be used. FIG. 6 shows an LD of a MOS transistor.
The structure adopts the D structure. Reference numeral 17 denotes a sidewall spacer having an LDD structure. This sidewall spacer 1
7, the second conductivity type region (PD-n) 7 is offset, and the second conductivity type region (P
Dn) 7 to the signal charge 16 in the drain region 5 (SD
-N) read out to 10;
【0073】(第6の実施例)図7に、第6の実施例を
示す。図7に示すように、この例は半導体基板1上に、
低濃度のウェル層2を形成する。そして、低濃度ウェル
層2の上部に、フォトダイオード3を構成する第2導電
型領域(PD‐n)7とトランジスタのドレイン領域5
を構成する検出ノード部(SD‐n)10を形成する。(Sixth Embodiment) FIG. 7 shows a sixth embodiment. As shown in FIG. 7, in this example, on a semiconductor substrate 1,
A low concentration well layer 2 is formed. Then, a second conductivity type region (PD-n) 7 constituting the photodiode 3 and a drain region 5 of the transistor are formed above the low concentration well layer 2.
Is formed as the detection node unit (SD-n) 10.
【0074】低濃度ウェル層2における第2導電型領域
(PD‐n)7と検出ノード部(SD‐n)10の間の
領域に、絶縁層を介して転送ゲート(TG)4が形成さ
れる。A transfer gate (TG) 4 is formed in the low-concentration well layer 2 in a region between the second conductivity type region (PD-n) 7 and the detection node (SD-n) 10 via an insulating layer. You.
【0075】この転送ゲート(TG)4の下には、読み
出しを良くするために、フォトダイオード3の第2導電
型領域(PD‐n)7と同じ不純物タイプのチャネル形
成層(TG‐N)15が、第2導電型領域(PD‐n)
7の一部から転送ゲート(TG)下の一部領域にかけて
形成されている。Under the transfer gate (TG) 4, a channel forming layer (TG-N) of the same impurity type as the second conductivity type region (PD-n) 7 of the photodiode 3 is provided to improve reading. 15 is the second conductivity type region (PD-n)
7 to a part of the region below the transfer gate (TG).
【0076】この実施例においては、このチャネル形成
層(TG‐N)15は、転送ゲート(TG)4に対して
セルフアラインでは形成しないようにする。そして、チ
ャネル形成層(TG‐N)15は転送ゲート(TG)4
下の一部領域とサーフェスシールド層(PD‐P+ )6
の一部に接続して形成されるようにすることが特徴であ
る。In this embodiment, the channel formation layer (TG-N) 15 is not formed in a self-aligned manner with respect to the transfer gate (TG) 4. Then, the channel forming layer (TG-N) 15 is a transfer gate (TG) 4
Lower part area and surface shield layer (PD-P +) 6
It is characterized in that it is formed so as to be connected to a part of.
【0077】以上、種々の実施例を説明したが、要する
に本発明は、単位セルを光電変換用のフォトダイオード
と、フォトダイオードから信号電荷を読み出し用のMO
Sトランジスタを介して取り出すようにしたMOS型固
体撮像装置において、サーフェスシールド構造でも、読
み出し用MOSトランジスタのゲートの構造を工夫する
ことで、駆動電圧が3.3[V]や5.0[V]の低電
圧であっても、完全転送が出来るようにした読み出しト
ランジスタの構造を提供するものであり、半導体基板上
に形成された第1導電型のウェル領域と、前記ウェル領
域上に形成された第2導電型のフォトダイオード部と、
第2導電型のフォトダイオード部の上部に形成された第
1導電型の表面層と、第2導電型のフォトダイオード部
に隣接して形成された読み出しゲート部と、読み出しゲ
ート部下部の第1導電型バリア層を形成し、さらに、前
記第2導電型のフォトダイオード部と、第2導電型フォ
トダイオード層に隣接し、前記読み出しゲート部の下に
形成された第2導電型の貫通チャネル層を備えた構造に
したものである。Although various embodiments have been described above, the present invention is, in short, a unit cell comprising a photodiode for photoelectric conversion and an MO for reading signal charges from the photodiode.
In a MOS-type solid-state imaging device designed to take out via an S-transistor, the driving voltage can be 3.3 [V] or 5.0 [V] even in the surface shield structure by devising the structure of the gate of the reading MOS transistor. ], Which provides a structure of a read transistor capable of performing a complete transfer even at a low voltage of a first conductivity type formed on a semiconductor substrate and a well region formed on the well region. A second conductivity type photodiode portion,
A first conductivity type surface layer formed above the second conductivity type photodiode portion; a readout gate portion formed adjacent to the second conductivity type photodiode portion; Forming a conductive type barrier layer, further forming the second conductive type photodiode portion, and a second conductive type through channel layer formed adjacent to the second conductive type photodiode layer and below the readout gate portion; It is a structure provided with.
【0078】そして、このような構造とすることによ
り、フォトダイオード部分がサーフェスシールド構造で
あっても、フォトダイオードの信号を完全読み出しがで
きるようになるもので、本発明により、5[V]や3.
3[V]の低電源電圧でも、サーフェスシールドされた
フォトダイオードの信号電荷を、読み出すことが出来る
読み出しトランジスタ構造を提供出来る。By adopting such a structure, even if the photodiode portion has a surface shield structure, the signal of the photodiode can be completely read out. 3.
Even with a low power supply voltage of 3 [V], it is possible to provide a read transistor structure capable of reading signal charges of a surface-shielded photodiode.
【0079】また、本発明のMOS型固体撮像装置の電
源電圧は、1電源で小さいが、読み出しゲート(TG)
4に印加する電圧は昇圧回路などの回路技術によって高
くして良い。Although the power supply voltage of the MOS type solid-state imaging device of the present invention is small with one power supply, the readout gate (TG)
The voltage applied to 4 may be increased by a circuit technique such as a booster circuit.
【0080】なお、この発明はMOS型の固体撮像装置
にかかわり、特に単位セル部分の読み出しトランジスタ
部分の構造の改良に関するものであるが、完全空乏化し
たフォトダイオード部の信号を読み出すことの出来る読
み出しトランジスタ構造を持ったサーフェスシールド構
造でも、読み出しゲートの構造を工夫することで、3.
3[V]や5.0[V]の低電源電圧で、完全転送が出
来るようにした読み出しトランジスタが実現できる。The present invention relates to a MOS-type solid-state imaging device, and more particularly to an improvement in the structure of a read transistor portion in a unit cell portion. However, the present invention relates to a readout device capable of reading out a signal of a fully depleted photodiode portion. 2. Even with a surface shield structure having a transistor structure, by devising the structure of the read gate,
With a low power supply voltage of 3 [V] or 5.0 [V], a read transistor capable of performing complete transfer can be realized.
【0081】[0081]
【発明の効果】以上、詳述したように、本発明によれ
ば、フォトダイオードがサーフェスシールド構造であ
り、完全空乏化したフォトダイオードであっても、読み
出しゲートの構造を工夫したことで、3.3[V]や
5.0[V]の低電源電圧で、フォトダイオードの信号
電荷を完全転送することが出来るようになる読み出しト
ランジスタ構造を持つMOS型固体撮像装置を提供でき
る。As described above in detail, according to the present invention, even if the photodiode has a surface shield structure and the photodiode is completely depleted, the structure of the read gate can be improved. It is possible to provide a MOS solid-state imaging device having a read transistor structure capable of completely transferring signal charges of a photodiode with a low power supply voltage of 0.3 [V] or 5.0 [V].
【図1】本発明を説明するための図であって、本発明の
第1の実施例を示す素子断面図である。FIG. 1 is a view for explaining the present invention, and is a sectional view of an element showing a first embodiment of the present invention.
【図2】本発明を説明するための図であって、本発明の
第2の実施例を示す素子断面図である。FIG. 2 is a view for explaining the present invention, and is a sectional view of an element showing a second embodiment of the present invention.
【図3】本発明を説明するための図であって、本発明の
第3の実施例を示す素子断面図である。FIG. 3 is a view for explaining the present invention and is a sectional view of an element showing a third embodiment of the present invention.
【図4】本発明を説明するための図であって、本発明の
第4の実施例を示す素子断面図である。FIG. 4 is a view for explaining the present invention, and is a sectional view of an element showing a fourth embodiment of the present invention.
【図5】本発明を説明するための図であって、本発明の
第5の実施例を示す素子断面図である。FIG. 5 is a view for explaining the present invention, and is a sectional view of an element showing a fifth embodiment of the present invention.
【図6】本発明を説明するための図であって、本発明の
第6の実施例を示す素子断面図である。FIG. 6 is a view for explaining the present invention, and is a sectional view of an element showing a sixth embodiment of the present invention.
【図7】本発明を説明するための図であって、本発明の
第7の実施例を示す素子断面図である。FIG. 7 is a view for explaining the present invention, and is a sectional view of an element showing a seventh embodiment of the present invention.
1…半導体基板 2…低濃度のウェル層 3…フォトダイオード 5…トランジスタのドレイン領域 4…転送ゲート(TG) 6…サーフェスシールド層(PD‐P+ ) 7…フォトダイオード3を構成する第2導電型領域(P
D‐n) 8…バリア層(BA‐P) 9…第2導電型の貫通チャネル層 10…トランジスタのドレイン領域5を構成する(SD
‐n) 11…素子分離用のチャネルストップ領域 12…チャネル形成層(CH‐A) 13…電流パス 14…バリアウェル(BA‐well) 15…チャネル形成層(チャネルインプラント層(PD
‐N)) 16…信号電荷REFERENCE SIGNS LIST 1 semiconductor substrate 2 low-concentration well layer 3 photodiode 5 transistor drain region 4 transfer gate (TG) 6 surface shield layer (PD-P +) 7 second conductive element forming photodiode 3 Mold area (P
Dn) 8 ... Barrier layer (BA-P) 9 ... Second conductivity type through channel layer 10 ... Construct drain region 5 of transistor (SD
-N) 11: channel stop region for element isolation 12: channel forming layer (CH-A) 13: current path 14: barrier well (BA-well) 15: channel forming layer (channel implant layer (PD)
-N)) 16 ... signal charge
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野崎 秀俊 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 山下 浩史 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 井上 郁子 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hidetoshi Nozaki 1 Kosuka Toshiba-cho, Saiwai-ku, Kawasaki City, Kanagawa Prefecture Inside the Toshiba R & D Center Co., Ltd. (72) Inventor Hiroshi Yamashita Toshiba Komukai, Saiwai-ku, Kawasaki City, Kanagawa Prefecture No. 1 Town, Toshiba R & D Center (72) Inventor Ikuko Inoue No. 1, Komukai Toshiba Town, Kawasaki City, Kanagawa Prefecture, Japan Toshiba R & D Center
Claims (5)
ェル領域と、このウェル領域上に形成された第2導電型
領域とからなるフォトダイオード部と、フォトダイオー
ド部の第2導電型領域上部に形成された第1導電型の表
面層と、前記第1導電型のウェル領域における前記フォ
トダイオード部の第2導電型領域近傍に形成された第2
導電型のドレイン領域と、当該ドレイン領域と前記フォ
トダイオード部の第2導電型領域との間における前記ウ
ェル領域上部に設けられた読み出しトランジスタのゲー
ト部とを有する固体撮像装置において、 前記フォトダイオード部の第2導電型領域と第2導電型
のドレイン領域とを深層部で接続する第1導電型バリア
層を形成し、かつ、この第1導電型バリア層と前記ゲー
ト部下との間には、前記フォトダイオード部の第2導電
型領域から迫り出す高濃度第2導電型のチャネル構成層
を設ける構成としたことを特徴とする固体撮像装置。A photodiode portion including a first conductivity type well region formed on a semiconductor substrate, a second conductivity type region formed on the well region, and a second conductivity type of the photodiode portion. A first conductivity type surface layer formed above the region, and a second conductivity type surface region formed in the first conductivity type well region near the second conductivity type region of the photodiode portion.
A solid-state imaging device comprising: a drain region of a conductivity type; and a gate portion of a read transistor provided above the well region between the drain region and a second conductivity type region of the photodiode portion. Forming a first-conductivity-type barrier layer that connects the second-conductivity-type region and the second-conductivity-type drain region in a deep portion, and between the first-conductivity-type barrier layer and the lower part of the gate portion. A solid-state imaging device comprising: a high-concentration second-conductivity-type channel configuration layer protruding from a second-conductivity-type region of the photodiode unit.
ェル領域と、このウェル領域上に形成された第2導電型
領域とからなるフォトダイオード部と、フォトダイオー
ド部の第2導電型領域上部に形成された第1導電型の表
面層と、前記第1導電型のウェル領域における前記フォ
トダイオード部の第2導電型領域近傍に形成された第2
導電型のドレイン領域と、当該ドレイン領域と前記フォ
トダイオード部の第2導電型領域との間における前記ウ
ェル領域上部に設けられた読み出しトランジスタのゲー
ト部とを有する固体撮像装置において、 第2導電型のドレイン領域における深層部から前記フォ
トダイオード部の第2導電型領域側に迫り出すオフセッ
トを以て形成された、第1導電型のバリア層を備えると
共に、前記フォトダイオード部の第2導電型領域には前
記バリア層位置よりも表層側に位置させ、かつ、前記ゲ
ート部端に向けて高濃度第2導電型のチャネル構成層を
設ける構成としたことを特徴とする固体撮像装置。2. A photodiode portion comprising a first conductivity type well region formed on a semiconductor substrate, a second conductivity type region formed on the first conductivity type well region, and a second conductivity type of the photodiode portion. A first conductivity type surface layer formed above the region, and a second conductivity type surface region formed in the first conductivity type well region near the second conductivity type region of the photodiode portion.
A solid-state imaging device, comprising: a drain region of a conductivity type; and a gate portion of a read transistor provided above the well region between the drain region and the second conductivity type region of the photodiode portion. A first conductivity type barrier layer formed with an offset approaching the second conductivity type region side of the photodiode portion from a deep portion in the drain region, and a second conductivity type region of the photodiode portion A solid-state imaging device, wherein a channel-constituting layer of a high-concentration second conductivity type is provided on the surface layer side of the barrier layer position and toward the end of the gate portion.
ェル領域と、前記ウェル領域上に形成された第2導電型
のフォトダイオード部と、第2導電型のフォトダイオー
ド部の上部に形成された第1 導電型の表面層と、第2導
電型のフォトダイオード部に隣接して形成された読み出
しゲート部と、読み出しゲート部の他方に隣接して形成
される第2導電型のドレイン領域とをもった、固体撮像
装置の単位セル部において、 前記読み出しトランジスタのゲート部下に、前記第2導
電型フォトダイオード部と前記第2導電型ドレイン領域
の双方に隣接して形成された第1導電型バリア層を持
ち、この第1導電型バリア層の上部に、前記第2導電型
フォトダイオード部と前記第2導電型ドレイン領域の両
方に隣接して形成された第2導電型の貫通チャネル層を
持つことを特徴とする固体撮像装置。A first conductivity type well region formed on the semiconductor substrate, a second conductivity type photodiode portion formed on the well region, and an upper portion of the second conductivity type photodiode portion. A surface layer of the first conductivity type formed, a read gate portion formed adjacent to the photodiode portion of the second conductivity type, and a drain of the second conductivity type formed adjacent to the other of the read gate portion A unit cell portion of the solid-state imaging device having a region, a first portion formed below the gate portion of the readout transistor and adjacent to both the second conductivity type photodiode portion and the second conductivity type drain region. A second conductive type through-hole formed adjacent to both the second conductive type photodiode section and the second conductive type drain region, above the first conductive type barrier layer; A solid-state imaging apparatus characterized by having Le layer.
ェル層よりも高濃度の第2導電型のバリアウェルを設け
ることを特徴とする固体撮像装置。4. The solid-state imaging device according to claim 3, wherein a second conductive type barrier well having a higher concentration than the first conductive type well layer is provided instead of the first conductive type barrier layer. A solid-state imaging device characterized by the above-mentioned.
ェル領域と、このウェル領域上に形成された第2導電型
領域とからなるフォトダイオード部と、フォトダイオー
ド部の第2導電型領域上部に形成された第1導電型の表
面層と、前記第1導電型のウェル領域における前記フォ
トダイオード部の第2導電型領域近傍に形成された第2
導電型のドレイン領域と、当該ドレイン領域と前記フォ
トダイオード部の第2導電型領域との間における前記ウ
ェル領域上部に設けられた読み出しトランジスタのゲー
ト部とを有する固体撮像装置において、 前記フォトダイオードの第2導電型領域の一部が、前記
読み出しトランジスタのゲート部下の酸化膜と界面に至
る構造とすることを特徴とする固体撮像装置。5. A photodiode portion comprising a first conductivity type well region formed on a semiconductor substrate, a second conductivity type region formed on the well region, and a second conductivity type of the photodiode portion. A first conductivity type surface layer formed above the region, and a second conductivity type surface region formed in the first conductivity type well region near the second conductivity type region of the photodiode portion.
A solid-state imaging device comprising: a drain region of a conductivity type; and a gate portion of a read transistor provided above the well region between the drain region and a second conductivity type region of the photodiode portion. A solid-state imaging device having a structure in which a part of the second conductivity type region reaches an interface with an oxide film below a gate portion of the read transistor.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08738098A JP3403061B2 (en) | 1998-03-31 | 1998-03-31 | Solid-state imaging device |
US09/272,337 US6690423B1 (en) | 1998-03-19 | 1999-03-19 | Solid-state image pickup apparatus |
US10/727,515 US7042061B2 (en) | 1998-03-19 | 2003-12-05 | Solid-state image pickup apparatus |
US11/387,819 US7224003B2 (en) | 1998-03-19 | 2006-03-24 | Solid-state image pickup apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08738098A JP3403061B2 (en) | 1998-03-31 | 1998-03-31 | Solid-state imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11284166A true JPH11284166A (en) | 1999-10-15 |
JP3403061B2 JP3403061B2 (en) | 2003-05-06 |
Family
ID=13913301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08738098A Expired - Lifetime JP3403061B2 (en) | 1998-03-19 | 1998-03-31 | Solid-state imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3403061B2 (en) |
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000286405A (en) * | 1999-03-31 | 2000-10-13 | Toshiba Corp | Solid-state image pickup device |
JP2001237407A (en) * | 1999-12-14 | 2001-08-31 | Fillfactory Nv | Electromagnetic radiation sensor and its manufacturing method |
JP2002353430A (en) * | 2001-05-22 | 2002-12-06 | Canon Inc | Photoelectric transducer and imaging device |
US6504193B1 (en) | 1999-06-30 | 2003-01-07 | Kabushiki Kaisha Toshiba | Solid-state image device and method of manufacturing the same |
JP2003115580A (en) * | 2001-10-04 | 2003-04-18 | Sony Corp | Solid state image sensor and its manufacturing method |
JP2003188367A (en) * | 2001-12-14 | 2003-07-04 | Toshiba Corp | Solid-state imaging device |
JP2003189185A (en) * | 2001-12-14 | 2003-07-04 | Toshiba Corp | Solid-state image pickup device |
US6885047B2 (en) | 2002-06-27 | 2005-04-26 | Canon Kabushiki Kaisha | Solid-state image sensing device having pixels with barrier layer underneath transistor regions and camera using said device |
WO2005083790A1 (en) * | 2004-02-27 | 2005-09-09 | Texas Instruments Japan Limited | Solid-state imagine device, line sensor, optical sensor, and method for operating solid-state imaging device |
JP2005322932A (en) * | 2004-05-06 | 2005-11-17 | Magnachip Semiconductor Ltd | Cmos image sensor and its manufacturing method |
WO2006023428A2 (en) * | 2004-08-24 | 2006-03-02 | Micron Technology, Inc. | Method of fabricating a storage gate pixel design |
JP2006261595A (en) * | 2005-03-18 | 2006-09-28 | Canon Inc | Solid state imaging device and camera |
WO2006103733A1 (en) * | 2005-03-28 | 2006-10-05 | Fujitsu Limited | Image pickup device |
EP1748489A2 (en) | 2005-07-29 | 2007-01-31 | Fujitsu Limited | Semiconductor imaging device and fabrication process thereof |
JP2008004658A (en) * | 2006-06-21 | 2008-01-10 | Sharp Corp | Solid-state imaging device |
US7382009B2 (en) | 2003-08-07 | 2008-06-03 | Canon Kabushiki Kaisha | Solid state image pickup device including an amplifying MOS transistor having particular conductivity type semiconductor layers, and camera using the same device |
FR2910713A1 (en) * | 2006-12-26 | 2008-06-27 | St Microelectronics Sa | LOCKED PHOTODIODE HAVING HIGH STORAGE CAPABILITY, FOR EXAMPLE FOR AN IMAGE SENSOR, ASSOCIATED IMPLEMENTATION METHOD, AND IMAGE SENSOR COMPRISING SUCH A DIODE. |
KR100924706B1 (en) * | 2005-03-28 | 2009-11-03 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | Image pickup device |
JP2010219355A (en) * | 2009-03-17 | 2010-09-30 | Sharp Corp | Solid-state imaging element, and electronic information device |
JP2012094874A (en) * | 2011-11-11 | 2012-05-17 | Canon Inc | Photoelectric conversion device, and method of manufacturing semiconductor device |
US8184191B2 (en) | 2006-08-09 | 2012-05-22 | Tohoku University | Optical sensor and solid-state imaging device |
CN104538414A (en) * | 2007-09-24 | 2015-04-22 | 台湾积体电路制造股份有限公司 | Manufacture method for backside-illuminated sensor |
JP2017183502A (en) * | 2016-03-30 | 2017-10-05 | 株式会社ブルックマンテクノロジ | Photo detector and solid-state imaging apparatus |
JP2018006719A (en) * | 2016-07-08 | 2018-01-11 | 株式会社ブルックマンテクノロジ | Photodetection element and solid imaging apparatus |
JP2018120981A (en) * | 2017-01-26 | 2018-08-02 | キヤノン株式会社 | Solid state image sensor, imaging system, and manufacturing method of solid state image sensor |
JP2019009155A (en) * | 2017-06-20 | 2019-01-17 | キヤノン株式会社 | Imaging device, imaging system, mobile body, and method of manufacturing imaging device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6668600B2 (en) | 2015-03-19 | 2020-03-18 | セイコーエプソン株式会社 | Solid-state imaging device and method of manufacturing the same |
JP6609948B2 (en) | 2015-03-19 | 2019-11-27 | セイコーエプソン株式会社 | Solid-state imaging device and manufacturing method thereof |
JP2016178145A (en) | 2015-03-19 | 2016-10-06 | セイコーエプソン株式会社 | Solid-state imaging element and manufacturing method thereof |
-
1998
- 1998-03-31 JP JP08738098A patent/JP3403061B2/en not_active Expired - Lifetime
Cited By (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000286405A (en) * | 1999-03-31 | 2000-10-13 | Toshiba Corp | Solid-state image pickup device |
US6504193B1 (en) | 1999-06-30 | 2003-01-07 | Kabushiki Kaisha Toshiba | Solid-state image device and method of manufacturing the same |
JP2001237407A (en) * | 1999-12-14 | 2001-08-31 | Fillfactory Nv | Electromagnetic radiation sensor and its manufacturing method |
JP2002353430A (en) * | 2001-05-22 | 2002-12-06 | Canon Inc | Photoelectric transducer and imaging device |
JP2003115580A (en) * | 2001-10-04 | 2003-04-18 | Sony Corp | Solid state image sensor and its manufacturing method |
US7113214B2 (en) | 2001-12-14 | 2006-09-26 | Kabushiki Kaisha Toshiba | Solid state imaging apparatus |
JP2003189185A (en) * | 2001-12-14 | 2003-07-04 | Toshiba Corp | Solid-state image pickup device |
JP2003188367A (en) * | 2001-12-14 | 2003-07-04 | Toshiba Corp | Solid-state imaging device |
US7705381B2 (en) | 2002-06-27 | 2010-04-27 | Canon Kabushiki Kaisha | Solid-state image sensing device and camera system using the same |
US6885047B2 (en) | 2002-06-27 | 2005-04-26 | Canon Kabushiki Kaisha | Solid-state image sensing device having pixels with barrier layer underneath transistor regions and camera using said device |
US7423305B2 (en) | 2002-06-27 | 2008-09-09 | Canon Kabushiki Kaisha | Solid-state image sensing device having high sensitivity and camera system using the same |
US7723766B2 (en) | 2002-06-27 | 2010-05-25 | Canon Kabushiki Kaisha | Solid-state image sensing device and camera system using the same |
US8580595B2 (en) | 2002-06-27 | 2013-11-12 | Canon Kabushiki Kaisha | Solid-state image sensing device and camera system the same |
US8436406B2 (en) | 2002-06-27 | 2013-05-07 | Canon Kabushiki Kaisha | Solid-state image sensing device and camera system using the same |
US8183604B2 (en) | 2003-08-07 | 2012-05-22 | Canon Kabushiki Kaisha | Solid state image pickup device inducing an amplifying MOS transistor having particular conductivity type semiconductor layers, and camera using the same device |
US7382009B2 (en) | 2003-08-07 | 2008-06-03 | Canon Kabushiki Kaisha | Solid state image pickup device including an amplifying MOS transistor having particular conductivity type semiconductor layers, and camera using the same device |
US7518143B2 (en) | 2004-02-27 | 2009-04-14 | National University Corporation Tohoku University | Solid-state imaging device, line sensor and optical sensor and method of operating solid-state imaging device |
US8120016B2 (en) | 2004-02-27 | 2012-02-21 | National University Corporation Tohoku University | Imaging device |
WO2005083790A1 (en) * | 2004-02-27 | 2005-09-09 | Texas Instruments Japan Limited | Solid-state imagine device, line sensor, optical sensor, and method for operating solid-state imaging device |
US7820467B2 (en) | 2004-02-27 | 2010-10-26 | National University Corporation Tohoku University | Imaging device and method that cancels voltage signal noise based on pre-saturated charges and supersaturated charges |
US8679890B2 (en) | 2004-05-06 | 2014-03-25 | Intellectual Ventures Ii Llc | CMOS image sensor and fabricating method thereof |
US8044444B2 (en) | 2004-05-06 | 2011-10-25 | Intellectual Ventures Ii Llc | CMOS image sensor and fabricating method thereof |
JP2012199560A (en) * | 2004-05-06 | 2012-10-18 | Intellectual Venturesii Llc | Cmos image sensor and manufacturing method thereof |
JP2005322932A (en) * | 2004-05-06 | 2005-11-17 | Magnachip Semiconductor Ltd | Cmos image sensor and its manufacturing method |
US7687832B2 (en) | 2004-08-24 | 2010-03-30 | Aptina Imaging Corporation | Method of fabricating a storage gate pixel design |
US7153719B2 (en) | 2004-08-24 | 2006-12-26 | Micron Technology, Inc. | Method of fabricating a storage gate pixel design |
KR100875812B1 (en) * | 2004-08-24 | 2008-12-26 | 마이크론 테크놀로지, 인크 | Method of manufacturing storage gate pixel structure |
WO2006023428A2 (en) * | 2004-08-24 | 2006-03-02 | Micron Technology, Inc. | Method of fabricating a storage gate pixel design |
WO2006023428A3 (en) * | 2004-08-24 | 2006-07-06 | Micron Technology Inc | Method of fabricating a storage gate pixel design |
JP2008511176A (en) * | 2004-08-24 | 2008-04-10 | マイクロン テクノロジー インコーポレイテッド | Method for manufacturing a storage gate pixel structure |
JP2006261595A (en) * | 2005-03-18 | 2006-09-28 | Canon Inc | Solid state imaging device and camera |
EP2249385A1 (en) * | 2005-03-28 | 2010-11-10 | Fujitsu Semiconductor Limited | Imaging device |
KR100924706B1 (en) * | 2005-03-28 | 2009-11-03 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | Image pickup device |
US7964902B2 (en) | 2005-03-28 | 2011-06-21 | Fujitsu Semiconductor Limited | Imaging device |
WO2006103733A1 (en) * | 2005-03-28 | 2006-10-05 | Fujitsu Limited | Image pickup device |
US8110860B2 (en) | 2005-03-28 | 2012-02-07 | Fujitsu Semiconductor Limited | Imaging device |
JP4941294B2 (en) * | 2005-03-28 | 2012-05-30 | 富士通セミコンダクター株式会社 | Imaging device |
US7846758B2 (en) | 2005-07-29 | 2010-12-07 | Fujitsu Semiconductor Limited | Semiconductor imaging device and fabrication process thereof |
EP1748489A2 (en) | 2005-07-29 | 2007-01-31 | Fujitsu Limited | Semiconductor imaging device and fabrication process thereof |
US8008106B2 (en) | 2005-07-29 | 2011-08-30 | Fujitsu Semiconductor Limited | Semiconductor imaging device and fabrication process thereof |
JP2008004658A (en) * | 2006-06-21 | 2008-01-10 | Sharp Corp | Solid-state imaging device |
US8184191B2 (en) | 2006-08-09 | 2012-05-22 | Tohoku University | Optical sensor and solid-state imaging device |
FR2910713A1 (en) * | 2006-12-26 | 2008-06-27 | St Microelectronics Sa | LOCKED PHOTODIODE HAVING HIGH STORAGE CAPABILITY, FOR EXAMPLE FOR AN IMAGE SENSOR, ASSOCIATED IMPLEMENTATION METHOD, AND IMAGE SENSOR COMPRISING SUCH A DIODE. |
CN104538414A (en) * | 2007-09-24 | 2015-04-22 | 台湾积体电路制造股份有限公司 | Manufacture method for backside-illuminated sensor |
US8598638B2 (en) | 2009-03-17 | 2013-12-03 | Sharp Kabushiki Kaisha | Solid-state image capturing element and electronic information device |
JP2010219355A (en) * | 2009-03-17 | 2010-09-30 | Sharp Corp | Solid-state imaging element, and electronic information device |
JP2012094874A (en) * | 2011-11-11 | 2012-05-17 | Canon Inc | Photoelectric conversion device, and method of manufacturing semiconductor device |
JP2017183502A (en) * | 2016-03-30 | 2017-10-05 | 株式会社ブルックマンテクノロジ | Photo detector and solid-state imaging apparatus |
JP2018006719A (en) * | 2016-07-08 | 2018-01-11 | 株式会社ブルックマンテクノロジ | Photodetection element and solid imaging apparatus |
JP2018120981A (en) * | 2017-01-26 | 2018-08-02 | キヤノン株式会社 | Solid state image sensor, imaging system, and manufacturing method of solid state image sensor |
JP2019009155A (en) * | 2017-06-20 | 2019-01-17 | キヤノン株式会社 | Imaging device, imaging system, mobile body, and method of manufacturing imaging device |
Also Published As
Publication number | Publication date |
---|---|
JP3403061B2 (en) | 2003-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3403061B2 (en) | Solid-state imaging device | |
US7042061B2 (en) | Solid-state image pickup apparatus | |
JP3584196B2 (en) | Light receiving element and photoelectric conversion device having the same | |
US6380572B1 (en) | Silicon-on-insulator (SOI) active pixel sensors with the photosite implemented in the substrate | |
US8598638B2 (en) | Solid-state image capturing element and electronic information device | |
US8134190B2 (en) | Image pickup apparatus and image pickup system | |
US8895382B2 (en) | Solid-state imaging device | |
JP2878137B2 (en) | Amplification type photoelectric conversion element, amplification type solid-state imaging device using the same, and method of manufacturing amplification type photoelectric conversion element | |
JP4406964B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP2004186408A (en) | Photoelectric converter | |
JP2003258232A (en) | Solid-state image sensor | |
JP2008166607A (en) | Solid-state imaging apparatus, its manufacturing method, semiconductor device and its manufacturing method | |
JP2004259733A (en) | Solid-state image pickup device | |
JP2005310826A (en) | Solid-state imaging device | |
JP4703163B2 (en) | Solid-state imaging device | |
US7670864B2 (en) | CMOS image sensor and fabricating method thereof | |
JP4165250B2 (en) | Solid-state imaging device | |
JPH11307752A (en) | Solid state image sensor | |
JP4241527B2 (en) | Photoelectric conversion element | |
JPH1187684A (en) | Solid-state image sensor and its manufacture | |
JP3445502B2 (en) | Solid-state imaging device | |
JPH11274458A (en) | Solid-state image pickup device | |
JP2006019487A (en) | Amplification type solid-state image pickup device | |
JP4185807B2 (en) | Manufacturing method of MOS type solid-state imaging device | |
JPH1012855A (en) | Solid state imaging device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |