JPH11283922A - Manufacture of semiconductor device and the semiconductor device - Google Patents

Manufacture of semiconductor device and the semiconductor device

Info

Publication number
JPH11283922A
JPH11283922A JP8231998A JP8231998A JPH11283922A JP H11283922 A JPH11283922 A JP H11283922A JP 8231998 A JP8231998 A JP 8231998A JP 8231998 A JP8231998 A JP 8231998A JP H11283922 A JPH11283922 A JP H11283922A
Authority
JP
Japan
Prior art keywords
film
silicon film
semiconductor device
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8231998A
Other languages
Japanese (ja)
Inventor
Minoru Matsuo
稔 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP8231998A priority Critical patent/JPH11283922A/en
Publication of JPH11283922A publication Critical patent/JPH11283922A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain an element having good characteristics, without conducting highly accurate heating control by implanting in an Si substrate an element, which does not behave as a donor or acceptor in the Si film formed on a substrate and masks the Si film amorphous, the forming the element of a polysilicon film which is obtained by heating. SOLUTION: An amorphous Si film 103 is deposited on a insulation film 102 formed on a substrate 101, Ar ion 104 is implanted which does not behave as a donor or acceptor in the amorphous Si film does not form an Si compound but makes the Si film amorphous, thereby cutting in pieces the fine networks in Si forming the amorphous film 103, then laser annealing is applied to crystallize the amorphous Si film, thereby obtaining a polysilicon film 106, and the element is formed by the use of the polysilicon film.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ガラス基板、石英
基板等の基板上に、ポリシリコン膜、アモルファスシリ
コン膜等の半導体膜を形成し、レーザアニール処理等の
熱処理工程を経て、半導体素子を形成する半導体装置の
製造方法の技術分野に属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a semiconductor film such as a polysilicon film or an amorphous silicon film on a substrate such as a glass substrate or a quartz substrate, and performing a heat treatment process such as a laser annealing process. It belongs to the technical field of a method of manufacturing a semiconductor device to be formed.

【0002】[0002]

【従来の技術】従来、この種の半導体装置の製造方法で
は例えば、ガラス基板上に下地膜となる絶縁膜としてS
iO(酸化シリコン)膜を形成し、該SiO膜上に
非晶質のアモルファスシリコン膜を減圧CVD(Chemic
al Vapor Deposition=化学蒸着)により形成し、レー
ザアニール処理、固相成長処理、ランプアニール処理等
の熱処理工程により、アモルファスシリコン膜を結晶化
させることにより、ポリシリコン膜を形成する。そし
て、このポリシリコン膜に対し、ドナーやアクセプタを
所定量ドープすることにより、チャネル形成用領域、ソ
ース領域、ドレイン領域等を形成する。更に、ゲート絶
縁膜、ゲート電極、ソース電極、ドレイン電極、層間絶
縁膜等を形成することにより、薄膜トランジスタを形成
し、当該薄膜トランジスタを含む半導体装置を製造す
る。
2. Description of the Related Art Conventionally, in a method of manufacturing a semiconductor device of this kind, for example, an insulating film serving as a base film is formed on a glass substrate as
An iO 2 (silicon oxide) film is formed, and an amorphous amorphous silicon film is formed on the SiO 2 film under reduced pressure CVD (Chemic
al Vapor Deposition (chemical vapor deposition), and a polysilicon film is formed by crystallizing the amorphous silicon film by a heat treatment process such as a laser annealing process, a solid phase growth process, and a lamp annealing process. Then, by doping a predetermined amount of a donor or an acceptor into the polysilicon film, a channel forming region, a source region, a drain region, and the like are formed. Further, a thin film transistor is formed by forming a gate insulating film, a gate electrode, a source electrode, a drain electrode, an interlayer insulating film, and the like, and a semiconductor device including the thin film transistor is manufactured.

【0003】このような製造方法では、一般に半導体装
置を大量生産するが、各半導体装置を構成する薄膜トラ
ンジスタについて、しきい値特性や電圧電流特性等のト
ランジスタ特性を改善する(例えば、しきい値電圧を下
げる)と共に一定に保つことが、高品質でしかも品質の
安定(一定)した規格化製品を製造する上で重要であ
る。また、大基板上に薄膜トランジスタを多数形成して
半導体装置を製造する場合には特に、これら同一基板上
の複数の薄膜トランジスタのトランジスタ特性を一定に
保つことが重要であり、例えば、同一基板上に多数の薄
膜トランジスタが画素駆動用に形成されるEL(エレク
トロ・ルミネッセンス)パネル、液晶パネル等のアクテ
ィブマトリクス駆動型の表示パネルにおいては、上述の
トランジスタ特性のバラツキが複数画素間における濃度
ムラの原因になるため、該トランジスタ特性を一定に保
つことが重要とされている。
In such a manufacturing method, semiconductor devices are generally mass-produced. However, with respect to thin film transistors constituting each semiconductor device, transistor characteristics such as threshold characteristics and voltage-current characteristics are improved (for example, a threshold voltage). It is important to maintain a constant quality as well as high quality and to produce a standardized product with high quality and stable quality (constant). In particular, when a semiconductor device is manufactured by forming a large number of thin film transistors on a large substrate, it is important to keep the transistor characteristics of a plurality of thin film transistors on the same substrate constant. In an active matrix drive type display panel such as an EL (electroluminescence) panel or a liquid crystal panel in which the thin film transistor is formed for driving a pixel, the above-described variation in transistor characteristics causes density unevenness among a plurality of pixels. It is important to keep the transistor characteristics constant.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、前述し
た従来の方式では、レーザアニール処理におけるレーザ
照射エネルギ(或いは、レーザ波長)等の熱処理工程に
おける加熱度合いによりポリシリコン膜の結晶化は大き
く影響される。よって、この加熱度合いに対して最終的
に得られる薄膜トランジスタのトランジスタ特性は非常
に敏感に反応してしまう。即ち、特定のレーザ照射エネ
ルギを、例えば380mJ/cmに設定してレーザア
ニール処理を行う場合、照射装置の特性のバラツキや動
作温度等の動作環境の変化により、このエネルギが38
0±十数mJ/cm程度にずれると、当該レーザアニ
ール処理を経て形成されるポリシリコン膜の結晶化のバ
ラツキが大きくなり、薄膜トランジスタのしきい値電圧
は、数ボルト程度の範囲で、設計値から大きく外れてし
まうのである。
However, in the above-mentioned conventional method, the crystallization of the polysilicon film is greatly affected by the degree of heating in the heat treatment step such as laser irradiation energy (or laser wavelength) in the laser annealing treatment. . Therefore, the transistor characteristics of the thin film transistor finally obtained respond very sensitively to this degree of heating. That is, when a specific laser irradiation energy is set to, for example, 380 mJ / cm 2 and laser annealing is performed, this energy is 38 due to variations in the characteristics of the irradiation apparatus and changes in the operating environment such as the operating temperature.
When the deviation is about 0 ± 10 mJ / cm 2 , the crystallization variation of the polysilicon film formed through the laser annealing becomes large, and the threshold voltage of the thin film transistor is designed within a range of about several volts. That is a big departure from the value.

【0005】この結果、レーザアニール処理時のレーザ
照射エネルギを、例えば380±数mJ/cm程度と
いったように、実用上極めて高精度で制御しないと一定
のトランジスタ特性を持つ薄膜トランジスタ等が得られ
ない。即ち、現在普及している標準的なレーザ照射装置
等を用いたのでは、一定のトランジスタ特性を持つ薄膜
トランジスタ等を含む半導体装置の製造が極めて困難で
あり、製造された半導体装置が誤動作したり不良品率が
高くなってしまうという問題点がある。
As a result, unless the laser irradiation energy at the time of laser annealing is controlled with extremely high precision in practice, for example, about 380 ± several mJ / cm 2 , a thin film transistor having constant transistor characteristics cannot be obtained. . That is, it is extremely difficult to manufacture a semiconductor device including a thin film transistor or the like having a certain transistor characteristic by using a standard laser irradiation device or the like that is currently widely used, and the manufactured semiconductor device malfunctions or becomes inoperable. There is a problem that the non-defective product rate becomes high.

【0006】更に前述した従来の方式では、ポリシリコ
ン膜の結晶化が十分均質に行われないこと等に起因し
て、製造される半導体装置における薄膜トランジスタの
トランジスタ特性など半導体素子の特性自体も、余り高
くなく改善の余地がある。
Further, in the above-mentioned conventional method, characteristics of a semiconductor element such as a transistor characteristic of a thin film transistor in a semiconductor device to be manufactured are too small due to, for example, insufficient crystallization of a polysilicon film. It is not expensive and has room for improvement.

【0007】本発明は上述した問題点に鑑みなされたも
のであり、比較的容易に一定且つ良好な特性を持つ薄膜
トランジスタ等の半導体素子を基板上に形成可能な半導
体装置の製造方法及び該半導体装置を提供することを課
題とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and a method of manufacturing a semiconductor device capable of forming a semiconductor element such as a thin film transistor having constant and favorable characteristics on a substrate relatively easily, and the semiconductor device. The task is to provide

【0008】[0008]

【課題を解決するための手段】請求項1に記載の半導体
装置の製造方法は上記課題を解決するために、基板上に
シリコン膜を形成する成膜工程と、該シリコン膜中でド
ナー又はアクセプタとして振る舞うことが無く且つ前記
シリコン膜を非晶質化することが可能な元素を前記シリ
コン膜に所定量注入する注入工程と、該元素が注入され
たシリコン膜に熱を加えることにより結晶化させてポリ
シリコン膜を形成する熱処理工程と、該ポリシリコン膜
を用いて半導体素子を形成する素子形成工程とを備えた
ことを特徴とする。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a silicon film on a substrate; and forming a donor or an acceptor in the silicon film. An implantation step of injecting a predetermined amount of an element capable of amorphizing the silicon film into the silicon film without acting as, and crystallizing the element by applying heat to the silicon film into which the element has been implanted. And a device forming step of forming a semiconductor device using the polysilicon film.

【0009】請求項1に記載の半導体装置の製造方法に
よれば、先ず、成膜工程において、CVD等により基板
上にシリコン膜が形成される。次に、このシリコン膜に
対して、注入工程により、シリコン膜中でドナー又はア
クセプタとして振る舞うことが無く且つシリコン化合物
を生成しないと共にシリコン膜を非晶質化することが可
能な元素が、所定量注入される。すると、シリコン膜
は、少なくとも部分的に非晶質化したり、シリコン中の
細かなネットワークが分断される。その後、該元素が注
入されたシリコン膜に対して、熱処理工程により、熱が
加えられ、シリコン膜は結晶化させられて、基板上には
ポリシリコン膜が形成される。そして、素子形成工程に
より、該ポリシリコン膜を用いて半導体素子が形成され
る。
According to the method of manufacturing a semiconductor device according to the first aspect, first, in a film forming step, a silicon film is formed on a substrate by CVD or the like. Next, a predetermined amount of an element which does not act as a donor or an acceptor in the silicon film, does not generate a silicon compound, and can amorphize the silicon film is implanted into the silicon film by an implantation step. Injected. Then, the silicon film becomes at least partially amorphous or a fine network in the silicon is divided. Thereafter, heat is applied to the silicon film into which the element has been implanted by a heat treatment step, so that the silicon film is crystallized and a polysilicon film is formed on the substrate. Then, in a device forming step, a semiconductor device is formed using the polysilicon film.

【0010】ここで本願発明者らによる研究によれば、
前述した従来の製造方法における熱処理が行われる場合
と比較すると、このように素子形成工程で形成された半
導体素子におけるしきい値特性、電流電圧特性等の素子
特性は、当該熱処理工程におけるシリコン膜の加熱度合
いに対し、鈍感に反応する。この現象は、注入工程にお
ける前述の元素の注入により、(i)ポリシリコン膜中の
シリコンにおける細かいネットワークが分断されて該シ
リコンが均質化されること、(ii)基板とシリコン膜との
界面がクエンチされて該界面に局在する結晶化の種とな
る部位が破壊されること(iii)シリコン膜の熱容量が変
化して、熱処理による結晶化が均質に進行することなど
に起因して、熱処理工程中の加熱度合いによりポリシリ
コン膜の結晶化が余り影響を受けなくなるためと考察さ
れるが、原因はいずれにせよ、本発明において素子形成
工程で形成された半導体素子における素子特性は、当該
熱処理工程におけるシリコン膜の加熱度合いに対し鈍感
に反応する。例えば熱処理工程において、レーザ照射エ
ネルギを所低値に設定してレーザアニール処理を行う場
合、照射装置の特性のバラツキや動作温度等の動作環境
の変化により、このエネルギが±十数mJ/cm程度
にずれたとしても、当該レーザアニール処理を経て形成
される薄膜トランジスタのしきい値電圧は、ほぼ一定に
保たれるのである。以上の結果、レーザアニール処理時
のレーザ照射エネルギなど、熱処理工程における加熱度
合いを高精度で制御しなくても、一定の素子特性を持つ
半導体素子が得られる。これに加えて、前述のように注
入工程の後に行われる熱処理において結晶化が均質に進
行するため、形成される半導体素子の特性自体も改善さ
れる。
Here, according to the study by the present inventors,
As compared with the case where the heat treatment is performed in the above-described conventional manufacturing method, the device characteristics such as the threshold voltage characteristic and the current-voltage characteristic of the semiconductor element formed in the element formation step in this way are different from those of the silicon film in the heat treatment step It reacts insensitively to the degree of heating. This phenomenon is caused by the fact that (i) a fine network in silicon in the polysilicon film is divided and homogenized by the implantation of the aforementioned elements in the implantation step, and (ii) the interface between the substrate and the silicon film is (Iii) the heat capacity of the silicon film changes and the crystallization by the heat treatment progresses uniformly, and the heat treatment is performed. It is considered that the crystallization of the polysilicon film is not significantly affected by the degree of heating during the process. However, in any case, the device characteristics of the semiconductor device formed in the device forming process according to the present invention depend on the heat treatment. It reacts insensitively to the heating degree of the silicon film in the process. For example, in the case of performing a laser annealing process while setting the laser irradiation energy to a low value in the heat treatment process, the energy may be ± 10 mJ / cm 2 due to variations in the characteristics of the irradiation device and changes in the operating environment such as the operating temperature. Even if it is shifted to the extent, the threshold voltage of the thin film transistor formed through the laser annealing is kept almost constant. As a result, a semiconductor device having constant device characteristics can be obtained without controlling the degree of heating in the heat treatment step with high accuracy, such as laser irradiation energy during laser annealing. In addition, since the crystallization proceeds uniformly in the heat treatment performed after the implantation step as described above, the characteristics itself of the semiconductor element formed are also improved.

【0011】請求項2に記載の半導体装置の製造方法
は、上述した請求項1に記載の半導体装置の製造方法に
おいて、前記元素は、不活性ガス元素、珪素及びハロゲ
ン元素のうち少なくとも一つを含むことを特徴とする。
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, the element includes at least one of an inert gas element, silicon, and a halogen element. It is characterized by including.

【0012】請求項2に記載の半導体装置の製造方法に
よれば、注入工程において、Ar(アルゴン)、Kr
(クリプトン)、Ne(ネオン)、Xe(キセノン)等
の不活性ガス元素、珪素(Si)、及びCl(塩素)、
Br(臭素)、I(ヨウ素)等のハロゲン元素のうち少
なくとも一つが、シリコン膜に注入される。すると、こ
のような元素の注入により、シリコン膜は、少なくとも
部分的に非晶質化したり、シリコン中の細かなネットワ
ークが分断される。従って、熱処理工程における加熱度
合いを高精度で制御しなくても、当該シリコン膜を用い
て一定の素子特性を持つ半導体素子が得られる。
According to the method of manufacturing a semiconductor device of the present invention, Ar (argon), Kr
(Krypton), inert gas elements such as Ne (neon) and Xe (xenon), silicon (Si), and Cl (chlorine);
At least one of halogen elements such as Br (bromine) and I (iodine) is injected into the silicon film. Then, by the implantation of such an element, the silicon film becomes at least partially amorphous or a fine network in the silicon is divided. Therefore, a semiconductor device having constant device characteristics can be obtained using the silicon film without controlling the degree of heating in the heat treatment step with high accuracy.

【0013】請求項3に記載された半導体装置の製造方
法は、上述した請求項1又は2に記載の半導体装置の製
造方法において、前記熱処理工程において、レーザアニ
ール処理、低温又は高温アニールによる固相成長処理、
並びにランプアニール処理のうち少なくとも一つを行う
ことを特徴とする。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, in the heat treatment step, the solid phase is formed by laser annealing, low-temperature or high-temperature annealing. Growth processing,
In addition, at least one of a lamp annealing process is performed.

【0014】請求項3に記載の半導体装置の製造方法に
よれば、熱処理工程において、レーザアニール処理、低
温又は高温アニールによる固相成長処理、並びにランプ
アニール処理のうち少なくとも一つが行われるが、例え
ばレーザアニール処理におけるレーザ照射エネルギのよ
うに、各熱処理工程における加熱度合いを高精度で制御
しなくても、各熱処理により結晶化されたポリシリコン
膜を用いて、一定且つ良好な素子特性を持つ半導体素子
が得られる。
According to the method of manufacturing a semiconductor device of the present invention, at least one of a laser annealing process, a solid-phase growth process using low-temperature or high-temperature annealing, and a lamp annealing process is performed in the heat treatment process. A semiconductor with constant and good device characteristics using a polysilicon film crystallized by each heat treatment without having to control the degree of heating in each heat treatment step with high precision, such as laser irradiation energy in laser annealing treatment. An element is obtained.

【0015】請求項4に記載された半導体装置の製造方
法は、上述した請求項1又は2に記載の半導体装置の製
造方法において、前記成膜工程において、前記シリコン
膜としてのアモルファスシリコン膜を前記基板上に形成
し、前記注入工程において、前記元素としてのArを、
前記所定量としての5e13/cm以上注入し、前記
熱処理工程において、レーザアニール処理を行うことを
特徴とする。
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the amorphous silicon film as the silicon film is formed in the film forming step. Formed on a substrate, and in the implantation step, as the element Ar,
Injecting 5e13 / cm 2 or more as the predetermined amount, and performing laser annealing in the heat treatment step.

【0016】請求項4に記載の半導体装置の製造方法に
よれば、成膜工程により基板上に形成されたアモルファ
スシリコン膜に対して、注入工程により、Arが5e1
3/cm以上、好ましくは、1e14/cm以上注
入される。従って、アモルファスシリコン膜は、シリコ
ン中の細かなネットワークが分断される。その後、Ar
が注入されたシリコン膜に対して、レーザアニール処理
により、熱が加えられ、シリコン膜は均質に結晶化させ
られて、基板上にはポリシリコン膜が形成される。従っ
て、レーザアニール処理におけるレーザ照射エネルギを
高精度で制御しなくても、当該シリコン膜を用いて一定
且つ良好な素子特性を持つ半導体素子が得られる。
According to the method of manufacturing a semiconductor device of the present invention, Ar is injected into the amorphous silicon film formed on the substrate by the film forming step.
3 / cm 2 or more, preferably 1e14 / cm 2 or more is implanted. Therefore, in the amorphous silicon film, a fine network in silicon is divided. Then, Ar
Heat is applied to the silicon film into which is implanted by laser annealing, so that the silicon film is uniformly crystallized and a polysilicon film is formed on the substrate. Therefore, a semiconductor device having constant and good device characteristics can be obtained using the silicon film without controlling the laser irradiation energy in the laser annealing process with high accuracy.

【0017】請求項5に記載の半導体装置の製造方法
は、基板上にアモルファスシリコン膜を形成する成膜工
程と、前記アモルファスシリコン膜にAr(アルゴン)
を5e13/cm以上注入する工程と、Ar(アルゴ
ン)が注入された前記アモルファスシリコン膜に熱を加
えることにより結晶化させてポリシリコン膜を形成する
熱処理工程と、前記ポリシリコン膜を用いて半導体素子
を形成する素子形成工程とを備えたことを特徴とする。
According to a fifth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: forming an amorphous silicon film on a substrate;
Implanting 5e13 / cm 2 or more, a heat treatment step of crystallizing the amorphous silicon film into which Ar (argon) has been injected by applying heat to form a polysilicon film, and using the polysilicon film. And an element forming step of forming a semiconductor element.

【0018】請求項5に記載の半導体装置の製造方法に
よれば、成膜工程により基板上に形成されたアモルファ
スシリコン膜に対して、注入工程により、Arが5e1
3/cm以上、好ましくは、1e14/cm以上注
入される。従って、アモルファスシリコン膜は、シリコ
ン中の細かなネットワークが分断される。その後、Ar
が注入されたシリコン膜に対して、レーザアニール処理
により、熱が加えられ、シリコン膜は均質に結晶化させ
られて、基板上にはポリシリコン膜が形成される。従っ
て、レーザアニール処理におけるレーザ照射エネルギを
高精度で制御しなくても、当該シリコン膜を用いて一定
且つ良好な素子特性を持つ半導体素子が得られる。
According to the method of manufacturing a semiconductor device of the present invention, Ar is injected into the amorphous silicon film formed on the substrate by the film forming step.
3 / cm 2 or more, preferably 1e14 / cm 2 or more is implanted. Therefore, in the amorphous silicon film, a fine network in silicon is divided. Then, Ar
Heat is applied to the silicon film into which is implanted by laser annealing, so that the silicon film is uniformly crystallized and a polysilicon film is formed on the substrate. Therefore, a semiconductor device having constant and good device characteristics can be obtained using the silicon film without controlling the laser irradiation energy in the laser annealing process with high accuracy.

【0019】請求項6に記載された半導体装置の製造方
法は、上述した請求項1から5記載の半導体装置の製造
方法において、前記成膜工程において、前記シリコン膜
としてアモルファスシリコン膜を前記基板上に形成する
と共に前記熱処理工程における該アモルファスシリコン
膜の結晶化を促進する触媒を該アモルファスシリコン膜
に付加し、前記熱処理工程において、低温アニールによ
る固相成長処理を行うことを特徴とする。
According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to fifth aspects, an amorphous silicon film is formed on the substrate as the silicon film in the film forming step. And a catalyst for promoting crystallization of the amorphous silicon film in the heat treatment step is added to the amorphous silicon film, and in the heat treatment step, a solid phase growth treatment by low-temperature annealing is performed.

【0020】請求項6に記載の半導体装置の製造方法に
よれば、成膜工程により、熱処理工程におけるアモルフ
ァスシリコン膜の結晶化を促進する、例えばニッケルな
どの金属触媒等の触媒が付加されたアモルファスシリコ
ン膜が基板上に形成される。従って、触媒によりアモル
ファスシリコン膜の結晶性が良くなるため、熱処理工程
において、低温アニールによる固相成長処理を行うと、
触媒を用いない場合と比較して、より低温且つ短時間で
或いはより低温又は短時間で、ポリシリコンを形成でき
る。従って、全体として高品質の半導体装置を効率良く
製造できる。
According to the method of manufacturing a semiconductor device of the present invention, the film formation step promotes crystallization of the amorphous silicon film in the heat treatment step, and the amorphous silicon film is added with a catalyst such as a metal catalyst such as nickel. A silicon film is formed on the substrate. Therefore, the crystallinity of the amorphous silicon film is improved by the catalyst.
Polysilicon can be formed at a lower temperature and a shorter time, or at a lower temperature or a shorter time, as compared with the case where no catalyst is used. Therefore, a high-quality semiconductor device can be efficiently manufactured as a whole.

【0021】請求項7に記載された半導体装置の製造方
法は、上述した請求項1から6記載の半導体装置の製造
方法において、前記成膜工程において、前記基板はガラ
ス基板と該ガラス基板上に下地膜として形成された絶縁
膜とを含み、該絶縁膜上に前記シリコン膜を形成するこ
とを特徴とする。
According to a seventh aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to sixth aspects, in the film forming step, the substrate is formed of a glass substrate and a glass substrate. And an insulating film formed as a base film, wherein the silicon film is formed on the insulating film.

【0022】請求項7に記載の半導体装置の製造方法に
よれば、成膜工程において、ガラス基板上にCVD等に
より下地膜として形成された、例えばSiO膜などの
絶縁膜上に、シリコン膜が形成される。従って、絶縁膜
により、シリコン膜に対するガラス基板からのコンタミ
ネーションを防止できると共に比較的安価なガラス基板
により基板の物理的強度を確保できる。
According to a seventh aspect of the present invention, in the film forming step, a silicon film is formed on an insulating film such as a SiO 2 film formed as a base film on a glass substrate by CVD or the like. Is formed. Therefore, the contamination of the silicon film from the glass substrate can be prevented by the insulating film, and the physical strength of the substrate can be secured by the relatively inexpensive glass substrate.

【0023】請求項8に記載された半導体装置の製造方
法は、上述した請求項1から7記載の半導体装置の製造
方法において、前記素子形成工程において、前記半導体
素子として少なくとも薄膜トランジスタを形成すること
を特徴とする。
According to a eighth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first to seventh aspects, in the element forming step, at least a thin film transistor is formed as the semiconductor element. Features.

【0024】請求項8に記載の半導体装置の製造方法に
よれば、熱処理工程における加熱度合いを高精度で制御
しなくても、しきい値特性、電圧電流特性等のトランジ
スタ特性が安定(一定)し且つ良好な薄膜トランジスタ
が得られる。
According to the method of manufacturing a semiconductor device of the present invention, transistor characteristics such as threshold characteristics and voltage-current characteristics are stable (constant) without controlling the degree of heating in the heat treatment step with high accuracy. And a good thin film transistor can be obtained.

【0025】請求項9に記載された半導体装置の製造方
法は、上述した請求項8に記載の半導体装置の製造方法
において、前記薄膜トランジスタは、トップゲート構造
の正スタガ型又はコプラナー型であることを特徴とす
る。
According to a ninth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the eighth aspect of the present invention, wherein the thin film transistor is a top-gate type positive stagger type or coplanar type. Features.

【0026】請求項9に記載の半導体装置の製造方法に
よれば、トップゲート構造であるため、素子形成工程に
よりゲート絶縁膜やゲート電極を形成する前に、注入工
程及び熱処理工程を比較的容易に行うことができ、熱処
理工程における加熱度合いを高精度で制御しなくても、
トランジスタ特性が安定(一定)し且つ良好な正スタガ
型又はコプラナー型の薄膜トランジスタが得られる。
According to the method of manufacturing a semiconductor device of the ninth aspect, since the semiconductor device has a top gate structure, the implantation step and the heat treatment step can be relatively easily performed before forming the gate insulating film and the gate electrode in the element forming step. Without having to control the degree of heating in the heat treatment process with high precision.
A positive staggered or coplanar thin film transistor in which transistor characteristics are stable (constant) and favorable is obtained.

【0027】請求項10に記載された半導体装置の製造
方法は、上述した請求項8に記載の半導体装置の製造方
法において、前記薄膜トランジスタは、ボトムゲート構
造の逆スタガ型であることを特徴とする。
According to a tenth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the eighth aspect, wherein the thin film transistor is an inverted staggered type having a bottom gate structure. .

【0028】請求項10に記載の半導体装置の製造方法
によれば、ボトムゲート構造であるため、素子形成工程
の一環としてゲート電極やゲート絶縁膜を形成した後
に、これらのゲート絶縁膜等を介して基板上に形成した
シリコン膜に対して注入工程及び熱処理工程を行う。こ
れにより、熱処理工程における加熱度合いを高精度で制
御しなくても、トランジスタ特性が安定(一定)し且つ
良好な逆スタガ型の薄膜トランジスタが得られる。
According to the method of manufacturing a semiconductor device according to the tenth aspect, since the semiconductor device has a bottom gate structure, a gate electrode and a gate insulating film are formed as a part of an element forming step, and then these gate insulating films and the like are interposed. An implantation process and a heat treatment process are performed on the silicon film formed on the substrate. Accordingly, even if the degree of heating in the heat treatment step is not controlled with high precision, a transistor with stable (constant) transistor characteristics and a favorable inverted staggered thin film transistor can be obtained.

【0029】請求項11に記載された半導体装置は、上
述した請求項1から10のいずれか一項に記載の半導体
装置の製造方法により製造されたことを特徴とする。
A semiconductor device according to an eleventh aspect is characterized by being manufactured by the method for manufacturing a semiconductor device according to any one of the first to tenth aspects.

【0030】請求項11に記載の半導体装置によれば、
上述した本発明の半導体装置の製造方法により製造され
ているので、一定品質の薄膜トランジスタ等の半導体素
子を備えており、比較的安価であり良品率が高い。
According to the semiconductor device of the eleventh aspect,
Since the semiconductor device is manufactured by the above-described method for manufacturing a semiconductor device of the present invention, the semiconductor device is provided with a semiconductor element such as a thin film transistor of a constant quality, and is relatively inexpensive and has a high yield.

【0031】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。
The operation and other advantages of the present invention will become more apparent from the embodiments explained below.

【0032】[0032]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0033】(第1の実施の形態)本発明の第1の実施
の形態の半導体装置の製造方法について図1を参照して
説明する。尚、図1は、第1の実施の形態の半導体装置
の製造方法における各工程を(A)〜(J)の順に示す
工程図である。本実施の形態は特に、基板上にN型TF
T及びP型TFTを並べて形成する製造方法に係る。
(First Embodiment) A method for manufacturing a semiconductor device according to a first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a process chart showing the steps in the method of manufacturing a semiconductor device according to the first embodiment in the order of (A) to (J). In the present embodiment, in particular, an N-type TF
The present invention relates to a manufacturing method for forming T and P type TFTs side by side.

【0034】先ず、図1(A)に示すように、透明なガ
ラス基板101上にプラズマCVDを用いて、TEOS
−O又はSiH−Oを材料ガスとして、下地とな
る絶縁膜の一例としてのSiO膜102を約200n
mの膜厚となるように堆積する。SiO膜102によ
り、この上に形成される薄膜トランジスタに対するガラ
ス基板101の不純物による汚染を防ぐことができる。
First, as shown in FIG. 1A, a TEOS is formed on a transparent glass substrate 101 by plasma CVD.
-O 2 or SiH 4 —O 2 as a material gas, a SiO 2 film 102 as an example of an insulating film to be a base is about 200 n
m. The SiO 2 film 102 can prevent the thin film transistor formed thereon from being contaminated by impurities of the glass substrate 101.

【0035】次に、SiO膜102上に、減圧CVD
を用いて、Siを原料ガスとして、堆積温度約4
25℃で、アモルファスシリコン膜103を約50nm
の膜厚となるように堆積する。
Next, low pressure CVD is performed on the SiO 2 film 102.
And a deposition temperature of about 4 using Si 2 H 6 as a source gas.
At 25 ° C., the amorphous silicon film 103 is
Is deposited to a thickness of

【0036】次に、図1(B)に示すように、SiO
膜102とアモルファスシリコン膜103とからなる積
層構造に対して、イオン注入装置又は非質量分離型イオ
ン注入装置を用いて、Arイオン104を、約20ke
Vのエネルギーで5e13/cm以上、好ましくは、
1e14/cm以上注入する。このイオン注入時の基
板温度については特に限定されない。
Next, as shown in FIG. 1 (B), SiO 2
Ar ions 104 of about 20 ke are applied to the stacked structure composed of the film 102 and the amorphous silicon film 103 by using an ion implantation apparatus or a non-mass separation type ion implantation apparatus.
5e13 / cm 2 or more at an energy of V, preferably
Implant 1e14 / cm 2 or more. The substrate temperature during the ion implantation is not particularly limited.

【0037】このように本実施の形態におけるイオン注
入工程では、アモルファスシリコン膜103中でドナー
又はアクセプタとして振る舞うことが無く且つシリコン
化合物を生成しないと共にシリコン膜を非晶質化するこ
とが可能な元素の一例として、Arが所定量注入され
る。すると、シリコン膜を形成するシリコン中の細かな
ネットワークが分断される。
As described above, in the ion implantation step in the present embodiment, an element which does not act as a donor or an acceptor in the amorphous silicon film 103, does not generate a silicon compound, and can make the silicon film amorphous. As an example, a predetermined amount of Ar is injected. Then, a fine network in the silicon forming the silicon film is divided.

【0038】この場合、Arイオンの注入時のエネルギ
について図2及び図3を参照して説明を加える。図2
は、アモルファスシリコン膜(a−Si膜)に、Arイ
オンを注入する時のエネルギを10keV、20keV
及び30keVとした場合の、投影飛程距離とその標準
偏差をLSS理論に基づいて求めた結果を夫々示した表
であり、図3は、SiO膜102上に形成されたアモ
ルファスシリコン膜103における投影飛程距離とその
標準偏差を図式的に表現したものである。
In this case, the energy at the time of implanting Ar ions will be described with reference to FIGS. FIG.
Indicates that the energy when implanting Ar ions into an amorphous silicon film (a-Si film) is 10 keV and 20 keV.
FIG. 3 is a table showing the results obtained by calculating the projected range and its standard deviation based on the LSS theory, respectively, in the case of 30 keV, and FIG. 3 shows the amorphous silicon film 103 formed on the SiO 2 film 102. It is a schematic representation of the projected range and its standard deviation.

【0039】図2の表から分かるように、本実施の形態
のようにエネルギが20keVの時のArイオンの投影
飛程距離は21nmであり、その標準偏差は9.7nm
である。従って、図3に示したように、本実施の形態の
ように約50nmであるアモルファスシリコン膜103
の膜厚に対して、Arイオンの投影飛程距離が約半分程
度になり、注入されるArイオンは、アモルファスシリ
コン膜103の膜厚方向の中央付近をピークにして、そ
の殆どがSiO膜102との界面を含むアモルファス
シリコン膜103に注入されている。
As can be seen from the table of FIG. 2, when the energy is 20 keV as in the present embodiment, the projected range of Ar ions is 21 nm, and the standard deviation is 9.7 nm.
It is. Therefore, as shown in FIG. 3, the amorphous silicon film 103 having a thickness of about 50 nm as in this embodiment is used.
The projected range of Ar ions becomes about half of the film thickness of Ar, and the implanted Ar ions peak near the center of the amorphous silicon film 103 in the film thickness direction, and most of the Ar ions are SiO 2 films. It is implanted into the amorphous silicon film 103 including the interface with 102.

【0040】図1(B)のイオン注入工程において、シ
リコン膜中でドナー又はアクセプタとして振る舞うこと
が無く且つシリコン膜を非晶質化することが可能な元素
としては、Arの他、Kr(クリプトン)、Ne(ネオ
ン)、Xe(キセノン)等の不活性ガス元素、珪素(S
i)、Cl(塩素)、Br(臭素)、I(ヨウ素)等の
ハロゲン元素などが挙げられる。但し、本実施の形態の
ようにArイオンを注入する場合には、ポリシリコン膜
中に残留するAr量は、約0.1重量%程度と少ないの
で、ポリシリコン膜の半導体膜素子を形成するための性
質に悪影響を及ぼさない観点からは、Arイオンは好ま
しい。
In the ion implantation step shown in FIG. 1B, elements which do not act as donors or acceptors in the silicon film and which can make the silicon film amorphous include Kr (krypton) in addition to Ar. ), Ne (neon), Xe (xenon) and other inert gas elements, silicon (S
and halogen elements such as i), Cl (chlorine), Br (bromine), and I (iodine). However, when Ar ions are implanted as in this embodiment, the amount of Ar remaining in the polysilicon film is as small as about 0.1% by weight, so that a semiconductor film element of the polysilicon film is formed. Ar ions are preferred from the viewpoint of not adversely affecting the properties for the formation.

【0041】尚、図1(A)に示した成膜工程によりポ
リシリコン膜を形成して、図1(B)に示したイオン注
入工程により、該ポリシリコン膜に対してArを注入し
ても、そのエネルギにより、該ポリシリコン膜は非晶質
化されると共にシリコン中の細かなネットワークが分断
されて、同様の半導体素子を形成できる。但し、シリコ
ン膜を非晶質化する前の成膜工程において、アモルファ
スシリコン膜よりも成膜の困難なポリシリコン膜を敢え
て形成する必要はない。
A polysilicon film is formed by the film forming process shown in FIG. 1A, and Ar is implanted into the polysilicon film by the ion implantation process shown in FIG. However, due to the energy, the polysilicon film is made amorphous and a fine network in silicon is divided, so that a similar semiconductor element can be formed. However, there is no need to dare to form a polysilicon film, which is more difficult to form than an amorphous silicon film, in a film forming step before the silicon film is made amorphous.

【0042】次に、図1(C)に示すように、注入終了
後のアモルファスシリコン膜に波長308nmのパルス
レーザ105を355mJ/cmから405mJ/c
のエネルギ範囲で照射し、即ち、レーザーアニール
処理を行って、アモルファスシリコン膜103を結晶化
し、ポリシリコン膜106とする。この時のレーザ照射
エネルギは、被照射されるアモルファスシリコン膜10
3の膜厚により適宜調整されるものであり特に限定はさ
れない。
Next, as shown in FIG. 1C, a pulse laser 105 having a wavelength of 308 nm is applied to the amorphous silicon film after the implantation from 355 mJ / cm 2 to 405 mJ / c.
Irradiation is performed in the energy range of m 2 , that is, laser annealing is performed to crystallize the amorphous silicon film 103 to form a polysilicon film 106. The laser irradiation energy at this time depends on the amorphous silicon film 10 to be irradiated.
The thickness is appropriately adjusted depending on the film thickness of No. 3, and is not particularly limited.

【0043】次に、図1(D)に示すように、ポリシリ
コン膜106上にフォトリソグラフィ工程等により所定
のレジストパターンを形成した後、CDE(ケミカルド
ライエッチング)工程等によりポリシリコン膜106を
パターンニングする。そして、このようにパターンニン
グされたポリシリコン膜106上に、プラズマCVDを
用いて、TEOS−O又はSiH−Oを材料ガス
として、ゲート絶縁膜の一例としてのSiO膜102
を約100nmの膜厚となるように堆積する。
Next, as shown in FIG. 1D, after a predetermined resist pattern is formed on the polysilicon film 106 by a photolithography process or the like, the polysilicon film 106 is formed by a CDE (chemical dry etching) process or the like. Pattern it. Then, the SiO 2 film 102 as an example of the gate insulating film is formed on the patterned polysilicon film 106 by plasma CVD using TEOS-O 2 or SiH 4 —O 2 as a material gas.
Is deposited to a thickness of about 100 nm.

【0044】次に、図1(E)に示すように、SiO
膜107上に、Al(アルミニウム)、Ta(タンタ
ル)、Cr(クロム)等の金属又はこれらの合金をスパ
ッタリングにより、約400nmの膜厚となるように蒸
着する。そして、この蒸着膜上にフォトリソグラフィ工
程等により所定のレジストパターンを形成した後、エッ
チング工程等により、ゲート配線108を形成する。
尚、このようなゲート配線108を低抵抗ポリシリコン
膜から形成してもよい。
Next, as shown in FIG. 1 (E), SiO 2
On the film 107, a metal such as Al (aluminum), Ta (tantalum), Cr (chromium), or an alloy thereof is deposited by sputtering to a thickness of about 400 nm. Then, after a predetermined resist pattern is formed on the deposited film by a photolithography process or the like, a gate wiring 108 is formed by an etching process or the like.
Incidentally, such a gate wiring 108 may be formed from a low-resistance polysilicon film.

【0045】次に、図1(F)に示すように、P型とな
るトランジスタのソース領域及びドレイン領域を含む全
領域をレジスト109で保護した後、ドナーとなる不純
物である31P、31P化合物等の不純物イオン110
を、イオン注入装置又は非質量分離型イオン注入装置を
用いて、N型トランジスタとなるソース領域及びドレイ
ン領域に対して、約80keVのエネルギーで約2e1
5/cm注入する。ここで、ポリシリコン膜106の
チャネル形成用領域に対しては、ゲート配線108がマ
スクとなって、自己整合型の薄膜トランジスタが形成さ
れることになる。この時、基板101を、約150℃以
上に加熱しながら注入を行うと、300℃程度の低温炉
アニールにより、不純物(即ち、31P等)の活性化が
可能となる。その後、レジスト109を剥離する。
Next, as shown in FIG. 1 (F), after protecting the entire region including the source and drain regions of the transistors having P-type resist 109 is an impurity serving as a donor 31 P, 31 P Impurity ions 110 such as compounds
Using an ion implanter or a non-mass separation type ion implanter, a source region and a drain region to be an N-type transistor are applied with energy of about 80 keV to about 2e1.
Implant 5 / cm 2 . Here, a self-aligned thin film transistor is formed in the channel formation region of the polysilicon film 106 by using the gate wiring 108 as a mask. At this time, if the implantation is performed while the substrate 101 is heated to about 150 ° C. or higher, impurities (that is, 31 P or the like) can be activated by low-temperature furnace annealing at about 300 ° C. After that, the resist 109 is stripped.

【0046】次に、図1(G)に示すように、N型トラ
ンジスタをレジスト111で保護した後、アクセプタと
なる不純物である11B、11B化合物等の不純物イオ
ン112を、イオン注入装置又は非質量分離型イオン注
入装置を用いて、P型トランジスタとなるソース領域及
びドレイン領域に対して、約30keVのエネルギーで
約2e15/cm注入する。ここで、ポリシリコン膜
106のチャネル形成用領域に対しては、ゲート配線1
08がマスクとなって、自己整合型の薄膜トランジスタ
が形成されることになる。その後、レジスト111を剥
離する。
Next, as shown in FIG. 1 (G), after protecting the N-type transistor with a resist 111, the impurity ions 112 such as 11 B, 11 B compound which is an impurity serving as an acceptor, the ion implantation apparatus or Using a non-mass separation type ion implantation apparatus, about 2e15 / cm 2 is implanted at an energy of about 30 keV into a source region and a drain region to be a P-type transistor. Here, the gate wiring 1 is formed in the channel formation region of the polysilicon film 106.
08 is used as a mask to form a self-aligned thin film transistor. After that, the resist 111 is peeled off.

【0047】次に、図1(H)に示すように、プラズマ
CVDを用いて、TEOS−O又はSiH−O
材料ガスとして、層間絶縁膜となるSiO膜113を
約500nmの膜厚となるように堆積する。そして、基
板全体を、約300℃以上で1時間アニールして不純物
(即ち、11B等)を電気的に活性化させる。
Next, as shown in FIG. 1H, an SiO 2 film 113 serving as an interlayer insulating film is formed by plasma CVD using TEOS-O 2 or SiH 4 —O 2 as a material gas to a thickness of about 500 nm. It is deposited to a thickness. Then, the entire substrate is annealed at about 300 ° C. or higher for one hour to electrically activate the impurities (ie, 11 B and the like).

【0048】最後に次に、図1(J)に示すように、S
iO膜113にコンタクトホールを開孔した後、A
l、Al化合物、ITOなどの導電性物質114で、ト
ランジスタのソース領域及びドレイン領域との電気的接
続用の配線を形成する。
Finally, as shown in FIG.
After opening a contact hole in the iO 2 film 113, A
A wiring for electrical connection with a source region and a drain region of a transistor is formed using a conductive material 114 such as l, an Al compound, or ITO.

【0049】以上説明したように本実施の形態における
製造方法では、図1(B)のイオン注入工程におけるA
rイオンの注入により、アモルファスシリコン膜103
は、シリコン中の細かなネットワークが分断される。そ
して、図1(C)のレーザーアニール処理により、Ar
が注入されたアモルファスシリコン膜には熱が加えら
れ、シリコン膜が結晶化して、ポリシリコン膜が形成さ
れるが、このレーザアニール処理におけるレーザ照射エ
ネルギを高精度で制御しなくても、当該アモルファスシ
リコン膜を用いて一定且つ良好な素子特性を持つ半導体
素子が得られる。
As described above, in the manufacturing method according to the present embodiment, the A in the ion implantation step shown in FIG.
By implanting r ions, the amorphous silicon film 103
Is a fragmentation of a fine network in silicon. Then, by the laser annealing treatment shown in FIG.
Heat is applied to the amorphous silicon film into which is implanted, and the silicon film is crystallized to form a polysilicon film. Even if the laser irradiation energy in this laser annealing process is not controlled with high precision, the amorphous Using the silicon film, a semiconductor device having constant and good device characteristics can be obtained.

【0050】本願発明者らによる研究によれば、前述し
た従来の製造方法における熱処理が行われる場合と比較
すると、このように素子形成工程で形成された半導体素
子におけるしきい値特性、電流電圧特性等の素子特性
は、当該熱処理工程におけるシリコン膜の加熱度合いに
対し、鈍感に反応する。この現象は、注入工程における
前述の元素の注入により、(i)ポリシリコン膜中のシリ
コンにおける細かいネットワークが分断されて該シリコ
ンが均質化されること、(ii)基板とシリコン膜との界面
がクエンチされて該界面に局在する結晶化の種となる部
位が破壊されること(iii)シリコン膜の熱容量が変化し
て、熱処理による結晶化が均質に進行することなどに起
因して、熱処理工程中の加熱度合いによりポリシリコン
膜の結晶化が余り影響を受けなくなるためと考察される
が、原因はいずれにせよ、本発明において素子形成工程
で形成された半導体素子における素子特性は、当該熱処
理工程におけるシリコン膜の加熱度合いに対し鈍感に反
応する。
According to the study by the inventors of the present invention, as compared with the case where the heat treatment is performed in the above-described conventional manufacturing method, the threshold characteristics and the current-voltage characteristics of the semiconductor device formed in the device forming process as described above are compared. And the like are insensitive to the degree of heating of the silicon film in the heat treatment step. This phenomenon is caused by the fact that (i) a fine network in silicon in the polysilicon film is divided and homogenized by the implantation of the aforementioned elements in the implantation step, and (ii) the interface between the substrate and the silicon film is (Iii) the heat capacity of the silicon film changes and the crystallization by the heat treatment progresses uniformly, and the heat treatment is performed. It is considered that the crystallization of the polysilicon film is not significantly affected by the degree of heating during the process. However, in any case, the device characteristics of the semiconductor device formed in the device forming process according to the present invention depend on the heat treatment. It reacts insensitively to the heating degree of the silicon film in the process.

【0051】ここで、以上説明した第1の実施の形態の
半導体装置の製造方法による効果について、図4から図
8を参照して説明する。尚、図4は、N型トランジスタ
におけるAr注入量としきい値電圧(スレッショルド電
圧(V))との関係を3つのレーザ照射エネルギ(グラ
フ上▲マークに対応する355mJ/cm、■マーク
に対応する380mJ/cm、◆マークに対応する4
05mJ/cm)について示すグラフであり、図5
は、N型トランジスタにおけるAr注入量としきい値電
圧の分散値(標準偏差の二乗値)との関係を同様に3つ
のレーザ照射エネルギについて示すグラフであり、図6
は、P型トランジスタにおけるAr注入量としきい値電
圧との関係を同様に3つのレーザ照射エネルギについて
示すグラフであり、図7は、P型トランジスタにおける
Ar注入量としきい値電圧の分散値との関係を同様に3
つのレーザ照射エネルギについて示すグラフである。ま
た、図8は、レーザ照射エネルギとポリシリコン膜のキ
ャリア移動度(結晶性)との関係を示す特性図である。
Here, the effects of the method of manufacturing the semiconductor device according to the first embodiment described above will be described with reference to FIGS. FIG. 4 shows the relationship between the amount of implanted Ar and the threshold voltage (threshold voltage (V)) in the N-type transistor in three laser irradiation energies (355 mJ / cm 2 corresponding to the マ ー ク mark on the graph and ■ mark on the graph). 380 mJ / cm 2 , 4 corresponding to the ◆ mark
5 mJ / cm 2 ), and FIG.
FIG. 6 is a graph similarly showing the relationship between the amount of injected Ar and the variance of the threshold voltage (square value of the standard deviation) in the N-type transistor for three laser irradiation energies.
7 is a graph similarly showing the relationship between the Ar implantation amount and the threshold voltage in a P-type transistor with respect to three laser irradiation energies. FIG. 7 shows the relationship between the Ar implantation amount and the variance of the threshold voltage in a P-type transistor. Relationship 3 as well
7 is a graph showing two laser irradiation energies. FIG. 8 is a characteristic diagram showing the relationship between the laser irradiation energy and the carrier mobility (crystallinity) of the polysilicon film.

【0052】図4に示すように、N型トランジスタの場
合には、Ar注入量が5e13/cm程度までの範囲
では、注入しない場合と比べて、しきい値電圧は若干上
昇すると共に、レーザ照射エネルギが相異なると、各し
きい値電圧も相互に数V程度の比較的大きい差がある。
そして、Ar注入量が5e13/cm程度以上の範囲
では、しきい値電圧は若干下降して良好なしきい値電圧
となると共に、レーザ照射エネルギが相異なっても、各
しきい値電圧の差が小さくなっている。
As shown in FIG. 4, in the case of an N-type transistor, the threshold voltage is slightly increased and the laser is not increased when the amount of Ar implanted is up to about 5e13 / cm 2 , as compared with the case where no Ar is implanted. If the irradiation energies are different, each threshold voltage also has a relatively large difference of about several volts.
When the amount of implanted Ar is in the range of about 5e13 / cm 2 or more, the threshold voltage slightly decreases to a good threshold voltage, and even if the laser irradiation energy is different, the difference between the threshold voltages is small. Is getting smaller.

【0053】更にこの場合、図5に示すように、しきい
値電圧の分散については、Ar注入量が5e13/cm
程度以上の範囲では、約0.2V程度の比較的小さい
値に収束する傾向が見うけられる。
Further, in this case, as shown in FIG. 5, regarding the dispersion of the threshold voltage, the Ar implantation amount is 5e13 / cm.
In the range of about 2 or more, there is a tendency to converge to a relatively small value of about 0.2 V.

【0054】図6に示すように、P型トランジスタの場
合には、Ar注入量が5e13/cm程度までの範囲
では、注入しない場合と比べて、しきい値電圧は若干上
昇すると共に、レーザ照射エネルギが相異なると、各し
きい値電圧も相互に数V程度の比較的大きい差がある。
そして、Ar注入量が5e13/cm程度以上の範囲
では、しきい値電圧は若干下降して良好なしきい値電圧
となると共に、レーザ照射エネルギが相異なっても、各
しきい値電圧の差が小さくなっている。
[0054] As shown in FIG. 6, with the case of the P-type transistor, Ar injection amount is in the range of up to about 5e13 / cm 2, as compared with the case of not injecting, the threshold voltage rises slightly, the laser If the irradiation energies are different, each threshold voltage also has a relatively large difference of about several volts.
When the amount of implanted Ar is in the range of about 5e13 / cm 2 or more, the threshold voltage slightly decreases to a good threshold voltage, and even if the laser irradiation energy is different, the difference between the threshold voltages is small. Is getting smaller.

【0055】更にこの場合、図7に示すように、しきい
値電圧の分散については、Ar注入量が5e13/cm
程度以上の範囲では、約0.2V程度の比較的小さ
い値に収束する傾向が見うけられる。
Further, in this case, as shown in FIG. 7, regarding the dispersion of the threshold voltage, the Ar implantation amount is 5e13 / cm.
In the range of about 2 or more, there is a tendency to converge to a relatively small value of about 0.2 V 2 .

【0056】そして、図8に示すように、本実施の形態
により薄膜トランジスタを形成した場合には、薄膜トラ
ンジスタを機能させるために必要なチャネル形成領域
(ポリシリコン膜)におけるキャリア移動度は、比較的
広い範囲のレーザ照射エネルギ(例えば、図4から図7
に示した場合には、355mJ/cmから405mJ
/cmの範囲のレーザ照射エネルギ)により、得られ
る。これに対し、本実施の形態においてAr注入を行わ
ずに、レーザアニールにより薄膜トランジスタを形成し
た比較例の場合には、薄膜トランジスタを機能させるた
めに必要なキャリア移動度は、比較的狭い範囲のレーザ
照射エネルギ(例えば、図4から図7に示した場合に
は、375mJ/cmから385mJ/cm程度の
範囲のレーザ照射エネルギ)によってしか得られない。
As shown in FIG. 8, when a thin film transistor is formed according to the present embodiment, the carrier mobility in a channel formation region (polysilicon film) necessary for functioning the thin film transistor is relatively wide. A range of laser irradiation energies (eg, FIGS.
355 mJ / cm 2 to 405 mJ
/ Cm 2 in the range of laser irradiation energy). On the other hand, in the case of the comparative example in which the thin film transistor is formed by laser annealing without performing Ar implantation in the present embodiment, the carrier mobility required to make the thin film transistor function has a relatively narrow range of laser irradiation. It can be obtained only by energy (for example, in the case shown in FIGS. 4 to 7, laser irradiation energy in the range of about 375 mJ / cm 2 to 385 mJ / cm 2 ).

【0057】尚、図4から図8には示していないが、オ
ン電流やオフ電流などのトランジスタ特性についても、
しきい値電圧と共に改善されることが観察され、更にこ
れらのオフ電流やオフ電流のトランジスタ特性について
のバラツキの改善も観察される。
Although not shown in FIGS. 4 to 8, transistor characteristics such as on-current and off-current are also shown in FIG.
It is observed that the off-state current is improved with the threshold voltage, and the off-state current and the variation in the transistor characteristics of the off-state current are also improved.

【0058】以上図4から図8を参照して説明したよう
に、本実施の形態によれば、5e13/cm程度以上
のAr注入により、レーザアニール時の結晶化が均質に
行われるために、各薄膜トランジスタのしきい値特性が
改善されるばかりでなく、Ar注入後に行われるレーザ
アニール処理におけるレーザ照射エネルギに対するしき
い値特性の依存度が低くされて且つしきい値特性のバラ
ツキも低減されるのである。例えば、Ar注入後にレー
ザ照射エネルギを380mJ/cmに設定してレーザ
アニール処理を行う場合、照射装置の特性のバラツキや
動作温度等の動作環境の変化により、このエネルギが3
80±十数mJ/cm程度にずれたとしても、当該レ
ーザアニール処理を経て形成される薄膜トランジスタの
しきい値電圧は、ほぼ一定且つ良好(即ち、比較的低
く)に保たれ、しかもしきい値電圧のバラツキも小さく
なる。
As described above with reference to FIGS. 4 to 8, according to the present embodiment, crystallization during laser annealing is uniformly performed by implanting Ar of about 5e13 / cm 2 or more. In addition to improving the threshold characteristics of each thin film transistor, the dependence of the threshold characteristics on the laser irradiation energy in the laser annealing performed after the implantation of Ar is reduced, and the variation in the threshold characteristics is reduced. Because For example, when laser annealing is performed with the laser irradiation energy set to 380 mJ / cm 2 after Ar implantation, this energy is reduced to 3 due to variations in the characteristics of the irradiation apparatus and changes in the operating environment such as the operating temperature.
Even if it deviates to about 80 ± 10 mJ / cm 2 , the threshold voltage of the thin film transistor formed through the laser annealing is kept almost constant and good (that is, relatively low), and the threshold voltage is kept high. The variation of the value voltage is also reduced.

【0059】以上の結果、第1の実施の形態によれば、
レーザアニール処理時のレーザ照射エネルギを高精度で
制御しなくても、一定且つ良好なトランジスタ特性を持
つ薄膜トランジスタが得られる。即ち、現在普及してい
る標準的なレーザ照射装置を用いて、一定且つ良好なト
ランジスタ特性を持つ薄膜トランジスタを含む半導体装
置の製造を容易に行える。従って、本発明の製造方法に
よれば、品質が安定(一定)した半導体装置を大量生産
可能となり、半導体装置の誤動作は低減され、良品率も
向上する。また、大基板上に薄膜トランジスタを多数形
成して半導体装置を製造する場合にも、これらの薄膜ト
ランジスタのトランジスタ特性を一定且つ良好に保つこ
とができるので、特に前述のアクティブマトリクス駆動
型の表示パネルにおいて、複数の薄膜トランジスタにお
けるトランジスタ特性のバラツキが原因となって複数画
素間に濃度ムラを起こすこともないので大変有利であ
る。
As a result, according to the first embodiment,
Even if the laser irradiation energy at the time of the laser annealing is not controlled with high accuracy, a thin film transistor having constant and favorable transistor characteristics can be obtained. That is, a semiconductor device including a thin film transistor having constant and favorable transistor characteristics can be easily manufactured by using a standard laser irradiation apparatus which is currently widely used. Therefore, according to the manufacturing method of the present invention, semiconductor devices with stable (constant) quality can be mass-produced, malfunctions of the semiconductor devices are reduced, and the yield rate is improved. Further, even when a semiconductor device is manufactured by forming a large number of thin film transistors on a large substrate, the transistor characteristics of these thin film transistors can be kept constant and favorable. This is very advantageous because density unevenness does not occur between a plurality of pixels due to variations in transistor characteristics among a plurality of thin film transistors.

【0060】以上説明した第1の実施の形態の製造方法
によれば、熱処理工程において、レーザアニール処理に
よりアモルファスシリコン膜の結晶化(ポリシリコン
化)を行うようにしたが、例えば、温度約600℃で2
0時間程度の低温アニールによる固相成長、温度約70
0℃で1分程度の高温アニールによる固相成長処理、若
しくはランプアニール処理を、単独で或いは併用して行
うようにしてもよい。このように各種の熱処理を行って
も、レーザアニール処理におけるレーザ照射エネルギの
場合と同様に、各熱処理工程における加熱度合いを高精
度で制御しなくても、Ar等のイオン注入が事前に行わ
れているため、各熱処理により結晶化されたポリシリコ
ン膜は、結晶化のバラツキが小さくなり、最終的に形成
される薄膜トランジスタにおけるトランジスタ特性のバ
ラツキも低減される。
According to the manufacturing method of the first embodiment described above, the amorphous silicon film is crystallized (polysilicon) by laser annealing in the heat treatment step. 2 at ℃
Solid phase growth by low temperature annealing for about 0 hours, temperature about 70
The solid phase growth treatment by high-temperature annealing at 0 ° C. for about 1 minute or the lamp annealing treatment may be performed alone or in combination. Even if various heat treatments are performed in this manner, ion implantation of Ar or the like is performed in advance without controlling the degree of heating in each heat treatment step with high accuracy, similarly to the case of laser irradiation energy in laser annealing. Therefore, the polysilicon film crystallized by each heat treatment has less crystallization variation, and also has less variation in transistor characteristics in a finally formed thin film transistor.

【0061】以上説明した第1の実施の形態の製造方法
によれば、図1(A)に示した成膜工程において、ガラ
ス基板101上に下地膜としてSiO膜102を形成
することにより、シリコン膜(103又は106)に対
するガラス基板101からのコンタミネーションを防止
すると共に比較的安価なガラス基板101により基板全
体における物理的強度を確保している。しかしながら、
ガラス基板101の純度が十分に高ければ、或いは石英
基板若しくはシリコン基板をガラス基板に代えて用いれ
ば、基板自体に下地膜としての機能を持たせることも可
能であり、その場合には、SiO膜102を省略する
ことも可能である。
According to the manufacturing method of the first embodiment described above, the SiO 2 film 102 is formed as the base film on the glass substrate 101 in the film forming step shown in FIG. The contamination of the silicon film (103 or 106) from the glass substrate 101 is prevented, and the relatively inexpensive glass substrate 101 secures the physical strength of the entire substrate. However,
If the purity of the glass substrate 101 is sufficiently high, or if a quartz substrate or a silicon substrate is used instead of a glass substrate, the substrate itself can have a function as a base film. In that case, SiO 2 The membrane 102 can be omitted.

【0062】以上説明した第1の実施の形態では、基板
上にトップゲート構造の正スタガ型の薄膜トランジスタ
を形成するようにしたが、同じくトップゲート構造のコ
プラナー型のトランジスタを形成してもよく、ボトムゲ
ート構造の逆スタガ型の薄膜トランジスタを形成しても
よい。トップゲート構造とする場合、ゲート絶縁膜やゲ
ート電極を形成する前に、注入工程及び熱処理工程を比
較的容易に行うことができ、熱処理工程における加熱度
合いを高精度で制御しなくても、トランジスタ特性が安
定(一定)した正スタガ型又はコプラナー型の薄膜トラ
ンジスタが得られる。他方、ボトムゲート構造とする場
合、ゲート電極やゲート絶縁膜を形成した後に、これら
のゲート絶縁膜等を介して基板上に形成したシリコン膜
に対して注入工程及び熱処理工程を行うことにより、熱
処理工程における加熱度合いを高精度で制御しなくて
も、トランジスタ特性が安定(一定)した逆スタガ型の
薄膜トランジスタが得られる。
In the first embodiment described above, a positive staggered thin film transistor having a top gate structure is formed on a substrate. Alternatively, a coplanar transistor having a top gate structure may be formed. An inverted staggered thin film transistor having a bottom gate structure may be formed. In the case of a top gate structure, the implantation step and the heat treatment step can be performed relatively easily before forming the gate insulating film and the gate electrode, and the transistor can be formed without controlling the degree of heating in the heat treatment step with high precision. A positive staggered or coplanar thin film transistor having stable (constant) characteristics can be obtained. On the other hand, in the case of a bottom gate structure, after a gate electrode and a gate insulating film are formed, an implantation step and a heat treatment step are performed on the silicon film formed over the substrate through these gate insulating films and the like. An inverted staggered thin film transistor having stable (constant) transistor characteristics can be obtained without controlling the degree of heating in the process with high accuracy.

【0063】(第2の実施の形態)本発明の第2の実施
の形態の半導体装置の製造方法について図9を参照して
説明する。ここに、図9(A)から図9(C)は夫々、
第2の実施の形態の半導体装置の製造方法における触媒
の付加方式を示す断面図である。尚、図9(A)から図
9(C)において、図1に示した構成要素と同様の構成
要素には同様の参照符号を付し、その説明は省略する。
(Second Embodiment) A method for manufacturing a semiconductor device according to a second embodiment of the present invention will be described with reference to FIG. Here, FIGS. 9A to 9C respectively show:
FIG. 10 is a cross-sectional view illustrating a method for adding a catalyst in the method for manufacturing a semiconductor device according to the second embodiment. 9A to 9C, the same components as those shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【0064】第2の実施の形態の半導体装置の製造方法
では、ポリシリコン膜を形成するための熱処理工程にお
いて、図1(C)に示したレーザアニール処理の代わり
に、低温アニールによる固相成長処理を行うこと及びこ
の固相成長処理において該アモルファスシリコン膜の結
晶化を促進する触媒を該アモルファスシリコン膜に付加
することが、第1の実施の形態と異なる。尚、熱処理以
降の工程(図1(D)から図1(J)参照)について
は、第1の実施の形態の場合と同様であるので、その説
明は省略する。
In the method of manufacturing a semiconductor device according to the second embodiment, in the heat treatment step for forming a polysilicon film, solid-phase growth is performed by low-temperature annealing instead of the laser annealing shown in FIG. The difference from the first embodiment is that the processing is performed and that a catalyst for promoting crystallization of the amorphous silicon film is added to the amorphous silicon film in the solid phase growth processing. Steps after the heat treatment (see FIGS. 1D to 1J) are the same as in the case of the first embodiment, and a description thereof will be omitted.

【0065】第2の実施の形態の半導体装置の製造方法
では特に、Ar注入前又はAr注入後におけるアモルフ
ァスシリコン膜の成膜工程において、固相成長処理にお
けるアモルファスシリコン膜の結晶化を促進する、例え
ばNi(ニッケル)などの金属触媒等の触媒が付加され
たアモルファスシリコン膜が絶縁膜上に形成される。
In the method of manufacturing a semiconductor device according to the second embodiment, in particular, in the step of forming an amorphous silicon film before or after Ar implantation, the crystallization of the amorphous silicon film in the solid phase growth process is promoted. For example, an amorphous silicon film to which a catalyst such as a metal catalyst such as Ni (nickel) is added is formed on the insulating film.

【0066】この触媒付加の方式としては、図9(A)
に示すように、アモルファスシリコン膜103a上にN
i等を含む触媒膜120aを形成する方式、図9(B)
に示すように、アモルファスシリコン膜103bの下に
Ni等を含む触媒膜120bを形成しておく方式、図9
(C)に示すように、アモルファスシリコン膜103c
の中にNi等を含む触媒120cを分散混入させる方式
などが考えられる。
FIG. 9 (A) shows the method of adding the catalyst.
As shown in FIG.
forming a catalyst film 120a containing i and the like, FIG. 9B
As shown in FIG. 9, a method in which a catalyst film 120b containing Ni or the like is formed under an amorphous silicon film 103b,
As shown in (C), the amorphous silicon film 103c
For example, a method of dispersing and mixing a catalyst 120c containing Ni or the like may be considered.

【0067】そして、これらの触媒120a〜120c
が付加されたアモルファスシリコン膜103a〜103
cに対して、例えば、温度約600℃で数時間程度の低
温アニールによる固相成長を行う。
The catalysts 120a to 120c
Amorphous silicon films 103a to 103 to which
For c, for example, solid phase growth is performed by low-temperature annealing at a temperature of about 600 ° C. for about several hours.

【0068】ここで、触媒120a〜120cによりア
モルファスシリコン膜103a〜103cの結晶性が良
くなるため、低温アニールによる固相成長処理の際に
は、触媒を用いない場合と比較して、より低温且つ短時
間で或いはより低温又は短時間で、ポリシリコン膜を形
成できる。従って、このポリシリコン膜を用いて、図1
(D)から図1(J)と同様の工程を行えば、全体とし
て高品質の半導体装置を効率良く製造できる。尚、この
ような触媒付加技術を高温アニールによる固相成長処
理、ランプアニール処理、レーザアニール処理と組み合
わせることも可能である。
Here, since the crystallinity of the amorphous silicon films 103a to 103c is improved by the catalysts 120a to 120c, the solid-phase growth process by low-temperature annealing is performed at a lower temperature and lower temperature than when no catalyst is used. The polysilicon film can be formed in a short time or at a lower temperature or a shorter time. Therefore, using this polysilicon film, FIG.
By performing the same steps from FIG. 1D to FIG. 1J, a high-quality semiconductor device can be efficiently manufactured as a whole. Incidentally, such a catalyst addition technique can be combined with a solid phase growth treatment by high-temperature annealing, a lamp annealing treatment, and a laser annealing treatment.

【0069】以上説明した各実施の形態により製造され
る半導体装置は、一定且つ良好なトランジスタ特性を持
つ薄膜トランジスタを備えており、比較的安価であり良
品率が高い。また特に大基板上に多数の半導体素子が形
成されてなるアクティブマトリクス駆動型の表示パネル
等における画質向上を図ることも可能である。
The semiconductor device manufactured according to each of the embodiments described above includes a thin film transistor having constant and good transistor characteristics, and is relatively inexpensive and has a high yield. It is also possible to improve image quality particularly in an active matrix drive type display panel or the like in which a large number of semiconductor elements are formed on a large substrate.

【0070】[0070]

【発明の効果】本発明の半導体装置の製造方法によれ
ば、レーザアニール処理時のレーザ照射エネルギなど、
熱処理工程における加熱度合いを高精度で制御しなくて
も、一定且つ良好な素子特性を持つ半導体素子が得られ
るので、現在普及している標準的なレーザ照射装置等を
用いて、一定且つ良好な素子特性を持つ半導体素子を含
む半導体装置の製造を容易に行える。従って、本発明の
製造方法によれば、品質が安定(一定)した半導体装置
を大量生産可能となり、半導体装置の誤動作は低減さ
れ、良品率も向上する。また、大基板上に半導体素子を
多数形成して半導体装置を製造する場合にも、これらの
半導体素子の素子特性を一定且つ良好に保つことができ
るので、特に前述のアクティブマトリクス駆動型の表示
パネルにおいて、複数の半導体素子における素子特性の
バラツキが原因となって複数画素間に濃度ムラを起こす
こともないので大変有利である。
According to the method of manufacturing a semiconductor device of the present invention, the energy of laser irradiation at the time of laser annealing can be reduced.
Even if the degree of heating in the heat treatment step is not controlled with high precision, a semiconductor element having constant and good element characteristics can be obtained. A semiconductor device including a semiconductor element having element characteristics can be easily manufactured. Therefore, according to the manufacturing method of the present invention, semiconductor devices with stable (constant) quality can be mass-produced, malfunctions of the semiconductor devices are reduced, and the yield rate is improved. Further, even when a semiconductor device is manufactured by forming a large number of semiconductor elements on a large substrate, the element characteristics of these semiconductor elements can be kept constant and good. In this case, it is very advantageous since unevenness in density among a plurality of pixels does not occur due to variation in element characteristics among a plurality of semiconductor elements.

【0071】本発明の半導体装置によれば、一定高品質
の薄膜トランジスタ等の半導体素子を備えており、比較
的安価であり良品率が高い半導体装置を実現できる。ま
た特に大基板上に多数の半導体素子が形成されてなるア
クティブマトリクス駆動型の表示パネル等における画質
向上を図ることも可能である。
According to the semiconductor device of the present invention, a semiconductor device such as a thin film transistor having a constant high quality is provided, and a semiconductor device which is relatively inexpensive and has a high yield can be realized. It is also possible to improve image quality particularly in an active matrix drive type display panel or the like in which a large number of semiconductor elements are formed on a large substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態の半導体装置の製造
方法における各工程を順に示す工程図である。
FIG. 1 is a process chart sequentially showing each process in a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】第1の実施の形態でポリシリコン膜にイオン注
入する時の各種エネルギに対する投影飛程距離とその標
準偏差とを示す表である。
FIG. 2 is a table showing projected range distances and standard deviations for various energies when ions are implanted into a polysilicon film in the first embodiment.

【図3】第1の実施の形態でSiO膜上に形成された
アモルファスシリコン膜における投影飛程距離とその標
準偏差を図式的に表現した特性図である。
FIG. 3 is a characteristic diagram schematically showing a projected range and its standard deviation in an amorphous silicon film formed on a SiO 2 film in the first embodiment.

【図4】第1の実施の形態で形成されるN型トランジス
タにおけるAr注入量としきい値電圧との関係を示すグ
ラフである。
FIG. 4 is a graph showing a relationship between an Ar implantation amount and a threshold voltage in an N-type transistor formed in the first embodiment.

【図5】第1の実施の形態で形成されるN型トランジス
タにおけるAr注入量としきい値電圧の分散値との関係
を示すグラフである。
FIG. 5 is a graph showing the relationship between the amount of implanted Ar and the variance of the threshold voltage in the N-type transistor formed in the first embodiment.

【図6】第1の実施の形態で形成されるP型トランジス
タにおけるAr注入量としきい値電圧との関係を示すグ
ラフである。
FIG. 6 is a graph showing a relationship between an Ar implantation amount and a threshold voltage in a P-type transistor formed in the first embodiment.

【図7】第1の実施の形態で形成されるP型トランジス
タにおけるAr注入量としきい値電圧の分散値との関係
を示すグラフである。
FIG. 7 is a graph showing the relationship between the amount of implanted Ar and the variance of the threshold voltage in the P-type transistor formed in the first embodiment.

【図8】第1の実施の形態及び比較例における、レーザ
照射エネルギとポリシリコン膜のキャリア移動度(結晶
性)との関係を示す特性図である。
FIG. 8 is a characteristic diagram showing a relationship between laser irradiation energy and carrier mobility (crystallinity) of a polysilicon film in the first embodiment and a comparative example.

【図9】第2の実施の形態の半導体装置の製造方法にお
ける触媒の付加方式を示す断面図である。
FIG. 9 is a cross-sectional view illustrating a method of adding a catalyst in a method of manufacturing a semiconductor device according to a second embodiment.

【符号の説明】[Explanation of symbols]

101…ガラス基板 102…SiO膜(下地膜) 103、103a、103b、103c…アモルファス
シリコン膜 104…Ar 105…イオン注入装置 106…ポリシリコン膜 107…ゲート絶縁膜 108…ゲート配線 109…レジスト 110…不純物イオン 111…レジスト 112…不純物イオン 113… SiO膜(層間絶縁膜) 114…導電性物質 120a、120b、120c…触媒
101 ... glass substrate 102 ... SiO 2 film (base film) 103,103a, 103b, 103c ... amorphous silicon film 104 ... Ar 105 ... ion implanter 106 ... polysilicon film 107 ... gate insulating film 108 ... gate wiring 109 ... resist 110 ... impurity ions 111 ... resist 112 ... impurity ions 113 ... SiO 2 film (interlayer insulating film) 114 ... conductive material 120a, 120b, 120c ... catalyst

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 基板上にシリコン膜を形成する成膜工程
と、 該シリコン膜中でドナー又はアクセプタとして振る舞う
ことが無く且つ前記シリコン膜を非晶質化することが可
能な元素を前記シリコン膜に所定量注入する注入工程
と、 該元素が注入されたシリコン膜に熱を加えることにより
結晶化させてポリシリコン膜を形成する熱処理工程と、 該ポリシリコン膜を用いて半導体素子を形成する素子形
成工程とを備えたことを特徴とする半導体装置の製造方
法。
A film forming step of forming a silicon film on a substrate, and an element which does not act as a donor or an acceptor in the silicon film and is capable of amorphizing the silicon film. An implantation step of implanting a predetermined amount into the silicon film; a heat treatment step of crystallizing the silicon film into which the element is implanted by applying heat to form a polysilicon film; and an element forming a semiconductor element using the polysilicon film. Forming a semiconductor device.
【請求項2】 前記元素は、不活性ガス元素、珪素及び
ハロゲン元素のうち少なくとも一つを含むことを特徴と
する請求項1に記載の半導体装置の製造方法。
2. The method according to claim 1, wherein the element includes at least one of an inert gas element, silicon, and a halogen element.
【請求項3】 前記熱処理工程において、レーザアニー
ル処理、低温又は高温アニールによる固相成長処理、並
びにランプアニール処理のうち少なくとも一つを行うこ
とを特徴とする請求項1又は2に記載の半導体装置の製
造方法。
3. The semiconductor device according to claim 1, wherein at least one of a laser annealing process, a solid-phase growth process using low-temperature or high-temperature annealing, and a lamp annealing process is performed in the heat treatment process. Manufacturing method.
【請求項4】 前記成膜工程において、前記シリコン膜
としてのアモルファスシリコン膜を前記基板上に形成
し、 前記注入工程において、前記元素としてのAr(アルゴ
ン)を、前記所定量としての5e13/cm以上注入
し、 前記熱処理工程において、レーザアニール処理を行うこ
とを特徴とする請求項1又は2に記載の半導体装置の製
造方法。
4. In the film forming step, an amorphous silicon film as the silicon film is formed on the substrate, and in the implantation step, Ar (argon) as the element is set to 5e13 / cm as the predetermined amount. The method according to claim 1, wherein two or more implantations are performed, and a laser annealing process is performed in the heat treatment process.
【請求項5】 基板上にアモルファスシリコン膜を形成
する成膜工程と、前記アモルファスシリコン膜にAr
(アルゴン)を5e13/cm以上注入する工程と、 Ar(アルゴン)が注入された前記アモルファスシリコ
ン膜に熱を加えることにより結晶化させてポリシリコン
膜を形成する熱処理工程と、 前記ポリシリコン膜を用いて半導体素子を形成する素子
形成工程とを備えたことを特徴とする半導体装置の製造
方法。
5. A film forming step of forming an amorphous silicon film on a substrate, and forming an amorphous silicon film
A step of injecting (argon) 5e13 / cm 2 or more; a heat treatment step of crystallizing the amorphous silicon film into which Ar (argon) is implanted by applying heat to form a polysilicon film; And a device forming step of forming a semiconductor device using the method.
【請求項6】 前記成膜工程において、前記シリコン膜
としてのアモルファスシリコン膜を前記基板上に形成す
ると共に前記熱処理工程における該アモルファスシリコ
ン膜の結晶化を促進する触媒を該アモルファスシリコン
膜に付加し、 前記熱処理工程において、低温アニールによる固相成長
処理を行うことを特徴とする請求項1から5のいずれか
一項に記載の半導体装置の製造方法。
6. In the film forming step, an amorphous silicon film as the silicon film is formed on the substrate, and a catalyst for promoting crystallization of the amorphous silicon film in the heat treatment step is added to the amorphous silicon film. 6. The method of manufacturing a semiconductor device according to claim 1, wherein in the heat treatment step, a solid phase growth process is performed by low-temperature annealing.
【請求項7】 前記成膜工程において、前記基板はガラ
ス基板と該ガラス基板上に下地膜として形成された絶縁
膜とを含み、該絶縁膜上に前記シリコン膜を形成するこ
とを特徴とする請求項1から6のいずれか一項に記載の
半導体装置の製造方法。
7. In the film forming step, the substrate includes a glass substrate and an insulating film formed as a base film on the glass substrate, and the silicon film is formed on the insulating film. A method for manufacturing a semiconductor device according to claim 1.
【請求項8】 前記素子形成工程において、前記半導体
素子として少なくとも薄膜トランジスタを形成すること
を特徴とする請求項1から7のいずれか一項に記載の半
導体装置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 1, wherein in the element forming step, at least a thin film transistor is formed as the semiconductor element.
【請求項9】 前記薄膜トランジスタは、トップゲート
構造の正スタガ型又はコプラナー型であることを特徴と
する請求項8に記載の半導体装置の製造方法。
9. The method according to claim 8, wherein the thin film transistor is of a top-gate structure, a staggered type or a coplanar type.
【請求項10】 前記薄膜トランジスタは、ボトムゲー
ト構造の逆スタガ型であることを特徴とする請求項8に
記載の半導体装置の製造方法。
10. The method according to claim 8, wherein the thin film transistor is an inverted staggered type having a bottom gate structure.
【請求項11】 請求項1から10のいずれか一項に記
載の半導体装置の製造方法により製造されたことを特徴
とする半導体装置。
11. A semiconductor device manufactured by the method for manufacturing a semiconductor device according to claim 1. Description:
JP8231998A 1998-03-27 1998-03-27 Manufacture of semiconductor device and the semiconductor device Pending JPH11283922A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8231998A JPH11283922A (en) 1998-03-27 1998-03-27 Manufacture of semiconductor device and the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8231998A JPH11283922A (en) 1998-03-27 1998-03-27 Manufacture of semiconductor device and the semiconductor device

Publications (1)

Publication Number Publication Date
JPH11283922A true JPH11283922A (en) 1999-10-15

Family

ID=13771257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8231998A Pending JPH11283922A (en) 1998-03-27 1998-03-27 Manufacture of semiconductor device and the semiconductor device

Country Status (1)

Country Link
JP (1) JPH11283922A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299427A (en) * 2001-03-29 2002-10-11 Mitsubishi Electric Corp Substrate cassette, substrate contamination prevention apparatus, manufacturing method of semiconductor device
JP2003017407A (en) * 2001-06-28 2003-01-17 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method therefor
JP2009535850A (en) * 2006-05-04 2009-10-01 インターナショナル・ビジネス・マシーンズ・コーポレーション Ion implantation for improved field effect transistors combined with in situ or ex situ heat treatment (method of manufacturing FET devices and FET devices)
JP2009246399A (en) * 2009-07-28 2009-10-22 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US7842589B2 (en) 2002-11-08 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus with means for applying magnetic field
WO2015122022A1 (en) * 2014-02-17 2015-08-20 独立行政法人産業技術総合研究所 Electro-optic modulator
WO2015129039A1 (en) * 2014-02-26 2015-09-03 独立行政法人産業技術総合研究所 Optical semiconductor device
US11024689B2 (en) 2018-10-31 2021-06-01 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299427A (en) * 2001-03-29 2002-10-11 Mitsubishi Electric Corp Substrate cassette, substrate contamination prevention apparatus, manufacturing method of semiconductor device
JP2003017407A (en) * 2001-06-28 2003-01-17 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method therefor
US7842589B2 (en) 2002-11-08 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus with means for applying magnetic field
JP2009535850A (en) * 2006-05-04 2009-10-01 インターナショナル・ビジネス・マシーンズ・コーポレーション Ion implantation for improved field effect transistors combined with in situ or ex situ heat treatment (method of manufacturing FET devices and FET devices)
JP2009246399A (en) * 2009-07-28 2009-10-22 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US9829726B2 (en) 2014-02-17 2017-11-28 National Institute Of Advanced Industrial Science And Technology Electro-optical modulator
WO2015122022A1 (en) * 2014-02-17 2015-08-20 独立行政法人産業技術総合研究所 Electro-optic modulator
JPWO2015122022A1 (en) * 2014-02-17 2017-03-30 国立研究開発法人産業技術総合研究所 Electro-optic modulator
WO2015129039A1 (en) * 2014-02-26 2015-09-03 独立行政法人産業技術総合研究所 Optical semiconductor device
US9690122B2 (en) 2014-02-26 2017-06-27 National Institute Of Advanced Industrial Science And Technology Optical semiconductor device
JPWO2015129039A1 (en) * 2014-02-26 2017-03-30 国立研究開発法人産業技術総合研究所 Optical semiconductor device
US11024689B2 (en) 2018-10-31 2021-06-01 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US11744110B2 (en) 2018-10-31 2023-08-29 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5646424A (en) Transistor device employing crystallization catalyst
US5677549A (en) Semiconductor device having a plurality of crystalline thin film transistors
US5858823A (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
US6642073B1 (en) Semiconductor circuit and method of fabricating the same
US6210997B1 (en) Semiconductor device and method for manufacturing the same
US6261875B1 (en) Transistor and process for fabricating the same
US6346486B2 (en) Transistor device and method of forming the same
JP3359689B2 (en) Semiconductor circuit and manufacturing method thereof
JPH11283922A (en) Manufacture of semiconductor device and the semiconductor device
KR20060062139A (en) The method of poly tft fabrication by the multiple heatreatment
JP2005532685A (en) TFT electronic device and its manufacture
JP2002124467A (en) Method for forming polycrystalline semiconductor film and method for fabricating thin film transistor
KR101009432B1 (en) Thin film transistor and fabricating method of the same
JP3316201B2 (en) Semiconductor circuit
JP3333489B2 (en) Method for manufacturing thin film transistor
JPH07321033A (en) Method of manufacturing semiconductor device and electrooptical device
JP2000058472A (en) Fabrication of semiconductor device
KR101043785B1 (en) Thin film transistor and fabricating method of the same
JP2001094108A (en) Field effect transistor, transistor array substrate, and manufacturing method for the substrate
KR100567273B1 (en) Thin film transistor and its manufacturing method
JP2002231629A (en) Method of forming semiconductor thin film and of manufacturing thin-film transistor
JPH1074952A (en) Manufacture of thin-film semiconductor device
JPH07202212A (en) Manufacture of thin-film transistor
JP2003203922A (en) Semiconductor device and manufacturing method therefor
JP2000269502A (en) Semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20061017

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20061214

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20070116

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070314

RD04 Notification of resignation of power of attorney

Effective date: 20070410

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20070420

Free format text: JAPANESE INTERMEDIATE CODE: A911

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20070511

Free format text: JAPANESE INTERMEDIATE CODE: A912