JPH11275120A - 多重通信方法 - Google Patents

Abstract

(57)【要約】 【課題】 通信制御回路の故障を多重伝送装置自身で認
識して、伝送路上の他の装置への影響を回避し、システ
ムダウンを防止する。 【解決手段】 データ通信を行う通信制御回路５２と、
送信要求ビットをセットして前記データの送信要求を行
うＣＰＵコア５３とを有する複数のノードをバス４に接
続させて、フレーム形式のデータを通信する多重通信方
法において、ＣＰＵコアは、送信要求ビットをセットし
たことを記憶する送信要求セットフラグを内部のＲＡＭ
に設け、フレーム送信完了の割込みがかかった場合に、
その送信要求セットフラグをチェックし、セットしてい
たかどうか確認することで、ノード自身で故障を判断
し、故障により送信が停止しなくなったことを認識す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、共通の伝送路を介
して接続される多重伝送装置の通信異常を検出する多重
通信方法に関する。

【０００２】

【関連する背景技術】従来、複数の多重伝送装置（以
下、「ノード」という）は、ツイストペア電線等からな
る伝送路（以下、「バス」という）に接続されて、多重
通信ネットワークのシステムを構築しており、この種の
システムにおける多重通信方法は、例えばＣＳＭＡ／Ｃ
Ｄ伝送方式によって、自動車内のデータの多重通信を行
うローカルエリアネットワーク（ＬＡＮ）等に用いられ
ていた。

【０００３】各ノードは、ＣＰＵコア、通信制御回路、
送信及び受信バッファ、入力及び出力ポートから構成さ
れるマイクロコンピュータ（以下、「マイコン」とい
う）を有し、上記マイコンは発振回路と接続され、上記
発振回路から出力されるクロック信号によって動作して
いる。スイッチ等からの入力信号は、入力回路を介して
マイコンの入力ポートに入力され、上記入力ポートの値
が変化したり、一定時間経過すると、ＣＰＵコアは、上
記通信制御回路にフレームの送信要求を行う。上記通信
制御回路は、ＣＰＵコアからの送信要求があると、ＣＰ
Ｕコアからのデータをフレーム構成にして伝送路上の他
のノードに送信していた。

【０００４】すなわち、上記ノードにおいて、ＣＰＵコ
アは、自ノードに送信が終了していないフレームがある
かどうか確認し、上記フレームがない場合には、新たな
デ−タを送信バッファに書き込んだ後、通信制御回路内
の通信レジスタの送信要求ビットをセットする。通信制
御回路は、バスの通信状態を監視しており、上記送信要
求ビットがセットされ、フレーム送信が可能な場合に
は、上記送信バッファのデータをフレーム形式にして、
バスインターフェース回路を介してバスに出力してい
る。次に、通信制御回路では、上記フレームの再送が必
要かどうか判断し、必要な場合には、上記フレームの再
送を行い、必要ない場合には、上記送信レジスタの送信
要求ビットをクリアし、ＣＰＵコアにはフレーム送信完
了の割込みがかかる。

【０００５】

【発明が解決しようとする課題】ところが、上記多重通
信方法では、通信制御回路の故障により、フレーム送信
完了に通信レジスタの送信要求ビットがクリアされなく
なって、通信制御回路は再びフレーム送信を開始するこ
とが考えられる。このような場合には、上記動作がフレ
ーム送信を終了するたびに繰り返されることになる。こ
のため、バス上の他のノードでは、上記故障のノードが
送信するフレームよりも優先度の低いフレームを送信す
ることができなくなり、システム全体の通信機能がダウ
ンするという問題点があった。

【０００６】本発明は、上記問題点に鑑みなされたもの
で、通信制御回路の故障を多重伝送装置自身で認識し
て、伝送路上の他の装置への影響を回避し、システムダ
ウンを防止する多重通信方法を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、データ通信を行う通信制御回路からな
る通信手段と、送信要求ビットをセットして前記データ
の送信要求を行うＣＰＵコアからなる制御手段とを有す
る複数の多重通信装置を共通の伝送路（バス）に接続さ
せて、フレーム形式のデータを通信する場合、前記多重
伝送装置は、前記ＣＰＵコア内に送信要求セットフラグ
を有し、前記ＣＰＵコアが前記送信要求ビットをセット
する際に、前記送信要求セットフラグをセットし、フレ
ーム送信完了の割込みがかかった時に、前記送信要求セ
ットフラグを確認することで、前記フレーム送信の異常
を検出する多重通信方法が提供される。

【０００８】すなわち、ＣＰＵコアは、送信要求ビット
をセットしたことを記憶する送信要求セットフラグを設
け、フレーム送信完了の割込みがかかった場合に、その
フラグをチェックし、セットしていたかどうか確認する
ことで、多重伝送装置自身で故障を判断し、故障により
送信が停止しなくなったことを認識する。また、多重伝
送装置は、フレーム送信の異常を検出した場合、ＣＰＵ
コアが通信制御回路をリセットすることが好ましい。

【０００９】さらに、多重伝送装置は、ＣＰＵコアが通
信制御回路をリセットしても、フレーム送信の異常を所
定回数続けて検出した場合、通信制御回路を停止させる
ことが好ましい。

【００１０】

【発明の実施の形態】本発明に係る多重通信方法を図１
乃至図８の図面に基づいて説明する。図１は、本発明に
係る多重通信方法を用いる自動車内ＬＡＮの多重伝送シ
ステムの構成の一例を示す構成図である。上記多重伝送
システムは、例えば自動車内の電気系統の制御に用いら
れており、各種スイッチ、センサ及びアクチュエータが
それぞれの配置場所からハーネス（自動車内の電線）を
介して適切なノードに接続されている。例えば、図１に
示すように、各ノード１〜３は、後述するインターフェ
ース回路を介して伝送路４と接続され、互いにフレーム
構成のデータ送受信を行っている。なお、上記多重伝送
システムにおいて、伝送路４のトポロジーは、バス型、
ディジーチェーン型又はスター型等のいずれのものでも
応用が可能である。

【００１１】上記ノードのうち、インストルメントパネ
ル（以下、「インパネ」という）ノード１は、図示しな
い各種メータの近隣に配置され、このインパネノード１
には、車速センサ１１及びインジケータランプ１２が接
続されている。インパネノード１は、車速センサ１１か
らのデータを他のノードへ送信しており、またカウルノ
ード２からのドアスイッチ２１のオン／オフ信号を受信
すると、これに基づきインジケータランプ１２を点灯又
は消灯させている。

【００１２】カウルノード２は、図示しないカウル部の
近隣に配置され、このカウルノード２には、ドアスイッ
チ２１、イグニッションスイッチ２２及び各モータ２３
が接続されている。カウルノード２は、ドアスイッチ２
１のオン／オフ信号、イグニッションスイッチ２２の接
続情報を他のノードへ送信しており、またドアノード３
からのドアロックスイッチ３１又はドアアンロックスイ
ッチ３２のオン／オフ信号を受信すると、これに基づき
モータ２３を駆動制御して、図示しない全ドアの集中ド
アロック又はアンロックを行わせる。

【００１３】ドアノード３は、図示しないドア内に配置
され、このドアノード３には、ドアロックスイッチ３
１、ドアアンロックスイッチ３２及びカーテシランプ３
３が接続されている。ドアノード３は、ドアロックスイ
ッチ３１又はドアアンロックスイッチ３２のオン／オフ
信号を他のノードへ送信しており、またカウルノード２
からのドアスイッチ２１のオン／オフ信号を受信する
と、これに基づきカーテシランプ３３を点灯又は消灯さ
せている。

【００１４】これらノード１〜３には、固有の物理アド
レスが設定されており、例えばインパネノード１には
“１”、カウルノードには“２”、ドアノード３には
“３”のアドレスがそれぞれ割り当てられている。な
お、これらノード間で伝送されるフレームのデータフォ
ーマットは、図２に示すように、フレームの始まりを示
すＳＯＦ（Start Of Frame）と、複数のノードが同時に
伝送路にフレームを送信した時に、そのフレームの優先
順位を決定するためのプライオリティ（ＰＲＩ）と、後
に続く各データ（ＤＡＴＡ）の内容を示す識別子（Ｉ
Ｄ）と、データ長と、フレームの種類等を示すフレーム
タイプ領域（ＴＹＰＥ）と、ＴＹＰＥで示される長さの
データ領域である、例えば各８ビット毎のＤＡＴＡ１〜
ＤＡＴＡ４と、エラーチェックコードのＣＲＣと、デー
タの終了を示すＥＯＤ（End Of Data）と、全てのノー
ドからビット対応で受信確認信号（以下、「ＡＣＫ信
号」という）を返送させるための例えば１６ビットのＡ
ＣＫ信号領域と、システムの全ノードからＡＣＫ信号が
返送されたことを示す１ビットのＡＣＫ確定ビットと、
フレームの終了を示すＥＯＦ（End Of Frame）とから構
成されている。本実施例では、このフレームを、例えば
１２５ｋｂｐｓの伝送速度で通信しており、１フレーム
の伝送に約１ｍｓかかるものとする。

【００１５】上記各ノードは、伝送路４に伝送されるフ
レームを、ＥＯＤまでエラーなく正常に受信すると、固
有の物理アドレスに対応したＡＣＫ信号領域にＡＣＫ信
号を返送する。本実施例では、インパネノード１は、図
２に示したＡＣＫ信号領域のＡＣＫ１の位置に、カウル
ノード２は、同じくＡＣＫ２の位置に、ドアノード３
は、同じくＡＣＫ３の位置に、ＡＣＫ信号をそれぞれ返
送する。本実施例では、全てのノードからＡＣＫ信号が
返送されない場合には、フレームの再送が最大で３回繰
り返されるものとする。このフレームは、非破壊調停型
ＣＳＭＡ／ＣＤ方式で伝送される。

【００１６】図３は、図１に示した各ノードの構成の一
例を示す構成図である。図において、各ノードは、伝送
路４に接続されるバスインターフェース回路５０と、通
常動作モードでデータの送受信を行うマイコン５１と、
スイッチ等の入力負荷６０から信号を取り込んでマイコ
ン５１に出力する入力回路６１と、マイコン５１からの
信号をモータ等の出力負荷６３に出力する出力回路６２
と、バッテリからの１２Ｖ電圧をノード内の各回路の動
作する電圧、例えば５Ｖに変換して電源として供給する
電源回路６４とから構成されている。

【００１７】マイコン５１は、本発明に係る通信手段を
構成して多重通信機能を有する通信制御回路５２と、本
発明に係る制御手段を構成してデータの送受信及び入出
力制御を行うＣＰＵコア５３と、通信制御回路５２とＣ
ＰＵコア５３との間で受信データ及び送信データを一時
記憶する受信バッファ５４及び送信バッファ５５と、入
力回路６１からの信号を取り込む入力ポート５６と、Ｃ
ＰＵコア５３からの信号を出力回路６２に出力する出力
ポート５７とから構成される。

【００１８】通信制御回路５２は、図４に示すように、
バスインターフェース回路５０から取り込んだフレーム
の受信処理を行う受信ブロック５２ａと、バスインター
フェース回路５０に送信するフレームの送信処理を行う
送信ブロック５２ｂと、フレーム通信のための各種コマ
ンドをセットする通信レジスタ５２ｃと、受信応答の管
理を行う受信応答管理ブロック５２ｄとから構成されて
いる。

【００１９】通信レジスタ５２ｃは、ＣＰＵコア５３か
らの割込み許可、割込み要因の確認、アドレス設定、通
信エラー確認、送信ブロック５２ａ及び受信ブロック５
２ｂが送信又は受信処理等を行うためのコマンドをセッ
トすることができるいくつかのビット列から構成される
レジスタであり、送信ブロック５２ａ、受信ブロック５
２ｂ及びＣＰＵコア５３と接続されている。

【００２０】図５は、本発明に係る通信レジスタ５２ｃ
内の１バイトの構成の一例を示す図である。すなわち、
図５に示した本実施例の通信レジスタ５２ｃ内の１バイ
トにおいて、ビット７は、送信要求のあったデータの送
信を完了した時に送信ブロック５２ａから出力される送
信完了信号に基づいて“１”になり、割込みが許可され
ていると通信制御回路５２からＣＰＵコア５３に割込み
を発生させるための送信完了割込みビットである。

【００２１】ビット６は、フレーム受信が完了して、受
信バッファ５４にデータを格納した時に受信ブロック５
２ｂから出力される受信完了信号に基づいて“１”にな
り、割込みが許可されていると通信制御回路５２からＣ
ＰＵコア５３に割込みを発生させるための受信完了割込
みビットである。ビット５は、フレーム送信を完了して
新たなフレームの送信が可能になると、送信ブロック５
２ａから出力される送信完了信号に基づいて“１”にな
る送信レディビットである。

【００２２】ビット４は、ＣＰＵコア５３によってセッ
トされると、送信バッファ５５内のメッセージが送信ブ
ロックによって送信され、送信が完了すると、送信ブロ
ックによってクリアされる送信要求ビットである。ビッ
ト３は、ＣＰＵコア５３によって“１”にされると、通
信制御回路５２の初期化を行うリセットビットである。
また、ビット２〜０は、使用しない予備のためのビット
であり、常時“０”になっている予備ビットである。

【００２３】受信応答管理ブロック５２ｄは、データバ
ス及び制御バスを介して受信ブロック５２ｂと接続され
るとともに、制御バスを介して送信ブロック５２ａと接
続されている。受信応答管理ブロック５２ｄは、受信ブ
ロック５２ｂからのＡＣＫデータを入力して、システム
の各ノードからの受信応答の有無を確認したり、フレー
ム送信時にシステムの全ノードからＡＣＫ信号が返送さ
れない場合に、送信ブロック５２ａに再送要求信号を出
力するものである。

【００２４】ＣＰＵコア５３は、入力信号の変化を検出
した場合、又はリフレッシュのため繰り返し送信として
前回のフレーム送信から例えば１秒経過（１秒に限らず
一定時間経過でも良い）した場合等に、フレーム送信処
理を行う。また、ＣＰＵコア５３は、図４に示すよう
に、送信レジスタ５２ｃと接続されるビット確認及びセ
ットブロック５３ａと、送受信及び入出力制御ブロック
５３ａに接続される記憶部（ＲＡＭ）５３ｂとを有して
いる。

【００２５】ＲＡＭ５３ｂには、送信要求ビットをセッ
トしたことを記憶するための送信要求セットフラグが設
けられており、送受信及び入出力制御ブロック５３ａ
は、データの送受信及び入出力制御を行うとともに、送
信完了割込みがかかった場合に、上記送信要求セットフ
ラグをチェックすることで、送信要求ビットをセットし
ていたかどうか確認し、通信制御回路の故障を判断して
いる。

【００２６】次に、上述した各ノードの送信動作につい
て説明する。なお、複数のノードでは、送信要求が発生
して、送信待ちになっている状況で伝送路が空くと、同
時にフレーム送信を行うことになる。ここでは、カウル
ノード２とドアノード３が同時に送信を開始する場合に
ついて説明する。まず、カウルノード２とドアノード３
の送受信及び入出力制御ブロック５３ａは、自ノードに
送信終了していないフレームがあるかどうかを、通信レ
ジスタ５２ｃ内の送信レディビットにより確認する。

【００２７】ここで、送信終了していないフレームがな
い場合、すなわち送信レディビットが“１”にセットさ
れている場合には、送受信及び入出力制御ブロック５３
ａは、新たなデータとして、入力ポート５６の値やその
値を用いて演算した結果等を送信バッファ５５に書き込
んだ後、通信レジスタ５２ｃの送信要求ビットをセット
する。

【００２８】受信ブロック５２ｂには、バス４からの信
号がバスインターフェース回路５０を介して入力される
ので、受信ブロック５２ｂは、バス４の空き状況を監視
してフレーム送信の開始が可能な場合には、送信ブロッ
ク５２ａに送信可能状態信号を出力する。カウルノード
２とドアノード３の送信ブロック５２ａは、上記送信要
求ビットがセットされ、かつ受信ブロック５２ｂから上
記送信可能状態信号が入力すると、送信バッファ５５の
データをフレーム形式にして、図６に示すように、フレ
ームを同時にバスインターフェース回路５０を介してバ
ス４に送信する。

【００２９】上記送信されたフレームは、ビット単位
で、送信データの値に応じて、ハイレベル又はローレベ
ルとしてバス４に出力され、各ノードは、バス４上の波
形と自ノードの送信フレームとをビット単位で比較し
て、同じであれば送信を継続し、異なる場合には送信を
停止する。すなわち、図６に示したカウルノード２とド
アノード３の送信フレームの場合には、ＳＯＦは、全て
のフレームで同じビット列であるので、この両フレーム
においても同じである。本実施例では、優先度を示すプ
ライオリティは、値の小さい方のが優先度が高く設定さ
れており、カウルノードの送信フレームは“１１１０”
であり、ドアノードの送信フレームは“１１０１”であ
るので、この場合はドアノードの送信フレームの方が優
先度が高い（図６（ａ），（ｂ）参照）。

【００３０】送信開始からＡ点までの間は、２つのノー
ドで送信フレームの値は同じなので、カウルノード２も
ドアノード３も送信を継続する。しかし、Ａ点でカウル
ノード２は、ローレベルのビットを送信し、ドアノード
３は、ハイレベルのビットを送信する。このような場合
には、図６（ｃ）に示すように、バス４上の波形はハイ
レベルとなり、ドアノードは、自ノードの送信フレーム
とバス４上の波形が同じであるため送信を継続するが、
カウルノードは、自ノードがローレベルを送信している
にもかかわらず、バス４上の波形がハイレベルであるこ
とを認識して送信を停止する。このように、同時に複数
のフレームがバス４に送信されても、優先度の高いフレ
ームは送信が継続され、優先度の低いフレームは送信停
止となる。

【００３１】上記フレームの送信が終了すると、送信ブ
ロック５２ａは、再送要求信号が受信応答管理ブロック
によってセットされているかどうか判断し、セットされ
ている場合には、上記フレームの再送を行う。また、上
記送信終了時に再送要求信号がセットされていない場合
には、送信ブロック５２ａは、送信が完了したと判断し
て送信完了信号を通信レジスタ５２ｃへ出力する。

【００３２】上記送信完了信号の入力により、通信レジ
スタ５２ｃ内の送信要求ビットはクリアされ、送信完了
したことを知らせる割込み信号がＣＰＵコア５３の送受
信及び入出力制御ブロック５３ａへ出力されて、フレー
ムの送信動作は終了する。次に、本発明に係る送信割込
み異常に対処する動作を図７のフローチャートに基づい
て説明する。入力信号の変化検出、又は前回のフレーム
送信から一定時間経過した場合等によって割込みがかか
ると、送受信及び入出力制御ブロック５３ａは、通信レ
ジスタ５２ｃの送信要求ビットをセットする（ステップ
１０１）。その次に、ＣＰＵコア５３内部のＲＡＭ５３
ｂに設定された送信要求セットフラグを“１”にセット
する（ステップ１０２）。そして、送信処理を行う（ス
テップ１０３）。すなわち、送信処理では、上記送信要
求ビットがセットされ、かつ受信ブロック５２ｂから上
記送信可能状態信号が入力すると、送信バッファ５５の
データをフレーム形式にして、図６に示すように、フレ
ームを同時にバスインターフェース回路５０を介してバ
ス４に送信する。

【００３３】フレーム送信が終了すると、割込みがかか
り（ステップ１０４）、送受信及び入出力制御ブロック
５３ａは、通信レジスタ５３ａの送信完了割込みビット
を確認し、上記ビットが“１”であれば、ＲＡＭ５３ｂ
の送信要求セットフラグが“１”であるかどうか確認す
る（ステップ１０５）。ここで、上記送信要求セットフ
ラグが“１”であれば正常なので、次の送信に備えて上
記送信要求セットフラグを“０”にセットして（ステッ
プ１０６）、上記動作を終了する。

【００３４】また、ステップ１０５において、上記送信
要求セットフラグが“０”の場合には、送受信及び入出
力制御ブロック５３ａが送信要求ビットをセットしてな
いにもかかわらず送信完了割込みがかかっている状態
（以下、「送信割込み異常」という）、つまりフレーム
送信されていることになり、通信制御回路５２が暴走し
ている可能性がある。そこで、送受信及び入出力制御ブ
ロック５３ａは、通信制御回路５２の暴走を止めるため
に、通信レジスタ５２ｃのリセットビットを“１”にし
て通信制御回路５２をリセットする（ステップ１０
７）。

【００３５】送受信及び入出力制御ブロック５３ａは、
上記送信割込み異常が発生した時に、送信割込み異常回
数を記憶するようにして、異常発生毎にカウントアップ
し（ステップ１０８）、次に上記異常回数が所定回数、
例えば連続して４回になったかどうか判断する（ステッ
プ１０９）。ここで、上記異常回数が連続して４回に至
っていない場合には、通信関係の初期化処理を実行し、
再度通信が行える状態に設定した後（ステップ１１
０）、ステップ１０１に戻って上記動作を繰り返す。ま
た、ステップ１０９で、通信制御回路５２をリセットし
たにもかかわらず、このような異常が４回続く場合に
は、単なる暴走ではなく、通信制御回路５２の故障と考
えられる。このため、例えばドアノード３において、送
信割込み異常回数が４回になった場合には、ドアノード
の送受信及び入出力制御ブロック５３ａは、リセットビ
ットにより通信制御回路５２をリセットさせるととも
に、通信機能を停止させて自ノードのダウン処理を行う
（ステップ１１１）。

【００３６】このノードダウン処理により、カウルノー
ドには、一定時間経過してもフレーム送信がなくなるの
で、上記カウルノードは、ドアノードがノードダウンし
たと判断して、集中ドアロック／アンロック制御を行わ
ずに、例えばドアのロック又はアンロックを各ドアに設
置されたロック／アンロックスイッチのＯＮ／ＯＦＦに
よって作動させるようにすることができる。このように
本発明では、他のノードの機能に関しても、通信を行わ
ずに縮退制御に移行させることが可能となる。

【００３７】従って、本実施例では、ＣＰＵコアが送信
要求ビットをセットしてないにもかかわらず送信完了割
込みがかかる送信割込み異常が発生しても、各ノード自
身でその異常を認識できるので、通信制御回路をリセッ
トして暴走を止めたり、自ノードダウンとして通信を止
めることができ、これによりバス上の他のノードへの影
響を回避し、システムダウンを防止することができる。

【００３８】なお、上記実施例では、ＣＰＵコア内のＲ
ＡＭに、通信レジスタ内の送信要求ビットをセットした
ことを記憶する送信要求セットフラグを新設し、上記送
信要求セットフラグをチェックすることで通信制御回路
の故障を判定しているが、本発明はこれに限らず、例え
ばＣＰＵコアが直接に上記送信要求ビットをチェックで
きるように設定することも可能である。この場合には、
送信完了割込みがかかった時に、上記送信要求ビットを
チェックしてセットされてない場合には、送信割込み異
常と判断できるので、ＲＡＭ内に送信要求セットフラグ
を設ける必要性がなくなる。

【００３９】また、本発明の多重伝送方法は、例えば図
８に示すように、通信制御回路５２、受信バッファ５
４、送信バッファ５５及びＣＰＵインターフェース回路
５８が通信制御ＩＣ５９で構成され、ＣＰＵコア５３、
入力ポート５６、出力ポート５７、入力回路６１及び出
力ポート６２がマイコン６５で構成された多重伝送装置
に用いることも可能である。なお、図８において、図３
と同様の構成部分に関しては、同一符号を付記した。

【００４０】この場合にも、ＣＰＵコアは、上記送信割
込み異常を判断できるので、通信制御回路をリセットし
て暴走を止めたり、自ノードダウンとして通信を止める
ことができ、これによりバス上の他のノードへの影響を
回避し、システムダウンを防止することができる。

【００４１】

【発明の効果】以上説明したように、本発明では、デー
タ通信を行う通信手段と、送信要求ビットをセットして
前記データの送信要求を行う制御手段とを有する複数の
多重通信装置を共通の伝送路に接続させ、前記各多重伝
送装置は、前記伝送路を介してデータ通信を行い、該デ
ータの送信完了で前記制御手段に割込みがかかる多重通
信方法において、前記多重伝送装置は、前記制御手段内
に送信要求セットフラグを有し、前記制御手段が前記送
信要求ビットをセットする際に、前記送信要求セットフ
ラグをセットし、前記データ送信完了の割込みがかかっ
た時に、前記送信要求セットフラグを確認する、又は前
記送信要求ビットを確認することで、前記データ送信の
異常を検出するので、通信手段の故障を多重伝送装置自
身で認識して、伝送路上の他の装置への影響を回避し、
システムダウンを防止できる。

【００４２】また、請求項３では、前記多重伝送装置
は、データ送信の異常を検出した場合、制御手段が通信
手段をリセットするので、通信手段の暴走を多重伝送装
置自身で止めて、さらに伝送路上の他の装置への影響を
回避し、システムダウンを防止できる。また、請求項４
では、前記多重伝送装置は、制御手段が通信手段をリセ
ットしても、前記データ送信の異常を所定回数続けて検
出した場合、前記通信手段を停止させるので、通信手段
の通信機能を多重伝送装置自身で停止させ、データ通信
を行わず縮退制御への移行が可能になり、さらに伝送路
上の他の装置への影響を回避し、システムダウンを防止
できる。

【図面の簡単な説明】

【図１】本発明に係る多重通信方法を用いる自動車内Ｌ
ＡＮの多重伝送システムの構成の一例を示す構成図であ
る。

【図２】図１に示した多重伝送システムに用いるフレー
ムのデータフォーマットの一例を示す図である。

【図３】図１に示したノードの構成の一例を示す構成図
である。

【図４】図１に示した通信制御回路とＣＰＵコアの本発
明に係る要部構成を示す構成図である。

【図５】図４に示した通信レジスタ内の１バイトの構成
の一例を示す図である。

【図６】図１に示したノードの送信動作において、２つ
のノードが同時にフレーム送信を開始する場合の動作を
説明するためのタイミングチャートである。

【図７】本発明に係る送信割込み異常に対処する動作を
説明するためのフローチャートである。

【図８】図１に示したノードの構成の他の例を示す構成
図である。

【符号の説明】

１〜３ ノード ４ 伝送路 １１ 車速センサ １２，３３ ランプ ２１，２２，３１，３２ スイッチ ２３ モータ ５０ バスインターフェース回路 ５１，６５ マイコン ５２ 通信制御回路 ５３ ＣＰＵコア ５４，５５ バッファ ５６ 入力ポート ５７ 出力ポート ５８ ＣＰＵインターフェース回路 ５９ 通信制御ＩＣ ６０ 入力負荷 ６１ 入力回路 ６２ 出力回路 ６３ 出力負荷 ６４ 電源回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 データ通信を行う通信手段と、送信要求
   ビットをセットして前記データの送信要求を行う制御手
   段とを有する複数の多重通信装置を共通の伝送路に接続
   させ、前記各多重伝送装置は、前記伝送路を介してデー
   タ通信を行い、該データの送信完了で前記制御手段に割
   込みがかかる多重通信方法において、 前記多重伝送装置は、前記制御手段内に送信要求セット
   フラグを有し、前記制御手段が前記送信要求ビットをセ
   ットする際に、前記送信要求セットフラグをセットし、
   前記データ送信完了の割込みがかかった時に、前記送信
   要求セットフラグを確認することで、前記データ送信の
   異常を検出することを特徴とする多重通信方法。
2. 【請求項２】 データ通信を行う通信手段と、送信要求
   ビットをセットして前記データの送信要求を行う制御手
   段とを有する複数の多重通信装置を共通の伝送路に接続
   させ、前記各多重伝送装置は、前記伝送路を介してデー
   タ通信を行い、該データの送信完了で前記制御手段に割
   込みがかかる多重通信方法において、 前記多重伝送装置は、前記制御手段が前記データ送信完
   了の割込みがかかった時に、前記送信要求ビットを確認
   することで、前記データ送信の異常を検出することを特
   徴とする多重通信方法。
3. 【請求項３】 前記多重伝送装置は、前記データ送信の
   異常を検出した場合、前記制御手段が前記通信手段をリ
   セットすることを特徴とする請求項１又は２に記載の多
   重通信方法。
4. 【請求項４】 前記多重伝送装置は、前記制御手段が前
   記通信手段をリセットしても、前記データ送信の異常を
   所定回数続けて検出した場合、前記通信手段を停止させ
   ることを特徴とする請求項３に記載の多重通信方法。