JPH11272547A - メモリ管理方法および情報処理装置 - Google Patents
メモリ管理方法および情報処理装置Info
- Publication number
- JPH11272547A JPH11272547A JP10369019A JP36901998A JPH11272547A JP H11272547 A JPH11272547 A JP H11272547A JP 10369019 A JP10369019 A JP 10369019A JP 36901998 A JP36901998 A JP 36901998A JP H11272547 A JPH11272547 A JP H11272547A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- amount
- information processing
- added
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】装置の電源を切ることなく、メモリを増設・利
用可能な計算機を提供することにある。 【解決手段】情報処理装置の電源が投入された状態でメ
モリを増設する場合に、プロセッサ１０と、情報処理装
置に初めから接続されている主メモリ２０、および増設
される増設主メモリ６０とを接続スイッチ５０が接続
し、主メモリ２０内の主メモリ管理情報２１が、プロセ
ッサ１０に接続されているメモリの容量を記憶し、接続
スイッチ５０内の記憶領域が、プロセッサ１０とメモリ
各々が接続されているか否かに関する情報を記憶する。
これにより、情報処理装置を再起動することなく、情報
処理装置は、増設されたメモリを利用することができ
る。
用可能な計算機を提供することにある。 【解決手段】情報処理装置の電源が投入された状態でメ
モリを増設する場合に、プロセッサ１０と、情報処理装
置に初めから接続されている主メモリ２０、および増設
される増設主メモリ６０とを接続スイッチ５０が接続
し、主メモリ２０内の主メモリ管理情報２１が、プロセ
ッサ１０に接続されているメモリの容量を記憶し、接続
スイッチ５０内の記憶領域が、プロセッサ１０とメモリ
各々が接続されているか否かに関する情報を記憶する。
これにより、情報処理装置を再起動することなく、情報
処理装置は、増設されたメモリを利用することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、動作中に主メモリ
の増設を可能とする情報処理装置に関する。
の増設を可能とする情報処理装置に関する。
【０００２】
【従来の技術】従来技術においては、メモリの増設をお
こなうためには、一度システムを停止してからメモリの
増設を行い、システムを再起動することが必要であっ
た。このような技術は、パーソナルコンピュータのマニ
ュアル「日立パーソナルコンピュータ ＦＬＯＡＲＡ１
０１０ＤＬ／ＤＭ はじめてのあなたに （ハードウエア
マニュアル）のＰ１０７からＰ１１０」（公知例１）に
開示されている。本公知例には、パーソナルコンピュー
タにおいて電源ケーブルを接続しない状態における増設
の必要性について述べている。動作中にデバイスを接続
するための接続技術が、 Ｒｏｓｃｈ， Ｗｉｎｎ Ｌ．
著， 出版社ＳＡＭＳＵＮＧ ＡＭＥＲＩＣＡ， ＩＮ
Ｃ．Ｔｈｅ Ｗｉｎｎ Ｌ． Ｒｏｓｃｈ Ｈａｒｄｗａｒ
ｅ Ｂｉｂｌｅ，Ｐ３４７−Ｐ３５６（公知例２）に開
示されている。本公知例は、通電中に挿抜することが可
能なＰＣＭＣＩＡ規格の仕様について述べている。ま
た、動作中にデバイスを接続するための別の接続技術が
日経エレクトロニクス１９９７．６．２号１０９頁〜１
１２頁（公知例３）に開示されている。本公知例には、
通電中に挿抜することが可能なＰＣＩバス規格の仕様に
ついて述べている。
こなうためには、一度システムを停止してからメモリの
増設を行い、システムを再起動することが必要であっ
た。このような技術は、パーソナルコンピュータのマニ
ュアル「日立パーソナルコンピュータ ＦＬＯＡＲＡ１
０１０ＤＬ／ＤＭ はじめてのあなたに （ハードウエア
マニュアル）のＰ１０７からＰ１１０」（公知例１）に
開示されている。本公知例には、パーソナルコンピュー
タにおいて電源ケーブルを接続しない状態における増設
の必要性について述べている。動作中にデバイスを接続
するための接続技術が、 Ｒｏｓｃｈ， Ｗｉｎｎ Ｌ．
著， 出版社ＳＡＭＳＵＮＧ ＡＭＥＲＩＣＡ， ＩＮ
Ｃ．Ｔｈｅ Ｗｉｎｎ Ｌ． Ｒｏｓｃｈ Ｈａｒｄｗａｒ
ｅ Ｂｉｂｌｅ，Ｐ３４７−Ｐ３５６（公知例２）に開
示されている。本公知例は、通電中に挿抜することが可
能なＰＣＭＣＩＡ規格の仕様について述べている。ま
た、動作中にデバイスを接続するための別の接続技術が
日経エレクトロニクス１９９７．６．２号１０９頁〜１
１２頁（公知例３）に開示されている。本公知例には、
通電中に挿抜することが可能なＰＣＩバス規格の仕様に
ついて述べている。
【０００３】
【発明が解決しようとする課題】上記従来技術において
は、メモリを増設する際に電源を停止する必要があるた
め、メモリ増設の際に、システム停止処理とシステム初
期化処理を行うことが必要であった。ワークステーショ
ン／サーバにおいて通常使用されているＯＳ（オペレー
ティングシステム）において、アプリケーションソフト
ウエアの停止、初期化処理を含めると、システム停止処
理及びシステム初期化処理を行うためには、３０分から
１時間程度の時間が掛かるという問題があった。
は、メモリを増設する際に電源を停止する必要があるた
め、メモリ増設の際に、システム停止処理とシステム初
期化処理を行うことが必要であった。ワークステーショ
ン／サーバにおいて通常使用されているＯＳ（オペレー
ティングシステム）において、アプリケーションソフト
ウエアの停止、初期化処理を含めると、システム停止処
理及びシステム初期化処理を行うためには、３０分から
１時間程度の時間が掛かるという問題があった。
【０００４】動作中にメモリを増設する手法としては、
クラスタシステムがある。クラスタシステムでは、ある
特定のサービスを行うための複数の情報処理装置があ
り、ある情報処理装置が停止している間にも他方がサー
ビスを継続することができる。しかし、この場合には情
報処理装置を複数台用意する必要があるという問題があ
る。
クラスタシステムがある。クラスタシステムでは、ある
特定のサービスを行うための複数の情報処理装置があ
り、ある情報処理装置が停止している間にも他方がサー
ビスを継続することができる。しかし、この場合には情
報処理装置を複数台用意する必要があるという問題があ
る。
【０００５】本発明の目的は、複数台の情報処理装置を
用意せずに、動作中にメモリを増設することができるメ
モリ管理方法を提供することにある。
用意せずに、動作中にメモリを増設することができるメ
モリ管理方法を提供することにある。
【０００６】本発明の他の目的は、プロセッサに接続さ
れている第１のメモリの管理領域を予約することによ
り、増設される第２のメモリをプロセッサが利用するこ
とができるメモリ管理方法を提供することにある。
れている第１のメモリの管理領域を予約することによ
り、増設される第２のメモリをプロセッサが利用するこ
とができるメモリ管理方法を提供することにある。
【０００７】本発明の他の目的は、予め設定したメモリ
量に応じて、そのメモリ量と実装されているメモリ量と
の差を増設メモリ量とすることができるメモリ管理方法
を提供することにある。
量に応じて、そのメモリ量と実装されているメモリ量と
の差を増設メモリ量とすることができるメモリ管理方法
を提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明のメモリ管理方法は、第１のメモリと、第１
のメモリ内の情報を処理するプロセッサとを有し、電源
が投入された状態で第２のメモリを増設することができ
る情報処理装置において、プロセッサと第１及び第２の
メモリの少なくともいずれかとを接続し、プロセッサに
接続された第１及び第２のメモリの容量を記憶し、プロ
セッサと第１及び第２のメモリ各々が接続されているか
否かに関する情報を記憶する。
に、本発明のメモリ管理方法は、第１のメモリと、第１
のメモリ内の情報を処理するプロセッサとを有し、電源
が投入された状態で第２のメモリを増設することができ
る情報処理装置において、プロセッサと第１及び第２の
メモリの少なくともいずれかとを接続し、プロセッサに
接続された第１及び第２のメモリの容量を記憶し、プロ
セッサと第１及び第２のメモリ各々が接続されているか
否かに関する情報を記憶する。
【０００９】また、上記課題を解決するために、本発明
のメモリ管理方法は、第１のメモリを含む情報処理装置
に第２のメモリを増設する場合に、情報処理装置におけ
るトータルメモリ量を設定し、情報処理装置起動時に、
情報処理装置に実装されているメモリの実装メモリ量を
算出し、トータルメモリ量に基づいて、メモリ管理領域
を第１のメモリに確保し、実装メモリに対する管理情報
を設定し、情報処理装置の動作中に行う第２のメモリ増
設に応じて、トータルメモリ量と実装メモリ量との差を
増設メモリ量として算出し、増設メモリ量に対するメモ
リ管理情報を第１のメモリに設定する。
のメモリ管理方法は、第１のメモリを含む情報処理装置
に第２のメモリを増設する場合に、情報処理装置におけ
るトータルメモリ量を設定し、情報処理装置起動時に、
情報処理装置に実装されているメモリの実装メモリ量を
算出し、トータルメモリ量に基づいて、メモリ管理領域
を第１のメモリに確保し、実装メモリに対する管理情報
を設定し、情報処理装置の動作中に行う第２のメモリ増
設に応じて、トータルメモリ量と実装メモリ量との差を
増設メモリ量として算出し、増設メモリ量に対するメモ
リ管理情報を第１のメモリに設定する。
【００１０】また、上記課題を解決するために、本発明
は、電源が投入された状態でメモリを増設することがで
きる情報処理装置であって、第１のメモリと、第１のメ
モリ内の情報を処理するプロセッサと、情報処理装置に
おけるトータルメモリ量を設定する設定手段とを備え、
プロセッサは、情報処理装置の起動に応じて、情報処理
装置に実装されているメモリの実装メモリ量を算出し、
トータルメモリ量に基づいて、メモリ管理領域を第１の
メモリに確保し、実装メモリに対するメモリ管理情報を
第１のメモリに設定し、かつ、情報処理装置の動作中に
行う第２のメモリ増設に応じて、トータルメモリ量と実
装メモリ量との差を増設メモリ量として算出し、増設メ
モリ量に対するメモリ管理情報を第１のメモリに設定す
る構成とする。
は、電源が投入された状態でメモリを増設することがで
きる情報処理装置であって、第１のメモリと、第１のメ
モリ内の情報を処理するプロセッサと、情報処理装置に
おけるトータルメモリ量を設定する設定手段とを備え、
プロセッサは、情報処理装置の起動に応じて、情報処理
装置に実装されているメモリの実装メモリ量を算出し、
トータルメモリ量に基づいて、メモリ管理領域を第１の
メモリに確保し、実装メモリに対するメモリ管理情報を
第１のメモリに設定し、かつ、情報処理装置の動作中に
行う第２のメモリ増設に応じて、トータルメモリ量と実
装メモリ量との差を増設メモリ量として算出し、増設メ
モリ量に対するメモリ管理情報を第１のメモリに設定す
る構成とする。
【００１１】本発明により、情報処理装置が動作中にメ
モリを増設することが可能となる。
モリを増設することが可能となる。
【００１２】
【発明の実施の形態】以下、本発明の一実施例を図面を
参照して詳細に説明する。
参照して詳細に説明する。
【００１３】まず、図１に本発明による情報処理装置の
実施の形態の一つである計算機を示す。
実施の形態の一つである計算機を示す。
【００１４】図１の計算機は、プロセッサ１０と主メモ
リ２０が接続スイッチ５０に接続されて構成される。増
設主メモリ６０は、電源投入時には計算機に接続されて
おらず、計算機の動作が開始されてから接続スイッチ５
０に接続される。
リ２０が接続スイッチ５０に接続されて構成される。増
設主メモリ６０は、電源投入時には計算機に接続されて
おらず、計算機の動作が開始されてから接続スイッチ５
０に接続される。
【００１５】プロセッサ１０は、例えばＣＰＵである。
主メモリ２０と増設主メモリ６０は、例えばＲＡＭであ
る。接続スイッチ５０は、プロセッサ１０、主メモリ２
０、増設主メモリ６０を接続するための接続機構であ
り、例えばＴＴＬやＣＭＯＳなどの論理回路によって構
成される。接続スイッチ５０は、論理的な接続状態を管
理する接続管理手段４０を有する。接続管理手段４０
は、プロセッサ１０と接続スイッチ５０間、主メモリ２
０と接続スイッチ５０間、増設主メモリ６０と接続スイ
ッチ５０間で、論理的な接続がされているかどうか、つ
まり信号を授受できる状態かどうかを管理する。
主メモリ２０と増設主メモリ６０は、例えばＲＡＭであ
る。接続スイッチ５０は、プロセッサ１０、主メモリ２
０、増設主メモリ６０を接続するための接続機構であ
り、例えばＴＴＬやＣＭＯＳなどの論理回路によって構
成される。接続スイッチ５０は、論理的な接続状態を管
理する接続管理手段４０を有する。接続管理手段４０
は、プロセッサ１０と接続スイッチ５０間、主メモリ２
０と接続スイッチ５０間、増設主メモリ６０と接続スイ
ッチ５０間で、論理的な接続がされているかどうか、つ
まり信号を授受できる状態かどうかを管理する。
【００１６】管理情報４１は、接続スイッチの各Ｐｏｒ
ｔ毎に接続状態を管理している。図１では、Ｐｏｒｔ０
とＰｏｒｔ１が接続状態、即ちプロセッサ１０と接続ス
イッチ５０間、主メモリ２０と接続スイッチ５０間はそ
れぞれ論理的に接続されており、増設主メモリ６０と接
続スイッチ５０間は論理的に接続されていない状態であ
る。
ｔ毎に接続状態を管理している。図１では、Ｐｏｒｔ０
とＰｏｒｔ１が接続状態、即ちプロセッサ１０と接続ス
イッチ５０間、主メモリ２０と接続スイッチ５０間はそ
れぞれ論理的に接続されており、増設主メモリ６０と接
続スイッチ５０間は論理的に接続されていない状態であ
る。
【００１７】接続管理手段４０は、例えばＴＴＬやＣＭ
ＯＳなどの論理回路であり、管理情報４１はＲＡＭに保
持されてもよい。
ＯＳなどの論理回路であり、管理情報４１はＲＡＭに保
持されてもよい。
【００１８】この計算機において、論理的に接続されて
いない部分に対しては信号が伝達されない。そのため論
理的に接続されていない部分を物理的に接続してもノイ
ズは伝達されない。即ち、ある２つの部分を物理的に接
続した状態であっても、論理的な接続を行わない限り、
それらの間では信号の授受は行われない。電源投入時
に、プロセッサ１０と接続スイッチ５０間、主メモリ２
０と接続スイッチ５０間については、物理的な接続と論
理的な接続が確立された状態となっており、増設主メモ
リ６０は、物理的に接続されていないとする。接続スイ
ッチ５０は、動作中に物理的に接続しても論理的には接
続していない。物理的に接続したのち、接続時のノイズ
がなくなるまでの一定時間待ってから、接続管理手段４
０を更新して論理的に接続することにより、動作中の増
設が可能である。
いない部分に対しては信号が伝達されない。そのため論
理的に接続されていない部分を物理的に接続してもノイ
ズは伝達されない。即ち、ある２つの部分を物理的に接
続した状態であっても、論理的な接続を行わない限り、
それらの間では信号の授受は行われない。電源投入時
に、プロセッサ１０と接続スイッチ５０間、主メモリ２
０と接続スイッチ５０間については、物理的な接続と論
理的な接続が確立された状態となっており、増設主メモ
リ６０は、物理的に接続されていないとする。接続スイ
ッチ５０は、動作中に物理的に接続しても論理的には接
続していない。物理的に接続したのち、接続時のノイズ
がなくなるまでの一定時間待ってから、接続管理手段４
０を更新して論理的に接続することにより、動作中の増
設が可能である。
【００１９】増設通知手段３０は、増設を通知するため
の手段であり、各増設部分に対応したスイッチなどによ
って実現できる。図１の場合であれは、Ｐｏｒｔ０、Ｐ
ｏｒｔ１、Ｐｏｒｔ２のおのおのに対して個別のスイッ
チがあれば、どのポートを論理的に接続するか／非接続
にするかを設定することができる。接続管理手段４０は
増設通知手段３０から増設を通知されると、管理情報４
１を更新して対応する部分が論理的に接続するよう設定
する。
の手段であり、各増設部分に対応したスイッチなどによ
って実現できる。図１の場合であれは、Ｐｏｒｔ０、Ｐ
ｏｒｔ１、Ｐｏｒｔ２のおのおのに対して個別のスイッ
チがあれば、どのポートを論理的に接続するか／非接続
にするかを設定することができる。接続管理手段４０は
増設通知手段３０から増設を通知されると、管理情報４
１を更新して対応する部分が論理的に接続するよう設定
する。
【００２０】増設通知手段３０は、プロセッサ１０上で
動作するプログラムとキーボードとディスプレイとから
なる入出力装置によっても実現することができる。例え
ば、キーボードから文字列が入力され、プロセッサ１０
が対応する接続管理手段４０の管理情報４１を変更する
ことによっても同様の効果が得られる。図１では、増設
通知手段３０は接続スイッチに設けたが、接続スイッチ
とは別でも良い。
動作するプログラムとキーボードとディスプレイとから
なる入出力装置によっても実現することができる。例え
ば、キーボードから文字列が入力され、プロセッサ１０
が対応する接続管理手段４０の管理情報４１を変更する
ことによっても同様の効果が得られる。図１では、増設
通知手段３０は接続スイッチに設けたが、接続スイッチ
とは別でも良い。
【００２１】図２の例では、初期化時にプロセッサ１０
と接続スイッチ５０間、主メモリ２０と接続スイッチ５
０間は論理的に接続される。この段階では、増設主メモ
リ６０は物理的に接続されていない。また、プロセッサ
１０がアクセスできるメモリの範囲は、主メモリ２０内
の主メモリ管理情報２１に保持される。主メモリ管理情
報２１の内容は、図２に示すように、利用可能先頭アド
レス２２と利用可能最終アドレス２３とから構成され
る。利用可能先頭アドレス２２は、プロセッサが利用で
きる先頭アドレスを示し、利用可能最終アドレス２３に
は、プロセッサが利用できる最終アドレスを示す。
と接続スイッチ５０間、主メモリ２０と接続スイッチ５
０間は論理的に接続される。この段階では、増設主メモ
リ６０は物理的に接続されていない。また、プロセッサ
１０がアクセスできるメモリの範囲は、主メモリ２０内
の主メモリ管理情報２１に保持される。主メモリ管理情
報２１の内容は、図２に示すように、利用可能先頭アド
レス２２と利用可能最終アドレス２３とから構成され
る。利用可能先頭アドレス２２は、プロセッサが利用で
きる先頭アドレスを示し、利用可能最終アドレス２３に
は、プロセッサが利用できる最終アドレスを示す。
【００２２】次に、情報処理装置の動作中にメモリ増設
を行う場合の動作について説明する。まず、図１に示す
増設主メモリ６０が接続スイッチ５０に接続される。こ
の状態では、接続管理手段４０によるとＰｏｒｔ２が論
理的に接続されていないので、増設主メモリ６０が接続
スイッチ５０に物理的に接続されたことにより電気的な
ノイズが発生してもシステムに影響はない。次に、増設
主メモリ６０が接続スイッチ５０に物理的に接続された
後、一定時間経過して電気的に安定な状態になったら、
増設通知手段３０は、接続管理手段４０に増設主メモリ
６０の増設を通知する。この通知により、接続管理手段
４０は、管理情報４１のＰｏｒｔ２を接続状態「ｏｎ」
に設定する。この処理により、接続スイッチ５０と増設
主メモリ６０を接続するＰｏｒｔ２は、論理的に接続さ
れた状態となる。接続スイッチ５０は、各Ｐｏｒｔごと
に接続／非接続を切り替えることが可能であり、増設主
メモリ６０を挿入するためにＰｏｒｔ２を非接続状態に
しても、他のＰｏｒｔは接続状態のままにできるので、
この間もプロセッサ１０は主メモリ２０にアクセスでき
る。
を行う場合の動作について説明する。まず、図１に示す
増設主メモリ６０が接続スイッチ５０に接続される。こ
の状態では、接続管理手段４０によるとＰｏｒｔ２が論
理的に接続されていないので、増設主メモリ６０が接続
スイッチ５０に物理的に接続されたことにより電気的な
ノイズが発生してもシステムに影響はない。次に、増設
主メモリ６０が接続スイッチ５０に物理的に接続された
後、一定時間経過して電気的に安定な状態になったら、
増設通知手段３０は、接続管理手段４０に増設主メモリ
６０の増設を通知する。この通知により、接続管理手段
４０は、管理情報４１のＰｏｒｔ２を接続状態「ｏｎ」
に設定する。この処理により、接続スイッチ５０と増設
主メモリ６０を接続するＰｏｒｔ２は、論理的に接続さ
れた状態となる。接続スイッチ５０は、各Ｐｏｒｔごと
に接続／非接続を切り替えることが可能であり、増設主
メモリ６０を挿入するためにＰｏｒｔ２を非接続状態に
しても、他のＰｏｒｔは接続状態のままにできるので、
この間もプロセッサ１０は主メモリ２０にアクセスでき
る。
【００２３】次にプロセッサ１０は、増設主メモリ６０
を初期化し、利用可能なメモリ量を検査する。最後に、
プロセッサ１０が、主メモリ管理情報２１に保持されて
いる利用可能最終アドレス２３（図２に示す）を、増設
により増えたメモリの量だけ追加し、プロセッサから増
設主メモリ６０を利用することが可能となる。
を初期化し、利用可能なメモリ量を検査する。最後に、
プロセッサ１０が、主メモリ管理情報２１に保持されて
いる利用可能最終アドレス２３（図２に示す）を、増設
により増えたメモリの量だけ追加し、プロセッサから増
設主メモリ６０を利用することが可能となる。
【００２４】図３に本発明による情報処理装置の実施の
形態である他の計算機を示す。
形態である他の計算機を示す。
【００２５】図３では、プロセッサ１０、主メモリ２
０、バス制御機構７０がバス８０に接続されて構成され
る。活線挿抜技術については、例えば公知例２または公
知例３に記載の技術を適用することができる。
０、バス制御機構７０がバス８０に接続されて構成され
る。活線挿抜技術については、例えば公知例２または公
知例３に記載の技術を適用することができる。
【００２６】増設主メモリ６０は、電源投入時には接続
されておらず、システムの運用が開始された後にバス８
０に接続される。
されておらず、システムの運用が開始された後にバス８
０に接続される。
【００２７】この構成では、増設主メモリ６０をバス８
０に接続する際に、バス８０に電気的なノイズが発生す
る可能性があるため、バス制御手段７０が、そのノイズ
を回避する必要がある。プロセッサ１０、主メモリ２
０、増設主メモリ６０は、バスによって接続される以外
は、図１と同一である。バス制御手段７０は、バスに接
続されている要素間でのバス調停をする機構であり、例
えばＴＴＬやＣＭＯＳなどの論理回路である。バス制御
手段７０は、バスに接続されている各要素に対して、バ
ス上の信号を受け付けてよい情報か、受け付けてはいけ
ない情報かを通知することができる。
０に接続する際に、バス８０に電気的なノイズが発生す
る可能性があるため、バス制御手段７０が、そのノイズ
を回避する必要がある。プロセッサ１０、主メモリ２
０、増設主メモリ６０は、バスによって接続される以外
は、図１と同一である。バス制御手段７０は、バスに接
続されている要素間でのバス調停をする機構であり、例
えばＴＴＬやＣＭＯＳなどの論理回路である。バス制御
手段７０は、バスに接続されている各要素に対して、バ
ス上の信号を受け付けてよい情報か、受け付けてはいけ
ない情報かを通知することができる。
【００２８】図３に示す計算機にメモリを増設する場合
の処理について説明する。まず、増設主メモリ６０をバ
ス８０に接続する際にバス８０に発生するノイズを回避
するために、増設通知手段３０は、バス制御手段７０に
増設主メモリ６０がバス８０に接続されることを通知す
る。次に、バス制御手段７０は、バス８０上の情報を受
け付けないように、バス８０に接続された各要素に通知
する。バス制御手段７０が接続／非接続を制御すること
で、バス全体の単位での接続、非接続の切り替えが可能
になる。次に、増設主メモリ６０がバス８０に接続され
る。増設主メモリ６０をバス８０に接続したことによる
ノイズがなくなったと思われる程度に時間が経過した
ら、増設通知手段３０は、バス制御手段７０に、バス８
０上の信号を授受可能になったことを通知する。これに
より、バス８０に接続されている各要素がノイズの影響
を受けることなく、動作中にメモリを増設することがで
きる。
の処理について説明する。まず、増設主メモリ６０をバ
ス８０に接続する際にバス８０に発生するノイズを回避
するために、増設通知手段３０は、バス制御手段７０に
増設主メモリ６０がバス８０に接続されることを通知す
る。次に、バス制御手段７０は、バス８０上の情報を受
け付けないように、バス８０に接続された各要素に通知
する。バス制御手段７０が接続／非接続を制御すること
で、バス全体の単位での接続、非接続の切り替えが可能
になる。次に、増設主メモリ６０がバス８０に接続され
る。増設主メモリ６０をバス８０に接続したことによる
ノイズがなくなったと思われる程度に時間が経過した
ら、増設通知手段３０は、バス制御手段７０に、バス８
０上の信号を授受可能になったことを通知する。これに
より、バス８０に接続されている各要素がノイズの影響
を受けることなく、動作中にメモリを増設することがで
きる。
【００２９】次にプロセッサ１０は、増設主メモリ６０
を初期化し、利用可能なメモリ量を検査する。最後に、
プロセッサ１０は、主メモリ管理情報２１に保持されて
いる利用可能最終アドレス２３を、増設により増えたメ
モリの量だけ追加することにより、プロセッサ１０が増
設主メモリ６０を利用することが可能となる。
を初期化し、利用可能なメモリ量を検査する。最後に、
プロセッサ１０は、主メモリ管理情報２１に保持されて
いる利用可能最終アドレス２３を、増設により増えたメ
モリの量だけ追加することにより、プロセッサ１０が増
設主メモリ６０を利用することが可能となる。
【００３０】（実施例１）図４に本発明による情報処理
装置の一実施例である計算機を示す。
装置の一実施例である計算機を示す。
【００３１】計算機１００は、最小構成はプロセッサ１
１０、不揮発性メモリ１２０、Ｉ／Ｏ装置１３０、二次
記憶装置１４０、メモリ−１（２００−１），メモリ−
２（２００−２）、バス制御手段７０がシステムバス１
５０に結合されて構成される。ここでは、電源投入時に
は、メモリ−１（２００−１）のみ実装されており、途
中から、メモリ−２（２００−２）を電源投入後の動作
中に接続する例を示すが、電源投入時と電源投入後の動
作中に接続するメモリの数に制限はない。以下、各メモ
リを分けて示す場合は、メモリ−１（２００−１），メ
モリ−２（２００−２）と記述するが、装置の構成につ
いて示す場合は、メモリ２００として記述する。
１０、不揮発性メモリ１２０、Ｉ／Ｏ装置１３０、二次
記憶装置１４０、メモリ−１（２００−１），メモリ−
２（２００−２）、バス制御手段７０がシステムバス１
５０に結合されて構成される。ここでは、電源投入時に
は、メモリ−１（２００−１）のみ実装されており、途
中から、メモリ−２（２００−２）を電源投入後の動作
中に接続する例を示すが、電源投入時と電源投入後の動
作中に接続するメモリの数に制限はない。以下、各メモ
リを分けて示す場合は、メモリ−１（２００−１），メ
モリ−２（２００−２）と記述するが、装置の構成につ
いて示す場合は、メモリ２００として記述する。
【００３２】計算機１００は、システムの構成によって
は、二つ以上のＩ／Ｏ装置１３０を持つ場合もある。
は、二つ以上のＩ／Ｏ装置１３０を持つ場合もある。
【００３３】プロセッサ１１０は、たとえばＣＰＵであ
る。不揮発性メモリ１２０は、主電源が投入されていな
い間でも内容が保持されている記憶装置であって、例え
ばＲＯＭまたはバッテリーによって常時通電されている
ＲＡＭである。このＲＯＭは、内容の変更を可能とする
ために、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒ
ａｓａｂｌｅ Ｐｒｏｇｒａｍａｂｌｅ Ｒｅａｄ Ｏ
ｎｌｙ Ｍｅｍｏｒｙ）であることが望ましい。不揮発
性メモリ１２０は、Ｆｉｒｍｗａｒｅ１２１と構成情報
１２２とからなる。
る。不揮発性メモリ１２０は、主電源が投入されていな
い間でも内容が保持されている記憶装置であって、例え
ばＲＯＭまたはバッテリーによって常時通電されている
ＲＡＭである。このＲＯＭは、内容の変更を可能とする
ために、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒ
ａｓａｂｌｅ Ｐｒｏｇｒａｍａｂｌｅ Ｒｅａｄ Ｏ
ｎｌｙ Ｍｅｍｏｒｙ）であることが望ましい。不揮発
性メモリ１２０は、Ｆｉｒｍｗａｒｅ１２１と構成情報
１２２とからなる。
【００３４】Ｆｉｒｍｗａｒｅ１２１は、システムの初
期化処理や基本的な入出力制御を行うためのプログラム
から構成される。構成情報１２２は、システムの構成を
示す情報であり、Ｆｉｒｍｗａｒｅ１２１を介して参照
される。構成情報１２２は、ある時点で実装されている
メモリ量を示す実メモリ量情報１２３と追加可能なメモ
リの情報を示す追加可能メモリ情報１２４を含む。構成
情報１２２は、Ｆｉｒｍｗａｒｅ１２１の設定メニュー
やＵｔｉｌｉｔｙ１４２によって設定される。この設定
の際に、ＯＳ１４１に関連する制約条件等をチェックし
てから設定変更をすることが好ましい。 Ｕｔｉｌｉｔ
ｙ１４２は、通常プログラムとして実装される。
期化処理や基本的な入出力制御を行うためのプログラム
から構成される。構成情報１２２は、システムの構成を
示す情報であり、Ｆｉｒｍｗａｒｅ１２１を介して参照
される。構成情報１２２は、ある時点で実装されている
メモリ量を示す実メモリ量情報１２３と追加可能なメモ
リの情報を示す追加可能メモリ情報１２４を含む。構成
情報１２２は、Ｆｉｒｍｗａｒｅ１２１の設定メニュー
やＵｔｉｌｉｔｙ１４２によって設定される。この設定
の際に、ＯＳ１４１に関連する制約条件等をチェックし
てから設定変更をすることが好ましい。 Ｕｔｉｌｉｔ
ｙ１４２は、通常プログラムとして実装される。
【００３５】Ｉ／Ｏ装置１３０は、入出力を行うための
装置であり、キーボード、ディスプレイ装置、プリン
タ、ネットワークなどによって構成される。
装置であり、キーボード、ディスプレイ装置、プリン
タ、ネットワークなどによって構成される。
【００３６】二次記憶装置１４０は、主電源が投入され
ていない間でも内容が保持されている記憶装置であっ
て、ハードディスク、ＣＤ−ＲＯＭなどの光デバイス、
ＭＯなどの光磁気ディスク装置又は磁気テープデバイス
などによって構成される。二次記憶装置には、ＯＳ１４
１、Ｕｔｉｌｉｔｙ１４２、及びデータ１４３が保持さ
れる。
ていない間でも内容が保持されている記憶装置であっ
て、ハードディスク、ＣＤ−ＲＯＭなどの光デバイス、
ＭＯなどの光磁気ディスク装置又は磁気テープデバイス
などによって構成される。二次記憶装置には、ＯＳ１４
１、Ｕｔｉｌｉｔｙ１４２、及びデータ１４３が保持さ
れる。
【００３７】メモリ２００は、メモリバスインタフェー
ス２１０と記憶機構２２０から構成される。メモリバス
インタフェース２１０は、記憶機構２２０の内容をバス
を介して入出力するための機構であり、例えばＴＴＬや
ＣＭＯＳなどの論理回路によって構成され、活線挿抜機
能を有する。活線挿抜機能は、例えば従来例で引用した
ＰＣＭＣＩＡで適用している技術を利用することで実現
できる。
ス２１０と記憶機構２２０から構成される。メモリバス
インタフェース２１０は、記憶機構２２０の内容をバス
を介して入出力するための機構であり、例えばＴＴＬや
ＣＭＯＳなどの論理回路によって構成され、活線挿抜機
能を有する。活線挿抜機能は、例えば従来例で引用した
ＰＣＭＣＩＡで適用している技術を利用することで実現
できる。
【００３８】記憶機構２２０は、例えばＲＡＭである。
メモリ−１（２００−１）の記憶機構２２０−１は、Ｏ
Ｓによって使用されるＯＳ領域２４０と、ユーザプログ
ラムによって使用されるユーザ領域２３０を有する。Ｏ
Ｓ領域２４０は、資源管理情報２５０を有し、資源管理
情報２５０の中には、主メモリ管理情報２１が含まれ
る。メモリ−２（２００−２）は、記憶機構２２０−２
と、ユーザプログラムによって使用されるユーザ領域２
３０−２とを含む。バス制御機構７０及び増設通知手段
３０は、図３にて示したものと同一である。
メモリ−１（２００−１）の記憶機構２２０−１は、Ｏ
Ｓによって使用されるＯＳ領域２４０と、ユーザプログ
ラムによって使用されるユーザ領域２３０を有する。Ｏ
Ｓ領域２４０は、資源管理情報２５０を有し、資源管理
情報２５０の中には、主メモリ管理情報２１が含まれ
る。メモリ−２（２００−２）は、記憶機構２２０−２
と、ユーザプログラムによって使用されるユーザ領域２
３０−２とを含む。バス制御機構７０及び増設通知手段
３０は、図３にて示したものと同一である。
【００３９】次に図５を用いて、計算機の初期化処理フ
ローについて説明する。
ローについて説明する。
【００４０】まず、ステップ３１０に示すように、Ｆｉ
ｒｍｗａｒｅ１２１が、プロセッサ１１０を初期化す
る。次にステップ３２０に示すようにＦｉｒｍｗａｒｅ
１２１が、メモリ２００を初期化する。この初期化処理
により、プロセッサ１１０がメモリ２００に対して読み
書きが正常にできるようになる。この後、ステップ３３
０に示すように、Ｆｉｒｍｗａｒｅ１２１がＩ／Ｏ装置
１３０及び二次記憶装置１４０の初期化処理を行う。次
にステップ３４０に示すように、Ｆｉｒｍｗａｒｅ１２
１が二次記憶装置１４０からＯＳ１４１を読み出して、
メモリ２００に書き込む。次にステップ３５０に示すよ
うに、プロセッサ１１０がＦｉｒｍｗａｒｅ１２１から
ＯＳ１４１に制御を移す。次にステップ３６０に示すよ
うにＯＳ１４１がＦｉｒｍｗａｒｅ１２１を介して、構
成情報１２２を読み出して、資源管理情報２５０を作成
し、初期化処理を完了する。
ｒｍｗａｒｅ１２１が、プロセッサ１１０を初期化す
る。次にステップ３２０に示すようにＦｉｒｍｗａｒｅ
１２１が、メモリ２００を初期化する。この初期化処理
により、プロセッサ１１０がメモリ２００に対して読み
書きが正常にできるようになる。この後、ステップ３３
０に示すように、Ｆｉｒｍｗａｒｅ１２１がＩ／Ｏ装置
１３０及び二次記憶装置１４０の初期化処理を行う。次
にステップ３４０に示すように、Ｆｉｒｍｗａｒｅ１２
１が二次記憶装置１４０からＯＳ１４１を読み出して、
メモリ２００に書き込む。次にステップ３５０に示すよ
うに、プロセッサ１１０がＦｉｒｍｗａｒｅ１２１から
ＯＳ１４１に制御を移す。次にステップ３６０に示すよ
うにＯＳ１４１がＦｉｒｍｗａｒｅ１２１を介して、構
成情報１２２を読み出して、資源管理情報２５０を作成
し、初期化処理を完了する。
【００４１】通常動作を行う際に、プログラムは、通常
ユーザ領域２３０にて動作する。ＯＳ領域２４０は、電
源投入時に接続されていたメモリ２００に確保される。
プログラムを起動する際には、通常ＯＳ１４１は、資源
管理情報２５０に保持されている主メモリ管理情報２１
を参照し、利用可能なメモリ領域を確認してそのプログ
ラムを起動する。起動の際に要求されたメモリ量が利用
可能メモリ量よりも大きければ、ＯＳ１４１はプログラ
ムを起動できない。
ユーザ領域２３０にて動作する。ＯＳ領域２４０は、電
源投入時に接続されていたメモリ２００に確保される。
プログラムを起動する際には、通常ＯＳ１４１は、資源
管理情報２５０に保持されている主メモリ管理情報２１
を参照し、利用可能なメモリ領域を確認してそのプログ
ラムを起動する。起動の際に要求されたメモリ量が利用
可能メモリ量よりも大きければ、ＯＳ１４１はプログラ
ムを起動できない。
【００４２】次に、図６を用いて、メモリ追加処理フロ
ーについて説明する。
ーについて説明する。
【００４３】まず、ステップ４０５に示すように、増設
通知手段３０は、バス制御手段７０にバス１５０の閉塞
を要求する。次にステップ４０８に示すように、バス制
御手段７０がバス１５０を閉塞状態にする。この状態で
は、各接続要素は、バス１５０上の電気信号を論理的な
信号として取り扱わないので、バス１５０に対してメモ
リ２００−２を挿入したときの電気的なノイズに対して
異常をきたさない状態になる。続いて、ステップ４１０
に示すように、メモリ−２（２００−２）をバス１５０
に接続する。ここで、接続が完了して、電気的なノイズ
がなくなるまで、待つ必要がある場合もある。次に、ス
テップ４１５に示すように増設通知手段３０を介して、
バス制御手段７０にバス１５０の閉塞解除を要求する。
次にステップ４１８に示すようにバス制御手段７０がバ
ス１５０を閉塞状態を解除する。この段階で、システム
内の各要素は、バスを介して相互にアクセス可能とな
る。
通知手段３０は、バス制御手段７０にバス１５０の閉塞
を要求する。次にステップ４０８に示すように、バス制
御手段７０がバス１５０を閉塞状態にする。この状態で
は、各接続要素は、バス１５０上の電気信号を論理的な
信号として取り扱わないので、バス１５０に対してメモ
リ２００−２を挿入したときの電気的なノイズに対して
異常をきたさない状態になる。続いて、ステップ４１０
に示すように、メモリ−２（２００−２）をバス１５０
に接続する。ここで、接続が完了して、電気的なノイズ
がなくなるまで、待つ必要がある場合もある。次に、ス
テップ４１５に示すように増設通知手段３０を介して、
バス制御手段７０にバス１５０の閉塞解除を要求する。
次にステップ４１８に示すようにバス制御手段７０がバ
ス１５０を閉塞状態を解除する。この段階で、システム
内の各要素は、バスを介して相互にアクセス可能とな
る。
【００４４】次に、ステップ４２０に示すように、プロ
セッサ１１０がＵｔｉｌｉｔｙ１４２を起動し、Ｕｔｉ
ｌｉｔｙ１４２がＦｉｒｍｗａｒｅ１２１を起動する。
そしてＦｉｒｍｗａｒｅ１２１が、構成情報１２２に保
持されている追加可能メモリ情報１２４に基づき、新規
追加されたメモリ−２（２００−２）を初期化する。
セッサ１１０がＵｔｉｌｉｔｙ１４２を起動し、Ｕｔｉ
ｌｉｔｙ１４２がＦｉｒｍｗａｒｅ１２１を起動する。
そしてＦｉｒｍｗａｒｅ１２１が、構成情報１２２に保
持されている追加可能メモリ情報１２４に基づき、新規
追加されたメモリ−２（２００−２）を初期化する。
【００４５】このＵｔｉｌｉｔｙ１４２の起動は、メモ
リ−２（２００−２）がバス１５０に接続される際に、
図示しないメモリ−２のバスインタフェース部分がプロ
セッサ１１０に割り込みを発行して、その割り込みによ
って起動される方法で実装されてもよいし、一定時間間
隔で自動的に動作するパトロールプログラムによって起
動されてもよいし、または、ユーザがコマンド投入する
ことによって起動されてもよい。
リ−２（２００−２）がバス１５０に接続される際に、
図示しないメモリ−２のバスインタフェース部分がプロ
セッサ１１０に割り込みを発行して、その割り込みによ
って起動される方法で実装されてもよいし、一定時間間
隔で自動的に動作するパトロールプログラムによって起
動されてもよいし、または、ユーザがコマンド投入する
ことによって起動されてもよい。
【００４６】その後、プロセッサ１１０は、メモリ−１
（２００−１）のＯＳ領域２４０内の実メモリ量情報１
２３内容を、追加されたメモリ量を基に更新する。さら
に、プロセッサ１１０は、Ｆｉｒｍｗａｒｅ１２１から
Ｕｔｉｌｉｔｙ１４２に制御を戻す。次に、ステップ４
４０に示すように、Ｕｔｉｌｉｔｙ１４２は、ＯＳ１４
１を呼び出し、ＯＳ１４１は、Ｆｉｒｍｗａｒｅ１２１
を介して、実メモリ量情報１２３を取得し、主メモリ管
理情報２１を更新し、メモリ追加処理を完了する。ま
た、上記のメモリ追加処理フローにおいて、プロセッサ
１１０がＵｔｉｌｉｔｙ１４２を起動する時やＦｉｒｍ
ｗａｒｅ１２１を呼び出す時に（ステップ４２０）、プ
ロセッサ１１０が二次記憶装置１４０や不揮発性メモリ
１２０にメモリ追加処理を行った変更記録を残す処理を
行うことが好ましい。
（２００−１）のＯＳ領域２４０内の実メモリ量情報１
２３内容を、追加されたメモリ量を基に更新する。さら
に、プロセッサ１１０は、Ｆｉｒｍｗａｒｅ１２１から
Ｕｔｉｌｉｔｙ１４２に制御を戻す。次に、ステップ４
４０に示すように、Ｕｔｉｌｉｔｙ１４２は、ＯＳ１４
１を呼び出し、ＯＳ１４１は、Ｆｉｒｍｗａｒｅ１２１
を介して、実メモリ量情報１２３を取得し、主メモリ管
理情報２１を更新し、メモリ追加処理を完了する。ま
た、上記のメモリ追加処理フローにおいて、プロセッサ
１１０がＵｔｉｌｉｔｙ１４２を起動する時やＦｉｒｍ
ｗａｒｅ１２１を呼び出す時に（ステップ４２０）、プ
ロセッサ１１０が二次記憶装置１４０や不揮発性メモリ
１２０にメモリ追加処理を行った変更記録を残す処理を
行うことが好ましい。
【００４７】ＯＳ管理下の主メモリ管理情報２１にはメ
モリ追加後の情報が保持されているため（ステップ４４
０）、メモリ追加処理が完了した後に、プログラムを起
動する際には、 追加後のメモリをユーザプログラムか
ら利用することができる。主メモリ管理情報２１は、図
２に示した構造の様に実現できる。
モリ追加後の情報が保持されているため（ステップ４４
０）、メモリ追加処理が完了した後に、プログラムを起
動する際には、 追加後のメモリをユーザプログラムか
ら利用することができる。主メモリ管理情報２１は、図
２に示した構造の様に実現できる。
【００４８】図４は、計算機内の各要素がバスを介して
接続する例を示したが、これは図１のように計算機内の
各要素が接続スイッチを介して接続する構成で実現する
ことも可能である。
接続する例を示したが、これは図１のように計算機内の
各要素が接続スイッチを介して接続する構成で実現する
ことも可能である。
【００４９】次に、図７を用いて、本発明を仮想記憶シ
ステムをサポートする計算機へ適用した場合の例を示
す。図７には仮想記憶制御を行う場合の主メモリ管理情
報２１が示される。仮想記憶制御を行う場合には、図２
で示したデータ（利用可能先頭アドレス２２と利用可能
最終アドレス２３）に加えて、アドレス変換不要先頭ア
ドレス２４とアドレス変換不要最終アドレス２５、論理
アドレス物理アドレス変換対２６、およびフリーリスト
２７が主メモリ管理情報２１に追加される。これらは、
アドレス変換不要な領域を示すためのものである。論理
アドレス物理アドレス変換対２６は、仮想記憶制御にお
いて、論理アドレスを対応する物理アドレスに変換する
ための情報を保持する。フリーリスト２７は、利用可能
なメモリ資源を管理するための情報を保持する。仮想記
憶制御ソフトウエアに関する技術は、バーニー・グッド
ハート、ジェームス・コックス著、桜川貴司監訳プレン
ティスホール出版、ＵＮＩＸカーネルの魔法Ｓｙｓｔｅ
ｍ Ｖ リリース４のアーキテクチャＰ８０−８５（公
知例４）に開示されている。本公知例には、仮想記憶を
適用するＯＳの実装方法について述べられている。公知
例４に示されているように、仮想記憶では、プロセッサ
１１０が論理アドレス物理アドレス変換対を用いて、仮
想アドレスを物理アドレスに変換することが必要であ
る。仮想記憶動作を行うプロセッサ１１０は、この変換
を高速に行うためにＴＬＢ（Ｔｒａｎｓｌａｔｉｏｎ
Ｌｏｏｋａｓｉｄｅ Ｂｕｆｆｅｒ）と呼ばれるハード
ウエア資源を内蔵している場合が多いが、ＴＬＢは通常
は主メモリすべてをカバーすることができる容量がない
ので、ほとんどの論理アドレス物理アドレス変換対情報
は、主メモリ上に存在する必要がある。また、アドレス
変換情報がプロセッサのＴＬＢ内に存在しない場合、プ
ロセッサはアドレス変換情報を主メモリから取得する必
要があるが、この処理は通常割込処理として実行され
る。割込処理内では、同一優先度の割込は待たされるの
で、アドレス変換対は、更なる割り込みを生成しないで
取得できることが必要である。よってアドレス変換対
は、アドレス変換不要な領域に保持される。アドレス変
換不要な領域は管理方法が異なるため、あらかじめ予約
しておくことが必要である。予約が必要な領域は、論理
アドレス物理アドレス変換対２６や、公知例４に記載さ
れているフリーリストなどの構造体があり、これはＯＳ
１４１の実装によって異なる。ここでは、論理アドレス
物理アドレス変換対２６とフリーリスト２７を保持する
領域を予約するＯＳ１４１についての処理を記述する。
予約処理は、図７のアドレス変換不要な領域を示すため
の情報であるアドレス変換不要先頭アドレス２４とアド
レス変換不要最終アドレス２５の範囲に必要なデータサ
イズ分だけを追加しておくことによって行われる。
ステムをサポートする計算機へ適用した場合の例を示
す。図７には仮想記憶制御を行う場合の主メモリ管理情
報２１が示される。仮想記憶制御を行う場合には、図２
で示したデータ（利用可能先頭アドレス２２と利用可能
最終アドレス２３）に加えて、アドレス変換不要先頭ア
ドレス２４とアドレス変換不要最終アドレス２５、論理
アドレス物理アドレス変換対２６、およびフリーリスト
２７が主メモリ管理情報２１に追加される。これらは、
アドレス変換不要な領域を示すためのものである。論理
アドレス物理アドレス変換対２６は、仮想記憶制御にお
いて、論理アドレスを対応する物理アドレスに変換する
ための情報を保持する。フリーリスト２７は、利用可能
なメモリ資源を管理するための情報を保持する。仮想記
憶制御ソフトウエアに関する技術は、バーニー・グッド
ハート、ジェームス・コックス著、桜川貴司監訳プレン
ティスホール出版、ＵＮＩＸカーネルの魔法Ｓｙｓｔｅ
ｍ Ｖ リリース４のアーキテクチャＰ８０−８５（公
知例４）に開示されている。本公知例には、仮想記憶を
適用するＯＳの実装方法について述べられている。公知
例４に示されているように、仮想記憶では、プロセッサ
１１０が論理アドレス物理アドレス変換対を用いて、仮
想アドレスを物理アドレスに変換することが必要であ
る。仮想記憶動作を行うプロセッサ１１０は、この変換
を高速に行うためにＴＬＢ（Ｔｒａｎｓｌａｔｉｏｎ
Ｌｏｏｋａｓｉｄｅ Ｂｕｆｆｅｒ）と呼ばれるハード
ウエア資源を内蔵している場合が多いが、ＴＬＢは通常
は主メモリすべてをカバーすることができる容量がない
ので、ほとんどの論理アドレス物理アドレス変換対情報
は、主メモリ上に存在する必要がある。また、アドレス
変換情報がプロセッサのＴＬＢ内に存在しない場合、プ
ロセッサはアドレス変換情報を主メモリから取得する必
要があるが、この処理は通常割込処理として実行され
る。割込処理内では、同一優先度の割込は待たされるの
で、アドレス変換対は、更なる割り込みを生成しないで
取得できることが必要である。よってアドレス変換対
は、アドレス変換不要な領域に保持される。アドレス変
換不要な領域は管理方法が異なるため、あらかじめ予約
しておくことが必要である。予約が必要な領域は、論理
アドレス物理アドレス変換対２６や、公知例４に記載さ
れているフリーリストなどの構造体があり、これはＯＳ
１４１の実装によって異なる。ここでは、論理アドレス
物理アドレス変換対２６とフリーリスト２７を保持する
領域を予約するＯＳ１４１についての処理を記述する。
予約処理は、図７のアドレス変換不要な領域を示すため
の情報であるアドレス変換不要先頭アドレス２４とアド
レス変換不要最終アドレス２５の範囲に必要なデータサ
イズ分だけを追加しておくことによって行われる。
【００５０】ここで、論理アドレス物理アドレス変換対
２６と各アドレスの管理状況について、図８を用いて詳
細に説明する。図８では、図４に示す計算機において、
メモリ−１ （２００−１）に、アドレス０ｘ０からア
ドレス０ｘ８０００００００までの分のメモリが実装さ
れており、メモリ−２（２００−２）に、アドレス０ｘ
８０００００００からアドレス ０ｘ１０００００００
０までの分のメモリが増設可能として予約されている場
合の論理アドレス物理アドレス変換対２６と主メモリ内
のデータ配置について示している。論理アドレス物理ア
ドレス変換対２６は、ＯＳ領域２４０の主メモリ管理情
報２１の中に存在し、アドレス変換が不要な領域内に保
持される。図８に示す例の場合、アドレス変換不要領域
は、アドレス０からアドレス０ｘ２００００００であ
り、図７に示したアドレス変換不要先頭アドレス２４に
はアドレス「０」が、アドレス変換不要最終アドレス２
５にはアドレス「０ｘ２００００００」が設定されてい
る。メモリ増設前には、メモリ−１ （図４の２００−
１）しか利用できないので、利用可能なメモリの範囲
は、アドレス０からアドレス０ｘ８０００００００であ
るから、図７に示した利用可能先頭アドレス２２にはア
ドレス「０」が、利用可能最終アドレス２３にはアドレ
ス「０ｘ８０００００００」が設定されている。メモリ
増設後には、メモリ−１およびメモリ−２（図４の２０
０−１および２００−２）が利用できるので、利用可能
なメモリの範囲は、アドレス０からアドレス０ｘ１００
００００００となり、図７に示した利用可能最終アドレ
ス２３には、アドレス「０ｘ１００００００００」が設
定される。
２６と各アドレスの管理状況について、図８を用いて詳
細に説明する。図８では、図４に示す計算機において、
メモリ−１ （２００−１）に、アドレス０ｘ０からア
ドレス０ｘ８０００００００までの分のメモリが実装さ
れており、メモリ−２（２００−２）に、アドレス０ｘ
８０００００００からアドレス ０ｘ１０００００００
０までの分のメモリが増設可能として予約されている場
合の論理アドレス物理アドレス変換対２６と主メモリ内
のデータ配置について示している。論理アドレス物理ア
ドレス変換対２６は、ＯＳ領域２４０の主メモリ管理情
報２１の中に存在し、アドレス変換が不要な領域内に保
持される。図８に示す例の場合、アドレス変換不要領域
は、アドレス０からアドレス０ｘ２００００００であ
り、図７に示したアドレス変換不要先頭アドレス２４に
はアドレス「０」が、アドレス変換不要最終アドレス２
５にはアドレス「０ｘ２００００００」が設定されてい
る。メモリ増設前には、メモリ−１ （図４の２００−
１）しか利用できないので、利用可能なメモリの範囲
は、アドレス０からアドレス０ｘ８０００００００であ
るから、図７に示した利用可能先頭アドレス２２にはア
ドレス「０」が、利用可能最終アドレス２３にはアドレ
ス「０ｘ８０００００００」が設定されている。メモリ
増設後には、メモリ−１およびメモリ−２（図４の２０
０−１および２００−２）が利用できるので、利用可能
なメモリの範囲は、アドレス０からアドレス０ｘ１００
００００００となり、図７に示した利用可能最終アドレ
ス２３には、アドレス「０ｘ１００００００００」が設
定される。
【００５１】増設予定の記憶機構−２（２２０−２）の
分について予め予約領域を保持することが必要である。
ここで、予約領域は、電源投入時に存在する記憶機構内
部になければならないため、記憶機構−１（２２０−
１）の中に保持される必要がある。
分について予め予約領域を保持することが必要である。
ここで、予約領域は、電源投入時に存在する記憶機構内
部になければならないため、記憶機構−１（２２０−
１）の中に保持される必要がある。
【００５２】また、領域を予約することにより、本来予
約をしなければ利用できたユーザ領域のサイズが減少す
るので、計算機が、領域予約サイズを決定するための指
針を提供することが望ましい。以下、その領域予約のた
めのＵｔｉｌｉｔｙ１４２の動作について説明する。
約をしなければ利用できたユーザ領域のサイズが減少す
るので、計算機が、領域予約サイズを決定するための指
針を提供することが望ましい。以下、その領域予約のた
めのＵｔｉｌｉｔｙ１４２の動作について説明する。
【００５３】図９を用いてに領域予約処理フローを説明
する。 Ｕｔｉｌｉｔｙ１４２がこの領域予約処理を行
う。まず、ステップ５１０に示すように、 Ｕｔｉｌｉ
ｔｙ１４２は、予約する仮想記憶容量に対して必要とな
る主メモリ占有メモリ量を算出する。この算出処理は、
ＯＳ１４１のソースプログラムを調査して計算するか、
ＯＳ１４１が通知するためのインタフェースとなるシス
テムコールを提供することによって行うことできる。こ
の処理は、ＯＳ１４１の内部構造を調査してユーティリ
ティを作成することによって実現できる。ＰＡ−ＲＩＳ
Ｃの論理アドレス物理アドレス変換対２５２の情報につ
いては、Ｇｅｒｒｙ Ｋａｎｅ著、Ｐｒｅｎｔｉｃｅ
Ｈａｌｌ出版ＰＡ−ＲＩＳＣ ２．０ ＡＲＣＨＩＴＥ
ＣＴＵＲＥ、Ｐ３−９〜Ｐ３−１６（公知例５）に開示
されている。公知例５では、仮想記憶を実現するために
必要なハードウエアやソフトウエア資源について述べて
いる。公知例５に示されているように、図７に示した論
理アドレス物理アドレス変換対２５２の情報は、１ペー
ジ（例えば４キロバイト）当たり３２ｂｙｔｅで構成で
きる。ただし、このサイズは、ＯＳ１４１の実装に依存
して変化するので、ＰＡ−ＲＩＳＣ ２．０であれば必
ず１ページ当たり、３２ｂｙｔｅとなるとは限らない。
また、前述のフリーリストについては、上記アドレス変
換対情報を示すアドレスとして実装すれば、１ページ当
たり８ｂｙｔｅというように決定できる。フリーリスト
についても、そのサイズはＯＳ１４１の実装に依存して
異なり得る。Ｕｔｉｌｉｔｙ１４２は、その他の必要に
資源についても 、対応するＯＳ１４１の実装にしたが
ってメモリ量を算出することができる。
する。 Ｕｔｉｌｉｔｙ１４２がこの領域予約処理を行
う。まず、ステップ５１０に示すように、 Ｕｔｉｌｉ
ｔｙ１４２は、予約する仮想記憶容量に対して必要とな
る主メモリ占有メモリ量を算出する。この算出処理は、
ＯＳ１４１のソースプログラムを調査して計算するか、
ＯＳ１４１が通知するためのインタフェースとなるシス
テムコールを提供することによって行うことできる。こ
の処理は、ＯＳ１４１の内部構造を調査してユーティリ
ティを作成することによって実現できる。ＰＡ−ＲＩＳ
Ｃの論理アドレス物理アドレス変換対２５２の情報につ
いては、Ｇｅｒｒｙ Ｋａｎｅ著、Ｐｒｅｎｔｉｃｅ
Ｈａｌｌ出版ＰＡ−ＲＩＳＣ ２．０ ＡＲＣＨＩＴＥ
ＣＴＵＲＥ、Ｐ３−９〜Ｐ３−１６（公知例５）に開示
されている。公知例５では、仮想記憶を実現するために
必要なハードウエアやソフトウエア資源について述べて
いる。公知例５に示されているように、図７に示した論
理アドレス物理アドレス変換対２５２の情報は、１ペー
ジ（例えば４キロバイト）当たり３２ｂｙｔｅで構成で
きる。ただし、このサイズは、ＯＳ１４１の実装に依存
して変化するので、ＰＡ−ＲＩＳＣ ２．０であれば必
ず１ページ当たり、３２ｂｙｔｅとなるとは限らない。
また、前述のフリーリストについては、上記アドレス変
換対情報を示すアドレスとして実装すれば、１ページ当
たり８ｂｙｔｅというように決定できる。フリーリスト
についても、そのサイズはＯＳ１４１の実装に依存して
異なり得る。Ｕｔｉｌｉｔｙ１４２は、その他の必要に
資源についても 、対応するＯＳ１４１の実装にしたが
ってメモリ量を算出することができる。
【００５４】次にステップ５２０に示すように、Ｕｔｉ
ｌｉｔｙ１４２は、現状実装メモリサイズと上記の計算
値から、予約可能上限値を決定する。各ＯＳ毎に必要最
小メモリサイズが規定されている。ＯＳ１４１が正常に
動作するためには、実装メモリ量から増設メモリ分のＰ
ａｇｅ構造体分のメモリ量を差し引いた値が、必要最小
メモリ量以上あることが必要である。したがって、現在
の実装メモリ量から増設メモリ分のＰａｇｅ構造体分の
メモリ量を差し引いた値が最小メモリ量となるような増
設メモリ量の値と、システムの最大実装可能メモリ量か
ら現在の実装メモリ量を差し引いた値とを比較し、小さ
い方を追加可能メモリ情報１２４に設定可能な最大値と
し、値０を追加可能メモリ情報１２４に設定可能な最小
値とする。ここで、Ｐａｇｅ構造体とは、ページを管理
するためのデータ領域であり、本願発明においては、図
７の論理アドレス物理アドレス変換対２６とフリーリス
ト２７に相当する。
ｌｉｔｙ１４２は、現状実装メモリサイズと上記の計算
値から、予約可能上限値を決定する。各ＯＳ毎に必要最
小メモリサイズが規定されている。ＯＳ１４１が正常に
動作するためには、実装メモリ量から増設メモリ分のＰ
ａｇｅ構造体分のメモリ量を差し引いた値が、必要最小
メモリ量以上あることが必要である。したがって、現在
の実装メモリ量から増設メモリ分のＰａｇｅ構造体分の
メモリ量を差し引いた値が最小メモリ量となるような増
設メモリ量の値と、システムの最大実装可能メモリ量か
ら現在の実装メモリ量を差し引いた値とを比較し、小さ
い方を追加可能メモリ情報１２４に設定可能な最大値と
し、値０を追加可能メモリ情報１２４に設定可能な最小
値とする。ここで、Ｐａｇｅ構造体とは、ページを管理
するためのデータ領域であり、本願発明においては、図
７の論理アドレス物理アドレス変換対２６とフリーリス
ト２７に相当する。
【００５５】次にステップ５３０に示すように、 Ｕｔ
ｉｌｉｔｙ１４２は、ユーザに上記範囲内で選択させ
て、設定するべき値を更に設定した値を決定する。設定
した値をＵｔｉｌｉｔｙ１４２が参照できるように、そ
の設定した値を二次記憶装置１４０にもファイルとして
書き込んでおくことが好ましい。
ｉｌｉｔｙ１４２は、ユーザに上記範囲内で選択させ
て、設定するべき値を更に設定した値を決定する。設定
した値をＵｔｉｌｉｔｙ１４２が参照できるように、そ
の設定した値を二次記憶装置１４０にもファイルとして
書き込んでおくことが好ましい。
【００５６】最後にステップ５４０に示すように、 Ｕ
ｔｉｌｉｔｙ１４２は、ステップ５３０にて決定された
値を追加可能メモリ情報１２４に設定する。この設定時
のインタフェースを図１０に示す。図１０に示すよう
に、Ｉ／Ｏ装置１３０には、追加可能メモリ最大サイズ
および追加可能メモリ最小サイズ表示１０１０と、推奨
追加メモリサイズ表示１０２０と設定追加メモリサイズ
入力１０３０とが表示される。ここで、設定追加メモリ
サイズ入力１０３０からの入力を、例えばカーソルキー
の上下によって追加可能メモリ最大サイズおよび追加可
能メモリ最小サイズ表示の範囲のみで変化するように動
作し、リターンキー入力にて決定するようなインタフェ
ースにて実装すれば、設定追加メモリサイズ入力１０３
０からの入力が異常値となることがない。
ｔｉｌｉｔｙ１４２は、ステップ５３０にて決定された
値を追加可能メモリ情報１２４に設定する。この設定時
のインタフェースを図１０に示す。図１０に示すよう
に、Ｉ／Ｏ装置１３０には、追加可能メモリ最大サイズ
および追加可能メモリ最小サイズ表示１０１０と、推奨
追加メモリサイズ表示１０２０と設定追加メモリサイズ
入力１０３０とが表示される。ここで、設定追加メモリ
サイズ入力１０３０からの入力を、例えばカーソルキー
の上下によって追加可能メモリ最大サイズおよび追加可
能メモリ最小サイズ表示の範囲のみで変化するように動
作し、リターンキー入力にて決定するようなインタフェ
ースにて実装すれば、設定追加メモリサイズ入力１０３
０からの入力が異常値となることがない。
【００５７】また、実装メモリ量やプロセッサ数などの
システム構成や、システムの用途に応じて、追加可能メ
モリの推奨値をユーザに提供することが望ましい。例え
ば、追加可能メモリ情報１２４に設定可能な最大値の２
分に１を追加可能メモリの推奨値とする。
システム構成や、システムの用途に応じて、追加可能メ
モリの推奨値をユーザに提供することが望ましい。例え
ば、追加可能メモリ情報１２４に設定可能な最大値の２
分に１を追加可能メモリの推奨値とする。
【００５８】次に、仮想記憶を行う計算機の場合の初期
化処理を説明する。基本的な処理フローは、図５にて説
明した処理と同様であるが、ステップ３６０において、
ＯＳ１４１が資源管理情報を作成する際に、アドレス変
換不要領域内に、増設可能領域分の論理アドレス物理ア
ドレス変換対２６や、フリーリスト２７のためのデータ
領域の割り当て処理を行う。その際に、利用不可能な範
囲については、ＯＳ１４１は、Ｆｉｒｍｗａｒｅ１２１
を介して構成情報１２２内の実メモリ情報１２３と追加
可能情報１２４を取得する。この追加可能情報１２４に
保持された情報によって示されるメモリ分については、
通常のＯＳの初期化後に、公知例４に示されるＰａｇｅ
構造体のページロックを用いて、リソースを予約し、か
つフリーリスト２７に登録しない状態とすることによ
り、ＯＳがデータ領域割り当てを行う制御管理外とする
ことができるため、追加可能となるメモリに関する情報
分の資源を予約し通常は該当領域メモリが利用されない
状態とすることができる。ここで、リソースの予約と
は、追加可能メモリ用のＰａｇｅ構造体をアドレス変換
不要な領域に置くために、アドレス変換不要先頭アドレ
ス２４とアドレス変換不要最終アドレス２５の間の数
を、追加可能メモリ用のＰａｇｅ構造体分のメモリ量だ
け増やすことを意味する。
化処理を説明する。基本的な処理フローは、図５にて説
明した処理と同様であるが、ステップ３６０において、
ＯＳ１４１が資源管理情報を作成する際に、アドレス変
換不要領域内に、増設可能領域分の論理アドレス物理ア
ドレス変換対２６や、フリーリスト２７のためのデータ
領域の割り当て処理を行う。その際に、利用不可能な範
囲については、ＯＳ１４１は、Ｆｉｒｍｗａｒｅ１２１
を介して構成情報１２２内の実メモリ情報１２３と追加
可能情報１２４を取得する。この追加可能情報１２４に
保持された情報によって示されるメモリ分については、
通常のＯＳの初期化後に、公知例４に示されるＰａｇｅ
構造体のページロックを用いて、リソースを予約し、か
つフリーリスト２７に登録しない状態とすることによ
り、ＯＳがデータ領域割り当てを行う制御管理外とする
ことができるため、追加可能となるメモリに関する情報
分の資源を予約し通常は該当領域メモリが利用されない
状態とすることができる。ここで、リソースの予約と
は、追加可能メモリ用のＰａｇｅ構造体をアドレス変換
不要な領域に置くために、アドレス変換不要先頭アドレ
ス２４とアドレス変換不要最終アドレス２５の間の数
を、追加可能メモリ用のＰａｇｅ構造体分のメモリ量だ
け増やすことを意味する。
【００５９】次に、仮想記憶を行う計算機の場合のメモ
リ追加処理について示す。基本的な処理フローは、図６
にて説明した処理と同様であるが、ステップ４４０にて
Ｕｔｉｌｉｔｙ１４２からのＯＳコールによって、上述
のように公知例４に示されるＰａｇｅ構造体のページロ
ックを用いて、リソースを予約し、かつフリーリスト２
７に登録しない状態とすることにより、ＯＳがデータ領
域割り当てを行う制御管理外とする扱いを解除し、主メ
モリ管理情報２１を更新する。このステップにより、通
常のメモリが存在する場合と同じ状態とすることで、シ
ステムを再初期化することなく利用可能とすることがで
きる。
リ追加処理について示す。基本的な処理フローは、図６
にて説明した処理と同様であるが、ステップ４４０にて
Ｕｔｉｌｉｔｙ１４２からのＯＳコールによって、上述
のように公知例４に示されるＰａｇｅ構造体のページロ
ックを用いて、リソースを予約し、かつフリーリスト２
７に登録しない状態とすることにより、ＯＳがデータ領
域割り当てを行う制御管理外とする扱いを解除し、主メ
モリ管理情報２１を更新する。このステップにより、通
常のメモリが存在する場合と同じ状態とすることで、シ
ステムを再初期化することなく利用可能とすることがで
きる。
【００６０】（実施例２）実施例２では、メモリ２００
の故障を検知する機能と故障部位を閉塞する機能を持
ち、減少した正常動作メモリ量がＯＳブートのための必
要最小メモリ量（図９の説明で解説した必要最小メモリ
量）以上あればブートする計算機を考える。この計算機
でメモリ追加機能を使用することにより、Ｕｔｉｌｉｔ
ｙ１４２が、追加可能メモリのための管理領域を確保し
てしまうと、正常動作メモリ量が不足して計算機がブー
トしない場合が考えられる。
の故障を検知する機能と故障部位を閉塞する機能を持
ち、減少した正常動作メモリ量がＯＳブートのための必
要最小メモリ量（図９の説明で解説した必要最小メモリ
量）以上あればブートする計算機を考える。この計算機
でメモリ追加機能を使用することにより、Ｕｔｉｌｉｔ
ｙ１４２が、追加可能メモリのための管理領域を確保し
てしまうと、正常動作メモリ量が不足して計算機がブー
トしない場合が考えられる。
【００６１】そこで、本実施例では、追加可能メモリ量
設定時の正常動作メモリ量が、ブート時の正常動作メモ
リ量に満たない場合には、追加可能メモリ量設定自体を
無効なものとして扱い、追加可能メモリ量を０としてブ
ートする。
設定時の正常動作メモリ量が、ブート時の正常動作メモ
リ量に満たない場合には、追加可能メモリ量設定自体を
無効なものとして扱い、追加可能メモリ量を０としてブ
ートする。
【００６２】以下、本実施例について詳細に説明する。
【００６３】図１１は実施例１における図４の不揮発性
メモリ１２０に相当する。本実施例では、不揮発性メモ
リ１２０に、設定時の正常動作メモリ量情報１２５が追
加されている。この設定時の正常動作メモリ量情報１２
５には、ユーザが追加可能メモリ情報１２４に追加可能
メモリ量を設定したときの正常動作メモリ量を保持す
る。
メモリ１２０に相当する。本実施例では、不揮発性メモ
リ１２０に、設定時の正常動作メモリ量情報１２５が追
加されている。この設定時の正常動作メモリ量情報１２
５には、ユーザが追加可能メモリ情報１２４に追加可能
メモリ量を設定したときの正常動作メモリ量を保持す
る。
【００６４】図１２は領域予約処理フローを示してお
り、実施例１における図９のフローに、設定時の正常動
作メモリ量情報１２５の設定を行うステップ５５０を追
加したフローチャートである。ステップ５５０では、設
定時の正常動作メモリ量情報１２５に、現在の正常動作
メモリ量を設定する。
り、実施例１における図９のフローに、設定時の正常動
作メモリ量情報１２５の設定を行うステップ５５０を追
加したフローチャートである。ステップ５５０では、設
定時の正常動作メモリ量情報１２５に、現在の正常動作
メモリ量を設定する。
【００６５】図１３は計算機の初期化処理フローを示し
ており、実施例１における図５のフローに、ステップ３
２０のメモリ初期化処理の後にステップ３２５を追加し
たフローチャートとなっている。ステップ３２５では、
Ｆｉｒｍｗａｒｅ１２１が追加可能メモリ情報１２４を
設定する。
ており、実施例１における図５のフローに、ステップ３
２０のメモリ初期化処理の後にステップ３２５を追加し
たフローチャートとなっている。ステップ３２５では、
Ｆｉｒｍｗａｒｅ１２１が追加可能メモリ情報１２４を
設定する。
【００６６】図１４は、図１３におけるステップ３２５
の追加可能メモリ情報１２４設定処理を詳細に示すフロ
ーチャートである。まずステップ６１０で、 Ｆｉｒｍ
ｗａｒｅ１２１が、設定時の正常動作メモリ量情報１２
５とブート時の正常動作メモリ量とを比較する。値が異
なる場合にはステップ６２０へ進む。値が等しい場合に
は、処理を終了する。ステップ６２０では、追加可能メ
モリ情報１２４に値０を設定する。
の追加可能メモリ情報１２４設定処理を詳細に示すフロ
ーチャートである。まずステップ６１０で、 Ｆｉｒｍ
ｗａｒｅ１２１が、設定時の正常動作メモリ量情報１２
５とブート時の正常動作メモリ量とを比較する。値が異
なる場合にはステップ６２０へ進む。値が等しい場合に
は、処理を終了する。ステップ６２０では、追加可能メ
モリ情報１２４に値０を設定する。
【００６７】計算機のその他の部分とのインタフェース
は追加可能メモリ情報１２４である。よって、計算機の
その他の部分は実施例１と同一である。
は追加可能メモリ情報１２４である。よって、計算機の
その他の部分は実施例１と同一である。
【００６８】（実施例３）実施例３では、メモリ２００
の故障を検知する機能と故障部位を閉塞する機能を持
ち、減少した正常動作メモリ量がＯＳブートのための必
要最小メモリ量（図９の説明で解説した必要最小メモリ
量）以上あればブートする計算機を考える。
の故障を検知する機能と故障部位を閉塞する機能を持
ち、減少した正常動作メモリ量がＯＳブートのための必
要最小メモリ量（図９の説明で解説した必要最小メモリ
量）以上あればブートする計算機を考える。
【００６９】本実施例では、Ｕｔｉｌｉｔｙ１４２が、
ブート時に追加可能メモリ量を算出する。この際、
（１）正常動作メモリ量から追加可能メモリ用の管理領
域を減じた残りのメモリ量が必要最小メモリサイズを下
回らない範囲において、（２）｛合計メモリ量−正常動
作メモリ量｝以下で可能な限り大きな値を追加可能メモ
リ量に設定する。
ブート時に追加可能メモリ量を算出する。この際、
（１）正常動作メモリ量から追加可能メモリ用の管理領
域を減じた残りのメモリ量が必要最小メモリサイズを下
回らない範囲において、（２）｛合計メモリ量−正常動
作メモリ量｝以下で可能な限り大きな値を追加可能メモ
リ量に設定する。
【００７０】正常動作メモリ量から追加可能メモリ用の
管理領域を減じた残りのメモリ量が必要最小メモリサイ
ズを下回らないための条件は、必要最小メモリサイズと
メモリページサイズと１ページあたりの管理領域の大き
さから求めることが可能である。
管理領域を減じた残りのメモリ量が必要最小メモリサイ
ズを下回らないための条件は、必要最小メモリサイズと
メモリページサイズと１ページあたりの管理領域の大き
さから求めることが可能である。
【００７１】以下に、実施例３を詳細に説明する。
【００７２】例として、合計メモリ量として８ギガバイ
トが要求される場合を説明する。
トが要求される場合を説明する。
【００７３】また、正常動作メモリ量から追加可能メモ
リ用の管理領域を減じた残りのメモリ量が必要最小メモ
リサイズを下回らないための条件を次の２条件とする。
すなわち、第１の条件は、ブート時に正常動作メモリ量
がｘページ以上（ただしｘは整数で、１ページは４キロ
バイト）である場合のみ、メモリ追加機能の利用を許す
という制約である。また、第２の条件は、追加可能メモ
リの大きさはブート時の正常動作メモリ量の最大ｙ倍以
下（ただしｙは浮動小数点数）という制約である。この
２条件は（式１）正常動作メモリ量≧ｘページと（式
２）追加可能メモリ量≦ｙ×正常動作メモリ量と記述で
きる。
リ用の管理領域を減じた残りのメモリ量が必要最小メモ
リサイズを下回らないための条件を次の２条件とする。
すなわち、第１の条件は、ブート時に正常動作メモリ量
がｘページ以上（ただしｘは整数で、１ページは４キロ
バイト）である場合のみ、メモリ追加機能の利用を許す
という制約である。また、第２の条件は、追加可能メモ
リの大きさはブート時の正常動作メモリ量の最大ｙ倍以
下（ただしｙは浮動小数点数）という制約である。この
２条件は（式１）正常動作メモリ量≧ｘページと（式
２）追加可能メモリ量≦ｙ×正常動作メモリ量と記述で
きる。
【００７４】図１５は実施例１における図４の不揮発性
メモリ１２０に相当する。本実施例では、不揮発性メモ
リ１２０に、合計メモリ量１２６、最低正常動作メモリ
量制限１２７、追加可能メモリ量と正常動作メモリ量と
の最大比制限１２８が追加されている。 Ｕｔｉｌｉｔ
ｙ１４２は、合計メモリ量１２６に、正常動作メモリ量
と追加可能メモリ量の和の値を記憶する。本実施例で
は、その和の値は４キロバイトのページ数で指定する３
２ビット整数の記憶領域である。最低正常動作メモリ量
制限１２７には、 Ｕｔｉｌｉｔｙ１４２が、メモリ追
加機能の利用のために最低限必要な正常動作メモリ量を
指定する。本実施例では４キロバイトのページ数で指定
する３２ビット整数の記憶領域である。追加可能メモリ
量と正常動作メモリ量との最大比制限１２８には、 Ｕ
ｔｉｌｉｔｙ１４２が、追加可能メモリ量／正常動作メ
モリ量の最大比を指定する。本実施例では、追加可能メ
モリ量と正常動作メモリ量との最大比制限１２８は、３
２ビット浮動小数点数を格納する領域である。本実施例
においては、追加可能メモリ情報１２４はユーザが直接
指定できない。
メモリ１２０に相当する。本実施例では、不揮発性メモ
リ１２０に、合計メモリ量１２６、最低正常動作メモリ
量制限１２７、追加可能メモリ量と正常動作メモリ量と
の最大比制限１２８が追加されている。 Ｕｔｉｌｉｔ
ｙ１４２は、合計メモリ量１２６に、正常動作メモリ量
と追加可能メモリ量の和の値を記憶する。本実施例で
は、その和の値は４キロバイトのページ数で指定する３
２ビット整数の記憶領域である。最低正常動作メモリ量
制限１２７には、 Ｕｔｉｌｉｔｙ１４２が、メモリ追
加機能の利用のために最低限必要な正常動作メモリ量を
指定する。本実施例では４キロバイトのページ数で指定
する３２ビット整数の記憶領域である。追加可能メモリ
量と正常動作メモリ量との最大比制限１２８には、 Ｕ
ｔｉｌｉｔｙ１４２が、追加可能メモリ量／正常動作メ
モリ量の最大比を指定する。本実施例では、追加可能メ
モリ量と正常動作メモリ量との最大比制限１２８は、３
２ビット浮動小数点数を格納する領域である。本実施例
においては、追加可能メモリ情報１２４はユーザが直接
指定できない。
【００７５】図１６は、構成情報ユーザ指定処理のフロ
ーチャートを示す。まず、ステップ７１０に示すよう
に、Ｕｔｉｌｉｔｙ１４２が、ユーザか要求した合計メ
モリ量を、不揮発性メモリ１２０内の対応する領域（合
計メモリ量情報１２６）に格納する。例えばユーザが合
計メモリ量として８ギガバイト分を要求した場合には、
Ｕｔｉｌｉｔｙ１４２が、２メガページを表す値０ｘ２
０００００を、合計メモリ量情報１２６に格納する。次
に、ステップ７２０に示すように、Ｕｔｉｌｉｔｙ１４
２が、ユーザが指定した、メモリ追加を許すために最低
限必要な正常動作メモリ量を、不揮発性メモリ１２０内
の対応する領域（最低正常動作メモリ量制限１２７）に
格納する。例えばユーザが最低現必要な正常動作メモリ
量として１ギガバイトを指定する場合には、２５６キロ
ページを表す値０ｘ４００００を最低正常動作メモリ量
制限１２７に格納する。最後に、ステップ７３０に示す
ように、Ｕｔｉｌｉｔｙ１４２は、ユーザが指定した、
追加可能メモリ量／正常動作メモリ量の最大比を、不揮
発性メモリ１２０内の対応する領域（追加メモリ量と正
常動作メモリ量との最大比１２８）に格納する。例えば
ユーザが最大比として４．０を指定する場合には、値
４．０を追加メモリ量と正常動作メモリ量との最大比１
２８に格納する。
ーチャートを示す。まず、ステップ７１０に示すよう
に、Ｕｔｉｌｉｔｙ１４２が、ユーザか要求した合計メ
モリ量を、不揮発性メモリ１２０内の対応する領域（合
計メモリ量情報１２６）に格納する。例えばユーザが合
計メモリ量として８ギガバイト分を要求した場合には、
Ｕｔｉｌｉｔｙ１４２が、２メガページを表す値０ｘ２
０００００を、合計メモリ量情報１２６に格納する。次
に、ステップ７２０に示すように、Ｕｔｉｌｉｔｙ１４
２が、ユーザが指定した、メモリ追加を許すために最低
限必要な正常動作メモリ量を、不揮発性メモリ１２０内
の対応する領域（最低正常動作メモリ量制限１２７）に
格納する。例えばユーザが最低現必要な正常動作メモリ
量として１ギガバイトを指定する場合には、２５６キロ
ページを表す値０ｘ４００００を最低正常動作メモリ量
制限１２７に格納する。最後に、ステップ７３０に示す
ように、Ｕｔｉｌｉｔｙ１４２は、ユーザが指定した、
追加可能メモリ量／正常動作メモリ量の最大比を、不揮
発性メモリ１２０内の対応する領域（追加メモリ量と正
常動作メモリ量との最大比１２８）に格納する。例えば
ユーザが最大比として４．０を指定する場合には、値
４．０を追加メモリ量と正常動作メモリ量との最大比１
２８に格納する。
【００７６】図１６に示す構成情報ユーザ指定処理で
は、図９の領域予約処理とは異なり、ユーザは追加可能
メモリ情報１２４を直接指定できない。その代わりにユ
ーザは、合計メモリ量１２６、すなわち正常動作メモリ
量と追加可能メモリ量の和の値を直接指定する。
は、図９の領域予約処理とは異なり、ユーザは追加可能
メモリ情報１２４を直接指定できない。その代わりにユ
ーザは、合計メモリ量１２６、すなわち正常動作メモリ
量と追加可能メモリ量の和の値を直接指定する。
【００７７】計算機の初期化処理は、実施例２と同様、
図１３の初期化フローに従って行われる。ステップ３２
５ではＦｉｒｍｗａｒｅ１２１が追加可能メモリ情報１
２４を設定する。
図１３の初期化フローに従って行われる。ステップ３２
５ではＦｉｒｍｗａｒｅ１２１が追加可能メモリ情報１
２４を設定する。
【００７８】図１７は、実施例２における図１３のステ
ップ３２５の追加可能メモリ情報１２４設定処理を示す
フローチャートである。まずステップ８１０で、Ｆｉｒ
ｍｗａｒｅ１２１は、領域１２７に格納されている最低
正常動作メモリ量と、ブート時の正常動作メモリ量とを
比較する。ブート時の正常動作メモリ量のほうが小さい
場合には、ステップ８４０へ進む。上述の例のように最
低正常動作メモリ量として２５６キロページ（１ギガバ
イト）を指定していた場合には、Ｆｉｒｍｗａｒｅ１２
１は式１が満たされるか否かを判定することになり、ブ
ート時の正常動作メモリ量が１ギガバイト未満の場合に
はステップ８４０へ進む。正常動作メモリ量が最低正常
動作メモリ量以上の場合には、ステップ８２０へ進む。
ステップ８２０では、Ｆｉｒｍｗａｒｅ１２１は、｛合
計メモリ量−ブート時の正常動作メモリ量｝／ブート時
の正常動作メモリ量が最大比以下か否かを判定し、これ
が最大比以下でなければステップ８５０に進み、最大比
以下ならばステップ８３０に進む。合計メモリ量は、図
１５における合計メモリ量情報１２６に格納されている
値が使用され、最大比は、図１５における追加メモリ量
と正常動作メモリ量との最大比制限１２８に格納されて
いる値が使用される。上述の例のように、最大比に４．
０を指定していた場合には、Ｆｉｒｍｗａｒｅ１２１は
式２が満たされるか否か、すなわち｛合計メモリ量−ブ
ート時の正常動作メモリ量｝／ブート時の正常動作メモ
リ量が４．０以下かどうかを判定することになる。最低
正常動作メモリ量制限および最大比制限の両方が満たさ
れた場合のみ、ステップ８３０に到達する。このステッ
プでは、Ｆｉｒｍｗａｒｅ１２１は、追加可能メモリ情
報１２４に｛合計メモリ量−ブート時の正常動作メモリ
量｝を格納し、追加可能メモリ情報設定処理を終了す
る。最低正常動作メモリ量制限が満たされなかった場合
に、ステップ８４０に到達する。このステップでは、Ｆ
ｉｒｍｗａｒｅ１２１は、追加可能メモリ情報１２４に
０を格納し、追加可能メモリ情報設定処理を終了する。
つまり、Ｆｉｒｍｗａｒｅ１２１は、追加されるメモリ
のための主メモリ管理情報２１を確保することができな
いと判断し、メモリ追加を禁止する。最低正常動作メモ
リ量制限は満たされるものの、最大比制限が満たされな
かった場合に、ステップ８５０に到達する。このステッ
プでは、Ｆｉｒｍｗａｒｅ１２１は、最大比制限が満た
されるように、追加可能メモリ量を小さくする。具体的
には、Ｆｉｒｍｗａｒｅ１２１は｛ブート時の正常動作
メモリ量×最大比｝を追加可能メモリ情報１２４に設定
し、終了する。上述の例のように、追加可能メモリ量と
正常動作メモリ量との最大比制限１２８に４．０を格納
していた場合には、Ｆｉｒｍｗａｒｅ１２１は、追加可
能メモリ情報１２４に、正常動作メモリ量の４．０倍の
値を格納する。
ップ３２５の追加可能メモリ情報１２４設定処理を示す
フローチャートである。まずステップ８１０で、Ｆｉｒ
ｍｗａｒｅ１２１は、領域１２７に格納されている最低
正常動作メモリ量と、ブート時の正常動作メモリ量とを
比較する。ブート時の正常動作メモリ量のほうが小さい
場合には、ステップ８４０へ進む。上述の例のように最
低正常動作メモリ量として２５６キロページ（１ギガバ
イト）を指定していた場合には、Ｆｉｒｍｗａｒｅ１２
１は式１が満たされるか否かを判定することになり、ブ
ート時の正常動作メモリ量が１ギガバイト未満の場合に
はステップ８４０へ進む。正常動作メモリ量が最低正常
動作メモリ量以上の場合には、ステップ８２０へ進む。
ステップ８２０では、Ｆｉｒｍｗａｒｅ１２１は、｛合
計メモリ量−ブート時の正常動作メモリ量｝／ブート時
の正常動作メモリ量が最大比以下か否かを判定し、これ
が最大比以下でなければステップ８５０に進み、最大比
以下ならばステップ８３０に進む。合計メモリ量は、図
１５における合計メモリ量情報１２６に格納されている
値が使用され、最大比は、図１５における追加メモリ量
と正常動作メモリ量との最大比制限１２８に格納されて
いる値が使用される。上述の例のように、最大比に４．
０を指定していた場合には、Ｆｉｒｍｗａｒｅ１２１は
式２が満たされるか否か、すなわち｛合計メモリ量−ブ
ート時の正常動作メモリ量｝／ブート時の正常動作メモ
リ量が４．０以下かどうかを判定することになる。最低
正常動作メモリ量制限および最大比制限の両方が満たさ
れた場合のみ、ステップ８３０に到達する。このステッ
プでは、Ｆｉｒｍｗａｒｅ１２１は、追加可能メモリ情
報１２４に｛合計メモリ量−ブート時の正常動作メモリ
量｝を格納し、追加可能メモリ情報設定処理を終了す
る。最低正常動作メモリ量制限が満たされなかった場合
に、ステップ８４０に到達する。このステップでは、Ｆ
ｉｒｍｗａｒｅ１２１は、追加可能メモリ情報１２４に
０を格納し、追加可能メモリ情報設定処理を終了する。
つまり、Ｆｉｒｍｗａｒｅ１２１は、追加されるメモリ
のための主メモリ管理情報２１を確保することができな
いと判断し、メモリ追加を禁止する。最低正常動作メモ
リ量制限は満たされるものの、最大比制限が満たされな
かった場合に、ステップ８５０に到達する。このステッ
プでは、Ｆｉｒｍｗａｒｅ１２１は、最大比制限が満た
されるように、追加可能メモリ量を小さくする。具体的
には、Ｆｉｒｍｗａｒｅ１２１は｛ブート時の正常動作
メモリ量×最大比｝を追加可能メモリ情報１２４に設定
し、終了する。上述の例のように、追加可能メモリ量と
正常動作メモリ量との最大比制限１２８に４．０を格納
していた場合には、Ｆｉｒｍｗａｒｅ１２１は、追加可
能メモリ情報１２４に、正常動作メモリ量の４．０倍の
値を格納する。
【００７９】計算機のその他の部分とのインタフェース
は追加可能メモリ情報１２４である。よって、計算機の
その他の部分は第１の実施の形態と同一である。
は追加可能メモリ情報１２４である。よって、計算機の
その他の部分は第１の実施の形態と同一である。
【００８０】第３の実施例では（式１）および（式２）
を、追加可能メモリ量と正常動作メモリ量とが満たすべ
き条件式として説明したが、本特許は別の条件式を使用
する場合にも適用可能である。
を、追加可能メモリ量と正常動作メモリ量とが満たすべ
き条件式として説明したが、本特許は別の条件式を使用
する場合にも適用可能である。
【００８１】
【発明の効果】以上本発明によれば、動作中にメモリを
増設し、かつ増設したメモリを利用することが可能な情
報処理装置を提供することができる。
増設し、かつ増設したメモリを利用することが可能な情
報処理装置を提供することができる。
【００８２】さらに、プロセッサに接続されている第１
のメモリの管理領域を予約することにより、増設される
第２のメモリをプロセッサが利用することができるメモ
リ管理方法を提供することができる。
のメモリの管理領域を予約することにより、増設される
第２のメモリをプロセッサが利用することができるメモ
リ管理方法を提供することができる。
【００８３】さらに、予め設定したメモリ量に応じて、
そのメモリ量と実装されているメモリ量との差を増設メ
モリ量とすることができるメモリ管理方法を提供するこ
とができる。
そのメモリ量と実装されているメモリ量との差を増設メ
モリ量とすることができるメモリ管理方法を提供するこ
とができる。
【図１】本発明の一実施例である計算機システムの構成
図。
図。
【図２】本発明の一実施例である計算機システムの構成
図。
図。
【図３】本発明の他の実施例である計算機システムの概
略構成図。
略構成図。
【図４】本発明の他の実施例である計算機の構成図。
【図５】図４に示す計算機が行う初期化処理のフローチ
ャート。
ャート。
【図６】図４に示す計算機が行うメモリ追加処理のフロ
ーチャート。
ーチャート。
【図７】図４に示す計算機の主メモリ管理情報の構成
図。
図。
【図８】図４に示す計算機に仮想アドレス制御を適用し
た際のデータ構造図。
た際のデータ構造図。
【図９】図４に示す計算機が行う領域予約処理のフロー
チャート。
チャート。
【図１０】図４に示す計算機におけるユーザインタフェ
ースを示す画面イメージ。
ースを示す画面イメージ。
【図１１】第２の実施例における図４に示す計算機の不
揮発性メモリの構成図。
揮発性メモリの構成図。
【図１２】第２の実施例における図４に示す計算機が行
う領域予約処理のフローチャート。
う領域予約処理のフローチャート。
【図１３】第２の実施例における図４に示す計算機が行
う初期化処理のフローチャート。
う初期化処理のフローチャート。
【図１４】第２の実施例における図４に示す計算機が行
う初期化処理中の追加可能メモリ量情報設定のフローチ
ャート。
う初期化処理中の追加可能メモリ量情報設定のフローチ
ャート。
【図１５】第３の実施例における図４に示す計算機の不
揮発性メモリの構成図。
揮発性メモリの構成図。
【図１６】第３の実施例における図４に示す計算機が行
う構成情報ユーザ指定処理のフローチャート。
う構成情報ユーザ指定処理のフローチャート。
【図１７】第３の実施例における図４に示す計算機が行
う初期化処理中の追加可能メモリ量情報設定のフローチ
ャート。
う初期化処理中の追加可能メモリ量情報設定のフローチ
ャート。
１０：プロセッサ、２０：主メモリ、２１：主メモリ管
理情報、３０：増設通知手段、４０：接続管理手段、５
０：接続スイッチ、６０：増設主メモリ、７０：バス制
御手段、８０：バス、１２０：不揮発性メモリ、１２
１：Ｆｉｒｍｗａｒｅ、１２２：構成情報、１２３：実
メモリ情報、１２４：追加可能メモリ情報、１４０：二
次記憶装置、１４１：ＯＳ、１４２：Ｕｔｉｌｉｔｙ、
１４３：データ、２００：メモリ、２１０：メモリバス
インタフェース、２２０：記憶機構、２３０：ユーザ領
域、２４０：ＯＳ領域、２５０：資源管理情報
理情報、３０：増設通知手段、４０：接続管理手段、５
０：接続スイッチ、６０：増設主メモリ、７０：バス制
御手段、８０：バス、１２０：不揮発性メモリ、１２
１：Ｆｉｒｍｗａｒｅ、１２２：構成情報、１２３：実
メモリ情報、１２４：追加可能メモリ情報、１４０：二
次記憶装置、１４１：ＯＳ、１４２：Ｕｔｉｌｉｔｙ、
１４３：データ、２００：メモリ、２１０：メモリバス
インタフェース、２２０：記憶機構、２３０：ユーザ領
域、２４０：ＯＳ領域、２５０：資源管理情報
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山内 雅彦 神奈川県海老名市下今泉810番地 株式会 社日立製作所サーバ開発本部内 (72)発明者 石井 保弘 神奈川県海老名市下今泉810番地 株式会 社日立製作所サーバ開発本部内 (72)発明者 佐々木 大介 神奈川県横浜市戸塚区戸塚町5030番地 株 式会社日立製作所ソフトウェア開発本部内
Claims (20)
- 【請求項１】第１のメモリと、 該第１のメモリ内の情報を処理するプロセッサとを有
し、電源が投入された状態で第２のメモリを増設するこ
とができる情報処理装置において、 前記プロセッサと前記第１及び第２のメモリの少なくと
もいずれかとを接続し、 前記プロセッサに接続された前記第１及び第２のメモリ
の容量を記憶し、 前記プロセッサと前記第１及び第２のメモリ各々が接続
されているか否かに関する情報を記憶することを特徴と
するメモリ管理方法。 - 【請求項２】前記情報処理装置に前記第２のメモリが増
設される場合に、 前記プロセッサは、記憶されたメモリの容量を更新し、 前記プロセッサに接続されたメモリの全容量を記憶する
ことを特徴とする請求項１記載のメモリ管理方法。 - 【請求項３】前記メモリ管理方法はさらに、 前記第１のメモリに、前記第２のメモリを増設するため
に必要な管理領域を予約し、 前記管理領域を前記第１のメモリに予約するための情報
を保持し、 前記プロセッサが、該保持された情報をもとに前記管理
領域を更新することにより、前記プロセッサが前記第２
のメモリを利用可能にすることを特徴とする請求項１ま
たは２記載のメモリ管理方法。 - 【請求項４】前記メモリ管理方法はさらに、 前記増設される第２のメモリの容量を記憶する際に、前
記第２のメモリの容量に対して必要な前記第１のメモリ
に予約する管理領域の容量および増設可能なメモリ量を
算出し、 該算出したメモリ量を増設メモリ量として設定すること
を特徴とする請求項３記載のメモリ管理方法。 - 【請求項５】前記メモリ管理方法はさらに、 前記増設する第２のメモリのメモリ量に基づいて、前記
第１のメモリの管理領域を予約することを特徴とする請
求項３または４記載のメモリ管理方法。 - 【請求項６】前記メモリ管理方法はさらに、 前記算出した増設可能なメモリ量の範囲内の所定のメモ
リ量を入力させるよう表示し、 該入力されたメモリ量を増設メモリ量として設定するこ
とを特徴とする請求項４または５記載のメモリ管理方
法。 - 【請求項７】前記メモリ管理方法はさらに、 前記第２のメモリの増設を行うために必要な管理領域を
前記第１のメモリに予約するための情報を保持し、 前記第２のメモリが増設された場合に前記情報処理装置
を起動するために必要なメモリ量を保持することを特徴
とする請求項３から６いずれかの項記載のメモリ管理方
法。 - 【請求項８】前記メモリ管理方法はさらに、 前記第２のメモリが増設される前に前記情報処理装置を
起動するために必要なメモリ量と、前記第２のメモリが
増設された場合に前記情報処理装置を起動するために必
要なメモリ量とを比較し、 前記第２のメモリが増設された場合に前記情報処理装置
を起動するために必要なメモリ量の方が大きい場合には
前記第２のメモリの増設を無効にすることを特徴とする
請求項４から７いずれかの項記載のメモリ管理方法。 - 【請求項９】前記メモリ管理方法はさらに、 前記前記第２のメモリが増設される前に前記情報処理装
置を起動するために必要なメモリ量と、前記第２のメモ
リが増設された場合に前記情報処理装置を起動するため
に必要なメモリ量とを比較し、 前記第２のメモリが増設された場合に前記情報処理装置
を起動するために必要なメモリ量の方が大きい場合に
は、 前記第２のメモリが増設された場合に前記情報処理装置
を起動するために必要なメモリ量が、前記前記第２のメ
モリが増設される前に前記情報処理装置を起動するため
に必要なメモリ量よりも小さくなるように前記第２のメ
モリのメモリ量の一部を前記情報処理装置に増設させる
ことを特徴とする請求項４から７いずれかの項記載のメ
モリ管理方法。 - 【請求項１０】前記メモリ管理方法はさらに、 前記情報処理装置の動作中に増設可能なメモリ量を表示
することを特徴とする請求項４から９いずれかの項記載
のメモリ管理方法。 - 【請求項１１】前記メモリ管理方法はさらに、 前記情報処理装置の動作中に増設したメモリ量を表示す
ることを特徴とする請求項４から１０いずれかの記載の
メモリ管理方法。 - 【請求項１２】第１のメモリを含む情報処理装置に第２
のメモリを増設する場合のメモリ管理方法であって、 前記情報処理装置におけるトータルメモリ量を設定し、 前記情報処理装置起動時に、前記情報処理装置に実装さ
れているメモリの実装メモリ量を算出し、 前記トータルメモリ量に基づいて、メモリ管理領域を前
記第１のメモリに確保し、 前記実装メモリに対する管理情報を設定し、 前記情報処理装置の動作中に行う前記第２のメモリ増設
に応じて、前記トータルメモリ量と前記実装メモリ量と
の差を増設メモリ量として算出し、 前記増設メモリ量に対するメモリ管理情報を前記第１の
メモリに設定することを特徴とするメモリ管理方法。 - 【請求項１３】第１のメモリを含む情報処理装置に第２
のメモリを増設する場合に、 増設するメモリ量に対して必要な前記第１のメモリに予
約する管理領域の容量を算出するステップと、 前記情報処理装置動作中に増設可能なメモリ量を算出す
るステップと、 増設するメモリ量を設定するステップと、からなるプロ
グラムを記憶した記憶媒体。 - 【請求項１４】請求項１３の記憶媒体はさらに、 前記算出した情報処理装置動作中に増設可能なメモリ量
の上限値と下限値を表示するステップと、 その上限値と下限値の間の値を選択させるステップと、 該選択された値をメモリ増設量として設定するステップ
とからなるプログラムを記憶した記憶媒体。 - 【請求項１５】第１のメモリと、 該第１のメモリ内の情報を処理するプロセッサとを有
し、電源が投入された状態で第２のメモリを増設するこ
とができる情報処理装置であって、 前記プロセッサと前記第１及び第２のメモリの少なくと
もいずれかとを接続する接続手段と、 前記プロセッサに接続された前記第１及び第２のメモリ
の容量を記憶する第１の記憶手段と、 前記プロセッサと前記第１及び第２のメモリ各々が接続
されているか否かに関する情報を記憶する第２の記憶手
段とを有することを特徴とする情報処理装置。 - 【請求項１６】前記情報処理装置はさらに、 前記第１のメモリに、前記第２のメモリを増設するため
に必要な管理領域を前記第１のメモリに予約するための
情報を保持する保持手段を備え、 前記プロセッサは、前記管理領域を予約し、かつ該保持
された情報をもとに前記管理領域を更新することによ
り、前記プロセッサが前記第２のメモリを利用可能にす
ることを特徴とする請求項１５記載の情報処理装置。 - 【請求項１７】前記プロセッサはさらに、 前記増設される第２のメモリの容量を記憶する際に、前
記第２のメモリの容量に対して必要な前記第１のメモリ
に予約する管理領域の容量および増設可能なメモリ量を
算出し、 該算出したメモリ量を増設メモリ量として設定すること
を特徴とする請求項１５または１６記載の情報処理装
置。 - 【請求項１８】前記プロセッサはさらに、 前記第２のメモリが増設される前に前記情報処理装置を
起動するために必要なメモリ量と、前記第２のメモリが
増設された場合に前記情報処理装置を起動するために必
要なメモリ量とを比較し、 前記第２のメモリが増設された場合に前記情報処理装置
を起動するために必要なメモリ量の方が大きい場合には
前記第２のメモリの増設を無効にすることを特徴とする
請求項１５から１７いずれかの項記載の情報処理装置。 - 【請求項１９】前記プロセッサはさらに、 前記前記第２のメモリが増設される前に前記情報処理装
置を起動するために必要なメモリ量と、前記第２のメモ
リが増設された場合に前記情報処理装置を起動するため
に必要なメモリ量とを比較し、 前記第２のメモリが増設された場合に前記情報処理装置
を起動するために必要なメモリ量の方が大きい場合に
は、 前記第２のメモリが増設された場合に前記情報処理装置
を起動するために必要なメモリ量が、前記前記第２のメ
モリが増設される前に前記情報処理装置を起動するため
に必要なメモリ量よりも小さくなるように前記第２のメ
モリのメモリ量の一部を前記情報処理装置に増設させる
請求項１５から１７いずれかの項記載の情報処理装置。 - 【請求項２０】電源が投入された状態でメモリを増設す
ることができる情報処理装置であって、 第１のメモリと、 該第１のメモリ内の情報を処理するプロセッサと、 前記情報処理装置におけるトータルメモリ量を設定する
設定手段とを備え、 前記プロセッサは、 前記情報処理装置の起動に応じて、 前記情報処理装置に実装されているメモリの実装メモリ
量を算出し、 前記トータルメモリ量に基づいて、メモリ管理領域を前
記第１のメモリに確保し、 前記実装メモリに対するメモリ管理情報を前記第１のメ
モリに設定し、 かつ、前記情報処理装置の動作中に行う前記第２のメモ
リ増設に応じて、 前記トータルメモリ量と前記実装メモリ量との差を増設
メモリ量として算出し、 前記増設メモリ量に対するメモリ管理情報を前記第１の
メモリに設定することを特徴とする情報処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36901998A JP3649011B2 (ja) | 1998-01-09 | 1998-12-25 | コンピュータシステム |
| US09/227,740 US6684312B1 (en) | 1998-01-09 | 1999-01-08 | Memory managing method used in adding memory and information processing apparatus |
| US10/062,503 US7080227B2 (en) | 1998-01-09 | 2002-02-05 | Information processing apparatus |
| US10/642,644 US7062627B2 (en) | 1998-01-09 | 2003-08-19 | Memory managing method used in adding memory and information processing apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-2796 | 1998-01-09 | ||
| JP279698 | 1998-01-09 | ||
| JP36901998A JP3649011B2 (ja) | 1998-01-09 | 1998-12-25 | コンピュータシステム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004365257A Division JP4241600B2 (ja) | 1998-01-09 | 2004-12-17 | メモリ管理方法および情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11272547A true JPH11272547A (ja) | 1999-10-08 |
| JP3649011B2 JP3649011B2 (ja) | 2005-05-18 |
Family
ID=26336256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36901998A Expired - Fee Related JP3649011B2 (ja) | 1998-01-09 | 1998-12-25 | コンピュータシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6684312B1 (ja) |
| JP (1) | JP3649011B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015144008A (ja) * | 2015-03-13 | 2015-08-06 | 日本電気株式会社 | 情報処理装置、及び、情報処理方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7065626B2 (en) * | 2002-07-10 | 2006-06-20 | Hewlett-Packard Development Company, L.P. | Method for changing computer system memory density |
| US6950919B2 (en) * | 2003-03-26 | 2005-09-27 | Hewlett-Packard Development Company, L.P. | Computer system with operating system to dynamically adjust the main memory |
| JP5055125B2 (ja) * | 2004-11-05 | 2012-10-24 | ドロボ， インコーポレイテッド | 種々のサイズの格納デバイスを許容する動的にアップグレード可能な故障許容格納システムおよび方法 |
| KR100794312B1 (ko) * | 2006-12-27 | 2008-01-11 | 삼성전자주식회사 | 명령어 자동 처리 유니트를 포함한 메모리 컨트롤러 및그를 포함한 메모리 시스템 |
| US7908442B2 (en) * | 2007-01-22 | 2011-03-15 | Jook, Inc. | Memory management method and system |
| US8291192B2 (en) * | 2008-10-30 | 2012-10-16 | Kyocera Document Solutions, Inc. | Memory management system |
| EP2221822A1 (fr) * | 2009-02-23 | 2010-08-25 | Gemalto SA | Procédé de sélection d'une taille de mémoire disponible d'un circuit comprenant au moins un processeur et une mémoire, programme et carte à puces correspondants |
| CN102103470A (zh) * | 2011-01-28 | 2011-06-22 | 鸿富锦精密工业（深圳）有限公司 | 能够扩展内存的电子设备及扩展方法 |
| WO2018184295A1 (zh) | 2017-04-07 | 2018-10-11 | 华为技术有限公司 | 控制信道的传输方法及相关装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4403283A (en) * | 1980-07-28 | 1983-09-06 | Ncr Corporation | Extended memory system and method |
| CA1234224A (en) * | 1985-05-28 | 1988-03-15 | Boleslav Sykora | Computer memory management system |
| US4926314A (en) * | 1987-03-17 | 1990-05-15 | Apple Computer, Inc. | Method and apparatus for determining available memory size |
| US4958273A (en) * | 1987-08-26 | 1990-09-18 | International Business Machines Corporation | Multiprocessor system architecture with high availability |
| JPH05225046A (ja) * | 1991-11-12 | 1993-09-03 | Internatl Business Mach Corp <Ibm> | 構成可能メモリサブシステム |
| JPH0821015B2 (ja) * | 1992-01-20 | 1996-03-04 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータならびにそのシステム再構成化装置および方法 |
| US5289418A (en) * | 1992-02-14 | 1994-02-22 | Extended Systems, Inc. | Memory apparatus with built-in parity generation |
| US6134655A (en) * | 1992-05-13 | 2000-10-17 | Comverge Technologies, Inc. | Method and apparatus for initializing a microprocessor to insure fault-free operation |
| US5459857A (en) * | 1992-05-15 | 1995-10-17 | Storage Technology Corporation | Fault tolerant disk array data storage subsystem |
| JPH07182225A (ja) | 1993-10-15 | 1995-07-21 | Fujitsu Ltd | Ｏｓリソースのオンライン増減設方式 |
| US5664139A (en) * | 1994-05-16 | 1997-09-02 | Compaq Computer Corporation | Method and a computer system for allocating and mapping frame buffers into expanded memory |
| US5608606A (en) * | 1994-06-14 | 1997-03-04 | Apple Computer, Inc. | Computer plug-in module and interconnection system for wireless applications |
| US5581736A (en) * | 1994-07-18 | 1996-12-03 | Microsoft Corporation | Method and system for dynamically sharing RAM between virtual memory and disk cache |
| DE4429969A1 (de) * | 1994-08-24 | 1996-02-29 | Sel Alcatel Ag | Verfahren für einen Programmpaketeaustausch in einem Mehrrechnersystem und Rechner dafür |
| US5550816A (en) * | 1994-12-29 | 1996-08-27 | Storage Technology Corporation | Method and apparatus for virtual switching |
| US5802278A (en) * | 1995-05-10 | 1998-09-01 | 3Com Corporation | Bridge/router architecture for high performance scalable networking |
| JP3556340B2 (ja) * | 1995-08-21 | 2004-08-18 | 株式会社東芝 | コンピュータシステム |
| US5951658A (en) * | 1997-09-25 | 1999-09-14 | International Business Machines Corporation | System for dynamic allocation of I/O buffers for VSAM access method based upon intended record access where performance information regarding access is stored in memory |
| US6205503B1 (en) * | 1998-07-17 | 2001-03-20 | Mallikarjunan Mahalingam | Method for the hot swap and add of input/output platforms and devices |
| US6336176B1 (en) * | 1999-04-08 | 2002-01-01 | Micron Technology, Inc. | Memory configuration data protection |
| US6421755B1 (en) * | 1999-05-26 | 2002-07-16 | Dell Usa, L.P. | System resource assignment for a hot inserted device |
-
1998
- 1998-12-25 JP JP36901998A patent/JP3649011B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-08 US US09/227,740 patent/US6684312B1/en not_active Expired - Fee Related
-
2002
- 2002-02-05 US US10/062,503 patent/US7080227B2/en not_active Expired - Fee Related
-
2003
- 2003-08-19 US US10/642,644 patent/US7062627B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015144008A (ja) * | 2015-03-13 | 2015-08-06 | 日本電気株式会社 | 情報処理装置、及び、情報処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020073292A1 (en) | 2002-06-13 |
| JP3649011B2 (ja) | 2005-05-18 |
| US7080227B2 (en) | 2006-07-18 |
| US6684312B1 (en) | 2004-01-27 |
| US7062627B2 (en) | 2006-06-13 |
| US20020029325A1 (en) | 2002-03-07 |
| US20040054865A1 (en) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100555257C (zh) | 处理页面复制期间的dma操作的存储控制器和方法 | |
| US5608876A (en) | Add-in board with enable-disable expansion ROM for PCI bus computers | |
| US7222339B2 (en) | Method for distributed update of firmware across a clustered platform infrastructure | |
| US6226667B1 (en) | Method and apparatus for preloading data in a distributed data processing system | |
| CN102369510B (zh) | 使用存储器分段和基于acpi的上下文切换加载操作系统 | |
| US6338107B1 (en) | Method and system for providing hot plug of adapter cards in an expanded slot environment | |
| JP2001318874A (ja) | システム・オペレーションの間にデバイス・ドライバを置き換えるシステム，方法及びそのコンピュータ・プログラム製品 | |
| KR100250464B1 (ko) | 고속병렬컴퓨터의 노드 부트 방법 | |
| JPH10500238A (ja) | コンピュータシステム中の複数のエージェントをコンフィギュレーションする方法及びそのための装置 | |
| JPH1021089A (ja) | 対応する厳密例外機構を有するディジタル・コンピュータ上での遅延例外のエミュレート | |
| JP2005056404A (ja) | 更新されたシステム局所性情報をランタイム中に提供する方法および装置 | |
| JPH11272547A (ja) | メモリ管理方法および情報処理装置 | |
| CN116382913A (zh) | 资源分配装置、方法、电子设备和存储介质 | |
| US5555423A (en) | Multi-mode microprocessor having a pin for resetting its register without purging its cache | |
| KR100453262B1 (ko) | 주변 장치의 상태 정보를 관리 및 갱신하는 방법, 컴퓨터 시스템, 그리고 프로세서 내의 장치 | |
| US6539472B1 (en) | Reboot control unit and reboot control method | |
| JP4241600B2 (ja) | メモリ管理方法および情報処理装置 | |
| US20020029310A1 (en) | Method for operating core logic unit with internal register for peripheral status | |
| CN110573989A (zh) | 多客户端系统中实时流的动态仲裁方法 | |
| TW448361B (en) | Data switching system and method using bandwidth management unit to reduce data traffic | |
| TWI840849B (zh) | 計算系統、電腦實施方法及電腦程式產品 | |
| US11635968B2 (en) | Using idle caches as a backing store for boot code | |
| JP3161319B2 (ja) | マルチプロセッサシステム | |
| US20230297390A1 (en) | Systems and methods for memory content sharing between hosts and management controllers | |
| JP3006487B2 (ja) | エミュレーション装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |