JPH1021089A - 対応する厳密例外機構を有するディジタル・コンピュータ上での遅延例外のエミュレート - Google Patents

Abstract

(57)【要約】 【課題】 対応する厳密例外機構を有するプロセッサに
よる遅延例外機構のエミュレーションを容易にする新規
の改良されたシステムおよび方法を提供する。 【解決手段】 本発明のディジタル・コンピュータ・シ
ステムは、厳密例外処理プロセッサと制御サブシステム
とを備える。厳密例外処理プロセッサは、命令の制御下
で処理動作を実行する。厳密例外処理プロセッサは、あ
る命令に関連して例外条件が検出された場合にその例外
条件がその命令に関連して処理される厳密例外処理モデ
ルに従って構築される。厳密例外処理プロセッサはさら
に、未処理例外表示条件と非未処理例外表示状態とを有
する未処理例外インディケータを含む。制御サブシステ
ムは、少なくとも１つの被エミュレート・プログラム命
令のエミュレーションを容易にするために厳密例外処理
プロセッサに一連の命令を与える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、全般的には、ディ
ジタル・コンピュータの分野に関し、詳細には、厳密例
外処理機構を有するディジタル・コンピュータ上で遅延
例外処理機構をエミュレートすることに関する。

【０００２】

【従来の技術】ディジタル・コンピュータは、様々なタ
イプのプログラムを処理する。各プログラムは、コンピ
ュータに特定のデータ要素に関連して特定の動作を実行
させる一連の命令を含む。ディジタル・コンピュータで
は様々なタイプのプロセッサを使用することができ、各
タイプのプロセッサは、アーキテクチャ自体に従って構
築されたプロセッサが実行する１組の命令、様々な命令
のフォーマット、処理できるデータのタイプおよびフォ
ーマット、命令処理時に使用できる様々なレジスタに関
する定義、コンピュータのメモリ内の情報がどのように
アクセスされるか、アーキテクチャ自体に従って構築さ
れたプロセッサが、命令処理時に検出される例外条件を
どのように処理すべきかなどを記述するアーキテクチャ
に従って構築される。

【０００３】多くの場合、「被エミュレート・プロセッ
サ」としてのあるタイプのプロセッサが、「ホスト・プ
ロセッサ」としての他のタイプのプロセッサによってエ
ミュレートできるようにすることが望ましい。ホスト・
プロセッサは一般に、被エミュレート・プロセッサ用に
書かれたプログラムを処理することによって被エミュレ
ート・プロセッサをエミュレートし、被エミュレート・
プロセッサによって生成される出力に有効に対応する出
力を生成する。一般に、エミュレーションは、被エミュ
レート・プロセッサによって実行できるように生成され
たプログラム（「最初の」プログラム）を、ホスト・プ
ロセッサによって処理できるプログラム（「変換済み」
プログラム）に変換することによって行われる。この変
換プロセスはたとえば、最初のプログラムの命令および
その他の要素から、ホスト・プロセッサのアーキテクチ
ャに基づく命令およびその他の要素を生成し、それによ
って変換済みプログラムを作成することを含むであろ
う。変換は、たとえばホスト・プロセッサ自体によって
実行することも、あるいは同じコンピュータ・システム
内の他のプロセッサによって実行することも、あるいは
他のコンピュータ・システムによって実行することもで
き、プログラムを処理すべきホスト・プロセッサは、変
換プログラムの制御下でこの変換を得ることができる。
変換を実行する際は、最初のプログラム（すなわち、被
エミュレート・プロセッサのアーキテクチャに基づくプ
ログラム）内の各命令あるいは命令のシーケンスまたは
様々な命令群を、ホスト・プロセッサによって処理でき
る１つの命令あるいは一連の命令または命令群に変換す
ることができる。変換プロセスは通常、プロセッサが最
初のプログラムの処理を開始したときに最初のプログラ
ムのすべての部分または選択された部分に対して実行さ
れる。ただし、処理の進行に応じて、最初のプログラム
のうちの１つの命令を変換することも、あるいは命令群
を変換することもできることが理解されよう。また、被
エミュレート・プロセッサのデータ・フォーマットがホ
スト・プロセッサが直接使用できないものである場合、
データは、被エミュレートプロセッサのフォーマットか
ら、ホスト・プロセッサが使用できるフォーマットに変
換されるように処理することができる。

【０００４】前述のように、アーキテクチャの定義に
は、そのアーキテクチャに従って構築されたプロセッサ
が、命令処理時に検出される例外条件をどのように処理
すべきかの記述が含まれる。例外条件を処理する２つの
方法が開発されている。一方の方法は、アーキテクチャ
が「遅延」例外処理モデルを指定するプロセッサの例で
あり、そのような方法では、命令の処理時に例外が検出
された場合、例外が示された命令の次の命令の処理にプ
ロセッサが進んだ後のある点まで例外ハンドラは呼び出
されない。たとえば、現在、８０８６マイクロプロセッ
サ・ラインと、８０８８マイクロプロセッサ・ライン
と、８０２８６マイクロプロセッサ・ラインと、８０３
８６マイクロプロセッサ・ラインと、８０４８６マイク
ロプロセッサ・ラインと、「Ｐｅｎｔｉｕｍ^TM」マイク
ロプロセッサ・ラインとを含む、Ｉｎｔｅｌ Ｃｏｒｐ
ｏｒａｔｉｏｎ ｘ８６マイクロプロセッサ・ファミリ
ーの例外処理では、浮動小数点の処理時に例外条件が検
出された場合、マイクロプロセッサは、次の不動小数点
命令が処理されるまでその例外に対する例外ハンドラを
呼び出さない。この方法の１つの利益は、マイクロプロ
セッサが、例外条件が検出された後に他の浮動小数点命
令を処理しない場合、例外条件を処理する必要はなく、
したがって、例外ハンドラを呼び出す必要がないことで
ある。しかし、プロセッサは一般に、例外ハンドラが有
効に呼び出された場合に、例外を処理するのに必要な情
報を有するように、例外条件が検出された浮動小数点命
令の後しばらくの間ある種の例外状況情報を保持する必
要がある。

【０００５】一方、第２の方法は、プロセッサが「厳
密」例外処理モデルに従うコンピュータを代表するもの
であり、そのような方法では、命令の処理時に例外条件
が検出された場合、例外ハンドラは、命令に対して動作
が実行された直後に呼び出される。この方法に従って構
築されたプロセッサのある種の実施態様はたとえば、Ｓ
ＰＡＲＣ Ｉｎｔｅｒｎａｔｉｏｎａｌ，Ｉｎｃ［Ｄａ
ｖｉｄ Ｌ．Ｗｅａｖｅｒ ａｎｄ Ｔｏｍ Ｇｅｒｍ
ｏｎｄ（ｅｄｓ）］発行の「Ｔｈｅ ＳＰＡＲＣＡｒｃ
ｈｉｔｅｃｕｒｅ Ｍａｎｕａｌ Ｖｅｒｓｉｏｎ
９」（Ｐｒｅｎｔｉｃｅ−Ｈａｌｌ、１９９４年）（下
記では「ＳＰＡＲＣアーキテクチャ・マニュアル、バー
ジョン９」と呼ぶ）に記載されたＳＰＡＲＣバージョン
９に従って構築されたプロセッサが含まれる。この方法
の１つの利益は、例外ハンドラが、例外条件を発生させ
た命令が処理された直後に処理されるので、例外ハンド
ラに必要な例外状況情報が、直接得られ、例外条件を発
生させたプログラム命令に対する処理の後まで保存して
おく必要がないことである。しかし、この方法では、プ
ロセッサは、それ自体による後続の処理が、例外条件を
扱うことを必要としない場合でも、常に例外ハンドラを
処理する。

【０００６】しかし、「厳密」例外処理モデルに従うホ
スト・プロセッサが、「遅延」例外処理モデルに従う被
エミュレート・プロセッサをエミュレートできるように
することが望ましい場合に問題が生じる。前述のよう
に、厳密例外処理モデルに従うホスト・プロセッサは、
遅延例外処理モデルに従う被エミュレート・プロセッサ
によって例外が処理される方法と同様な方法では例外を
処理しないので、そのようなホスト・プロセッサがその
ような被エミュレート・プロセッサを正しくエミュレー
トすることは困難である。

【０００７】

【発明が解決しようとする課題】本発明は、対応する厳
密例外機構を有するプロセッサによる遅延例外機構のエ
ミュレーションを容易にする新規の改良されたシステム
および方法を提供する。

【０００８】

【課題を解決するための手段】簡単に言えば、本発明は
一態様で、厳密例外処理プロセッサと制御サブシステム
とを備えるディジタル・コンピュータ・システムを提供
する。厳密例外処理プロセッサは、命令の制御下で処理
動作を実行する。厳密例外処理プロセッサは、厳密例外
処理モデルに従って構築され、厳密例外処理モデルで
は、ある例外条件がある命令に関連して検出された場
合、その例外条件はその命令に関連して処理される。厳
密例外処理プロセッサはさらに、未処理例外指示状態と
非未処理例外指示状態とを有する未処理例外指示器を含
む。制御サブシステムは、厳密例外処理プロセッサに一
連の命令を提供し、被エミュレート・プログラムの少な
くとも１つの命令のエミュレーションを容易にする。被
エミュレート・プログラムは、遅延例外処理プロセッサ
によって処理されるように構築され、遅延例外処理プロ
セッサは遅延例外処理モデルに従って構築され、遅延例
外処理モデルでは、命令の処理時に例外が検出された場
合、その例外条件はその後の命令に関連して処理され
る。制御サブシステムから与えられる一連の命令は、被
エミュレート・プログラムの命令のエミュレート時に、
厳密例外処理プロセッサを下記のように制御する。

【０００９】（ｉ）未処理例外指示器が未処理例外指示
状態であるかどうかを判定し、そうである場合、未処理
の例外を処理するルーチンを呼び出し、未処理例外指示
器を非未処理例外指示状態に条件付ける。 （ｉｉ）被エミュレート処理命令に従って処理動作を実
行する。 （ｉｉｉ）処理動作時に例外条件が検出された場合、プ
ロセッサの厳密例外処理モデルに従って例外ハンドラを
呼び出し、未処理例外指示器を未処理例外指示状態に条
件付け、それによって、この例外条件が、後続の被エミ
ュレートプログラム命令に対する処理動作時に処理され
るようにする。

【００１０】厳密例外処理プロセッサが被エミュレート
・プログラムの少なくともいくつかの命令に関連してこ
れらの動作を実行できるようにする命令を、制御サブシ
ステムが与えた場合、厳密例外処理プロセッサは、制御
サブシステムから与えられた命令によって、

【００１１】（ａ）ある被エミュレート・プログラム命
令に与えられる命令の処理時に例外条件が示されたと
き、厳密例外処理プロセッサの厳密例外処理モデルに従
って例外ハンドラを呼び出し、未処理の例外条件が存在
することを示すように未処理例外指示器を制御し（この
動作は、上記の（ｉｉｉ）によってイネーブルされ
る）、（ｂ）後続の被エミュレート・プログラム命令の
処理時に未処理例外条件を処理し（この動作は、上記の
（ｉ）によってイネーブルされる）、

【００１２】それによって、エミュレート中の遅延例外
処理プロセッサの遅延例外処理モデルをエミュレートす
ることができる。

【００１３】他の態様によれば、本発明は、命令の処理
時に例外が検出された場合に例外条件が後続の命令に関
連して処理される遅延例外処理モデルに従って構築され
た遅延例外処理プロセッサによって処理されるように構
築された少なくとも１つの被エミュレート・プログラム
命令に応答して少なくとも１つの変換済み命令を生成
し、この変換済み命令が、ある命令に関連して例外条件
が検出された場合に例外条件がその命令に関連して処理
される厳密例外処理モデルに従って構築された厳密例外
処理プロセッサによって処理され、厳密例外処理プロセ
ッサが、未処理例外指示状態と非未処理例外指示状態と
を有する未処理例外指示器を含む変換システムを提供す
る。少なくとも１つの変換済み命令は、厳密例外処理プ
ロセッサを下記のように制御する。

【００１４】（ｉ）未処理例外指示器が未処理例外指示
状態であるかどうかを判定し、そうである場合、未処理
の例外を処理する未処理例外処理ルーチンを呼び出す。 （ｉｉ）被エミュレート処理命令に従って処理動作を実
行する。 （ｉｉｉ）処理動作時に例外条件が検出された場合、厳
密例外処理プロセッサの厳密例外処理モデルに従って例
外ハンドラを呼び出し、未処理例外指示器を未処理例外
指示状態に条件付け、この例外条件が、後続の被エミュ
レートプログラム命令に対する処理動作時に処理される
ようにする。

【００１５】厳密例外処理プロセッサにそのような一連
の命令が与えられた場合、厳密例外処理プロセッサは、
（ａ）ある被エミュレート・プログラム命令に与えられ
る命令の処理時に例外条件が示されたとき、厳密例外処
理プロセッサの厳密例外処理モデルに従って例外ハンド
ラを呼び出し、未処理の例外条件が存在することを示す
ように未処理例外指示器を制御し（この動作は、上記の
（ｉｉｉ）によってイネーブルされる）、（ｂ）後続の
被エミュレート・プログラム命令の処理時に未処理の例
外条件を処理し（この動作は、上記の（ｉ）によってイ
ネーブルされる）、それによって、エミュレート中のプ
ロセッサの遅延例外処理モデルをエミュレートすること
ができる。

【００１６】本発明は、添付の特許請求の範囲に詳しく
記載されている。本発明の上記およびその他の利点は、
下記の説明を添付の図面と共に参照することによってよ
り良く理解されよう。

【００１７】

【発明の実施の形態】図１は、本発明によって構築され
たディジタル・コンピュータ・システム１０の機能ブロ
ック図である。図１を参照する分かるように、ディジタ
ル・コンピュータ・システム１０は、メモリ管理装置１
４を通じてメモリ・サブシステム１２および全体的に参
照符号１３で識別された１つまたは複数の入出力サブシ
ステムと通信するマイクロプロセッサ１１を含む。マイ
クロプロセッサ１１は、オペレーティング・システム
と、それぞれが命令を含む１つまたは複数のアプリケー
ション・プログラムとを含むプログラムをデータに従っ
て処理し、命令およびデータ（本明細書では、これらを
まとめて「情報」と呼ぶ）は、メモリ・サブシステム１
２に記憶される。通常、マイクロプロセッサ１１は、命
令およびデータをメモリ・サブシステム１２から検索し
て処理し、処理済みのデータをメモリ・サブシステム１
２に記憶する。メモリ・サブシステム１２は、マイクロ
プロセッサ１１によって処理すべき情報を記憶すること
ができ、かつマイクロプロセッサ１１が処理済みデータ
を記憶することができるいくつかのアドレス可能な記憶
位置を含む。

【００１８】ディジタル・コンピュータ・システム１０
は、大容量記憶サブシステム、オペレータ入出力サブシ
ステム、ネットワーク・ポートなどを含め、いくつかの
様々なタイプの入出力サブシステム１３を含むことがで
きる。大容量記憶サブシステムは一般に、マイクロプロ
セッサ１１によって処理できる情報を長期的に記憶する
ことができる。大容量記憶サブシステムは、情報の記憶
または検索、あるいはその両方を行うことができるディ
スク・サブシステムまたはテープ・サブシステム、光学
ディスク記憶装置、ＣＤ−ＲＯＭ装置などの装置を含む
ことができる。１つまたは複数の大容量記憶サブシステ
ムは、オペレータによって取り外し設置することができ
る取り外し可能な記憶媒体を使用することができ、この
記憶媒体によって、オペレータは、プログラムおよびデ
ータをディジタル・コンピュータ・システムにロードし
ディジタル・コンピュータ・システムから処理済みデー
タを得ることができる。マイクロプロセッサ１１から与
えられる制御情報の制御下で、大容量記憶サブシステム
に記憶されている情報をメモリ・サブシステム１２へ転
送し記憶することができる。情報がメモリ・サブシステ
ム１２に記憶された後、マイクロプロセッサ１１は、そ
の情報をメモリ・サブシステム１２から検索し処理する
ことができる。処理済みデータが生成された後、マイク
ロプロセッサ１１は、大容量記憶サブシステムが、処理
済みデータをメモリ・サブシステム１２から検索し比較
的長期間にわたって記憶できるようにすることもでき
る。

【００１９】オペレータ入出力サブシステム１３は、一
般に、ディジタル・コンピュータ・システム１０のオペ
レータ・インタフェースを形成する。特に、オペレータ
入力サブシステムはたとえば、キーボードとマウス装置
とを含むことができ、オペレータはこれらの装置を使用
して、情報を対話によってディジタル・コンピュータ・
システム１０に入力し処理することができる。また、オ
ペレータ入力サブシステムは、オペレータがディジタル
・コンピュータ・システム１０を制御するための機構を
備えることができる。オペレータ出力サブシステムは、
ビデオ表示装置などの装置を含むことができ、ディジタ
ル・コンピュータ・システム１０はこのような装置を介
してマイクロプロセッサ１１の制御下で、処理結果をオ
ペレータに表示する。また、オペレータ用のハードコピ
ー出力を与えるためにプリンタを設けることができる。

【００２０】ネットワーク・ポートは、ディジタル・コ
ンピュータ・システム１０を通信リンクに接続し、それ
によってコンピュータ・システム１０をコンピュータ・
ネットワーク内で接続することができる。ネットワーク
・ポートによって、コンピュータ・システム１０は、ネ
ットワーク（図示せず）内の他のコンピュータ・システ
ムおよび他の装置との間で情報（プログラム命令とデー
タの両方を含む）を送受することができる。たとえばク
ライアント・サーバ・パラダイムに従って構成された通
常のネットワークでは、ネットワーク内のある種のコン
ピュータ・システムがサーバとして指定され、サーバ
は、情報を他のクライアント・システムが処理できるよ
うに記憶し、それによってクライアント・コンピュータ
・システムは情報を共用することができる。特定のサー
バによって維持されている情報へのアクセスを必要とす
るクライアント・コンピュータ・システムは、そのサー
バでネットワークを介してそのクライアント・コンピュ
ータ・システムに情報をダウンロードすることができ
る。クライアント・コンピュータ・システムは、データ
を処理した後、処理済みのデータをサーバに返し記憶す
ることもできる。ネットワークは、（前述のサーバとク
ライアントとを含む）コンピュータ・システムだけでな
く、ネットワーク内で接続された様々なコンピュータ・
システム間で共用できる、たとえばプリンタおよびファ
クシミリ装置、ディジタル・オーディオ記憶・分配装置
またはディジタル・ビデオ記憶・分配装置などを含むこ
ともできる。ネットワーク内でコンピュータ・システム
を相互接続する通信リンクは従来どおり、ワイヤ、また
は光ファイバ、またはコンピュータ・システム間で信号
を送るためのその他の媒体を含め、好都合な情報転送媒
体を備えることができる。コンピュータ・システムは、
通信リンクを介して転送されるメッセージによってネッ
トワークを介して情報を転送し、各メッセージは、情報
と、メッセージを受け取る装置を識別する識別子とを含
む。

【００２１】従来どおり、各入出力サブシステム１３は
通常、それぞれの入出力サブシステム１３自体によって
実行される動作を制御しその動作状況を示すために使用
される制御情報、状況情報、その他の情報を記憶するレ
ジスタおよびその他のデータ記憶要素（図示せず）を含
む。マイクロプロセッサ１１は、レジスタおよびその他
の記憶要素に情報を記憶し、それによってマイクロプロ
セッサ１１自体がメモリ・システム１２に情報を記憶す
る方法と同様な方法でそれぞれの入出力サブシステム１
３を制御することができる。同様に、マイクロプロセッ
サ１１は、マイクロプロセッサ１１自体がメモリ・シス
テム１２から情報を記憶する方法と同様な方法で入出力
サブシステム１３に含まれる情報を検索し、それぞれの
入出力サブシステム１３の動作状況を確認することがで
きる。

【００２２】メモリ管理装置１４は、いくつかの動作を
実行する。特に、メモリ管理装置１４は通常、メモリ・
キャッシュを含み、このメモリ・キャッシュは、マイク
ロプロセッサ１１から要求された情報をメモリ・サブシ
ステム１２からキャッシュする。また、従来どおり、マ
イクロプロセッサ１１は、たとえばメモリ・サブシステ
ム１２から検索すべき情報を要求し、あるいは、たとえ
ばメモリ・サブシステム１２に記憶すべき処理済みデー
タを与えるとき、メモリ管理装置１４に仮想アドレス空
間中のアドレスを与える。マイクロプロセッサ１１によ
って処理される様々なアプリケーション・プログラム
は、それぞれの仮想アドレス空間を備えることができ
る。仮想アドレス空間は「ページ」に分割され、各ペー
ジは、選択された数の仮想アドレス可能記憶位置を備
え、各仮想アドレス可能記憶位置に情報が記憶される。
アプリケーション・プログラムの仮想アドレス空間のペ
ージは通常、大容量記憶サブシステム上に記憶され、マ
イクロプロセッサ１１によって、処理時に必要に応じて
個別のページをメモリ・サブシステム１２にコピーする
ことができる。処理時に修正されたページの場合、マイ
クロプロセッサ１１は、そのページを大容量記憶サブシ
ステムにコピーし長期的に記憶できるようにすることが
できる。

【００２３】仮想アドレス空間のそれぞれのページは、
物理アドレスで識別されるメモリ・サブシステム１２の
物理位置にコンパクトに記憶することができ、メモリ管
理装置１４は、マイクロプロセッサ１１からの要求に応
答して特定の仮想アドレス空間位置に関連するアクセス
動作（すなわち、特定の物理位置からの情報の検索また
は特定の物理位置への情報の記憶）を実行する際、この
仮想アドレスを変換し、メモリ・サブシステム１２に関
連するアクセス動作を実行する際に使用できる物理アド
レスを得る。また、メモリ管理装置１４は、ページがメ
モリ・サブシステム１２内にあるかどうか、アプリケー
ション・プログラムがページにアクセスする（すなわ
ち、そのページからデータを読み取り、あるいはそのペ
ージにデータを書き込む）許可を有するかどうか、要求
されたページが仮想空間において有効なページであるか
どうかなどを判定するための検査を含め、いくつかの検
査動作を実行することができる。メモリ管理装置１４
は、検査動作において否定的な判定を下した場合、すな
わち、たとえばページがメモリ・サブシステム１２内に
なく、あるいはアプリケーション・プログラムが適当な
アクセス許可を有さず、あるいは仮想アドレス空間ペー
ジの要求されたページが、アプリケーション・プログラ
ムの仮想アドレス空間中で有効なページではないと判定
した場合、ＡＣＣＥＳＳ ＦＡＵＬＴ指示を生成するこ
とができる。マイクロプロセッサ１１は、この指示を受
け取り、選択された障害処理動作を実行する際に使用す
ることができる。

【００２４】一実施形態では、システム１０において有
用なマイクロプロセッサ１１は、ＳＰＡＲＣアーキテク
チャ・マニュアル・バージョン９に記載されたＳＰＡＲ
Ｃバージョン９アーキテクチャに従って構築されたマイ
クロプロセッサを備える。マイクロプロセッサ１１は一
般に、レジスタ・セット２０と、１つまたは複数の機能
装置２１と、バス・インタフェース２２と、制御回路２
３とを含むいくつかの要素を含む。一般に、バス・イン
タフェース２２は、制御回路２３の制御下で、メモリ管
理装置１４と協働し、メモリ・サブシステム１２、また
は特定の入出力サブシステム１３によって維持されてい
るデータ記憶要素から命令およびデータを検索して処理
し、検索済みデータをレジスタ・セット２０内のレジス
タにロードする。また、機能装置２１は、制御回路２３
の制御下で、制御回路２３によってレジスタ・セット２
０から機能単位２１へ転送することができるデータを用
いて論理演算、整数演算、浮動小数点演算と、その他の
処理動作を実行し、処理済みデータを生成する。処理済
みデータは、レジスタ・セット２０へ転送され記憶され
る。制御回路２３によって、バス・インタフェース２２
は、やはりメモリ管理装置１４と協働し、処理済みデー
タをレジスタ・セット２０からメモリ・サブシステム１
２、または特定の入出力サブシステム１３によって維持
されているデータ記憶要素へ転送し記憶することもでき
る。

【００２５】制御回路２３の制御下でマイクロプロセッ
サ１１によって実行される動作は、プログラム命令によ
って制御される。プログラム命令は、レジスタ・セット
２０へのデータのロード、機能装置２１によって実行さ
れる動作、レジスタ２０からメモリ・サブシステム１２
または入出力装置１３へのデータの転送および記憶を制
御する。機能装置２１は、命令の処理時に、処理すべき
特定のデータの値および実行すべき特定の動作に応じ
て、次の処理を必要とする処理時に例外条件に出会った
ことを示すＥＸＣ ＣＯＮＤ例外条件指示を生成するこ
とができる。当技術分野では、たとえば、整数演算また
は浮動小数点演算時の零結果またはアンダーフロー結果
またはオーバーフロー結果の生成、浮動小数点演算時の
非正規化結果の生成などを含め、いくつかの例外条件が
知られている。ＥＸＣ ＣＯＮＤ例外条件指示が生成さ
れたことに応答して、制御回路２３は、例外条件の性質
および例外条件に応答して実行すべき動作を判定する例
外ハンドラを呼び出す。

【００２６】１つの特定の実施形態では、マイクロプロ
セッサ１１、特に制御回路２３は、機能装置２１からＥ
ＸＣ ＣＯＮＤ例外条件指示を受け取り、ＥＸＣ ＣＯ
ＮＤ例外条件指示が生成された命令に対する動作を制御
回路２３自体が完了する間あるいは完了した直後で、か
つプログラム内の次の命令に関連する処理動作を開始す
る前に、ハンドラを呼び出しその指示を処理する。した
がって、マイクロプロセッサ１１は、「厳密」例外処理
モデルを備える。

【００２７】この同じ実施形態では、マイクロプロセッ
サ１１は、ディジタル・コンピュータ・システム１０内
で、「遅延」例外処理モデルを備えるマイクロプロセッ
サのエミュレーションに関連して使用される。そのよう
な遅延例外処理モデルを備える１つのマイクロプロセッ
サ・ファミリーはたとえば、Ｉｎｔｅｌ Ｃｏｒｐｏｒ
ａｔｉｏｎのｘ８６ファミリー（現在、８０８６マイク
ロプロセッサ・ラインと、８０８８マイクロプロセッサ
・ラインと、８０２８６マイクロプロセッサ・ライン
と、８０３８６マイクロプロセッサ・ラインと、８０４
８６マイクロプロセッサ・ラインと、「Ｐｅｎｔｉｕｍ
^TM」マイクロプロセッサ・ラインとを含む）。遅延例外
処理モデルを備えるマイクロプロセッサは、ＥＸＣ Ｃ
ＯＮＤ例外条件が生成された命令に対する処理時には、
少なくとも選択されたタイプの例外条件に関して、ＥＸ
Ｃ ＣＯＮＤ例外条件指示が生成されたことを記録し、
選択された後続の命令の処理時には、未処理例外条件、
すなわち前の命令に関して示された例外条件を処理する
例外ハンドラを呼び出す。前述のＩｎｔｅｌ ｘ８６マ
イクロプロセッサ・ファミリーでは、遅延例外処理モデ
ルは、特定のタイプの命令、特に浮動小数点演算に使用
される。したがって、浮動小数点命令の処理時にｘ８６
ファミリーのマイクロプロセッサによってＥＸＣ ＣＯ
ＮＤ例外条件指示が生成されると、このマイクロプロセ
ッサは、この例外条件に関係する情報を含む例外ポイン
タを記憶し、次の浮動小数点命令の処理時に例外ハンド
ラを呼び出す。例外ハンドラは、例外条件の処理時に、
前に保存された例外ポインタを使用して、処理すべき特
定の例外条件を識別する。

【００２８】本発明は、厳密例外処理モデルを備えるマ
イクロプロセッサ１１などのマイクロプロセッサが、遅
延例外処理モデルを備えるＩｎｔｅｌ ｘ８６ファミリ
ーのマイクロプロセッサなどのマイクロプロセッサをエ
ミュレートすることができる構成を提供する。厳密例外
処理モデルを備えるマイクロプロセッサ１１を本明細書
では「ホスト」マイクロプロセッサ１１と呼び、遅延例
外処理モデルを備えるマイクロプロセッサを本明細書で
は「被エミュレート」マイクロプロセッサと呼ぶ。具体
的には、本発明は、ホスト・マイクロプロセッサ１１
が、変換プログラム２６によって生成された「変換済
み」プログラム２５を処理するのと同時に、被エミュレ
ート・マイクロプロセッサ（図示せず）向けに書かれた
「最初の」プログラム２７を処理する際に被エミュレー
ト・マイクロプロセッサによって実行される動作をエミ
ュレートできるようにし、特に、ホスト・プロセッサ１
１が、被エミュレート・マイクロプロセッサが浮動小数
点例外条件に関連する処理を行う方法をエミュレートで
きるようにする構成を提供する。

【００２９】この動作では、ホスト・マイクロプロセッ
サ１１は、最初のプログラム２７の浮動小数点命令に基
づく変換済みプログラム２５の命令の処理時にＥＸＣ
ＣＯＮＤ例外条件指示が生成されたことに応答して、例
外条件指示が生成されたことの指示を有効に記録し、そ
れによって、未処理浮動小数点例外条件が存在すること
を示す。マイクロプロセッサ１１は、最初のプログラム
２７の後続の浮動小数点命令がもしあれば、その浮動小
数点命令に関して生成された変換済みプログラムの命令
または命令群を処理する間に、浮動小数点例外ハンドラ
を呼び出し未処理の浮動小数点例外を処理することがで
きる。

【００３０】これらの動作は、変換済みプログラム２５
によってイネーブルされ、そのため、最初のプログラム
２７の各命令をマイクロプロセッサ１１がエミュレート
できるようにするには、変換プログラムが、下記のこと
を行う１つまたは複数の命令を与えなければならない。

【００３１】（ｉ）ホスト・マイクロプロセッサ１１
が、未処理浮動小数点条件が存在するかどうかを判定
し、すなわち、前の浮動小数点命令に関して浮動小数点
例外条件が記録されているかどうかを判定できるように
し、記録されている場合、ホスト・マイクロプロセッサ
１１が未処理の浮動小数点例外を処理できるようにす
る。これらの動作は、最初のプログラム２７の浮動小数
点に関して変換プログラム２６によって変換済みプログ
ラム２５の一部として、あるいはホスト・マイクロプロ
セッサ１１がそのような処理時に呼び出すことができる
例外ハンドラの一部として与えられる１つまたは一連の
命令によって、全体的にイネーブルすることも、あるい
は部分的にイネーブルすることもできる。 （ｉｉ）ホスト・マイクロプロセッサ１１が最初のプロ
グラム２７からの浮動小数点に必要な動作を実行できる
ようにする。 （ｉｉｉ）上記の（ｉｉ）の処理時に例外条件指示が生
成された場合に、マイクロプロセッサ１１が、その表示
を記録し、それによって未処理浮動小数点例外条件が存
在することを示すことができるようにする。また、これ
らの命令によって、マイクロプロセッサ１１は、未処理
浮動小数点例外条件を処理するのに必要な例外情報（前
述の例外ポインタ情報など）を記憶することができる。
ホスト・マイクロプロセッサ１１は、厳密例外処理モデ
ルに従って（ｉｉｉ）の動作を実行する。その場合、動
作は、少なくとも部分的には、マイクロプロセッサ１１
に与えられる例外ハンドラによってイネーブルすること
ができる。

【００３２】したがって、変換プログラム２６によって
生成されるような変換済みプログラム２５が、ホスト・
マイクロプロセッサ１１が、（ａ）ホスト・マイクロプ
ロセッサの厳密例外モデルにしたがって、最初のプログ
ラムに関する１つの浮動小数点命令の処理動作時に例外
条件指示が生成されたことを記録し、それによって未処
理浮動小数点例外条件の存在を示し（この動作は、上記
の（ｉｉｉ）で説明した命令または一連の命令によって
イネーブルされる）、（ｂ）最初のプログラムに関する
後続の浮動小数点命令の処理動作時に未処理例外条件を
処理し（この動作は、上記の（ｉ）で説明した命令また
は一連の命令によってイネーブルされる）、それによっ
て、エミュレート中のマイクロプロセッサの遅延例外処
理モデルをエミュレートすることができるようにする命
令を与えることが理解されよう。

【００３３】変換済みプログラム２５に関連してホスト
・マイクロプロセッサ１１によって実行される動作につ
いて、図１に示したブロック図と、変換プログラム２６
に関連してマイクロプロセッサ１１によって実行される
動作を理解するうえで有用な流れ図を含む図２と、それ
ぞれ、マイクロプロセッサ１１による処理時に未処理浮
動小数点例外条件を示すための特定の機構を示す、本発
明の２つの実施形態を理解するうえで有用なフローチャ
ートを含む図３及び図４に関連して説明する。

【００３４】引き続き図１を参照すると分かるように、
ホストマイクロプロセッサ１１は、被エミュレート・マ
イクロプロセッサ・レジスタ・セット３０を維持する。
被エミュレート・マイクロプロセッサ・レジスタ・セッ
ト３０は一般に、被エミュレート・マイクロプロセッサ
に存在し、被エミュレート・マイクロプロセッサ用のア
プリケーション・プログラムまたは被エミュレート・マ
イクロプロセッサ用のオペレーティング・システムから
アクセスすることができるレジスタを含む。被エミュレ
ート・マイクロプロセッサ・レジスタ・セット３０内の
レジスタはたとえば、被エミュレート・マイクロプロセ
ッサの汎用レジスタ・セット３１と、前述の例外ハンド
ラの処理に関連して使用すべき例外ポインタを記憶する
例外ポインタ・ストア３２とを含み、被エミュレート・
マイクロプロセッサの制御・状況レジスタ３３を含むこ
ともできる。ホスト・マイクロプロセッサ１１は、被エ
ミュレート・マイクロプロセッサ・レジスタ・セット３
０をそのメモリ・サブシステム１２またはそれ自体のレ
ジスタ・セット２０に維持することができる。

【００３５】また、下記で図３のフローチャートに関連
して説明する本発明の実施形態によれば、ホスト・マイ
クロプロセッサ１１は、未処理障害条件が存在すること
を示すために使用される浮動小数点例外フラグ３４を維
持する。図１で、浮動小数点例外フラグ３４は、ホスト
・マイクロプロセッサ１１の一部を構成するものとして
示されているが、たとえば被エミュレート・マイクロプ
ロセッサ・レジスタ・セット３０内の被エミュレート・
レジスタなど、システム１０内の他の場所に維持される
要素で構成できることが理解されよう。一般に、ホスト
・プロセッサ１１は、ある浮動小数点命令の処理時に機
能装置２１によってＥＸＣ ＣＯＮＤ例外条件指示が生
成されたことに応答して、浮動小数点例外フラグ３４の
セッティングをイネーブルし、それによって未処理浮動
小数点例外条件の存在を示し、かつ後で未処理浮動小数
点例外条件の処理時に使用すべき情報の保存をイネーブ
ルする。保存すべき情報はたとえば、被エミュレート・
マイクロプロセッサ・レジスタ・セット３０内の例外ポ
インタ・ストア３２にロードすることができる。前述の
ように、ホスト・マイクロプロセッサ１１は、「厳密」
例外処理モデルに従って構築され、したがって浮動小数
点例外フラグ３４をセットし、情報を後で使用できるよ
うに保存する場合には、ＥＸＣ ＣＯＮＤ例外条件指示
が生成されることに応答してホスト・マイクロプロセッ
サの「厳密」例外ハンドラによって動作がイネーブルさ
れる。

【００３６】ホスト・マイクロプロセッサ１１は、浮動
小数点例外フラグ３４をセットし、例外条件を保存した
後、変換プログラム２６が最初のプログラム２７の次の
命令のために生成できるようにする、変換済みプログラ
ム２５の１つの命令または一連の命令の処理を開始す
る。ホスト・マイクロプロセッサ１１は、変換済みプロ
グラム２５の各命令または一連の命令の始めに、最初の
プログラム２７の各浮動小数点命令のエミュレーション
のために、未処理浮動小数点条件が存在するかどうかを
浮動小数点例外フラグ３４の条件から判定し、それによ
って前の浮動小数点命令に関して例外条件指示が生成さ
れたかどうかを判定する。未処理浮動小数点例外条件が
存在する場合、変換済みプログラム・シーケンスは、マ
イクロプロセッサ１１が未処理浮動小数点例外条件を処
理するルーチンを呼び出すことができるようにし、その
後、最初のプログラムの現浮動小数点命令の処理動作に
進む。したがって、変換済みプログラムは、ホスト・マ
イクロプロセッサ１１が例外条件を後で処理できるよう
にする。これは、被エミュレート・マイクロプロセッサ
１１が例外条件を処理する方法に類似している。

【００３７】具体的には、ホスト・マイクロプロセッサ
１１は、浮動小数点命令を実行する動作の始めに、浮動
小数点例外フラグ３４がセットされていると判定した場
合、前に例外ポインタ・ストア３２に保存された例外ポ
インタが表す浮動小数点例外条件を処理するハンドラを
呼び出す。この点で呼び出されるハンドラは、通常はホ
スト・マイクロプロセッサ１１によってエミュレートす
ることができる被エミュレート・マイクロプロセッサに
よって処理される浮動小数点例外ハンドラを構成するこ
とができる。別法として、ハンドラは、前に例外ポイン
タ・ストア３２に保存された例外ポインタが示すタイプ
の例外条件を処理するためにホスト・マイクロプロセッ
サから呼び出されるルーチンを構成することができる。
いずれの場合も、浮動小数点例外ハンドラが処理された
後、ホスト・マイクロプロセッサ１１は通常、浮動小数
点命令（すなわち、ＥＸＣ ＣＯＮＤ例外条件指示が生
成された浮動小数点命令の次の浮動小数点命令）が必要
とする動作をイネーブルする。

【００３８】一方、ホスト・マイクロプロセッサ１１
が、浮動小数点命令を実行する動作の始めに、浮動小数
点例外フラグ３４がセットされていないと判定した場
合、前の浮動小数点例外命令に関してＥＸＣ ＣＯＮＤ
例外条件指示は生成されていない。この場合、ホスト・
マイクロプロセッサ１１は浮動小数点例外ハンドラをバ
イパスし、直接、浮動小数点命令が必要とする動作に進
む。したがって、ホスト・マイクロプロセッサ１１は、
厳密処理モデルを備えており、遅延例外処理モデル、す
なわちホスト・マイクロプロセッサ１１によってエミュ
レートされている被エミュレート・マイクロプロセッサ
の特性に従って、特定の浮動小数点例外命令に対して指
示されている浮動小数点例外を次の浮動小数点例外命令
の処理の始めに処理する。前の浮動小数点命令に関する
未処理浮動小数点例外条件が存在することは、浮動小数
点例外フラグ３４の条件で指示される。

【００３９】一実施形態では、マイクロプロセッサ１１
がＳＰＡＲＣアーキテクチャ・マニュアル、バージョン
９に記載されたＳＰＡＲＣバージョン９に従って構築さ
れ、浮動小数点例外フラグ３４はたとえば、「浮動小数
点イネーブル」フラグを含むことができ、機能装置２１
内の浮動小数点機能装置をイネーブルし、ディスエーブ
ルするように条件付けることができる。また、最初のプ
ログラム２７内の各浮動小数点命令は通常、変換済みプ
ログラム２５内の少なくとも１つの浮動小数点命令によ
ってエミュレートされる。この実施形態では、未処理障
害条件が存在する場合、浮動小数点イネーブル・フラグ
がセットされ、それによって浮動小数点機能装置による
動作がイネーブルされる。一方、未処理障害条件が存在
する場合、浮動小数点イネーブル・フラグはクリアさ
れ、それによって通常、浮動小数点機能装置による動作
がディスエーブルされる（前述の浮動小数点イネーブル
・フラグの条件が前述の浮動小数点例外フラグ３４の条
件の補数に対応することが理解されよう）。この場合、
ホスト・マイクロプロセッサ１１が浮動小数点命令を実
行しようとするときに浮動小数点イネーブル・フラグが
クリアされた場合、例外指示が生成され、例外ハンドラ
が呼び出される。例外ハンドラはその点で、未処理浮動
小数点例外を処理し、浮動小数点イネーブル・フラグを
セットし、ホスト・マイクロプロセッサ１１が浮動小数
点命令の処理を再開できるようにする。

【００４０】本発明の第２の実施形態によれば、ホスト
・マイクロプロセッサ１１は、被エミュレート・マイク
ロプロセッサ汎用レジスタ・セット３１と、エミュレー
ション・ポインタ・ストア３２と、制御・状況レジスタ
３３を使用して被エミュレート・マイクロプロセッサを
エミュレートする。しかし、ホスト・マイクロプロセッ
サ１１は、未処理浮動小数点例外条件が存在するかどう
かを示すときに、図１に示した浮動小数点例外フラグ３
４を使用しない。その代わりに、第２の実施形態では、
ホスト・マイクロプロセッサ１１は、現在実行中のプロ
グラム用の仮想アドレス空間の選択されたページに対す
るアクセス許可を制御することによって、未処理浮動小
数点例外条件が存在するかどうかを示す。このページ
は、普通なら、処理すべきデータまたは命令を記憶する
ときには使用されないものである。

【００４１】具体的には、変換済みプログラム２５に与
えられた１つまたは一連の命令の処理時に、最初のプロ
グラム２７のある浮動小数点命令に対して、例外指示が
生成された場合、マイクロプロセッサ１１は、たとえば
そのページへの書込みアクセスをディスエーブルし、そ
れによって未処理浮動小数点例外条件が存在することを
示す１つの命令または命令のシーケンスに進むことがで
きる。最初のプログラム２７内の各浮動小数点命令ごと
に変換済みプログラム２５に与えられる１つまたは一連
の命令は、マイクロプロセッサ１１がデータをページに
記憶することを試みることができるようにする記憶命令
を含む。記憶命令の処理時にアクセス障害が生成されな
い場合、マイクロプロセッサ１１は、未処理浮動小数点
例外条件は存在しないと判定し、その場合、変換済みプ
ログラム２５内の次の命令の処理に進み、特に、最初の
プログラム２７内の浮動小数点命令をエミュレートする
のに必要な動作を実行することができる。

【００４２】一方、記憶命令を処理している間にアクセ
ス障害が生成された場合、ホスト・マイクロプロセッサ
１１は、未処理浮動小数点例外条件が存在すると判定す
る。この場合、ホスト・マイクロプロセッサ１１は、未
処理浮動小数点例外を処理する例外ハンドラを呼び出す
ことができる。例外ハンドラの処理時に、マイクロプロ
セッサ１１は、選択されたページに対するアクセスをイ
ネーブルするようにアクセス許可を修正し、それによっ
て、未処理浮動小数点例外条件が存在することを示す指
示を消去することができる。ホスト・マイクロプロセッ
サ１１は、例外ハンドラを処理した後、記憶命令を繰り
返すことができる。書込みアクセスがイネーブルされて
いるので、記憶命令はアクセス障害指示を生成せずに完
了する。ホスト・マイクロプロセッサ１１は、記憶命令
の処理を完了した後、変換済みプログラム２５内の次の
命令の処理に進み、最初のプログラム２７内の浮動小数
点命令をエミュレートするのに必要な動作を実行するこ
とができる。

【００４３】変換プログラム２６が、未処理浮動小数点
例外条件を処理することを必要とする命令の前にホスト
・マイクロプロセッサ１１によって実行される位置に、
変換済みプログラム内の記憶命令を与えることが理解さ
れよう。

【００４４】具体的には、選択されたページが確立され
ると、ページ内のすべての記憶位置が、「零」など１つ
または複数の所定の値を含むように初期設定される。第
２の実施形態によれば、浮動小数点命令の処理時に機能
装置２１によってＥＸＣ ＣＯＮＤ例外条件指示が生成
されたことに応答して、ホスト・マイクロプロセッサ１
１は、メモリ管理装置１４が選択されたページに対する
アクセス許可を制御できるようにし、そのページにデー
タを記憶することが試みられた場合にアクセス障害指示
が生成されるようにする。メモリ管理装置１４がこのペ
ージに対する書込み許可を制御できるようにする際にホ
スト・マイクロプロセッサ１１によって実行される動作
は、ホスト・マイクロプロセッサの厳密例外処理モデル
に従って処理時に呼び出される例外ハンドラによって制
御することができる。その後、ホスト・マイクロプロセ
ッサ１１は次の命令の処理を開始する。

【００４５】最初のプログラム２７の各浮動小数点命令
を実行する変換済みプログラム２５の命令の始め近く
で、ホスト・マイクロプロセッサ１１が、選択されたペ
ージ内の記憶位置に選択された値（零など）を記憶する
記憶動作を開始できるようにする命令が与えられる。メ
モリ管理装置１４は、変換済みプログラム２５が、選択
されたページにデータを記憶する許可を有すると判定し
た場合、アクセス障害指示を生成せず、未処理浮動小数
点例外条件が存在しないことを示す。この場合、ホスト
・マイクロプロセッサ１１は、現在処理中の最初のプロ
グラムの浮動小数点命令に関して生成された変換済みプ
ログラム２５の命令に進む。

【００４６】メモリ管理装置１４は、変換済みプログラ
ム２５が、選択されたページにデータを記憶する許可を
有さないと判定した場合、アクセス障害指示を生成し、
未処理浮動小数点例外条件が存在することを示す。アク
セス障害指示に応答して、マイクロプロセッサ１１は、
被エミュレート・マイクロプロセッサ・レジスタ・セッ
ト３０に記憶されている例外ポインタ３２を使用して浮
動小数点例外ハンドラの処理を開始することができる。
浮動小数点例外ハンドラが処理された後、ホスト・マイ
クロプロセッサ１１は、現浮動小数点命令（すなわち、
ＥＸＣ ＣＯＮＤ例外条件指示が生成された浮動小数点
命令の次の浮動小数点命令）が必要とする動作をイネー
ブルする。

【００４７】したがって、厳密例外処理モデルを備えた
ホスト・マイクロプロセッサ１１が、エミュレートされ
ている被エミュレート・マイクロプロセッサの特徴であ
る遅延例外処理モデルの必要に応じて、特定の浮動小数
点命令に関して示された浮動小数点例外を次の浮動小数
点命令の処理の始めに処理する。前の浮動小数点命令に
関する未処理浮動小数点例外条件が存在することは、選
択されたページにアクセスできることによって示され
る。

【００４８】この背景を用いて、それぞれの実施形態に
関連してホスト・マイクロプロセッサ１１によって実行
される動作を、図２ないし図４に示したフローチャート
に関連して説明する。図２のフローチャートは、最初の
プログラム２７の浮動小数点命令の変換済みプログラム
２５の命令を生成している変換プログラム２６の制御下
で、たとえばホスト・マイクロプロセッサ１１によって
実行される動作を示す。図３および図４は、最初の命令
２７の浮動小数点命令に関して生成される変換済みプロ
グラム２５の１つまたは複数の命令の制御下でホスト・
マイクロプロセッサ１１によって実行される動作を示
す。図３は全体的に、第１の実施形態、すなわち、浮動
小数点例外フラグ３４を使用して未処理浮動小数点例外
条件が存在することを示す実施形態に関連して生成され
る命令の制御下で実行される動作を示す。一方、図４は
全体的に、第２の実施形態、すなわち仮想アドレス空間
の選択されたページに対するアクセス許可を使用して、
未処理浮動小数点例外条件が存在することを示す実施形
態に関連して生成される命令の制御下で実行される動作
を示す。

【００４９】図２は、最初のプログラム２７の浮動小数
点命令の変換済みプログラム２５の命令を生成する際に
変換プログラム２６の制御下で、たとえばホスト・マイ
クロプロセッサ１１［またはディジタル・コンピュータ
・システム１０（図示せず）内の他のマイクロプロセッ
サ、または他のディジタル・コンピュータ・システム
（やはり図示せず）］によって実行される動作を示す。
図２を参照すると分かるように、変換プログラム２６は
最初に、ホスト・マイクロプロセッサ１１が、変換すべ
き最初のプログラム２７の命令を検索できるようにする
（ステップ８０）。変換プログラム２６は次いで、ホス
ト・マイクロプロセッサ１１が、検索された最初のプロ
グラム命令が浮動小数点命令であるかどうかを判定でき
るようにする（ステップ８１）。ステップ８１で肯定的
な判定が下された場合、変換プログラム２６は、ホスト
・マイクロプロセッサ１１が、未処理浮動小数点例外条
件が存在するかどうかを判定し、そうである場合、未処
理条件を処理することができるようにする１つまたは複
数の命令を、ホスト・マイクロプロセッサ１１自体が与
えることができるようにする。ステップ８２またはステ
ップ８１の後、ホスト・マイクロプロセッサ１１が、変
換プログラム２６の制御下で、最初のプログラムの検索
された命令が浮動小数点命令ではないと判定した場合、
変換プログラムは、最初のプログラムの検索された命令
に必要な動作を実行できるようにする命令をホスト・マ
イクロプロセッサ１１が生成できるようにする１つまた
は複数の命令を与える（ステップ８３）。また、変換プ
ログラム２６は、ホスト・マイクロプロセッサ１１が、
変換済みプログラム２５を処理する際、ステップ８３で
生成された命令の処理時に例外条件指示が生成された場
合、厳密例外処理モデルに従ってその例外条件を処理す
る例外ハンドラを呼び出す（ステップ８４）。なお、ス
テップ８０で検索された最初のプログラム２７の命令が
浮動小数点命令であった場合、ホスト・マイクロプロセ
ッサ１１は、例外ハンドラを呼び出す際、例外条件指示
を記録し、それによって未処理浮動小数点例外条件が存
在することを示し、また、未処理浮動小数点例外条件を
処理するのに必要な例外情報（前述の例外ポインタ情報
など）を記憶することもできる。

【００５０】前述のように、一実施形態形態のマイクプ
ロセッサ１１は、ＳＰＡＲＣアーキテクチャ・マニュア
ル、バージョン９に記載されたＳＰＡＲＣバージョン９
に従って構築され、浮動小数点例外フラグ３４は、機能
装置２１内の浮動小数点機能装置をイネーブルしディス
エーブルするように条件付けることができる「浮動小数
点イネーブル」フラグを含む。変換プログラム２６がス
テップ８３で、第１の変換済みプログラム浮動小数点命
令が実行される際に、最初のプログラム内の各浮動小数
点命令ごとに変換済みプログラム２５内の少なくとも１
つの浮動小数点命令を与えることができるようにした場
合、ホスト・マイクロプロセッサ１１が浮動小数点イネ
ーブル・フラグの条件を有効に試験し、それによって、
未処理浮動小数点例外条件が存在するかどうかを自動的
に判定することが理解されよう。この場合、変換プログ
ラム２６は、浮動小数点イネーブル・フラグを試験する
ために追加命令を与えることができるようにする必要は
なく（基準ステップ８２）、検索された命令が浮動小数
点命令であるかどうかを判定するためにこの命令を試験
できるようにする必要はない（基準ステップ８１）。

【００５１】また、この場合、ステップ８２に関連して
説明した、未処理浮動小数点例外条件を処理する動作
を、変換済みプログラムを処理するためにホスト・プロ
セッサに与えられる例外ハンドラによってイネーブルす
ることができることが理解されよう。さらに、ステップ
８４に関連して説明した、生成された例外条件指示およ
び例外情報を記録する動作は、変換済みプログラムを処
理するためにホスト・プロセッサに与えられる例外ハン
ドラによってイネーブルすることができる。

【００５２】図３は全体的に、第１の実施形態、すなわ
ち、浮動小数点例外フラグ３４を使用して未処理浮動小
数点例外条件が存在することを指示する実施形態に関連
して生成される命令の制御下で実行される動作を示す。
図３を参照すると分かるように、ホスト・マイクロプロ
セッサ１１は最初に、変換済みプログラムの命令を処理
し、最初のプログラム２７の前の浮動小数点命令の実行
時に未処理の浮動小数点例外が指示されたかどうかを指
示する浮動小数点例外フラグ３４がセットされているか
どうかを判定する（ステップ１０１）。ホスト・マイク
ロプロセッサ１１は、ステップ１０１で肯定的な判定を
下した場合、浮動小数点例外ハンドラを呼び出し、未処
理の浮動小数点例外を処理する（ステップ１０２）。

【００５３】未処理の浮動小数点例外が処理された（ス
テップ１０２）後、あるいはステップ１０１の後、ホス
ト・マイクロプロセッサ１１は、浮動小数点例外フラグ
３４がそのステップで、セットされていないと判定した
場合、処理中の最初のプログラムの浮動小数点命令に必
要な動作を実行するのに必要な１つまたは複数の命令を
処理する（ステップ１０３）。ステップ１０３に関連し
て実行される動作中のある点で、実際にその動作を実行
できるようにされた機能装置２１がＥＸＣ ＣＯＮＤ例
外条件指示を生成することがある。ホスト・マイクロプ
ロセッサ１１はステップ１０４でこの指示を知る。マイ
クロプロセッサ１１は、ステップ１０４で、ＥＸＣ Ｃ
ＯＮＤ例外条件指示が生成されていると判定した場合、
ステップ１０５に進み、浮動小数点例外フラグ３４をセ
ットし、それによって未処理浮動小数点例外条件を指示
する。ステップ１０５または１０４の後、ホスト・マイ
クロプロセッサ１１は、そのステップで否定的な判定を
下した場合、最初のプログラム２７の次の命令に与えら
れた変換済みプログラム２５の命令の処理に進む。

【００５４】図４は全体的に、第２の実施形態、すなわ
ち仮想アドレス空間の選択されたページに対するアクセ
ス許可を使用して、未処理浮動小数点例外条件が存在す
ることを指示する実施形態に関連して生成される命令の
制御下で実行される動作を示す。図４を参照すると分か
るように、ホスト・マイクロプロセッサ１１は最初に、
仮想アドレス空間の選択されたページにデータを記憶し
ようとする変換済みプログラム２５の記憶命令を処理
し、最初のプログラム２７の前の浮動小数点命令の実行
時に未処理浮動小数点例外が指示されたことを示すアク
セス障害指示をメモリ管理装置１４が生成するかどうか
を判定する（ステップ１２１）。ホスト・マイクロプロ
セッサ１１は、ステップ１２１で肯定的な判定を下した
場合、アクセス障害例外ハンドラを呼び出し、未処理浮
動小数点例外を処理する（ステップ１２２）。

【００５５】未処理の浮動小数点例外が処理された（ス
テップ１２２）後、あるいはステップ１２１の後、ホス
ト・マイクロプロセッサ１１はそのステップで、メモリ
管理装置１４が記憶動作時にアクセス障害指示を生成し
ない（未処理の浮動小数点例外がないことを示す）と判
定した場合、処理中の最初のプログラムの浮動小数点命
令に必要な動作を実行するのに必要な１つまたは複数の
命令を処理する（ステップ１２３）。ステップ１２３に
関連して実行される動作中のある点で、実際にその動作
を実行できるようにされた機能装置２１がＥＸＣ ＣＯ
ＮＤ例外条件指示を生成することがある。ホスト・マイ
クロプロセッサ１１はステップ１２４でこの指示を知
る。マイクロプロセッサ１１は、ステップ１２４で、Ｅ
ＸＣ ＣＯＮＤ例外条件指示が生成されていると判定し
た場合、ステップ１２５に進み、選択されたページに対
する記憶動作のためのアクセスを不能にし、それによっ
て未処理浮動小数点例外条件を示す。ステップ１２５ま
たは１２４の後、ホスト・マイクロプロセッサ１１は、
そのステップで否定的な判定を下した場合、最初のプロ
グラム２７の次の命令に与えられた変換済みプログラム
２５の命令の処理に進む。

【００５６】本発明がいくつかの利点を有することが理
解されよう。特に、本発明は、「厳密」例外処理モデル
を備えるマイクロプロセッサが、浮動小数点命令に関連
する例外を処理する際に「遅延」例外処理モデルを使用
できるようにこのモデルを備えるマイクロプロセッサを
正しくエミュレートするための構成を提供する。

【００５７】浮動小数点命令の処理時に生成される例外
の処理に関連して本発明を説明したが、本発明がさら
に、たとえば整数命令、論理命令、プログラム・フロー
制御命令を含む、他の多数のタイプの命令時に生成され
る例外の処理に関連して使用できることが理解されよ
う。また、特定のタイプの命令（浮動小数点命令など）
の処理時に生成される未処理障害条件が同じタイプの後
続の命令の処理時に処理されるシステムに関連して本発
明を説明したが、特定のタイプの命令の処理時に生成さ
れる未処理障害条件を任意のタイプの後続の命令の処理
時に処理できることが理解されよう。

【００５８】さらに、未処理浮動小数点例外条件の存在
を明示的に指示する浮動小数点例外フラグ３４と、未処
理浮動小数点例外条件の存在を暗黙的に指示するアクセ
ス障害指示を使用するホスト・マイクロプロセッサ１１
に関して本発明を説明したが、変換済みプログラム２５
の命令の処理時にアクセスし制御することができる他の
多数の機構を使用して、未処理浮動小数点例外条件の存
在を指示させることが理解されよう。

【００５９】上記で図１ないし図３に関連して説明した
実施形態にいくつかの変形および修正を加えられること
が理解されよう。たとえば、図１では、ホスト・マイク
ロプロセッサ１１とメモリ管理装置１４が別々の要素で
構成され、メモリ管理装置１４がバス・インタフェース
２２を通じてマイクロプロセッサと通信するように示さ
れているが、ホスト・マイクロプロセッサ１１とメモリ
管理装置１４を、１つまたは複数の集積回路チップ上で
一体化された単一の要素で構成することができることが
理解されよう。ホスト・マイクロプロセッサ１１とメモ
リ管理装置１４を一体化する場合、バス・インタフェー
ス２２とメモリ管理装置１４をたとえば単一の要素とし
て統合することができる。

【００６０】さらに、さらに本発明による遅延例外エミ
ュレーション機能を含む選択されたアーキテクチャ（前
述のＳＰＡＲＣアーキテクチャ・マニュアル、バージョ
ン９に記載された前述のＳＰＡＲＣバージョン９アーキ
テクチャなど）に従って構築されたホスト・マイクロプ
ロセッサ１１全体を、たとえば適当なエミュレーション
・プログラムまたはマイクロコードを備える他のアーキ
テクチャのマイクロプロセッサを使用してエミュレート
することができることが理解されよう。

【００６１】さらに、本発明による遅延例外エミュレー
ション機能を含むマイクロプロセッサ１１の全体または
一部を、特殊目的ハードウェア、あるいは一部が適当な
プログラムによって制御できるプログラム制御可能な装
置で構成することができることが理解されよう。

【００６２】前述の説明は本発明の特定の実施形態に限
られている。しかし、本発明には様々な変形および修正
を加え、本発明のいくつかまたはすべての利点を達成す
ることができることは明らかである。添付の特許請求の
範囲の目的は、本発明の真の趣旨および範囲内の、これ
らおよびそのような他の変形および修正をカバーするこ
とである。

【図面の簡単な説明】

【図１】 本発明によって構築されたディジタル・コン
ピュータ・システムを示す機能ブロック図である。

【図２】 本発明によって最初のプログラムの命令を変
換済みプログラムに変換することに関連してディジタル
・コンピュータ・システムによって実行される動作を示
すフローチャートである。

【図３】 本発明の第１の実施形態に関連してディジタ
ル・コンピュータ・システムによって実行される動作を
示すフローチャートである。

【図４】 本発明の第２の実施形態に関連してディジタ
ル・コンピュータ・システムによって実行される動作を
示すフローチャートである。

【符号の説明】

１１ マイクロプロセッサ １２ メモリ・サブシステム １３ 入出力サブシステム １４ メモリ管理装置 ２０ レジスタ・セット ２１ 機能装置 ２２ バス・インタフェース ２３ 制御回路 ２５ 変換済みプログラム ２６ 変換プログラム ２７ 最初のプログラム ３０ 被エミュレート・マイクロプロセッサ・レジスタ
・セット ３１ 汎用レジスタ・セット ３２ 例外ポインタ・ストア ３３ 制御／状況レジスタ ３４ 浮動小数点例外フラグ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 デイヴィッド ダイス アメリカ合衆国・02035・マサチューセッ ツ州・フォックスボロー・ウィルケソン ウェイ・15

Claims (7)

【特許請求の範囲】
1. 【請求項１】 Ａ．ある命令に関連して例外条件が検出
   された場合にその命令に関連してその例外条件が処理さ
   れる厳密例外処理モデルに従って構築されており、未処
   理例外指示条件と非未処理例外指示状態とを有する未処
   理例外指示器を含む、命令の制御下で処理動作を実行す
   る厳密処理プロセッサと、 Ｂ．ある命令の処理時に例外が検出された場合に、その
   例外条件が後続の命令に関連して処理される遅延例外処
   理モデルに従って構築された遅延例外処理プロセッサに
   よって処理されるように構築された被エミュレート・プ
   ログラム命令のエミュレーションを容易にするために、
   前記厳密例外処理プロセッサに少なくとも１つの命令を
   与える制御サブシステムとを備え、前記厳密例外処理プ
   ロセッサを制御する制御サブシステムによって与えるら
   れる前記命令が、 ｉ．未処理例外指示器が未処理例外指示状態であるかど
   うかを判定し、そうである場合、未処理例外処理ルーチ
   ンを呼び出して未処理の例外を処理し、 ｉｉ．被エミュレート処理命令に従って処理動作を実行
   し、 ｉｉｉ．処理動作時に例外条件が検出された場合、プロ
   セッサの厳密例外処理モデルに従って例外ハンドラを呼
   び出し、前記未処理例外指示器を前記未処理例外指示状
   態に条件付け、それによって、この例外条件が後続の被
   エミュレート・プログラム命令の処理動作時に処理され
   るようにするように前記厳密処理プロセッサを制御する
   ことを特徴とするディジタル・コンピュータ・システ
   ム。
2. 【請求項２】 さらに、選択されたタイプの少なくとも
   １つの命令によって制御される厳密例外処理プロセッサ
   によるアクセスが可能な情報を記憶し、アクセスが、ア
   クセス許可状態と非アクセス許可状態とを有し、アクセ
   ス許可状態が非未処理状態に対応し非アクセス許可状態
   が未処理例外状態に対応するように未処理例外指示器に
   対応する、アクセス指示器に応答して制御することがで
   きるメモリ自体の少なくとも一部へのアクセスであるメ
   モリを備え、制御サブシステムが、厳密例外処理プロセ
   ッサがアクセス指示器を試験し、アクセス指示器が非ア
   クセス許可状態である場合、前記未処理例外処理ルーチ
   ンを呼び出すことができるようにする前記選択されたタ
   イプの少なくとも１つの命令を与えることを特徴とする
   請求項１に記載のディジタル・コンピュータ・システ
   ム。
3. 【請求項３】 ある命令に関連して例外条件が検出され
   た場合にその例外条件がその命令に関連して処理される
   厳密例外処理モデルに従って構築され、未処理例外指示
   条件と非未処理例外指示状態とを有する未処理例外指示
   器を含む、命令の制御下で処理動作を実行する厳密処理
   プロセッサを制御し、ある命令の処理時に例外が検出さ
   れた場合にその例外条件が後続の命令に関連して処理さ
   れる遅延例外処理モデルに従って構築された遅延例外処
   理プロセッサによって処理されるように構築された少な
   くとも１つの被エミュレート命令を前記厳密例外処理プ
   ロセッサがエミュレートすることができるように少なく
   とも１つの命令によってイネーブルされる一連のステッ
   プを含み、前記厳密例外処理プロセッサを制御する命令
   が、 Ａ．未処理例外指示器が未処理例外指示状態であるかど
   うかを判定し、そうである場合、未処理の例外を処理す
   るルーチンを呼び出し、未処理例外指示器を非未処理指
   示状態に条件付け、 Ｂ．被エミュレート処理命令に従って処理動作を実行
   し、 Ｃ．前記処理動作時に例外条件が検出された場合、プロ
   セッサの厳密例外処理モデルに従って例外ハンドラを呼
   び出し、前記未処理例外指示器を前記未処理例外指示状
   態に条件付け、それによって、この例外条件が後続の被
   エミュレート・プログラム命令の処理動作時に処理され
   るようにするように前記厳密処理プロセッサを制御する
   ことを特徴とする方法。
4. 【請求項４】 前記厳密例外処理プロセッサが、未処理
   例外指示器が未処理例外指示状態である場合に、未処理
   例外指示器を非未処理例外指示状態に条件付けることが
   できるようにするステップを含むことを特徴とする請求
   項３に記載の方法。
5. 【請求項５】 アクセスが、アクセス許可状態と非アク
   セス許可状態とを有するアクセス指示器に応答して制御
   することができるメモリ自体の少なくとも一部へのアク
   セスであり、前記アクセス指示器は、アクセス許可状態
   が非未処理状態に対応し非アクセス許可状態が未処理例
   外状態に対応するように未処理例外指示器に対応すると
   きに、選択されたタイプの少なくとも１つの命令によっ
   て制御される厳密例外処理プロセッサによるアクセスが
   可能な情報を記憶するメモリをさらに備え、厳密例外処
   理プロセッサがアクセス指示器を試験し、アクセス指示
   器が非アクセス許可状態である場合、前記未処理例外処
   理ルーチンを呼び出すことができるようにする前記選択
   されたタイプの少なくとも１つの命令を与えるステップ
   を含むことを特徴とする請求項３に記載の方法。
6. 【請求項６】 ある命令の処理時に例外が検出された場
   合にその例外条件が後続の命令に関連して処理される遅
   延例外処理モデルに従って構築された遅延例外処理プロ
   セッサによって処理されるように構築された少なくとも
   １つの被エミュレート・プログラム命令に応答して、あ
   る命令に関連して例外条件が検出された場合にその例外
   条件がその命令に関連して処理される厳密例外処理モデ
   ルに従って構築され、未処理例外指示条件と非未処理例
   外指示状態とを有する未処理例外指示器を含む厳密処理
   プロセッサによって処理される少なくとも１つの命令を
   生成し、前記少なくとも１つの被エミュレート命令に応
   答して、少なくとも１つの命令を生成し、前記少なくと
   も１つの命令が、 Ａ．未処理例外指示器が未処理例外指示状態であるかど
   うかを判定し、そうである場合、未処理例外処理ルーチ
   ンを呼び出して未処理の例外を処理し、 Ｂ．被エミュレート処理命令に従って処理動作を実行
   し、 Ｃ．前記処理動作時に例外条件が検出された場合、プロ
   セッサの厳密例外処理モデルに従って例外ハンドラを呼
   び出し、前記未処理例外指示器を前記未処理例外指示状
   態に条件付け、それによって、この例外条件が後続の被
   エミュレート・プログラム命令の処理動作時に処理され
   るようにするように前記厳密処理プロセッサを制御する
   ことを特徴とする変換システム。
7. 【請求項７】 ある命令の処理時に例外が検出された場
   合にその例外条件が後続の命令に関連して処理される遅
   延例外処理モデルに従って構築された遅延例外処理プロ
   セッサによって処理されるように構築された少なくとも
   １つの被エミュレート・プログラム命令に応答して、あ
   る命令に関連して例外条件が検出された場合にその例外
   条件がその命令に関連して処理される厳密例外処理モデ
   ルに従って構築され、未処理例外指示条件と非未処理例
   外指示状態とを有する未処理例外指示器を含む厳密処理
   プロセッサによって処理される少なくとも１つの命令を
   生成し、前記変換プロセッサが、前記少なくとも１つの
   被エミュレート命令に応答して、前記１つの命令が、 Ａ．前記少なくとも１つの被エミュレート・プログラム
   命令を受け取るステップと、 Ｂ． ｉ．未処理例外指示器が未処理例外指示状態であるかど
   うかを判定し、そうである場合、未処理例外処理ルーチ
   ンを呼び出して未処理の例外を処理し、 ｉｉ．被エミュレート処理命令に従って処理動作を実行
   し、 ｉｉｉ．前記処理動作時に例外条件が検出された場合、
   プロセッサの厳密例外処理モデルに従って例外ハンドラ
   を呼び出し、前記未処理例外指示器を前記未処理例外指
   示状態に条件付け、それによって、この例外条件が後続
   の被エミュレート・プログラム命令の処理動作時に処理
   されるようにするように前記厳密処理プロセッサを制御
   する前記命令を生成するステップとを実行するよう前記
   厳密処理プロセッサを制御することを特徴とする変換方
   法。