JP2005056404A - 更新されたシステム局所性情報をランタイム中に提供する方法および装置 - Google Patents
更新されたシステム局所性情報をランタイム中に提供する方法および装置 Download PDFInfo
- Publication number
- JP2005056404A JP2005056404A JP2004211203A JP2004211203A JP2005056404A JP 2005056404 A JP2005056404 A JP 2005056404A JP 2004211203 A JP2004211203 A JP 2004211203A JP 2004211203 A JP2004211203 A JP 2004211203A JP 2005056404 A JP2005056404 A JP 2005056404A
- Authority
- JP
- Japan
- Prior art keywords
- locality information
- slit
- distance
- operating system
- providing updated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
【解決手段】 本発明は、オペレーティングシステムに提供するシステム局所性情報をブート時に収集する。システム局所性情報は、統合された処理システム内の装置間の距離を記述する。次に、統合された処理システム内の装置間の距離を潜在的に変更する可能性があるトリガイベントが発生したことをオペレーティングシステムに通知する。この通知を受け取ると、オペレーティングシステムは、ランタイム中に、更新されたシステム局所性情報を提供するアドバンストコンフィグレーションアンドパワーインタフェース(ACPI)制御メソッドを呼び出して、トリガイベント発生後の、統合された処理システム内の装置間の距離の変化を反映する。
【選択図】図3
Description
さらに、本願は、2001年4月25日に出願され、本発明と同じ譲受人に譲渡された、発明者:Larry McMahan、Steven Roth、James Kleeb、およびGuy Kuntzによる「Allocating computer resources for efficient use by a program」と題する米国非仮出願第09/842,269号に関連する。
大型コンピュータシステムの一例は、対称型多重処理(SMP)アーキテクチャに基づいたマルチプロセッサ・マルチノードシステムである。
従来技術の図1に、SMPをベースとしたシステムの一例を示す。
従来技術の図1に示すように、典型的なSMPシステム100は、メモリ104へのアクセスに同じバス102を共有する複数のCPU(たとえば、CPU0、CPU1、CPU2、CPU3)を備えることができる。
本例では、CPUはL3キャッシュ106および入出力(I/O)モジュール108も共有する。
SMPをベースとしたシステムは、比較的少数のCPUの場合にはうまく機能する。
しかし、システムが多数の(たとえば、12基の)CPUを備える場合、共有されるバス102に問題が生じる。
図2に示すように、このNUMAベースアーキテクチャの例では、システム200中の各ノードは単純に4プロセッサSMPシステム(たとえば、CPU202〜208およびCPU210〜216)である。
ノード中の各CPUはL1およびL2キャッシュ(ここに示さず)を備え、L3キャッシュ218または220、およびメモリ222または224を共有する。
さらに、各ノード226〜228内のCPUは、I/O装置2230または232、およびリモートキャッシュ234または236を共有することができる。
ノードのより一般的な定義は、同じバス上に物理的に配置されたブロックメモリCPU、および装置等である。
これは、現在実行中のプロセスに関して、このプロセス中に使用される可能性がある、メモリまたは装置のいくつかのエリアに格納されているデータが、他のノードに常駐することによるものである場合がある。
したがって、他のノードまたはバス上に常駐するシステムのこういった部分はリモートと称される。
これに対応して、同じバス上に常駐するシステムのエリアはローカルであると称される。
システム構成要素間の距離の概念は、ホップ、待ち時間、および帯域幅を含め、様々な測定基準で求めることができる。
パラメータ「距離」は、本文書ではシステム局所性情報と呼ばれることもある。
ACPIは、オペレーティングシステム向けのコンフィグレーションアンドパワーマネジメント(OSPM)の鍵となる要素である。
したがって、OSはNUMAベースのシステム上にあってもSMPアーキテクチャを想定する必要がある。
しかし、_PXMメソッドは、OSPMに対して、特定の装置モジュールが「近い」ことしか示さない。
装置モジュール間の相対的な距離(たとえば、メモリ待ち時間)についての記述はない。
これは、システムファームウェアの、OSへのハンドオフ時に、近接性、すなわち装置が近いか否かについて寸描を提供する。
しかし、_PXM制御メソッドのように、相対距離情報は伝達されない。
方法の一実施形態では、本発明は、オペレーティングシステムに提供するシステム局所性情報をブート時に収集する。
システム局所性情報は、統合された処理システム内の装置間の距離を記述する。
次に、統合された処理システム内の装置間の距離を潜在的に変更する可能性があるトリガイベントが発生したことをオペレーティングシステムに通知する。
この通知を受け取ると、オペレーティングシステムは、ランタイム中に、更新されたシステム局所性情報を提供するアドバンストコンフィグレーションアンドパワーインタフェース(ACPI)制御メソッドを呼び出して、トリガイベント発生後の、統合された処理システム内の装置間の距離の変化を反映する。
記載がない限り、本説明で参照する図面は、一定の比率で拡大縮小して描かれたものではないことを理解されたい。
更新されたシステム局所性情報を使用して、OSはシステムのパフォーマンスを最適化することができる。
ACPIはOSPMにおける鍵となる要素である。
ここで、ACPIは、ソフトウェア要素およびハードウェア要素の両方から構成されるインタフェース仕様である。
ACPIは、既存の(レガシー)ハードウェアからACPIハードウェアに順序立てて遷移する手段を提供し、ACPIおよびレガシー機構の両方が1つのマシンに存在し、必要に応じて使用できるようにする。
ACPI規定のインタフェースは、ハードウェアおよびソフトウェアのベンダーによるACPI互換(したがって、OSMP互換)の実施態様の構築を促すような広い適合性を意図している。
ACPI互換のシステムアーキテクチャの例として、SMPおよびNUMAベースのシステムを挙げることができる。
SRATデータ構造は、装置が互いに近い、すなわち近接しているか否かを記述するだけである。
2つの装置が両方とも第3の装置から離れていると記述されている場合、それらのうちの一方が他方よりも第3の装置から離れているか否かを示す情報は提供されない。
したがって、SRAT構造は、OSPM最適化を完全に実現するのに十分に、NUMAベースのシステムのトポロジを記述しない。
静的SRATテーブルは、オペレーティングシステムが_PXM制御メソッドを呼び出したときに更新することができる。
_PXMは、ACPIバージョン2.0bにおいて導入された、システムの近接性指示をいくらか提供するACPI制御メソッドである。
このオプションのACPIオブジェクトは、マシン内の近接性範囲を記述するために使用される。
_PXMは、呼び出されると、特定の近接性範囲に属するものとして装置を識別する整数値を返す。
OSは、同じ近接性範囲中の2つの装置は硬く結合されていると想定する。
OSは、これに基づいて振る舞いを最適化することを選択することができる。
したがって、いずれによっても相対距離情報は伝達されない。
その結果、NUMAアーキテクチャに基づくシステムは、SRAT構造および_PXM制御メソッドによって提供されるデータを使用して、完全に最適化された様式で実行されない場合がある。
SLITは、すべてのプロセッサ、メモリコントローラ、およびホストブリッジの間の距離を記述する。
各モジュールには、SMPノードと等価である特定の局所性が関連付けられる。
SLITは、ノード間の距離単位を与える。
距離単位は、SMPまたはノード内距離に関連する。
静的SLITは、システムファームウェアの、OSへのハンドオフ時のシステム局所性情報の寸描を提供する。
SLITテーブルについては、2001年4月25日出願の、Larry McMahan他による「Allocating computer resources for efficient use by a program」と題する米国特許出願第09/842,969号にさらに詳細に説明されており、これは背景資料として参照により本明細書に援用される。
このテーブルはすべてのプロセッサ、メモリコントローラ、およびホストブリッジの間の距離単位を与える。
各モジュールには、SMPノードと等価である特定の局所性が関連付けられる。
SLIT300は「局所性」と呼ばれるフィールドを含む。
各局所性の局所性インデックスの範囲は0から局所性−1である。
SLIT300はノード間の距離単位を与える。
距離単位はSMPノード内距離に関連する。
一実施形態では、SMP距離は任意に10の値を有する。
SLIT300の一実施例では、SLIT300中の各エントリは1バイトの符号のない整数である。
局所性iから局所性jまでの距離を得るには、値i*(局所性)+jが計算される(SLIT300から読み取られる)。
局所性からそれ自体までの距離を除き、各距離は行列中に2回格納される。
行列の対角要素である、局所性からそれ自体までの距離(SMP距離である)にはすべて、任意の値10が与えられる。
非対角要素の距離はSMP距離に相対してスケーリングされるため、たとえば、局所性iから局所性jまでの距離がSMP距離の2.4倍である場合、24の値がテーブルエントリ(セル)i*(局所性)+jおよびj*(局所性)+iに格納されることになる。
局所性が別の局所性から到達不可能な場合、255の値(0xFF)が対応するテーブルエントリに格納されることになる。
0〜9の値が確保される。
しかし、今日構築されている新しいシステムは可用性が高く、ユーザがシステムをシャットダウンする必要なく、作業負荷を再平衡化する、またはオンラインでの装置の交換および/または構成解除を実行できるようにしている。
こういった動的オンライン再構成に直面した場合、SLITデータは古くなり、もはや有用ではなくなる可能性がある。
新しいモジュール/局所性が追加される可能性があるのみならず、モジュール/局所性間の既存の相対距離が、システムセルまたは装置の追加または削除により変更されている可能性もある。
図4に示すように、最初のステップ402において、システム局所性情報がブート時に収集され、オペレーティングシステムに提供される。
ブート時に、ファームウェアがシステムの制御をオペレーティングシステムにハンドオフする場合、OSが、ファームウェアによって収集されたシステム局所性情報を、格納およびそれ以降の使用のために、SLITデータ構造と同様のデータベースにおいて受け取る。
したがって、ファームウェアインタフェース構造を使用して、システム局所性情報をオペレーティングシステムに通信する。
SLITは、非SMPベースのシステムアーキテクチャに対応するACPI構造である。
ブート時に収集されたシステム局所性情報に影響する可能性のある関心イベントとしては、オンラインでの装置またはセルの追加(ホットプラグ)、オンラインでの削除、およびシステムの動的な再構成が挙げられる。
本発明の一実施形態では、オンラインでの追加の場合、ファームウェアが、装置オブジェクトに対して行われるバスチェック通知を使用してOSに通知し、トリガイベントが発生したことをOSに示す。
オンラインでの削除の場合、イジェクト要求通知によりOSに通知される。
最後に、システムの動的な再構成の場合、プラットフォーム(ファームウェア)がSLI更新通知をOSに送り、動的な再構成が行われたことを示すことができる。
したがって、OSは追加された局所性に関連するすべての_SLI制御メソッドを呼び出す。
これらオブジェクトは、データオブジェクト、制御メソッドオブジェクト、バス/デバイスパッケージオブジェクト等であることができる。
OSは、ACPI BIOSに常駐するACPIテーブルから定義ブロックをロードかつ/またはアンロードすることにより、ランタイム時に名前空間の内容を動的に変更する。
ACPI名前空間中の情報はすべて、差別化定義ブロックおよび1つまたは複数の他の定義ブロックを収容する差別化システム記述テーブル(DSDT)から来る。
一実施形態では、呼び出される制御メソッドは、追加された局所性に関連する_SLIオブジェクトである。
さらに別の実施形態では、システム局所性情報の変更に応答して、まったく新しいSLITを作成してもよい。
しかし、各トリガイベント後にSLIT全体を再度作成すると、大量の処理資源を不必要に消費することになる可能性がある。
したがって、イジェクト要求通知に応答して、OSは、内部データ構造から除去されたモジュールに対応するシステム局所性情報を除去する必要がある。
SLI更新は、ACPI仕様に従った制御メソッドであり、一実施形態では、動的な再構成が行われたことをOSに通知するにあたり使用することができる。
SLI更新通知を受け取ると、OSは、通知されたポイントから開始して、デバイスツリー上の局所性に関連する_SLIオブジェクトを呼び出すことができる。
システム局所性更新システム500は、SLIT作成器502、SLIT更新器504、およびトリガイベント検出器506を備える。
一実施形態では、SLITはSLIT作成器502により作成される。
一実施形態では、OS510に送られるメッセージのタイプによって検出されるトリガイベントのタイプがOS510に通知される。
一実施形態では、オンラインでの追加の場合、ファームウェアが、トリガイベント検出器506を通してバスチェック通知をOS510に送る。
オンラインでの削除の場合、ファームウェアは、トリガイベント検出器506を通してイジェクト要求通知をOS510に送ることができる。
システムの動的な再構成の場合、ファームウェアは、トリガイベント検出器を通してSLI更新通知をOS510に送ることができる。
一実施形態では、オンラインでの追加の場合、OSはプラグアンドプレイ再列挙を実行し、_SLI制御メソッドを呼び出すことにより、影響を受けたモジュールまたはセルについてのシステム局所性情報を更新するようにSLIT更新器504に指示する。
_SLI制御メソッドは、各局所性iに関連付けることができ、影響を受けた局所性の距離を収容したバッファを返すオプションのACPIオブジェクトである。
一実施形態では、_SLI制御メソッドは、_PXMがシステム局所性を記述し、_SLIが局所性間の相対距離情報を提供するという点で_PXM制御メソッドに結び付けることができる。
代替の一実施形態では、SLIT更新器504によって提供される新しいシステム局所性情報を使用し、SLIT作成器502を通して新しいSLITを再度作成し、変更された、または新しいSLITがOS510に提供される。
本発明の特定の実施形態の上記説明は、例示および説明を目的として提示されたものである。
網羅的である、すなわち本発明を開示された厳密な形態に限定する意図はなく、上記教示を鑑みて多くの変更および変形が可能である。
実施形態は、本発明の原理およびその実際の適用について最良に説明するために選択され説明されたものであり、それによって当業者が、意図する特定の用途に適するように各種変更を行って本発明および各種実施形態を最良に利用できるようにする。
本発明の範囲は添付の特許請求の範囲およびその等価物によって規定されることを意図する。
104・・・メモリ、
106・・・L3キャッシュ、
218,220・・・L3キャッシュ、
222,224・・・メモリ、
234,236・・・リモートキャッシュ、
502・・・SLIT作成器、
504・・・SLIT更新器、
506・・・トリガイベント検出器、
510・・・オペレーティングシステム、
Claims (10)
- ランタイム中に、更新されたシステム局所性情報(300)(SLI)を提供する方法であって、
ブート時に、オペレーティングシステムに提供する統合された処理システム内の装置間の距離を記述したシステム局所性情報(300)を収集すること(402)と、
前記システム局所性情報(300)を潜在的に変更するトリガイベントが発生したことを前記オペレーティングシステムに通知すること(406)と、
前記オペレーティングシステムからの要求を受けて、ランタイム中に、更新されたシステム局所性情報(300)を前記オペレーティングシステムに提供することであって、前記更新されたシステム局所性情報(300)は、前記トリガイベント(506)の発生後の前記統合された処理システム内の装置間の距離を反映していることと
を含む更新されたシステム局所性情報を提供する方法。 - システム局所性情報(300)テーブル(SLIT)を作成すること(502)
をさらに含み、
該SLIT(300)には、ブート時に収集された装置の距離が入っている
請求項1記載の更新されたシステム局所性情報を提供する方法。 - 前記オペレーティングシステムに前記追加を通知することは、前記SLIT(300)を更新させるプロセス(504)を、前記オペレーティングシステムに呼び出させる
請求項2記載の更新されたシステム局所性情報を提供する方法。 - 前記SLIT(300)の前記更新のデータは、アドバンストコンフィグレーションアンドパワーインタフェース(ACPI)オブジェクトの呼び出しを受けて、前記オペレーティングシステムに提供される
請求項3記載の更新されたシステム局所性情報を提供する方法。 - 前記ACPIオブジェクトは_SLIである
請求項4記載の更新されたシステム局所性情報を提供する方法。 - 前記トリガイベントは、装置のオンライン追加に基づく(408)
請求項1記載の更新されたシステム局所性情報を提供する方法。 - 前記オンライン追加の前記通知は、バスチェック通知を通してのものである(408)
請求項6記載の更新されたシステム局所性情報を提供する方法。 - 前記トリガイベント(506)は、プロセッサ装置のオンライン削除に基づく(410)
請求項1記載の更新されたシステム局所性情報を提供する方法。 - 前記オンライン削除の前記通知は、イジェクト要求通知を通してのものである(410)
請求項8記載の更新されたシステム局所性情報を提供する方法。 - 前記トリガイベントは、前記統合された処理システムのオンライン再構成に基づき(412)、
該オンライン再構成は、前記統合された処理システム内の装置間の距離に影響する
請求項1記載の更新されたシステム局所性情報を提供する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US49302803P | 2003-08-05 | 2003-08-05 | |
US10/777,438 US7647490B2 (en) | 2003-08-05 | 2004-02-11 | Method and apparatus for providing updated system locality information during runtime |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005056404A true JP2005056404A (ja) | 2005-03-03 |
Family
ID=32995100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004211203A Withdrawn JP2005056404A (ja) | 2003-08-05 | 2004-07-20 | 更新されたシステム局所性情報をランタイム中に提供する方法および装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7647490B2 (ja) |
JP (1) | JP2005056404A (ja) |
GB (1) | GB2404760B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010084617A1 (ja) | 2009-01-26 | 2010-07-29 | 富士通株式会社 | 構成変更機能を有する情報処理装置、システム構成変更方法及びシステム構成変更プログラム |
WO2010113282A1 (ja) * | 2009-03-31 | 2010-10-07 | 富士通株式会社 | 構成変更の検証機能を有した情報処理装置及びその制御方法 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7634566B2 (en) * | 2004-06-03 | 2009-12-15 | Cisco Technology, Inc. | Arrangement in a network for passing control of distributed data between network nodes for optimized client access based on locality |
US8255591B2 (en) * | 2004-09-23 | 2012-08-28 | International Business Machines Corporation | Method and system for managing cache injection in a multiprocessor system |
US7738484B2 (en) | 2004-12-13 | 2010-06-15 | Intel Corporation | Method, system, and apparatus for system level initialization |
US7734741B2 (en) | 2004-12-13 | 2010-06-08 | Intel Corporation | Method, system, and apparatus for dynamic reconfiguration of resources |
EP1689130A1 (en) * | 2005-02-07 | 2006-08-09 | Lg Electronics Inc. | Method for settling an error in a radio link control |
US7895596B2 (en) | 2005-09-13 | 2011-02-22 | Hewlett-Packard Development Company, L.P. | Processor assignment in multi-processor systems |
US20070214333A1 (en) * | 2006-03-10 | 2007-09-13 | Dell Products L.P. | Modifying node descriptors to reflect memory migration in an information handling system with non-uniform memory access |
US7500067B2 (en) * | 2006-03-29 | 2009-03-03 | Dell Products L.P. | System and method for allocating memory to input-output devices in a multiprocessor computer system |
US7685376B2 (en) * | 2006-05-03 | 2010-03-23 | Intel Corporation | Method to support heterogeneous memories |
US8020165B2 (en) * | 2006-08-28 | 2011-09-13 | Dell Products L.P. | Dynamic affinity mapping to reduce usage of less reliable resources |
US7774554B2 (en) * | 2007-02-20 | 2010-08-10 | International Business Machines Corporation | System and method for intelligent software-controlled cache injection |
US8762999B2 (en) * | 2007-09-27 | 2014-06-24 | Oracle America, Inc. | Guest-initiated resource allocation request based on comparison of host hardware information and projected workload requirement |
US8819675B2 (en) * | 2007-11-28 | 2014-08-26 | Hitachi, Ltd. | Virtual machine monitor and multiprocessor system |
US8214603B2 (en) * | 2008-02-01 | 2012-07-03 | International Business Machines Corporation | Method and apparatus for handling multiple memory requests within a multiprocessor system |
US20090198920A1 (en) * | 2008-02-01 | 2009-08-06 | Arimilli Lakshminarayana B | Processing Units Within a Multiprocessor System Adapted to Support Memory Locks |
US10235215B2 (en) | 2008-02-01 | 2019-03-19 | International Business Machines Corporation | Memory lock mechanism for a multiprocessor system |
US20090198916A1 (en) * | 2008-02-01 | 2009-08-06 | Arimilli Lakshminarayana B | Method and Apparatus for Supporting Low-Overhead Memory Locks Within a Multiprocessor System |
US20090198695A1 (en) * | 2008-02-01 | 2009-08-06 | Arimilli Lakshminarayana B | Method and Apparatus for Supporting Distributed Computing Within a Multiprocessor System |
FR2991074B1 (fr) * | 2012-05-25 | 2014-06-06 | Bull Sas | Procede, dispositif et programme d'ordinateur de controle dynamique de distances d'acces memoire dans un systeme de type numa |
US10114662B2 (en) * | 2013-02-26 | 2018-10-30 | Red Hat Israel, Ltd. | Updating processor topology information for virtual machines |
US10061622B2 (en) * | 2013-02-26 | 2018-08-28 | Red Hat Israel, Ltd. | Updating memory topology information for virtual machines |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030041271A1 (en) | 2001-08-14 | 2003-02-27 | Rajeev Nalawadi | Reporting and handling multiple platform variants |
US20030235157A1 (en) * | 2002-06-21 | 2003-12-25 | International Business Machines Corporation | Method and structure for an autoconfiguration topology calculation |
US7502803B2 (en) * | 2003-05-28 | 2009-03-10 | Hewlett-Packard Development Company, L.P. | System and method for generating ACPI machine language tables |
-
2004
- 2004-02-11 US US10/777,438 patent/US7647490B2/en active Active
- 2004-07-20 JP JP2004211203A patent/JP2005056404A/ja not_active Withdrawn
- 2004-08-03 GB GB0417285A patent/GB2404760B/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010084617A1 (ja) | 2009-01-26 | 2010-07-29 | 富士通株式会社 | 構成変更機能を有する情報処理装置、システム構成変更方法及びシステム構成変更プログラム |
EP2390786A4 (en) * | 2009-01-26 | 2012-08-08 | Fujitsu Ltd | INFORMATION PROCESSOR WITH CONFIGURATION CHANGE FUNCTION, SYSTEM CONFIGURATION CHANGE METHOD, AND SYSTEM CONFIGURATION CHANGE PROGRAM |
JP5218568B2 (ja) * | 2009-01-26 | 2013-06-26 | 富士通株式会社 | 構成変更機能を有する情報処理装置、システム構成変更方法及びシステム構成変更プログラム |
WO2010113282A1 (ja) * | 2009-03-31 | 2010-10-07 | 富士通株式会社 | 構成変更の検証機能を有した情報処理装置及びその制御方法 |
JP4947239B2 (ja) * | 2009-03-31 | 2012-06-06 | 富士通株式会社 | 構成変更の検証機能を有した情報処理装置及びその制御方法 |
US8838952B2 (en) | 2009-03-31 | 2014-09-16 | Fujitsu Limited | Information processing apparatus with secure boot capability capable of verification of configuration change |
Also Published As
Publication number | Publication date |
---|---|
US20050033948A1 (en) | 2005-02-10 |
US7647490B2 (en) | 2010-01-12 |
GB0417285D0 (en) | 2004-09-08 |
GB2404760B (en) | 2006-04-19 |
GB2404760A (en) | 2005-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7647490B2 (en) | Method and apparatus for providing updated system locality information during runtime | |
US10877766B2 (en) | Embedded scheduling of hardware resources for hardware acceleration | |
KR101292429B1 (ko) | 오프 상태로부터의 운영 체제의 고속 부팅 | |
US9223738B2 (en) | Method, system, and apparatus for dynamic reconfiguration of resources | |
US9367459B2 (en) | Scheduling method and multi-core processor system | |
JP4288295B2 (ja) | 論理パーティションにおけるメモリへのアクセス | |
US10387261B2 (en) | System and method to capture stored data following system crash | |
US6421775B1 (en) | Interconnected processing nodes configurable as at least one non-uniform memory access (NUMA) data processing system | |
US7774645B1 (en) | Techniques for mirroring data within a shared virtual memory system | |
US9858098B2 (en) | Hypervisor modification of system tables | |
CN108268385B (zh) | 具有集成目录高速缓存的优化的高速缓存代理 | |
KR20120061938A (ko) | 시스템 관리 모드의 프로세서에 상태 스토리지를 제공하기 위한 장치, 방법 및 시스템 | |
US7493435B2 (en) | Optimization of SMI handling and initialization | |
EP2798461B1 (en) | Low latency cluster computing | |
CN114580344B (zh) | 测试激励生成方法、验证方法、验证系统及相关设备 | |
US9009420B2 (en) | Structure for performing cacheline polling utilizing a store and reserve instruction | |
WO2016115737A1 (en) | Aligned variable reclamation | |
US7689971B2 (en) | Method and apparatus for referencing thread local variables with stack address mapping | |
JP2007080012A (ja) | 再起動方法、システム及びプログラム | |
US9983874B2 (en) | Structure for a circuit function that implements a load when reservation lost instruction to perform cacheline polling | |
JP2005032243A (ja) | 更新されたプロセッサポーリング情報を提供する方法および装置 | |
US6862675B1 (en) | Microprocessor and device including memory units with different physical addresses | |
JP2017033375A (ja) | 並列計算システム、マイグレーション方法、及びマイグレーションプログラム | |
CN116762059A (zh) | 监控独占指令 | |
US20210049039A1 (en) | Instruction offload to processor cores in attached memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071121 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080408 |