JPH1126940A - Manufacture of ceramic circuit board - Google Patents

Manufacture of ceramic circuit board

Info

Publication number
JPH1126940A
JPH1126940A JP15237897A JP15237897A JPH1126940A JP H1126940 A JPH1126940 A JP H1126940A JP 15237897 A JP15237897 A JP 15237897A JP 15237897 A JP15237897 A JP 15237897A JP H1126940 A JPH1126940 A JP H1126940A
Authority
JP
Japan
Prior art keywords
electrode
hole
external electrode
ceramic substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15237897A
Other languages
Japanese (ja)
Inventor
Norio Sakai
範夫 酒井
Isao Kato
功 加藤
Kazuhiro Isenobou
和弘 伊勢坊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP15237897A priority Critical patent/JPH1126940A/en
Publication of JPH1126940A publication Critical patent/JPH1126940A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable prevention of separation of an external electrode from a multilayer ceramic board or a single layer ceramic board, by integrally sintering the multilayer ceramic board, first and second via-hole electrode, and the external electrode. SOLUTION: Ceramic sheets 11a to 11d are stacked and compression-bonded to form a multilayer ceramic board 11. After an external electrode 13 is formed on the surface thereof by printing a copper-based paste-like conductive material by screen printing, the multilayer ceramic board 11, a conductor pattern 12, the external electrode 13, and first and second via-hole electrodes 14, 15 are integrally sintered at a temperature not higher than 1000 deg.C. Thus, the durability of the external electrode against thermal stress or mechanical stress is improved, and consequently, the external electrode can be prevented from being separated from the multilayer ceramic board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、セラミック回路基
板の製造方法に関し、特に、表面における外部電極の接
着強度を向上させるセラミック回路基板の製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a ceramic circuit board, and more particularly to a method for manufacturing a ceramic circuit board for improving the adhesive strength of external electrodes on the surface.

【0002】[0002]

【従来の技術】図6に、従来のセラミック回路基板の製
造方法を示す。まず、ガラス+アルミナ等の粉末を主材
料とし、バインダ、可塑剤及び溶剤等を所定の割合で混
練して、ドクターブレード法などによりセラミックシー
ト51a〜51dを成形し、これらのセラミックシート
51a〜51dに、パンチング加工によりビアホール5
2を形成する(図6(a))。次いで、セラミックシー
ト51a〜51c上に、スクリーン印刷によりペースト
状の導電材を印刷して、回路構成に基づいて導体パター
ン53を形成するとともに、そのペースト状の導電材を
ビアホール52内に充填することにより、導体パターン
53と接続される第2のビアホール電極54を形成し、
各セラミックシート51a〜51dを積層、圧着し、1
000℃以下の温度で焼結して積層セラミック基板51
を形成する(図6(b))。次いで、積層セラミック基
板51の表面に、スクリーン印刷により銀系のペースト
状の導電材を印刷して外部電極55を形成するととも
に、そのペースト状の導電材を積層セラミック基板51
の表面に開口しているビアホール52内に充填すること
により、外部電極55と接続され、導体パターン53と
は接続されない第1のビアホール電極56を形成し、そ
の後、外部電極55及び第1のビアホール電極56を焼
成することによりセラミック回路基板50が完成する
(図6(c))。
2. Description of the Related Art FIG. 6 shows a method of manufacturing a conventional ceramic circuit board. First, a powder such as glass + alumina is used as a main material, a binder, a plasticizer, a solvent, and the like are kneaded at a predetermined ratio, and ceramic sheets 51a to 51d are formed by a doctor blade method or the like, and these ceramic sheets 51a to 51d are formed. And via hole 5 by punching
2 is formed (FIG. 6A). Next, a paste-like conductive material is printed on the ceramic sheets 51a to 51c by screen printing to form the conductive pattern 53 based on the circuit configuration, and the paste-like conductive material is filled in the via holes 52. Thereby, a second via-hole electrode 54 connected to the conductor pattern 53 is formed,
Each of the ceramic sheets 51a to 51d is laminated and pressed, and
Sintering at a temperature below 000 ° C.
Is formed (FIG. 6B). Next, a silver-based paste-like conductive material is printed on the surface of the multilayer ceramic substrate 51 by screen printing to form the external electrode 55, and the paste-like conductive material is applied to the multilayer ceramic substrate 51.
The first via-hole electrode 56 connected to the external electrode 55 and not connected to the conductor pattern 53 is formed by filling the via-hole 52 opened on the surface of the first via hole 52. Thereafter, the external electrode 55 and the first via-hole By firing the electrodes 56, the ceramic circuit board 50 is completed (FIG. 6C).

【0003】[0003]

【発明が解決しようとする課題】ところが、上記の従来
のセラミック回路基板の製造方法においては、内部に導
体パターン及び第2のビアホール電極を含む積層セラミ
ック基板を焼結した後、外部電極及び第1のビアホール
電極を焼成するため、積層セラミック基板と外部電極と
の接着強度を向上させるために、第1のビアホール電極
を設けたにもかかわらず、積層セラミック基板と外部電
極、及び積層セラミック基板と第1のビアホール電極と
が一体化せず、その結果、積層セラミック基板と外部電
極、及び積層セラミック基板と第1のビアホール電極と
の接着強度が劣化してしまう。したがって、外部電極
が、第1のビアホール電極とともに、積層セラミック基
板から剥がれてしまうという問題があった。
However, in the above-described conventional method for manufacturing a ceramic circuit board, after sintering a multilayer ceramic substrate including a conductor pattern and a second via-hole electrode therein, an external electrode and a first In order to improve the bonding strength between the multilayer ceramic substrate and the external electrode, the first ceramic substrate and the external electrode, and between the multilayer ceramic substrate and the second ceramic electrode, are provided in order to improve the adhesive strength between the multilayer ceramic substrate and the external electrode. As a result, the adhesive strength between the multilayer ceramic substrate and the external electrode and between the multilayer ceramic substrate and the first via-hole electrode are deteriorated. Accordingly, there is a problem that the external electrode is peeled off from the multilayer ceramic substrate together with the first via hole electrode.

【0004】また、外部電極及び第1のビアホール電極
を焼成する際に、積層セラミック基板の内部に形成され
た導体パターンがマイグレーションを生じやすく、絶縁
不良やショートが発生するという問題もあった。
Further, when firing the external electrode and the first via-hole electrode, there is also a problem that the conductor pattern formed inside the multilayer ceramic substrate is liable to cause migration, resulting in poor insulation and short circuit.

【0005】本発明は、このような問題点を解決するた
めになされたものであり、外部電極が、積層セラミック
基板あるいは単層セラミック基板から剥がれるのを防止
することができるセラミック回路基板の製造方法を提供
することを目的とする。
The present invention has been made to solve such a problem, and a method of manufacturing a ceramic circuit board capable of preventing an external electrode from being peeled off from a multilayer ceramic substrate or a single-layer ceramic substrate. The purpose is to provide.

【0006】[0006]

【課題を解決するための手段】上述する問題点を解決す
るため本発明のセラミック回路基板の製造方法は、積層
セラミック基板の内部に形成される導体パターンとは接
続されない第1のビアホール電極と、前記導体パターン
と接続される第2のビアホール電極とを備えるセラミッ
ク回路基板の製造方法であって、複数のセラミックシー
トを用意する工程と、前記複数のセラミックシートにビ
アホールを形成する工程と、前記セラミックシート上に
導電材を印刷し前記導体パターンを形成する工程と、前
記ビアホールに導電材を充填し前記第1及び第2のビア
ホール電極を形成する工程と、前記複数のセラミックシ
ートを積層、圧着して積層セラミック基板を形成する工
程と、前記積層セラミック基板の表面に導電材を印刷し
外部電極を形成する工程と、前記積層セラミック基板、
前記第1のビアホール電極、前記第2のビアホール電極
及び前記外部電極を一体焼結する工程と、からなること
を特徴とする。
In order to solve the above-mentioned problems, a method of manufacturing a ceramic circuit board according to the present invention comprises a first via-hole electrode not connected to a conductor pattern formed inside a multilayer ceramic substrate; A method of manufacturing a ceramic circuit board comprising: a second via-hole electrode connected to the conductor pattern; a step of preparing a plurality of ceramic sheets; a step of forming a via-hole in the plurality of ceramic sheets; Printing a conductive material on a sheet to form the conductive pattern; filling the via hole with a conductive material to form the first and second via-hole electrodes; laminating and pressing the plurality of ceramic sheets; Forming a multilayer ceramic substrate by printing a conductive material on the surface of the multilayer ceramic substrate to form external electrodes. A step, the laminated ceramic substrate,
And sintering said first via-hole electrode, said second via-hole electrode and said external electrode integrally.

【0007】また、外部電極に一端のみが接続される第
1のビアホール電極と、前記外部電極に両端が接続され
る第2のビアホール電極とを備えるセラミック回路基板
の製造方法であって、単層セラミック基板を用意する工
程と、前記単層セラミック基板にビアホールを形成する
工程と、前記ビアホールに導電材を充填し前記第1及び
第2のビアホール電極を形成する工程と、前記単層セラ
ミック基板の表面に導電材を印刷し前記外部電極を形成
する工程と、前記単層セラミック基板、前記第1のビア
ホール電極、第2のビアホール電極及び前記外部電極を
一体焼結する工程と、からなることを特徴とする。
A method for manufacturing a ceramic circuit board comprising: a first via hole electrode having only one end connected to an external electrode; and a second via hole electrode having both ends connected to the external electrode. A step of preparing a ceramic substrate; a step of forming a via hole in the single-layer ceramic substrate; a step of filling the via hole with a conductive material to form the first and second via-hole electrodes; A step of printing a conductive material on the surface to form the external electrode, and a step of integrally sintering the single-layer ceramic substrate, the first via-hole electrode, the second via-hole electrode, and the external electrode. Features.

【0008】請求項1のセラミック回路基板によれば、
積層セラミック基板と、導体パターンには接続されず、
一端が外部電極にのみ接続される第1のビアホール電極
と、両端が導体パターンに接続される、あるいは一端が
導体パターンに、他端が外部電極に接続される第2のビ
アホール電極と、外部電極とを一体焼結するため、積層
セラミック基板と、外部電極、第1のビアホール電極及
び第2のビアホール電極とを一体化することができる。
According to the ceramic circuit board of the first aspect,
Not connected to the multilayer ceramic substrate and conductor pattern,
A first via hole electrode having one end connected only to the external electrode, a second via hole electrode having both ends connected to the conductor pattern, or one end connected to the conductor pattern, and the other end connected to the external electrode; Is integrally sintered, the laminated ceramic substrate can be integrated with the external electrode, the first via-hole electrode, and the second via-hole electrode.

【0009】請求項2のセラミック回路基板の製造方法
によれば、単層セラミック基板と、外部電極に一端のみ
が接続される第1のビアホール電極と、両端が外部電極
に一端のみが接続される第2のビアホール電極と、外部
電極とを一体焼結するため、単層セラミック基板と、外
部電極、第1のビアホール電極及び第2のビアホール電
極とを一体化することができる。
According to the method for manufacturing a ceramic circuit board of the present invention, the single-layer ceramic substrate, the first via-hole electrode having only one end connected to the external electrode, and both ends connected to the external electrode only at one end. Since the second via-hole electrode and the external electrode are integrally sintered, the single-layer ceramic substrate can be integrated with the external electrode, the first via-hole electrode, and the second via-hole electrode.

【0010】[0010]

【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図1に、本発明に係るセラミック回路
基板の製造方法の第1の実施例から得られるセラミック
回路基板の断面図を示す。セラミック回路基板10は、
複数のセラミックシート11a〜11dを積層した積層
セラミック基板11と、積層セラミック基板11の内部
に形成された導体パターン12と、積層セラミック基板
11の表面に形成された外部電極13と、積層セラミッ
ク基板11の内部に形成されるとともに、導体パターン
12には接続せず、一端が外部電極13にのみ接続され
る第1のビアホール電極14と、積層セラミック基板1
1の内部に形成されるとともに、両端が導体パターン1
2に接続される、あるいは一端が導体パターン12に、
他端が外部電極13に接続される第2のビアホール電極
15とを備える。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a sectional view of a ceramic circuit board obtained from a first embodiment of a method for manufacturing a ceramic circuit board according to the present invention. The ceramic circuit board 10
A multilayer ceramic substrate 11 in which a plurality of ceramic sheets 11a to 11d are stacked; a conductor pattern 12 formed in the multilayer ceramic substrate 11; an external electrode 13 formed on the surface of the multilayer ceramic substrate 11; And a first via-hole electrode 14 having one end connected only to the external electrode 13 without being connected to the conductor pattern 12 and the multilayer ceramic substrate 1.
1 and both ends of the conductor pattern 1
2 or one end is connected to the conductor pattern 12,
A second via-hole electrode having the other end connected to the external electrode;

【0011】図2に沿って、図1に示すようなセラミッ
ク回路基板10の製造方法を説明する。まず、酸化バリ
ウム、酸化アルミニウム、シリカの粉末を主材料とし、
バインダ、可塑剤及び溶剤等を所定の割合で混練して、
ドクターブレード法などによりセラミックシート11a
〜11dを成形し、これらのセラミックシート11a〜
11dに、パンチング加工によりビアホール16を形成
する(図2(a))。
A method of manufacturing the ceramic circuit board 10 as shown in FIG. 1 will be described with reference to FIG. First, barium oxide, aluminum oxide, silica powder as the main material,
Kneading the binder, plasticizer and solvent at a predetermined ratio,
Ceramic sheet 11a by doctor blade method etc.
To 11d, and these ceramic sheets 11a to 11d
A via hole 16 is formed in 11d by punching (FIG. 2A).

【0012】次いで、セラミックシート11a〜11c
に、スクリーン印刷により銅、銀、銀/パラジウム、タ
ングステン、白金などからなるペースト状の導電材を印
刷して、回路構成に基いて導体パターン12を形成し、
セラミックシート11a〜11dのビアホール16内に
銅、銀、銀/パラジウム、タングステン、白金などから
なるペースト状の導電材を充填し、導体パターン12に
は接続されず、一端が外部電極13にのみ接続される第
1のビアホール電極14、及び両端が導体パターン12
に接続される、あるいは一端が導体パターン12に、他
端が外部電極13に接続される第2のビアホール電極1
5を形成する(図2(b))。
Next, the ceramic sheets 11a to 11c
A paste-like conductive material made of copper, silver, silver / palladium, tungsten, platinum, or the like is printed by screen printing to form a conductor pattern 12 based on the circuit configuration;
The via holes 16 of the ceramic sheets 11a to 11d are filled with a paste-like conductive material made of copper, silver, silver / palladium, tungsten, platinum, or the like. One end is connected only to the external electrode 13 without being connected to the conductive pattern 12. First via-hole electrode 14 to be formed, and conductor pattern 12
Or a second via-hole electrode 1 having one end connected to the conductor pattern 12 and the other end connected to the external electrode 13.
5 is formed (FIG. 2B).

【0013】次いで、各セラミックシート11a〜11
dを積層、圧着し、積層セラミック基板11を形成し、
その積層セラミック基板11の表面に、スクリーン印刷
により銅系のペースト状の導電材を印刷して外部電極1
3を形成した後、1000℃以下の温度で、積層セラミ
ック基板11、導体パターン12、外部電極13、第1
及び第2のビアホール電極14、15を一体焼結するこ
とによりセラミック回路基板10が完成する(図2
(c))。
Next, each of the ceramic sheets 11a to 11
d are laminated and pressure-bonded to form a laminated ceramic substrate 11,
A copper-based paste-like conductive material is printed on the surface of the multilayer ceramic substrate 11 by screen printing to form the external electrodes 1.
3 is formed, and at a temperature of 1000 ° C. or lower, the laminated ceramic substrate 11, the conductor pattern 12, the external electrode 13,
By sintering the second via-hole electrodes 14 and 15 integrally, the ceramic circuit board 10 is completed.
(c)).

【0014】上述の第1の実施例によれば、積層セラミ
ック基板と、導体パターンには接続されず、一端が外部
電極にのみ接続される第1のビアホール電極と、両端が
導体パターンに接続される、あるいは一端が導体パター
ンに、他端が外部電極に接続される第2のビアホール電
極と、外部電極とを一体焼結するため、積層セラミック
基板と、外部電極、第1のビアホール電極及び第2のビ
アホール電極とを一体化することができる。
According to the above-described first embodiment, the laminated ceramic substrate, the first via hole electrode having one end connected only to the external electrode without being connected to the conductor pattern, and both ends connected to the conductor pattern. Or a second via-hole electrode having one end connected to the conductor pattern and the other end connected to the external electrode, and the external electrode are integrally sintered, so that the laminated ceramic substrate, the external electrode, the first via-hole electrode, 2 via-hole electrodes can be integrated.

【0015】したがって、積層セラミック基板と、外部
電極、第1のビアホール電極及び第2のビアホール電極
との接着強度の劣化を防止することができるため、熱的
ストレスあるいは機械的ストレスに対する外部電極の耐
久力を向上させ、その結果、外部電極が積層セラミック
基板から剥がれるのを防止することができる。
Therefore, it is possible to prevent the adhesive strength between the multilayer ceramic substrate and the external electrode, the first via-hole electrode, and the second via-hole electrode from deteriorating, so that the external electrode can withstand thermal stress or mechanical stress. As a result, the external electrodes can be prevented from peeling off from the multilayer ceramic substrate.

【0016】また、導体パターンにマイグレーションが
発生しなくなり、導電パターンの耐マイグレーション性
が向上するため、絶縁不良やショートが発生しなくな
る。
In addition, migration does not occur in the conductive pattern, and the migration resistance of the conductive pattern is improved, so that insulation failure and short circuit do not occur.

【0017】さらに、積層セラミック基板を焼結する工
程と、外部電極、第1のビアホール電極及び第2のビア
ホール電極を焼成する工程とを同時に行っているため、
製造工程が容易になり、製造コストの低減が実現する。
Furthermore, since the step of sintering the multilayer ceramic substrate and the step of sintering the external electrode, the first via hole electrode, and the second via hole electrode are simultaneously performed,
The manufacturing process is facilitated and the manufacturing cost is reduced.

【0018】図3に、本発明に係るセラミック回路基板
の製造方法の第2の実施例から得られるセラミック回路
基板の断面図を示す。セラミック回路基板20は、単層
セラミック基板21と、単層セラミック基板21の表面
に形成された外部電極22と、単層セラミック基板21
の内部に形成されるとともに、外部電極22に一端23
aのみが接続される第1のビアホール電極23と、単層
セラミック基板21の内部に形成されるとともに、両端
が外部電極22に接続される第2のビアホール電極24
とを備える。
FIG. 3 shows a sectional view of a ceramic circuit board obtained from a second embodiment of the method for manufacturing a ceramic circuit board according to the present invention. The ceramic circuit board 20 includes a single-layer ceramic substrate 21, an external electrode 22 formed on the surface of the single-layer ceramic substrate 21, and a single-layer ceramic substrate 21.
And one end 23 is connected to the external electrode 22.
a is connected to the first via-hole electrode 23, and the second via-hole electrode 24 is formed inside the single-layer ceramic substrate 21 and has both ends connected to the external electrode 22.
And

【0019】図4に沿って、図3に示すようなセラミッ
ク回路基板20の製造方法を説明する。まず、酸化バリ
ウム、酸化アルミニウム、シリカの粉末を主材料とし、
バインダ、可塑剤及び溶剤等を所定の割合で混練して、
ドクターブレード法などにより単層セラミック基板21
を成形し、この単層セラミック基板21に、パンチング
加工によりビアホール25を形成する(図4(a))。
A method of manufacturing the ceramic circuit board 20 as shown in FIG. 3 will be described with reference to FIG. First, barium oxide, aluminum oxide, silica powder as the main material,
Kneading the binder, plasticizer and solvent at a predetermined ratio,
Single-layer ceramic substrate 21 by doctor blade method, etc.
Then, via holes 25 are formed in the single-layer ceramic substrate 21 by punching (FIG. 4A).

【0020】次いで、単層セラミック基板21のビアホ
ール25内に銅、銀、銀/パラジウム、タングステン、
白金などからなるペースト状の導電材を充填し、外部電
極22に一端23aのみが接続される第1のビアホール
電極23、及び両端が外部電極22に接続される第2の
ビアホール電極24を形成する(図4(b))。
Next, copper, silver, silver / palladium, tungsten,
A first via hole electrode 23 having only one end 23a connected to the external electrode 22 and a second via hole electrode 24 having both ends connected to the external electrode 22 are formed by filling a paste-like conductive material made of platinum or the like. (FIG. 4 (b)).

【0021】次いで、単層セラミック基板21の表面
に、スクリーン印刷により銅系のペースト状の導電材を
印刷して外部電極22を形成した後、1000℃以下の
温度で、単層セラミック基板21、外部電極22、第1
及び第2のビアホール電極23、24を一体焼結するこ
とによりセラミック回路基板20が完成する(図4
(c))。
Next, after a copper-based paste-like conductive material is printed on the surface of the single-layer ceramic substrate 21 by screen printing to form the external electrodes 22, the single-layer ceramic substrate 21 is heated at a temperature of 1000 ° C. or less. External electrode 22, first
By sintering the second via hole electrodes 23 and 24 integrally, the ceramic circuit board 20 is completed.
(c)).

【0022】上述の第2の実施例によれば、単層セラミ
ック基板と、外部電極に一端のみが接続される第1のビ
アホール電極及び両端が外部電極に一端のみが接続され
る第2のビアホール電極と、外部電極とを一体焼結する
ため、単層セラミック基板と、外部電極、第1のビアホ
ール電極及び第2のビアホール電極とを一体化すること
ができる。
According to the above-described second embodiment, the single-layer ceramic substrate, the first via-hole electrode having only one end connected to the external electrode, and the second via-hole having both ends connected to the external electrode only at one end are provided. Since the electrode and the external electrode are integrally sintered, the single-layer ceramic substrate can be integrated with the external electrode, the first via-hole electrode, and the second via-hole electrode.

【0023】したがって、単層セラミック基板と、外部
電極、第1のビアホール電極及び第2のビアホール電極
との接着強度の劣化を防止することができるため、熱的
ストレスあるいは機械的ストレスに対する外部電極の耐
久力を向上させ、その結果、外部電極が単層セラミック
基板から剥がれるのを防止することができる。
Therefore, it is possible to prevent the adhesive strength between the single-layer ceramic substrate and the external electrode, the first via-hole electrode, and the second via-hole electrode from deteriorating, so that the external electrode is not affected by thermal stress or mechanical stress. The durability can be improved, and as a result, the external electrodes can be prevented from peeling off from the single-layer ceramic substrate.

【0024】また、単層セラミック基板を焼結する工程
と、外部電極、第1のビアホール電極及び第2のビアホ
ール電極を焼成する工程とを同時に行っているため、製
造工程が容易になり、製造コストの低減が実現する。
Further, since the step of sintering the single-layer ceramic substrate and the step of sintering the external electrode, the first via-hole electrode, and the second via-hole electrode are performed simultaneously, the manufacturing process is facilitated, and Cost reduction is realized.

【0025】なお、上述の第2の実施例では、外部電極
22に一端23aが接続される第1のビアホール電極2
3の他端23bが、単層セラミック基板21の表面に開
口する場合について説明したが、図5に示すセラミック
回路基板20aのように、第1のビアホール電極26の
他端26bが、単層セラミック基板21の内部に留まっ
ている場合についても同様の効果が得られる。そして、
セラミック回路基板20aの製造方法は、図4に示した
セラミック回路基板20と同様の製造方法である。
In the second embodiment, the first via-hole electrode 2 having one end 23a connected to the external electrode 22 is provided.
3, the other end 23b is opened to the surface of the single-layer ceramic substrate 21. However, like the ceramic circuit board 20a shown in FIG. The same effect can be obtained even when staying inside the substrate 21. And
The method of manufacturing the ceramic circuit board 20a is the same as the method of manufacturing the ceramic circuit board 20 shown in FIG.

【0026】[0026]

【発明の効果】請求項1のセラミック回路基板によれ
ば、積層セラミック基板と、導体パターンには接続され
ず、一端が外部電極にのみ接続される第1のビアホール
電極と、両端が導体パターンに接続される、あるいは一
端が導体パターンに、他端が外部電極に接続される第2
のビアホール電極と、外部電極とを一体焼結するため、
積層セラミック基板と、外部電極、第1のビアホール電
極及び第2のビアホール電極とを一体化することができ
る。
According to the ceramic circuit board of the first aspect, the multilayer ceramic substrate, the first via hole electrode not connected to the conductor pattern but having one end connected only to the external electrode, and both ends connected to the conductor pattern. Or the other end is connected to the conductor pattern and the other end is connected to the external electrode.
In order to sinter the via hole electrode and external electrode integrally,
The multilayer ceramic substrate can be integrated with the external electrode, the first via-hole electrode, and the second via-hole electrode.

【0027】したがって、積層セラミック基板と、外部
電極、第1のビアホール電極及び第2のビアホール電極
との接着強度の劣化を防止することができるため、熱的
ストレスあるいは機械的ストレスに対する外部電極の耐
久力を向上させ、その結果、外部電極が積層セラミック
基板から剥がれるのを防止することができる。
Therefore, it is possible to prevent the adhesive strength between the multilayer ceramic substrate and the external electrode, the first via-hole electrode, and the second via-hole electrode from deteriorating, so that the external electrode can withstand thermal stress or mechanical stress. As a result, the external electrodes can be prevented from peeling off from the multilayer ceramic substrate.

【0028】また、導体パターンにマイグレーションが
発生しなくなり、導電パターンの耐マイグレーション性
が向上するため、絶縁不良やショートが発生しなくな
る。
Further, migration does not occur in the conductive pattern, and the migration resistance of the conductive pattern is improved, so that insulation failure and short circuit do not occur.

【0029】さらに、積層セラミック基板を焼結する工
程と、外部電極、第1のビアホール電極及び第2のビア
ホール電極を焼成する工程とを同時に行っているため、
製造工程が容易になり、製造コストの低減が実現する。
Further, the step of sintering the multilayer ceramic substrate and the step of sintering the external electrode, the first via-hole electrode, and the second via-hole electrode are simultaneously performed.
The manufacturing process is facilitated and the manufacturing cost is reduced.

【0030】請求項2のセラミック回路基板によれば、
単層セラミック基板と、外部電極に一端のみが接続され
る第1のビアホール電極及び両端が外部電極に一端のみ
が接続される第2のビアホール電極と、外部電極とを一
体焼結するため、単層セラミック基板と、外部電極、第
1のビアホール電極及び第2のビアホール電極とを一体
化することができる。
According to the ceramic circuit board of the second aspect,
In order to integrally sinter the single-layer ceramic substrate, the first via-hole electrode having only one end connected to the external electrode and the second via-hole electrode having both ends connected to the external electrode only at one end, and the external electrode, The layer ceramic substrate can be integrated with the external electrode, the first via-hole electrode, and the second via-hole electrode.

【0031】したがって、単層セラミック基板と、外部
電極、第1のビアホール電極及び第2のビアホール電極
との接着強度の劣化を防止することができるため、熱的
ストレスあるいは機械的ストレスに対する外部電極の耐
久力を向上させ、その結果、外部電極が単層セラミック
基板から剥がれるのを防止することができる。
Therefore, it is possible to prevent the adhesive strength between the single-layer ceramic substrate and the external electrode, the first via-hole electrode, and the second via-hole electrode from deteriorating, so that the external electrode is not affected by thermal stress or mechanical stress. The durability can be improved, and as a result, the external electrodes can be prevented from peeling off from the single-layer ceramic substrate.

【0032】また、単層セラミック基板を焼結する工程
と、外部電極、第1のビアホール電極及び第2のビアホ
ール電極を焼成する工程とを同時に行っているため、製
造工程が容易になり、製造コストの低減が実現する。
Further, since the step of sintering the single-layer ceramic substrate and the step of sintering the external electrode, the first via-hole electrode, and the second via-hole electrode are performed simultaneously, the manufacturing process is facilitated, and Cost reduction is realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のセラミック回路基板に係る第1の実施
例を示す断面図である。
FIG. 1 is a sectional view showing a first embodiment of a ceramic circuit board according to the present invention.

【図2】図1のセラミック回路基板の製造方法を示す断
面図である。
FIG. 2 is a cross-sectional view illustrating a method of manufacturing the ceramic circuit board of FIG.

【図3】本発明のセラミック回路基板に係る第2の実施
例を示す断面図である。
FIG. 3 is a sectional view showing a second embodiment of the ceramic circuit board of the present invention.

【図4】図3のセラミック回路基板の製造方法を示す断
面図である。
FIG. 4 is a cross-sectional view illustrating a method for manufacturing the ceramic circuit board of FIG.

【図5】図3のセラミック回路基板の変形例を示す断面
図である。
FIG. 5 is a sectional view showing a modification of the ceramic circuit board of FIG. 3;

【図6】従来のセラミック回路基板の製造方法を示す断
面図である。
FIG. 6 is a cross-sectional view illustrating a method for manufacturing a conventional ceramic circuit board.

【符号の説明】[Explanation of symbols]

10、20、20a セラミック回路基板 11 積層セラミック基板 11a〜11d セラミックシート 12 導体パターン 14、23 第1のビアホール電極 15、24 第2のビアホール電極 16、25 ビアホール 21 セラミック基板 10, 20, 20a Ceramic circuit board 11 Multilayer ceramic substrate 11a to 11d Ceramic sheet 12 Conductor pattern 14, 23 First via hole electrode 15, 24 Second via hole electrode 16, 25 Via hole 21 Ceramic substrate

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成9年8月28日[Submission date] August 28, 1997

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0001[Correction target item name] 0001

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【発明の属する技術分野】本発明は、セラミック回路基
板の製造方法に関し、特に、表裏面における外部電極の
接着強度を向上させるセラミック回路基板の製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a ceramic circuit board, and more particularly to a method for manufacturing a ceramic circuit board for improving the bonding strength of external electrodes on the front and back surfaces.

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0009[Correction target item name] 0009

【補正方法】変更[Correction method] Change

【補正内容】 請求項2のセラミック回路基板の製造方法によれば、単
層セラミック基板と、外部電極に一端のみが接続される
第1のビアホール電極と、外部電極に両端が接続される
第2のビアホール電極と、外部電極とを一体焼結するた
め、単層セラミック基板と、外部電極、第1のビアホー
ル電極及び第2のビアホール電極とを一体化することが
できる。
According to the method for manufacturing a ceramic circuit board of the second aspect, the single-layer ceramic substrate, the first via-hole electrode having only one end connected to the external electrode, and the second via-hole electrode having both ends connected to the external electrode. Since the via-hole electrode and the external electrode are integrally sintered, the single-layer ceramic substrate can be integrated with the external electrode, the first via-hole electrode, and the second via-hole electrode.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図4[Correction target item name] Fig. 4

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図4】 FIG. 4

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 積層セラミック基板の内部に形成される
導体パターンとは接続されない第1のビアホール電極
と、前記導体パターンと接続される第2のビアホール電
極とを備えるセラミック回路基板の製造方法であって、 複数のセラミックシートを用意する工程と、前記複数の
セラミックシートにビアホールを形成する工程と、前記
セラミックシート上に導電材を印刷し前記導体パターン
を形成する工程と、前記ビアホールに導電材を充填し前
記第1及び第2のビアホール電極を形成する工程と、前
記複数のセラミックシートを積層、圧着して積層セラミ
ック基板を形成する工程と、前記積層セラミック基板の
表面に導電材を印刷し外部電極を形成する工程と、前記
積層セラミック基板、前記第1のビアホール電極、前記
第2のビアホール電極及び前記外部電極を一体焼結する
工程と、からなることを特徴とするセラミック回路基板
の製造方法。
1. A method of manufacturing a ceramic circuit board comprising: a first via-hole electrode not connected to a conductor pattern formed inside a multilayer ceramic substrate; and a second via-hole electrode connected to the conductor pattern. A step of preparing a plurality of ceramic sheets, a step of forming a via hole in the plurality of ceramic sheets, a step of printing a conductive material on the ceramic sheet to form the conductive pattern, and a step of forming a conductive material in the via hole. Filling and forming the first and second via-hole electrodes; laminating and pressing the plurality of ceramic sheets to form a multilayer ceramic substrate; and printing a conductive material on the surface of the multilayer ceramic substrate to form an external device. Forming an electrode, the multilayer ceramic substrate, the first via-hole electrode, and the second via-hole electrode; And method for producing a ceramic circuit board, wherein the step of integrally sintering the external electrode, in that it consists of.
【請求項2】 外部電極に一端のみが接続される第1の
ビアホール電極と、前記外部電極に両端が接続される第
2のビアホール電極とを備えるセラミック回路基板の製
造方法であって、 単層セラミック基板を用意する工程と、前記単層セラミ
ック基板にビアホールを形成する工程と、前記ビアホー
ルに導電材を充填し前記第1及び第2のビアホール電極
を形成する工程と、前記単層セラミック基板の表面に導
電材を印刷し前記外部電極を形成する工程と、前記単層
セラミック基板、前記第1のビアホール電極、第2のビ
アホール電極及び前記外部電極を一体焼結する工程と、
からなることを特徴とするセラミック回路基板の製造方
法。
2. A method for manufacturing a ceramic circuit board, comprising: a first via-hole electrode having only one end connected to an external electrode; and a second via-hole electrode having both ends connected to the external electrode. A step of preparing a ceramic substrate; a step of forming a via hole in the single-layer ceramic substrate; a step of filling the via hole with a conductive material to form the first and second via-hole electrodes; A step of printing a conductive material on the surface to form the external electrode, and a step of integrally sintering the single-layer ceramic substrate, the first via-hole electrode, a second via-hole electrode and the external electrode,
A method for manufacturing a ceramic circuit board, comprising:
JP15237897A 1997-05-07 1997-06-10 Manufacture of ceramic circuit board Pending JPH1126940A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15237897A JPH1126940A (en) 1997-05-07 1997-06-10 Manufacture of ceramic circuit board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11725197 1997-05-07
JP9-117251 1997-05-07
JP15237897A JPH1126940A (en) 1997-05-07 1997-06-10 Manufacture of ceramic circuit board

Publications (1)

Publication Number Publication Date
JPH1126940A true JPH1126940A (en) 1999-01-29

Family

ID=26455395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15237897A Pending JPH1126940A (en) 1997-05-07 1997-06-10 Manufacture of ceramic circuit board

Country Status (1)

Country Link
JP (1) JPH1126940A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026835A (en) * 2013-07-29 2015-02-05 サムソン エレクトロ−メカニックス カンパニーリミテッド. Printed circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026835A (en) * 2013-07-29 2015-02-05 サムソン エレクトロ−メカニックス カンパニーリミテッド. Printed circuit board

Similar Documents

Publication Publication Date Title
US4786888A (en) Thermistor and method of producing the same
US4912450A (en) Thermistor and method of producing the same
US5655209A (en) Multilayer ceramic substrates having internal capacitor, and process for producing same
JPH1126940A (en) Manufacture of ceramic circuit board
JP3520540B2 (en) Multilayer board
JP2005268672A (en) Substrate
JPH10112417A (en) Laminated electronic component and its manufacture
JP3258231B2 (en) Ceramic circuit board and method of manufacturing the same
JPH10284838A (en) Multilayer circuit board and its mounting method
JP2004165343A (en) Laminated ceramic electronic component and its manufacturing method
JP2002252444A (en) Gang-molded wiring board
JPH0432297A (en) Multilayer interconnection board and manufacture thereof
JPH09120930A (en) Multilayered ceramic capacitor
JP2002026527A (en) Laminated wiring board and its manufacturing method
JP3176258B2 (en) Multilayer wiring board
JPH1155058A (en) Layered ceramic composite part
JPS63239999A (en) Manufacture of ceramic multilayer laminated unit
JP2004241432A (en) Multilayered ceramic board and its manufacturing method
JPH0738217A (en) Ceramic board
JP2001267743A (en) Method of manufacturing ceramic laminated substrate
JP3289430B2 (en) Ceramic multilayer substrate and method of manufacturing the same
JP2737652B2 (en) Multilayer ceramic substrate and method of manufacturing the same
JPH0645762A (en) Multilayer ceramic board and manufacture thereof
JPH0267707A (en) Laminated ceramic capacitor and manufacture thereof
JPH11329893A (en) Laminated capacitor with metal terminal and its manufacture

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20051122

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060404