JPH11261829A - Image processor - Google Patents

Image processor

Info

Publication number
JPH11261829A
JPH11261829A JP10061253A JP6125398A JPH11261829A JP H11261829 A JPH11261829 A JP H11261829A JP 10061253 A JP10061253 A JP 10061253A JP 6125398 A JP6125398 A JP 6125398A JP H11261829 A JPH11261829 A JP H11261829A
Authority
JP
Japan
Prior art keywords
pixel
monochrome
color
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10061253A
Other languages
Japanese (ja)
Inventor
Toshihiko Sugimura
俊彦 杉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10061253A priority Critical patent/JPH11261829A/en
Publication of JPH11261829A publication Critical patent/JPH11261829A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Color Image Communication Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate color noise picture elements without storing pixel data in a memory, to shorten an image processing time and to reduce cost by the reduction of a memory capacity. SOLUTION: This image processor is provided with a monochrome block discrimination circuit 21 for discriminating the presence/absence of a monochrome block from the successive number of monochrome block picture element signals inmb excluding the picture element of a base, a preceding picture element elimination circuit 22 for turning picture element signals for one or two clocks inputted before the monochrome block picture element signals inmb when the monochrome block picture element signal inmb changes from '0' to '1', a preceding picture element addition circuit 24 for turning the picture element signal turned to '0' in the preceding picture element elimination circuit 22 to '1' corresponding to the discriminated result of the monochrome block in the monochrome block discrimination circuit 21 and a succeeding picture element elimination circuit 25 for turning the picture element signals for one or two clocks inputted after the monochrome block to '0' corresponding to the discriminated result of the monochrome block.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、ディジタルカラー複
写機等の画像形成装置に搭載され、原稿の画像がカラー
画像であるかモノクロ画像であるかを判別するカラー/
モノクロ原稿判別処理機能(以下、ACS機能と言
う。)を備えた画像処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is mounted on an image forming apparatus such as a digital color copying machine or the like, and determines whether a document image is a color image or a monochrome image.
The present invention relates to an image processing apparatus having a monochrome original discrimination processing function (hereinafter, referred to as an ACS function).

【0002】[0002]

【従来の技術】原稿から読み取ったカラー画像を複写し
て出力するディジタルカラー複写機等の画像形成装置に
搭載される画像処理装置として、画像処理の対象となる
画像がカラー画像であるかモノクロ画像であるかを自動
的に判別するACS機能を備えたものがある。ACS機
能を備えた画像処理装置を搭載したディジタルカラー複
写機では、原稿から読み取った画像がカラー画像であれ
ばカラー画像についての画像処理を施した画像データに
基づいてカラー画像形成プロセスを実行し、原稿から読
み取った画像がモノクロ画像であればモノクロ画像につ
いての画像処理を施した画像データに基づいてモノクロ
画像形成プロセスを実行する。
2. Description of the Related Art As an image processing apparatus mounted on an image forming apparatus such as a digital color copying machine for copying and outputting a color image read from a document, an image to be processed is a color image or a monochrome image. Some are provided with an ACS function for automatically determining whether or not the data is the same. In a digital color copying machine equipped with an image processing apparatus having an ACS function, if an image read from a document is a color image, a color image forming process is performed based on image data obtained by performing image processing on the color image, If the image read from the document is a monochrome image, a monochrome image forming process is executed based on image data obtained by performing image processing on the monochrome image.

【0003】ACS機能を備えた従来の画像処理装置と
して特開平9−186852号公報には、1回の画像読
取処理によって原稿から読み取った画像をページ毎等の
複数の領域に分割し、分割した領域毎にカラー画像領域
であるかモノクロ画像領域であるかの判別を行い、判別
結果に基づいて各領域の画像データをカラー画像として
出力するかモノクロ画像として出力するかを決定するよ
うにした構成が開示されている。
[0003] As a conventional image processing apparatus having an ACS function, Japanese Patent Application Laid-Open No. 9-186852 discloses an image read from a document by a single image reading process divided into a plurality of areas such as pages. A determination is made for each area whether it is a color image area or a monochrome image area, and based on the determination result, whether to output the image data of each area as a color image or a monochrome image is determined. Is disclosed.

【0004】この特開平9−186852号公報には、
原稿から読み取った画像にカラー画像とモノクロ画像と
が混在する場合でも、モノクロ画像の領域に対してカラ
ー画像についての画像処理やカラー画像形成プロセスが
実行されることがなく、現像剤の節約や現像時間の低減
を実現できる旨が記載されている。
Japanese Patent Application Laid-Open No. 9-186852 discloses that
Even when a color image and a monochrome image are mixed in the image read from the original, the image processing and the color image forming process for the color image are not performed on the monochrome image area, thereby saving the developer and developing. It is described that time can be reduced.

【0005】ところが、カラー原稿の一部に所定数以上
のモノクロ画素が連続するモノクロブロックが存在する
と、モノクロブロックの両端にカラーノイズと呼ばれる
色滲みを生じる場合があり、カラーノイズ画素の処理に
関して考慮していない特開平9−186852号公報の
構成では、モノクロ画像領域の端部に生じたカラーノイ
ズ画素をカラー画素と判断し、モノクロ画像領域に対し
てカラー画像についての画像処理やカラー画像形成プロ
セスが実行されてしまう。
However, if there is a monochrome block in which a predetermined number or more of monochrome pixels are continuous in a part of a color document, color blur called color noise may occur at both ends of the monochrome block. In the configuration of Japanese Patent Application Laid-Open No. Hei 9-186852, a color noise pixel generated at an end of a monochrome image area is determined to be a color pixel, and image processing or a color image forming process for a color image is performed on the monochrome image area. Is executed.

【0006】そこで、従来のACS機能を備えた画像処
理装置では、原稿から読み取った1ライン分の画像に含
まれる画素毎にカラー画素であるかモノクロ画素である
かの判別を行うようにしたものにおいて、カラーノイズ
画素を除去するために1ライン分の画素データを一旦メ
モリに格納してモノクロ画素の連続数を計数し、モノク
ロブロックが存在するか否かを判別し、この判別結果に
基づいてカラーノイズ画素を除去するようにしたものが
ある。
Therefore, in a conventional image processing apparatus having an ACS function, it is determined whether each pixel included in an image of one line read from a document is a color pixel or a monochrome pixel. In order to eliminate color noise pixels, pixel data for one line is temporarily stored in a memory, the number of continuous monochrome pixels is counted, and it is determined whether or not a monochrome block exists, and based on the determination result, There is one that removes color noise pixels.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、従来の
カラーノイズ画素を除去する機能を備えた画像処理装置
では、カラーノイズ画素を除去するために原稿から読み
取った画像の画素データをメモリに一旦格納する処理が
必要で、画素データの書込/読出処理のために画像処理
が長時間化するとともに、画素データを格納するための
メモリが必要になってコストの上昇を招く問題もあっ
た。
However, in a conventional image processing apparatus having a function of removing color noise pixels, pixel data of an image read from a document is temporarily stored in a memory in order to remove color noise pixels. Processing is required, and image processing is prolonged for writing / reading out pixel data, and a memory for storing the pixel data is required, resulting in an increase in cost.

【0008】この発明の目的は、原稿から読み取った画
像の画素データをメモリに格納することなくカラーノイ
ズ画素の除去を行うことができ、画像処理時間を短時間
化できるとともに、メモリ容量の削減によるコストの低
廉化を実現できる画像処理装置を提供することにある。
An object of the present invention is to remove color noise pixels without storing pixel data of an image read from a document in a memory, thereby shortening the image processing time and reducing the memory capacity. An object of the present invention is to provide an image processing apparatus capable of realizing cost reduction.

【0009】[0009]

【課題を解決するための手段】請求項1に記載した発明
は、モノクロ画素信号の前側に位置する単一又は複数の
画素信号を、モノクロブロックが存在するか否かの判別
に先立って削除することを特徴とする。
According to the first aspect of the present invention, a single or a plurality of pixel signals located in front of a monochrome pixel signal are deleted before determining whether or not a monochrome block exists. It is characterized by the following.

【0010】請求項1に記載した発明においては、複数
のモノクロ画素信号が連続するモノクロブロックが存在
するか否かの判別を行うことなくモノクロ画素信号の前
側に位置する単一又は複数の画素信号が削除される。し
たがって、モノクロ画素信号がモノクロブロックに含ま
れるか否かを判別することなく、モノクロ画素信号の前
側に位置することのみを条件としてカラーノイズ画素で
ある可能性のある画素信号が予め削除され、カラーノイ
ズ画素の画素信号を削除するために多数の画素信号を記
憶する必要がない。
According to the first aspect of the present invention, a single or a plurality of pixel signals located in front of a monochrome pixel signal are determined without determining whether a monochrome block in which a plurality of monochrome pixel signals are continuous exists. Is deleted. Therefore, without discriminating whether a monochrome pixel signal is included in a monochrome block, a pixel signal that may be a color noise pixel is deleted in advance only on the condition that the pixel signal is located in front of the monochrome pixel signal, and the color signal is deleted. There is no need to store a large number of pixel signals to delete pixel signals of noise pixels.

【0011】請求項2に記載した発明は、モノクロブロ
ックが存在するか否かの判別に先立って削除した画素信
号を、モノクロブロックが存在しない場合に復元するこ
とを特徴とする。
The invention described in claim 2 is characterized in that the pixel signal deleted prior to the determination as to whether or not a monochrome block exists is restored when the monochrome block does not exist.

【0012】請求項2に記載した発明においては、モノ
クロ画素信号の前側に位置することを条件として削除し
た画素信号が、そのモノクロ画素信号がモノクロブロッ
クに含まれるものでない場合に復元される。したがっ
て、カラーノイズ画素の画素信号のみが確実に削除さ
れ、カラー画像であるかモノクロ画像であるかの判別が
正確に行われる。
According to the second aspect of the present invention, the pixel signal deleted on the condition that it is located on the front side of the monochrome pixel signal is restored when the monochrome pixel signal is not included in the monochrome block. Therefore, only the pixel signal of the color noise pixel is reliably deleted, and it is accurately determined whether the image is a color image or a monochrome image.

【0013】請求項3に記載した発明は、モノクロ画素
信号の前側に位置する単一又は複数の画素信号を削除し
た状態を記憶し、その記憶内容に基づいて削除した画像
信号を復元することを特徴とする。
According to a third aspect of the present invention, a state in which one or a plurality of pixel signals located in front of a monochrome pixel signal are deleted is stored, and the deleted image signal is restored based on the stored content. Features.

【0014】請求項3に記載した発明においては、モノ
クロ画素信号の前側に位置することのみを条件として画
素信号を削除した状態が記憶され、その記憶内容に基づ
いてカラーノイズ画素でない画素信号が復元される。し
たがって、削除されなかった画素信号が誤って復元され
ることがない。
According to the third aspect of the present invention, the state where the pixel signal is deleted is stored only on the condition that the pixel signal is located before the monochrome pixel signal, and the pixel signal which is not a color noise pixel is restored based on the stored content. Is done. Therefore, a pixel signal that has not been deleted is not erroneously restored.

【0015】請求項4に記載した発明は、モノクロブロ
ックが存在するか否かの判別結果に基づいて、モノクロ
ブロックの後側に位置する単一又は複数の画素信号を削
除することを特徴とする。
According to a fourth aspect of the present invention, one or a plurality of pixel signals located on the rear side of the monochrome block are deleted based on the result of the determination as to whether or not a monochrome block exists. .

【0016】請求項4に記載した発明においては、モノ
クロブロックが存在するか否かを判別した後に、その判
別結果に基づいてモノクロブロックの後側に位置する単
一又は複数の画素信号が削除される。したがって、モノ
クロブロックの後側に位置するカラーノイズ画素の画素
信号が確実に削除される。
In the invention described in claim 4, after determining whether or not a monochrome block is present, one or a plurality of pixel signals located on the rear side of the monochrome block are deleted based on the determination result. You. Therefore, the pixel signal of the color noise pixel located on the rear side of the monochrome block is reliably deleted.

【0017】[0017]

【発明の実施の形態】図1は、この発明の実施形態に係
る画像処理装置の構成を示すブロック図である。この発
明の実施形態に係る画像処理装置10は、カラー/モノ
クロ画素判別回路1、カラーノイズ除去回路2、画素カ
ウンタ3、カラーライン判別回路4、ラインカウンタ5
及びカラー原稿判別回路6を備えている。画像処理装置
10には、画像データが1画素ずつ入力される。カラー
/モノクロ画素判別回路1は、入力された画素毎の画像
データをカラー画素、モノクロ画素又はグレイ画素の3
種類の画素データに分類する。画素カウンタ3は、入力
された画素データ数を計数する。カラーノイズ除去回路
2は、画素カウンタ3の計数対象からカラーノイズ画素
を除外する。カラーライン判別回路4は、主走査方向の
1ライン分の画素データの入力が完了した際に、画素カ
ウンタ3の計数値に基づいてカラーラインであるか否か
の判別を行う。ラインカウンタ5は、カラーライン及び
モノクロラインのライン数を計数する。カラー原稿判別
回路6は、ラインカウンタ5の計数結果に基づいて原稿
の画像がカラー原稿であるかモノクロ原稿であるかの判
別を行う。
FIG. 1 is a block diagram showing a configuration of an image processing apparatus according to an embodiment of the present invention. An image processing apparatus 10 according to an embodiment of the present invention includes a color / monochrome pixel discriminating circuit 1, a color noise removing circuit 2, a pixel counter 3, a color line discriminating circuit 4, and a line counter 5.
And a color original discrimination circuit 6. Image data is input to the image processing apparatus 10 one pixel at a time. The color / monochrome pixel discrimination circuit 1 converts the input image data of each pixel into color pixels, monochrome pixels or gray pixels.
Classified into pixel data of different types. The pixel counter 3 counts the number of input pixel data. The color noise elimination circuit 2 excludes color noise pixels from the counting target of the pixel counter 3. When the input of the pixel data for one line in the main scanning direction is completed, the color line determination circuit 4 determines whether or not the input line is a color line based on the count value of the pixel counter 3. The line counter 5 counts the number of color lines and monochrome lines. The color document discriminating circuit 6 discriminates whether the image of the document is a color document or a monochrome document based on the counting result of the line counter 5.

【0018】図2は、上記画像処理装置に含まれるカラ
ー/モノクロ画素判別回路の構成を詳細に示す図であ
る。カラー/モノクロ画素判別回路1は、差分絶対値演
算回路11a〜11c、最大値選択回路12a,12b
及び画素比較回路13を備えている。差分絶対値演算回
路11a〜11cは、入力された各画素データについて
YMCの各色成分の差分絶対値を算出する。最大値選択
回路12a,12bは、差分絶対値演算回路11a〜1
1cにおいて算出された3つの差分絶対値のうちの最大
値を選択する。画素比較回路13は、最大値選択回路1
2a,12bが選択した最大値を予め設定された閾値
α,βと比較する。
FIG. 2 is a diagram showing in detail the configuration of a color / monochrome pixel discriminating circuit included in the image processing apparatus. The color / monochrome pixel discrimination circuit 1 includes difference absolute value calculation circuits 11a to 11c, maximum value selection circuits 12a and 12b.
And a pixel comparison circuit 13. The difference absolute value calculation circuits 11a to 11c calculate the difference absolute value of each color component of YMC for each input pixel data. The maximum value selection circuits 12a and 12b include difference absolute value calculation circuits 11a to 11a.
The maximum value of the three difference absolute values calculated in 1c is selected. The pixel comparison circuit 13 includes the maximum value selection circuit 1
The maximum values selected by 2a and 12b are compared with preset threshold values α and β.

【0019】画素比較回路13は、この比較において、
最大値が閾値β以上である場合にはモノクロ画素である
と判断してモノクロ画素信号inmを“1”とし、最大
値が閾値α未満である場合にはグレイ画素であると判断
してグレイ画素信号ingを“1”とし、最大値が閾値
α以上閾値β未満である場合にはカラー画素であると判
断してカラー画素信号incを“1”としてカラーノイ
ズ除去回路2に出力する。
In this comparison, the pixel comparison circuit 13
If the maximum value is equal to or larger than the threshold value β, it is determined that the pixel is a monochrome pixel, and the monochrome pixel signal inm is set to “1”. If the maximum value is less than the threshold value α, it is determined that the pixel is a gray pixel. The signal ing is set to “1”, and when the maximum value is equal to or larger than the threshold α and smaller than the threshold β, it is determined that the pixel is a color pixel, and the color pixel signal inc is set to “1” and output to the color noise removal circuit 2.

【0020】図3は、上記画像処理装置に含まれる画素
カウンタ3、カラーライン判別回路4、ラインカウンタ
5及びカラー原稿判別回路6の構成を詳細に示す図であ
る。この図3において、PCLKは画素信号の入力タイ
ミングを規定する画素転送用クロックが出力するクロッ
クパルスであり、HSYNCは主走査方向の同期信号で
ある。PCLKについては後述する図5及び図6におい
ても同様である。画素カウンタ3は、モノクロ画素カウ
ンタ3a、カラー画素カウンタ3b及びグレイ画素カウ
ンタ3cによって構成されている。カウンタ3a〜3c
のそれぞれは、詳細を後述するカラーノイズ除去回路2
から出力されるカラーノイズ除去後のモノクロ画素デー
タCNTEN−MD、カラー画素データCNTEN−C
D及びグレイ画素データCNTEN−GDを計数する。
FIG. 3 is a diagram showing in detail the configurations of the pixel counter 3, the color line discriminating circuit 4, the line counter 5, and the color original discriminating circuit 6 included in the image processing apparatus. In FIG. 3, PCLK is a clock pulse output from a pixel transfer clock that defines the input timing of a pixel signal, and HSYNC is a synchronization signal in the main scanning direction. The same applies to PCLK in FIGS. 5 and 6 described later. The pixel counter 3 includes a monochrome pixel counter 3a, a color pixel counter 3b, and a gray pixel counter 3c. Counters 3a to 3c
Are color noise removal circuits 2 whose details will be described later.
Pixel data CNTEN-MD and color pixel data CNTEN-C after color noise removal output from
The D and gray pixel data CNTEN-GD are counted.

【0021】カラーライン判別回路4は、比較回路4a
〜4cを備えている。比較回路4aは、主走査方向の1
ライン分の画素データの入力が完了した際に、モノクロ
画素カウンタ3aの計数値MDCNTを閾値Aと比較
し、計数値MDCNTが閾値A以上である場合にモノク
ロライン信号を“1”にする。比較回路4bは、主走査
方向の1ライン分の画素データの入力が完了した際に、
カラー画素カウンタ3bの計数値CDCNTを閾値Bと
比較し、計数値CDCNTが閾値B以上である場合にカ
ラーライン信号を“1”にする。
The color line discrimination circuit 4 includes a comparison circuit 4a
To 4c. The comparison circuit 4a outputs 1 in the main scanning direction.
When the input of the pixel data for the line is completed, the count value MDCNT of the monochrome pixel counter 3a is compared with the threshold value A, and when the count value MDCNT is equal to or greater than the threshold value A, the monochrome line signal is set to “1”. When the input of pixel data for one line in the main scanning direction is completed, the comparison circuit 4b
The count value CDCNT of the color pixel counter 3b is compared with a threshold value B, and when the count value CDCNT is equal to or greater than the threshold value B, the color line signal is set to “1”.

【0022】なお、比較回路4bにおいて計数値CDC
NTが閾値B未満であった場合には、所定値νを乗算す
ることにより重み付けしたグレイ画素カウンタ3cの計
数値GDCNTと計数値CDCNTとの和を比較回路4
cにおいて閾値Cと比較し、ν・GDCNT+CDCN
Tが閾値C以上である場合には、カラーライン信号を
“1”にする。
Note that the count value CDC is
If NT is less than the threshold value B, the comparison circuit 4 compares the sum of the count value GDCNT of the gray pixel counter 3c and the count value CDCNT weighted by multiplying by a predetermined value ν.
ν · GDCNT + CDCN
If T is greater than or equal to the threshold value C, the color line signal is set to "1".

【0023】ラインカウンタ5は、モノクロラインカウ
ンタ5a及びカラーラインカウンタ5bによって構成さ
れている。モノクロラインカウンタ5aは、モノクロラ
イン信号が“1”のときに計数値をインクリメントす
る。カラーラインカウンタ5bは、カラーライン信号が
“1”のときに計数値をインクリメントする。
The line counter 5 comprises a monochrome line counter 5a and a color line counter 5b. The monochrome line counter 5a increments the count value when the monochrome line signal is "1". The color line counter 5b increments the count value when the color line signal is "1".

【0024】カラー原稿判別回路6は、比較回路6aを
含む。比較回路6aは、1枚分の画素データの入力が完
了した際に、カラーラインカウンタ5bの計数値CLC
NTを閾値μと比較し、計数値CLCNTが閾値μ以上
である場合にカラー原稿であると判断してカラー原稿判
定信号CIを出力する。
The color original discrimination circuit 6 includes a comparison circuit 6a. When the input of the pixel data for one sheet is completed, the comparison circuit 6a counts the count value CLC of the color line counter 5b.
NT is compared with a threshold value μ, and when the count value CLCNT is equal to or larger than the threshold value μ, it is determined that the document is a color document and a color document determination signal CI is output.

【0025】なお、カラー原稿判別回路6が、モノクロ
ラインカウンタ5aの計数値をも考慮してカラー原稿で
あるか否かの判別を行うようにしてもよい。
The color original discrimination circuit 6 may judge whether or not the original is a color original in consideration of the count value of the monochrome line counter 5a.

【0026】図4は、上記画像処理装置に含まれるカラ
ーノイズ除去回路の構成を詳細に説明する図である。カ
ラーノイズ除去回路2は、モノクロブロック判別回路2
1、前画素削除回路22、前画素削除記憶回路23、前
画素追加回路24及び後画素削除回路25を含む。モノ
クロブロック判別回路21は、カラー/モノクロ画素判
別回路1からモノクロ画素データinmが所定数連続し
て入力された際にモノクロブロックであると判断する。
FIG. 4 is a diagram for explaining in detail the configuration of the color noise elimination circuit included in the image processing apparatus. The color noise elimination circuit 2 includes a monochrome block discrimination circuit 2
1, includes a previous pixel deletion circuit 22, a previous pixel deletion storage circuit 23, a previous pixel addition circuit 24, and a rear pixel deletion circuit 25. The monochrome block determination circuit 21 determines that a monochrome block has been input when a predetermined number of monochrome pixel data inm are continuously input from the color / monochrome pixel determination circuit 1.

【0027】モノクロブロックの前後に存在する画素
は、カラーノイズを含む可能性が高く、カラー画像であ
るかモノクロ画像であるかの判断に用いるべきでなく、
画素カウンタ3における計数対象から除外する必要があ
る。そこで、モノクロブロックの前側に位置する画素に
ついては前画素削除回路22によって削除し、モノクロ
ブロックの後側に位置する画素については後画素削除回
路25によって削除する。
Pixels existing before and after the monochrome block are highly likely to contain color noise, and should not be used to determine whether the image is a color image or a monochrome image.
It is necessary to exclude the pixel counter 3 from counting. Therefore, pixels located on the front side of the monochrome block are deleted by the front pixel deletion circuit 22, and pixels located on the rear side of the monochrome block are deleted by the rear pixel deletion circuit 25.

【0028】ここで、モノクロブロック判別回路21に
おけるモノクロブロックの判別処理前に、前画素削除回
路22においてカラー画素信号inc又はグレイ画素信
号ingを“1”から“0”にすることによって、カラ
ーノイズ画素である可能性の高いカラー画素又はグレイ
画素を予め削除しておくとともに、カラー画素又はグレ
イ画素を削除したことを前画素削除記憶回路23におい
て記憶しておき、モノクロブロック判別回路21におい
てモノクロブロックであると判断しなかった場合に、前
画素削除記憶回路23に削除したことが記憶されている
カラー画素信号inc又はグレイ画素信号ingを前画
素追加回路24において“0”から“1”にする。
Here, before the monochrome block discriminating circuit 21 performs the monochrome block discriminating process, the color pixel signal inc or the gray pixel signal ing is changed from “1” to “0” by the previous pixel deleting circuit 22 so that the color noise is reduced. The color pixels or gray pixels that are likely to be pixels are deleted in advance, and the fact that the color pixels or gray pixels have been deleted is stored in the previous pixel deletion storage circuit 23, and the monochrome block determination circuit 21 If it is not determined that the color pixel signal is stored in the previous pixel deletion storage circuit 23, the color pixel signal inc or the gray pixel signal ing stored in the previous pixel deletion storage circuit 23 is changed from “0” to “1” in the previous pixel addition circuit 24. .

【0029】図5は、上記カラーノイズ除去回路の構成
をさらに詳細に示す図である。カラーノイズ除去回路2
は、画像処理装置10に入力された画素データを構成す
るYMCの各色成分データのいずれかを比較回路20に
おいて下地閾値δと比較する。比較回路20は、色成分
データが下地閾値δより小さければ下地であると判断し
て出力信号を“0”にし、色成分データが下地閾値δよ
り大きければ下地でないと判断して出力信号を“1”に
する。
FIG. 5 is a diagram showing the configuration of the color noise elimination circuit in more detail. Color noise removal circuit 2
In the comparison circuit 20, any one of the YMC color component data constituting the pixel data input to the image processing apparatus 10 is compared with the background threshold value δ. If the color component data is smaller than the background threshold δ, the comparison circuit 20 determines that the image is a background and sets the output signal to “0”. 1 ".

【0030】この比較回路20の出力信号は、カラー/
モノクロ画素判別回路1から出力されたモノクロ画素信
号inmとともにモノクロブロック判別回路21に入力
され、両者の論理積がモノクロブロック画素信号inm
bとしてモノクロブロックカウンタ21aに入力され
る。モノクロブロックカウンタ21aは、モノクロブロ
ック画素信号inmbが“1”の時に計数値をインクリ
メントし、モノクロブロック画素信号inmbが“0”
の時にフリップフロップを介してリセットされる。した
がって、モノクロブロックカウンタ21aは、カラー/
モノクロ画素判別回路1においてモノクロ画素inmと
判断された画素のうち、画像の下地領域に含まれる画素
を除くモノクロブロック画素inmbのみの連続数を計
数する。
The output signal of the comparison circuit 20 is a color signal
The monochrome pixel signal inm output from the monochrome pixel determination circuit 1 is input to the monochrome block determination circuit 21 together with the monochrome pixel signal inm.
b is input to the monochrome block counter 21a. The monochrome block counter 21a increments the count value when the monochrome block pixel signal inmb is “1”, and the monochrome block pixel signal inmb is “0”.
At the time of reset through the flip-flop. Therefore, the monochrome block counter 21a calculates the color / color
The monochrome pixel discriminating circuit 1 counts the continuous number of only the monochrome block pixels inmb except for the pixels included in the background area of the image among the pixels determined to be monochrome pixels inm.

【0031】このモノクロブロック画素信号inmb
は、前画素削除回路22にも入力される。前画素削除回
路22には、カラー/モノクロ画素判別回路1から出力
されたカラー画素信号inc及びモノクロ画素信号in
gも入力される。前画素削除回路22は、モノクロブロ
ック画素信号inmbが“0”から“1”に変化した時
に、カラー画素信号incが“1”から“0”に変化し
た場合にはREMDTSEL信号に応じて1又は2クロ
ック分前のカラー画素信号incを“1”から“0”に
し、グレイ画素信号ingが“1”から“0”に変化し
た場合にはREMDTSEL信号に応じて1又は2クロ
ック分前のグレイ画素信号ingを“1”から“0”に
する。
This monochrome block pixel signal inmb
Is also input to the previous pixel deletion circuit 22. The previous pixel deletion circuit 22 includes the color pixel signal inc and the monochrome pixel signal in output from the color / monochrome pixel discrimination circuit 1.
g is also input. When the monochrome pixel signal inmb changes from “0” to “1”, and the color pixel signal inc changes from “1” to “0”, the previous pixel deletion circuit 22 outputs 1 or 1 according to the REMDTSEL signal. The color pixel signal inc two clocks earlier is changed from “1” to “0”, and when the gray pixel signal ing changes from “1” to “0”, the gray one or two clocks earlier according to the REMDSEL signal. The pixel signal ing is changed from “1” to “0”.

【0032】このため、前画素削除回路22は、例えば
図6に示すように構成されている。図6に示す構成にお
いて、モノクロブロック画素信号inmbが“0”から
“1”に変化するとともに、カラー画素信号incが
“1”から“0”に変化した場合を考えると、フリップ
フロップ61から前回のモノクロブロック画素信号in
mbの“0”状態が出力されるとともに、インバータ6
2において今回のモノクロブロック画素信号inmbの
“1”状態が“0”状態に反転され、ORゲート63の
出力が“0”になる。このとき、フリップフロップ64
から前回のカラー画素信号incの“1”状態がインバ
ータ65により“0”に反転され、ともに“0”である
ORゲート63の出力信号、及び、インバータ65の出
力信号がORゲート66に入力され、ORゲート66か
ら“0”が出力される。このため、ANDゲート67か
ら“0”が出力され、前回の入力時に“1”であったカ
ラー画素信号incが“0”に反転された状態でフリッ
プフロップ68に保存される。
For this reason, the previous pixel deletion circuit 22 is configured, for example, as shown in FIG. In the configuration shown in FIG. 6, consider the case where the monochrome block pixel signal inmb changes from “0” to “1” and the color pixel signal inc changes from “1” to “0”. Monochrome block pixel signal in
mb is output, and the inverter 6
In 2, the “1” state of the current monochrome block pixel signal inmb is inverted to the “0” state, and the output of the OR gate 63 becomes “0”. At this time, the flip-flop 64
The "1" state of the previous color pixel signal inc is inverted to "0" by the inverter 65, and the output signal of the OR gate 63 and the output signal of the inverter 65 both of which are "0" are input to the OR gate 66. , OR gate 66 outputs "0". Therefore, "0" is output from the AND gate 67, and the color pixel signal inc, which was "1" at the previous input, is stored in the flip-flop 68 in a state where it is inverted to "0".

【0033】なお、セレクタ69のS端子には、モノク
ロブロックの前後において削除すべきカラー画素信号又
はグレイ画素信号の画素数を決定するREMDTSEL
信号が入力され、REMDTSEL信号が“1”の場合
にはフリップフロップ68に保存されていた前々回のモ
ノクロブロック画素信号inmbの状態が、REMDT
SEL信号が“0”の場合には電源電圧が、それぞれO
Rゲート70の一方の入力端子に入力される。また、O
Rゲートの他方の入力端子には、今回のモノクロブロッ
ク画素信号inmbの反転信号が入力される。
The S terminal of the selector 69 has a REMDTSEL for determining the number of color or gray pixel signals to be deleted before and after the monochrome block.
When the signal is input and the REMDSEL signal is “1”, the state of the monochrome block pixel signal inmb stored two times before in the flip-flop 68 is changed to RMDT.
When the SEL signal is “0”, the power supply voltage
The signal is input to one input terminal of the R gate 70. Also, O
An inverted signal of the current monochrome block pixel signal inmb is input to the other input terminal of the R gate.

【0034】したがって、REMDTSELが“1”の
場合には、ORゲート70の出力が“0”になり、フリ
ップフロップ68に保存されていた前々回のモノクロブ
ロック画素信号inmbは、インバータ72、ORゲー
ト73及びANDゲート74によって“0”に反転され
る。これに対して、REMDTSEL信号が“0”の場
合には、ORゲート70の出力が“1”になり、フリッ
プフロップ68に保存されていた前々回のモノクロブロ
ック画素信号inmbは、インバータ72、ORゲート
73及びANDゲート74によって“1”のままにされ
る。
Therefore, when REMDTSEL is "1", the output of the OR gate 70 becomes "0", and the monochrome block pixel signal inmb stored two times before in the flip-flop 68 is converted into the inverter 72 and the OR gate 73. And "0" by the AND gate 74. On the other hand, when the REMDTSEL signal is "0", the output of the OR gate 70 becomes "1", and the monochrome block pixel signal inmb stored in the flip-flop 68 two times before is output from the inverter 72 and the OR gate. It is left at "1" by 73 and AND gate 74.

【0035】モノクロブロックカウンタ21aは、計数
値が所定値γ未満の場合にはモノクロブロック信号mb
を“1”にし、計数値が所定値γ以上になるとモノクロ
ブロックであると判断してモノクロブロック信号mbを
“0”にする。モノクロブロックカウンタ21aから出
力されるモノクロブロック信号mbは、前画素追加回路
24及び後画素削除回路25に入力される。前画素追加
回路24には、モノクロブロック画素信号inmb、並
びに、前画素削除回路22を経由したカラー画素信号i
nc及びグレイ画素信号ingも入力される。
When the count value is less than the predetermined value γ, the monochrome block counter 21a outputs the monochrome block signal mb
Is set to “1”, and when the count value becomes equal to or more than the predetermined value γ, the block is determined to be a monochrome block and the monochrome block signal mb is set to “0”. The monochrome block signal mb output from the monochrome block counter 21a is input to the front pixel addition circuit 24 and the rear pixel deletion circuit 25. The previous pixel addition circuit 24 includes a monochrome block pixel signal inmb and a color pixel signal i that has passed through the previous pixel deletion circuit 22.
nc and the gray pixel signal ing are also input.

【0036】前画素追加回路24は、モノクロブロック
信号mbが“1”から“0”に変化した時に、モノクロ
ブロック信号mbが“0”である場合には前画素削除回
路22において“0”にされたカラー画素信号inc又
はグレイ画素信号ingをそのまま出力し、モノクロブ
ロック信号mbが“1”である場合には前画素削除回路
22においてREMDTSEL信号に応じて“0”にさ
れた1又は2クロック分のカラー画素信号inc又はグ
レイ画素信号ingを“1”にする。
If the monochrome block signal mb is "0" when the monochrome block signal mb changes from "1" to "0", the previous pixel addition circuit 24 sets the previous pixel deletion circuit 22 to "0". The color pixel signal inc or the gray pixel signal ing output as it is, and when the monochrome block signal mb is “1”, the previous pixel deletion circuit 22 sets 1 or 2 clocks to “0” according to the REMDTSEL signal. The minute color pixel signal inc or the gray pixel signal ing is set to “1”.

【0037】この処理により、前画素追加回路24は、
モノクロブロック判別回路21におけるモノクロブロッ
クの判別結果に基づいて、前画素削除回路22において
モノクロブロックの判別に先立って予め“0”にされた
カラー画素信号又はグレイ画素信号を“0”のまま又は
“1”に復元して出力する。即ち、前画素追加回路24
は、前画素削除回路22によりモノクロブロック画素信
号inmbの前側に位置することを条件に“0”にされ
たカラー画素信号inc及びグレイ画素信号ingを、
そのモノクロブロック画素信号inmbがモノクロブロ
ックに含まれる場合には“0”のままにし、そのモノク
ロブロック画素信号inmbがモノクロブロックに含ま
れない場合には“1”に復元する。
By this processing, the previous pixel adding circuit 24
Based on the monochrome block determination result in the monochrome block determination circuit 21, the color pixel signal or the gray pixel signal previously set to “0” in the previous pixel deletion circuit 22 prior to the determination of the monochrome block remains “0” or “ 1 "and output. That is, the previous pixel adding circuit 24
Is a color pixel signal inc and a gray pixel signal ing that have been set to “0” on the condition that they are located in front of the monochrome block pixel signal inmb by the previous pixel deletion circuit 22.
When the monochrome block pixel signal inmb is included in the monochrome block, the value is kept at "0". When the monochrome block pixel signal inmb is not included in the monochrome block, the value is restored to "1".

【0038】なお、モノクロブロック画素信号inmb
が“0”から“1”に変化する前のタイミングで入力さ
れた画素信号がカラー画素信号incであるかグレイ画
素信号ingであるかに応じて、前画素削除回路22に
よってカラー画素信号inc又はグレイ画素信号ing
のいずれか一方のみが“0”にされる。したがって、モ
ノクロブロック画素信号inmbがモノクロブロックに
含まれない場合、前画素追加回路24は、前画素削除回
路22によって“0”にされたカラー画素信号inc又
はグレイ画素信号ingのいずれか一方のみを選択して
“1”に復元する必要がある。そこで、前画素削除回路
22においてカラー画素信号inc又はグレイ画素信号
ingのいずれが“0”にされたかを前画素削除記憶回
路23において記憶しておき、前画素削除記憶回路23
の記憶内容を参照して前画素追加回路24におけるカラ
ー画素信号inc又はグレイ画素信号ingの復元処理
を行う。
The monochrome block pixel signal inmb
In accordance with whether the pixel signal input at the timing before changes from “0” to “1” is the color pixel signal inc or the gray pixel signal ing, the previous pixel deletion circuit 22 causes the color pixel signal inc or Gray pixel signal ing
Is set to "0". Therefore, when the monochrome block pixel signal inmb is not included in the monochrome block, the previous pixel addition circuit 24 outputs only one of the color pixel signal inc and the gray pixel signal ing set to “0” by the previous pixel deletion circuit 22. It must be selected and restored to "1". Therefore, whether the color pixel signal inc or the gray pixel signal ing has been set to “0” in the previous pixel deletion circuit 22 is stored in the previous pixel deletion storage circuit 23, and the previous pixel deletion storage circuit 23 is stored.
The restoration processing of the color pixel signal inc or the gray pixel signal ing in the previous pixel addition circuit 24 is performed with reference to the stored contents of the above.

【0039】このため、前画素追加回路24及び前画素
削除記憶回路23は、例えば図6に示すように構成され
ている。いま、モノクロブロックが存在しないにも拘ら
ずカラー画素信号incを削除した場合を考えると、モ
ノクロブロックが存在しない場合にはモノクロブロック
信号mbは“1”であり、ANDゲート75の入力がい
ずれも“1”となることからANDゲートの出力は
“1”になる。また、カラー画素信号incが“1”か
ら“0”にされた場合には、前画素削除記憶回路23を
構成するフリップフロップ76の出力が“1”になる。
したがって、ANDゲート77の出力が“1”になり、
前画素削除回路22において“1”から“0”にされた
カラー画素信号incが“1”に復元された状態で、O
Rゲート78を介してフリップフロップ79に保存され
る。
For this reason, the previous pixel addition circuit 24 and the previous pixel deletion storage circuit 23 are configured as shown in FIG. 6, for example. Now, considering a case where the color pixel signal inc is deleted in spite of the absence of the monochrome block, when the monochrome block does not exist, the monochrome block signal mb is “1”, and both inputs of the AND gate 75 are not performed. Since it becomes "1", the output of the AND gate becomes "1". When the color pixel signal inc is changed from “1” to “0”, the output of the flip-flop 76 configuring the previous pixel deletion storage circuit 23 becomes “1”.
Therefore, the output of the AND gate 77 becomes "1",
In a state where the color pixel signal inc changed from “1” to “0” in the previous pixel deletion circuit 22 is restored to “1”, O
The data is stored in the flip-flop 79 via the R gate 78.

【0040】一方、モノクロブロックの前側に位置する
カラー画素信号を前画素削除回路22において“1”か
ら“0”にした場合を考えると、モノクロブロックが存
在する場合にはモノクロブロック信号mbは“0”であ
り、ANDゲート75,77の出力はともに“0”にな
り、ORゲート78の出力状態はフリップフロップ80
の記憶している状態のみに依存する。したがって、モノ
クロブロックが存在する場合には、カラー画素信号in
cは“0”のままでフリップフロップ79に保存され
る。
On the other hand, considering the case where the color pixel signal located on the front side of the monochrome block is changed from “1” to “0” by the previous pixel deletion circuit 22, when the monochrome block exists, the monochrome block signal mb is “ 0 ", the outputs of the AND gates 75 and 77 are both" 0 ", and the output state of the OR gate 78 is the flip-flop 80.
It depends only on the state that is remembered. Therefore, when a monochrome block exists, the color pixel signal in
c is stored in the flip-flop 79 as “0”.

【0041】なお、セレクタ81のS端子にはセレクタ
69のS端子と同様に、REMDTSEL信号が入力さ
れる。セレクタ81は、REMDTSEL信号が“0”
であるか“1”であるかに応じて接地電圧又はANDゲ
ート77の出力電圧をORゲート82に入力する。した
がって、前画素追加回路24は、REMDTSEL信号
の状態に応じて、1又は2画素のカラー画素信号を
“1”に復元する。
The REMDSEL signal is input to the S terminal of the selector 81 in the same manner as the S terminal of the selector 69. The selector 81 sets the REMDTSEL signal to “0”.
Or the output voltage of the AND gate 77 is input to the OR gate 82 depending on whether the signal is “1” or “1”. Therefore, the previous pixel adding circuit 24 restores the color pixel signal of one or two pixels to “1” according to the state of the REMDTSEL signal.

【0042】後画素削除回路25には、モノクロブロッ
ク画素信号inmb及びモノクロブロック信号mbとと
もに、前画素追加回路24を経由したカラー画素信号i
nc及びモノクロ画素信号ingが入力される。後画素
削除回路25は、モノクロブロック画素信号inmbが
“1”から“0”に変化した時に、モノクロブロック信
号mbが“0”であり、かつ、カラー画素信号incが
“0”から“1”に変化した場合にはREMDTSEL
信号に応じて1又は2クロック分のカラー画素信号in
cを“1”から“0”にし、グレイ画素信号ingが
“0”から“1”に変化した場合にはREMDTSEL
信号に応じて1又は2クロック分のグレイ画素信号in
gを“1”から“0”にする。
The rear pixel deletion circuit 25 supplies the monochrome pixel signal inmb and the monochrome block signal mb together with the color pixel signal i passed through the previous pixel addition circuit 24.
nc and the monochrome pixel signal ing are input. When the monochrome block pixel signal inmb changes from “1” to “0”, the rear pixel deletion circuit 25 sets the monochrome block signal mb to “0” and changes the color pixel signal inc from “0” to “1”. REMDTSEL if changed to
Color pixel signal in for one or two clocks depending on the signal
If c is changed from “1” to “0” and the gray pixel signal ing changes from “0” to “1”, REMDTSSEL
Gray pixel signal in for one or two clocks depending on the signal
g is changed from “1” to “0”.

【0043】このため、後画素削除回路25は、例えば
図6に示すように構成されている。モノクロブロックが
存在する場合には、モノクロブロック信号mb、及び、
モノクロブロック画素信号inmbの反転信号はともに
“0”になり、ORゲート83からORゲート84に
“0”が入力される。一方、フリップフロップ85に保
存されている“1”のカラー画素信号ingは、インバ
ータ86によって反転されてORゲート84に入力され
る。したがって、ANDゲート87の出力信号CNTE
N−CDは、“0”になる。
For this reason, the rear pixel deletion circuit 25 is configured, for example, as shown in FIG. If a monochrome block exists, the monochrome block signal mb, and
The inverted signals of the monochrome block pixel signal inmb are both "0", and "0" is input from the OR gate 83 to the OR gate 84. On the other hand, the color pixel signal “ing” of “1” stored in the flip-flop 85 is inverted by the inverter 86 and input to the OR gate 84. Therefore, the output signal CNTE of the AND gate 87
N-CD becomes "0".

【0044】一方、モノクロブロックが存在しない場合
には、モノクロブロック信号mbが“1”であるため、
ORゲート83の出力信号は“1”になり、ANDゲー
ト87からフリップフロップ85に保存されている状態
のままカラー画素信号incがCENTEN−CDとし
て出力される。
On the other hand, when there is no monochrome block, since the monochrome block signal mb is "1",
The output signal of the OR gate 83 becomes “1”, and the color pixel signal “inc” is output from the AND gate 87 as CENTEN-CD while being stored in the flip-flop 85.

【0045】また、セレクタ88のS端子には、セレク
タ69及び81と同様にREMDTSEL信号が入力さ
れる。セレクタ88は、REMDTSEL信号が“0”
であるか又は“1”であるかに応じて電源電圧又はOR
ゲート89の出力信号を出力する。したがって、モノク
ロブロックが存在することによりモノクロブロック信号
mbが“0”である場合には、ORゲート89の2入力
の両方が“0”になり、モノクロブロックの2クロック
分後側のカラー画素信号もANDゲート90によって
“1”から“0”にされる。
The SMD terminal of the selector 88 receives the REMDTSEL signal in the same manner as the selectors 69 and 81. The selector 88 sets the REMDTSEL signal to “0”.
Power supply voltage or OR depending on whether
The output signal of the gate 89 is output. Therefore, when the monochrome block signal mb is “0” due to the presence of the monochrome block, both inputs of the OR gate 89 become “0”, and the color pixel signal two clocks behind the monochrome block. Is also changed from "1" to "0" by the AND gate 90.

【0046】なお、図6に示すように、前画素削除回路
22、前画素削除記憶回路23、前画素追加回路24及
び後画素削除回路25は、グレイ画素信号ingについ
てカラー画素信号incと同様の回路構成を備えてお
り、グレイ画素信号ingについても上述のカラー画素
信号incに対する動作と同様の信号処理が実行され
る。
As shown in FIG. 6, the previous pixel deletion circuit 22, the previous pixel deletion storage circuit 23, the previous pixel addition circuit 24, and the rear pixel deletion circuit 25 are similar to the color pixel signal inc for the gray pixel signal ing. It has a circuit configuration, and performs the same signal processing as that for the above-described color pixel signal inc for the gray pixel signal ing.

【0047】[0047]

【発明の効果】請求項1に記載した発明によれば、モノ
クロブロックが存在するか否かの判別を行うことなくモ
ノクロ画素信号の前側に位置する単一又は複数の画素信
号を削除することにより、モノクロ画素信号がモノクロ
ブロックに含まれるか否かを判別することなく、モノク
ロ画素信号の前側に位置することのみを条件としてカラ
ーノイズ画素である可能性のある画素信号を予め削除
し、カラーノイズ画素の画素信号を削除するために多数
の画素信号を記憶する必要がなく、画素信号の書込/読
取処理を不要にして画像処理作業を短時間化することが
できるとともに、多数の画素信号を記憶するためのメモ
リを不要にしてコストの削減を図ることができる。
According to the first aspect of the invention, a single or a plurality of pixel signals located in front of a monochrome pixel signal are deleted without determining whether or not a monochrome block exists. The pixel signal which may be a color noise pixel is deleted in advance only on the condition that the pixel signal is located in front of the monochrome pixel signal without determining whether the monochrome pixel signal is included in the monochrome block. There is no need to store a large number of pixel signals in order to delete the pixel signals of the pixels, and it is not necessary to write / read the pixel signals, thereby shortening the image processing work. The cost can be reduced by eliminating the need for a memory for storage.

【0048】請求項2に記載した発明によれば、モノク
ロ画素信号の前側に位置することを条件として削除した
画素信号を、そのモノクロ画素信号がモノクロブロック
に含まれるものでない場合に復元することにより、カラ
ーノイズ画素の画素信号のみを確実に削除し、カラー画
像であるかモノクロ画像であるかの判別を正確に行うこ
とができる。
According to the second aspect of the present invention, a pixel signal deleted on condition that it is located in front of a monochrome pixel signal is restored when the monochrome pixel signal is not included in a monochrome block. In addition, it is possible to reliably delete only the pixel signal of the color noise pixel and accurately determine whether the image is a color image or a monochrome image.

【0049】請求項3に記載した発明によれば、モノク
ロ画素信号の前側に位置することのみを条件として画素
信号を削除した状態を記憶しておき、その記憶内容に基
づいてカラーノイズ画素でない画素信号を復元すること
により、削除されなかった画素信号が誤って復元される
ことがなく、カラー画像であるかモノクロ画像であるか
の判別をより正確に行うことができる。
According to the third aspect of the present invention, the state where the pixel signal is deleted is stored only on condition that the pixel signal is located in front of the monochrome pixel signal, and a pixel which is not a color noise pixel is stored based on the stored content. By restoring the signal, the pixel signal that has not been deleted is not erroneously restored, and it is possible to more accurately determine whether the image is a color image or a monochrome image.

【0050】請求項4に記載した発明によれば、モノク
ロブロックが存在するか否かを判別した後に、その判別
結果に基づいてモノクロブロックの後側に位置する単一
又は複数の画素信号を削除することにより、モノクロブ
ロックの後側に位置するカラーノイズ画素の画素信号を
確実に削除することができ、カラー画像であるかモノク
ロ画像であるかの判別をより正確に行うことができる。
According to the fourth aspect of the present invention, after determining whether or not a monochrome block exists, one or a plurality of pixel signals located on the rear side of the monochrome block are deleted based on the determination result. By doing so, it is possible to reliably delete the pixel signal of the color noise pixel located on the rear side of the monochrome block, and it is possible to more accurately determine whether the image is a color image or a monochrome image.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施形態に係る画像処理装置の構成
を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of an image processing apparatus according to an embodiment of the present invention.

【図2】上記画像処理装置に含まれるカラー/モノクロ
画素判別回路の構成を詳細に示す図である。
FIG. 2 is a diagram illustrating in detail a configuration of a color / monochrome pixel discriminating circuit included in the image processing apparatus.

【図3】上記画像処理装置に含まれる画素カウンタ、カ
ラーライン判別回路、ラインカウンタ及びカラー原稿判
別回路の構成を詳細に示す図である。
FIG. 3 is a diagram showing in detail the configurations of a pixel counter, a color line discrimination circuit, a line counter, and a color document discrimination circuit included in the image processing apparatus.

【図4】上記画像処理装置に含まれるカラーノイズ除去
回路の構成を詳細に説明する図である。
FIG. 4 is a diagram illustrating in detail a configuration of a color noise removal circuit included in the image processing apparatus.

【図5】上記カラーノイズ除去回路の構成をさらに詳細
に示す図である。
FIG. 5 is a diagram showing the configuration of the color noise elimination circuit in more detail.

【図6】上記カラーノイズ除去回路の具体的な回路構成
の一例を示す図である。
FIG. 6 is a diagram showing an example of a specific circuit configuration of the color noise elimination circuit.

【符号の説明】[Explanation of symbols]

1−カラー/モノクロ画素判別回路 2−カラーノイズ除去回路 3−画素カウンタ 4−カラーライン判別回路 5−ラインカウンタ 6−カラー原稿判別回路 10−画像処理装置 21−モノクロブロック判別回路 22−前画素削除回路 23−前画素削除記憶回路 24−前画素追加回路 25−後画素削除回路 1-color / monochrome pixel discrimination circuit 2-color noise removal circuit 3-pixel counter 4-color line discrimination circuit 5-line counter 6-color document discrimination circuit 10-image processing device 21-monochrome block discrimination circuit 22-previous pixel deletion Circuit 23-Previous Pixel Deletion Storage Circuit 24-Previous Pixel Addition Circuit 25-Back Pixel Deletion Circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】モノクロ画素信号の前側に位置する単一又
は複数の画素信号を、モノクロブロックが存在するか否
かの判別に先立って削除することを特徴とする画像処理
装置。
1. An image processing apparatus according to claim 1, wherein a single or a plurality of pixel signals located in front of the monochrome pixel signal are deleted before determining whether or not a monochrome block exists.
【請求項2】モノクロブロックが存在するか否かの判別
に先立って削除した画素信号を、モノクロブロックが存
在しない場合に復元する請求項1に記載の画像処理装
置。
2. The image processing apparatus according to claim 1, wherein the pixel signal deleted before determining whether or not a monochrome block exists is restored when the monochrome block does not exist.
【請求項3】モノクロ画素信号の前側に位置する単一又
は複数の画素信号を削除した状態を記憶する記憶手段を
備え、記憶手段の記憶内容に基づいて削除した画像信号
を復元する請求項2に記載の画像処理装置。
3. A storage means for storing a state in which a single or a plurality of pixel signals located in front of a monochrome pixel signal are deleted, and the deleted image signal is restored based on the storage contents of the storage means. An image processing apparatus according to claim 1.
【請求項4】モノクロブロックが存在するか否かの判別
結果に基づいて、モノクロブロックの後側に位置する単
一又は複数の画素信号を削除する請求項3に記載の画像
処理装置。
4. The image processing apparatus according to claim 3, wherein one or a plurality of pixel signals located on the rear side of the monochrome block are deleted based on a result of the determination as to whether a monochrome block exists.
JP10061253A 1998-03-12 1998-03-12 Image processor Pending JPH11261829A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10061253A JPH11261829A (en) 1998-03-12 1998-03-12 Image processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10061253A JPH11261829A (en) 1998-03-12 1998-03-12 Image processor

Publications (1)

Publication Number Publication Date
JPH11261829A true JPH11261829A (en) 1999-09-24

Family

ID=13165898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10061253A Pending JPH11261829A (en) 1998-03-12 1998-03-12 Image processor

Country Status (1)

Country Link
JP (1) JPH11261829A (en)

Similar Documents

Publication Publication Date Title
US4506382A (en) Apparatus for detecting two-dimensional pattern and method for transforming the pattern into binary image
EP1072153B1 (en) False contour correcting apparatus and method
US5701364A (en) Image processing apparatus
JPH06152943A (en) Method and apparatus for high-speed detection of halftone
US5243441A (en) Half tone image processing circuit with improved scale reduction images and method for reducing half tone images
EP0350919B1 (en) Color image processing apparatus
US6633975B1 (en) Data processing system having plurality of processors and executing series of processings in prescribed order
JPH11261829A (en) Image processor
US20010028750A1 (en) Image processing apparatus and image processing method employing the same
JPH05136994A (en) Image area separation circuit
JP2624427B2 (en) Image discriminating device
JP2829930B2 (en) Image processing device
JPH0364166A (en) Picture processing unit
JP2589928B2 (en) Isolated point removal device
JP2585872B2 (en) Image noise removal device
JP3003133B2 (en) Image outline extraction device
JP4052500B2 (en) Character detection device
JPH09321989A (en) Edge area detector
JPH05183761A (en) Picture processor
JPH0339992A (en) Image data processor
JPH03100773A (en) Data processor
JP2656505B2 (en) AGC circuit
JPH01168164A (en) Picture processing unit
JPH0420071A (en) Picture processor
JPH01155486A (en) Device for judging character photograph picture