JPH11260273A - Field emission-type cold-cathode element - Google Patents

Field emission-type cold-cathode element

Info

Publication number
JPH11260273A
JPH11260273A JP5670098A JP5670098A JPH11260273A JP H11260273 A JPH11260273 A JP H11260273A JP 5670098 A JP5670098 A JP 5670098A JP 5670098 A JP5670098 A JP 5670098A JP H11260273 A JPH11260273 A JP H11260273A
Authority
JP
Japan
Prior art keywords
cold cathode
cathode
field emission
chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5670098A
Other languages
Japanese (ja)
Inventor
Kazuya Nakayama
和也 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5670098A priority Critical patent/JPH11260273A/en
Priority to US09/263,217 priority patent/US6297586B1/en
Publication of JPH11260273A publication Critical patent/JPH11260273A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the degradation of yield due to the increase of an element area, accompanying the transition of a field emission-type cold-cathode element for heavy current application and to provide a structure and an assembly method which is suitable to heightened breakdown voltage. SOLUTION: A structure, capable of dealing with the transmission to large current, is built by forming a multichip structure wherein multiple cold-cathode chips 10 are arranged in the form of an array. This is an assembly method superior in workability to be required for forming the multichip structure. Additionally, a high withstand voltage field emission-type cold-cathode element can be formed by keeping a constant insulation distance between an emitter side and an anode side by forming recessed parts 7a at a part of an anode electrode 7 facing opposite to an emitter, in particular a part opposite to a gate wiring 9. Thereby a field emission-type cold-cathode element is provided for high power switching which is capable of easily coping with high withstand voltage application, controlling large current and is high in manufacturing yield and reliability.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は電界放出型冷陰極素
子に係り、特にパワースイッチ等に用いる高耐圧の電界
放出型冷陰極素子に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission type cold cathode device, and more particularly to a field emission type cold cathode device having a high breakdown voltage used for a power switch or the like.

【0002】[0002]

【従来の技術】従来、電界放出型冷陰極素子は、主にデ
ィスプレイ装置への応用を目的として開発されてきた。
ディスプレイ装置に用いる電界放出型冷陰極素子は、主
として蛍光面を発光させる電子ビームの発生源として利
用されるため、所要電流は少なく、電圧としては1kV
程度以下である。
2. Description of the Related Art Conventionally, field emission type cold cathode devices have been developed mainly for application to display devices.
The field emission type cold cathode device used for the display device is mainly used as a source of an electron beam for emitting a fluorescent screen, so that the required current is small and the voltage is 1 kV.
Less than or equal.

【0003】近年、電界放出型冷陰極素子をパワー・ス
イッチング・デバイスとして利用する試みが提案されて
いるが、このとき、スイッチング制御の対象となる電流
値は数10Aから数1OOOAに及び、また、電圧の値
も数kVから数100kVに達する高い電圧範囲におけ
る動作が要求される。
In recent years, attempts have been made to use a field emission type cold cathode device as a power switching device. At this time, the current value to be subjected to switching control ranges from several tens of amps to several ten thousand OOOA. Operation is required in a high voltage range where the voltage value also ranges from several kV to several hundred kV.

【0004】大電流を流すためには、ある程度大きい素
子面積を必要とするが、電界放出型冷陰極素子では、電
子放出を容易にするため針状の陰極の先端部を極度に鋭
くしなければならない。このように、微細な製造プロセ
スが必要な素子では、大面積に亘って特性の均一な素子
を得るのがいちじるしく困難であり、信頼性や製造歩留
まり上の問題を生じ易い。
In order to allow a large current to flow, a relatively large element area is required. However, in the field emission type cold cathode element, the tip of the needle-like cathode must be extremely sharp to facilitate electron emission. No. As described above, in an element requiring a fine manufacturing process, it is extremely difficult to obtain an element having uniform characteristics over a large area, and problems in reliability and manufacturing yield are likely to occur.

【0005】さらに1kVを超える高電圧が印加されれ
ば、素子内部のわずかな凹凸部から放電が起り、素子の
誤動作や電圧破壊の原因となる。特に電界放出型冷陰極
素子がゲート電極を含む能動素子である場合には、制御
信号を加えるゲート配線が凹凸の原因になり易く、凹凸
部からの放電を回避するゲート配線の配置方法が問題と
なっていた。
Further, when a high voltage exceeding 1 kV is applied, a discharge occurs from a slight uneven portion inside the element, which causes a malfunction of the element and a voltage breakdown. In particular, when the field emission cold cathode device is an active device including a gate electrode, the gate wiring to which a control signal is applied tends to cause unevenness, and the method of arranging the gate wiring to avoid discharge from the unevenness is problematic. Had become.

【0006】また、電界放出型冷陰極素子の大型化の要
求に対して、多数の冷陰極チップを用いたマルチチップ
型の素子を構成することで対応しようとすれば、多数の
チップのゲート電極を接続する複雑なゲート配線が必要
となり、ゲート配線の凹凸部からの放電を回避すること
がいちじるしく困難となっていた。
In order to respond to the demand for a large field emission cold cathode device by forming a multi-chip type device using a large number of cold cathode chips, the gate electrodes of a large number of chips are required. , A complicated gate wiring is required, and it is extremely difficult to avoid discharge from the uneven portion of the gate wiring.

【0007】従って、パワースイッチングデバイスとし
て、電界放出型冷陰極素子をマルチチップ型に構成する
ことはいちじるしく困難であり、特に大型化の要求に答
えることができないのが実情であった。
Therefore, it is extremely difficult to construct a field emission type cold cathode device as a multi-chip type as a power switching device, and in particular, it has not been possible to respond to a demand for a large size.

【0008】[0008]

【発明が解決しようとする課題】上記したように、電界
放出型冷陰極素子の大電流化、高耐圧化には限界があ
り、これをスイッチング素子として使用する可能性は大
きく制限されてきた。本発明は上記の問題点を解決すべ
くなされたもので、大電流を制御することができる電界
放出型冷陰極素子を提供することを目的とする。
As described above, there is a limit in increasing the current and increasing the breakdown voltage of the field emission type cold cathode device, and the possibility of using it as a switching device has been greatly limited. The present invention has been made to solve the above problems, and has as its object to provide a field emission type cold cathode device capable of controlling a large current.

【0009】[0009]

【課題を解決するための手段】上記の問題点を解決する
ための本発明の電界放出型冷陰極素子は、複数の冷陰極
チップをアレイ状に配置し、マルチチップ構成とするこ
とにより容易に大電流化が可能な構造とすることに特徴
がある。
The field emission type cold cathode device according to the present invention for solving the above problems can be easily arranged by arranging a plurality of cold cathode chips in an array to form a multi-chip structure. It is characterized by having a structure capable of increasing the current.

【0010】また、マルチチップ構成に加えて、エミッ
タに対向するアノード電極の一部、特にゲートパッド部
に対向する部分に凹部を設け、エミッタ側とアノード側
との間に一定の絶縁距離を保つことにより、大電流が制
御でき、しかも高耐圧の電界放出型冷陰極素子を提供す
る。
In addition to the multi-chip structure, a concave portion is provided in a part of the anode electrode facing the emitter, particularly in a part facing the gate pad portion, and a constant insulating distance is maintained between the emitter side and the anode side. Thus, a field emission cold cathode device capable of controlling a large current and having a high withstand voltage is provided.

【0011】具体的には本発明の電界放出型冷陰極素子
は、冷陰極チップを形成する導電性基板と、この導電性
基板上に形成された複数の電界放出型エミッタと、導電
性基板上に形成され、かつ、複数の電界放出型エミッタ
の先端部周辺を覆うひと続きの絶縁膜と、ひと続きの導
体膜を用いて前記絶縁膜上に形成され、複数の電界放出
型エミッタの電流を一括して制御するゲートパッド部と
をそれぞれ備えた複数の冷陰極チップと、この複数の冷
陰極チップが縦方向及び横方向に配置された冷陰極チッ
プアレイの共通のカソード電極と、電界放出型エミッタ
に対向するように配置された冷陰極チップアレイの共通
のアノード電極とを具備することを特徴とする。
Specifically, a field emission cold cathode device of the present invention comprises a conductive substrate forming a cold cathode chip, a plurality of field emission emitters formed on the conductive substrate, And a continuous insulating film covering the periphery of the tip of the plurality of field emission emitters, and formed on the insulating film by using a continuous conductor film to control the current of the plurality of field emission emitters. A plurality of cold cathode chips each having a gate pad portion that is controlled collectively; a common cathode electrode of a cold cathode chip array in which the plurality of cold cathode chips are arranged in a vertical direction and a horizontal direction; A common anode electrode of the cold cathode chip array arranged to face the emitter.

【0012】好ましくは共通のカソード電極には、少な
くともカソード電極上の冷陰極チップアレイの縦方向及
び横方向のいずれかに沿って、冷陰極チップアレイの間
に、絶縁層を介してゲート配線ラインがカソード電極の
表面を横断するように形成され、ゲートパッド部がゲー
ト配線ラインにそれぞれ接続されたことを特徴とする。
Preferably, the common cathode electrode has a gate wiring line via an insulating layer between the cold cathode chip arrays along at least one of the vertical and horizontal directions of the cold cathode chip array on the cathode electrode. Are formed so as to cross the surface of the cathode electrode, and the gate pad portions are respectively connected to the gate wiring lines.

【0013】また好ましくは前記冷陰極チップは、導電
性基板上の複数の電界放出型エミッタに接続されたカソ
ードパッド部を前記冷陰極チップ上にさらに備え、共通
のカソード電極には、少なくともカソード電極上の冷陰
極チップアレイの縦方向及び横方向のいずれかに沿っ
て、冷陰極チップアレイの間に、絶縁層を介してカソー
ド配線ラインがカソード電極の表面を横断するように形
成され、カソードパッド部がカソード配線ラインにそれ
ぞれ接続されたことを特徴とする。
Preferably, the cold cathode chip further includes a cathode pad portion connected to a plurality of field emission type emitters on a conductive substrate on the cold cathode chip, and a common cathode electrode includes at least a cathode electrode. Along the vertical and horizontal directions of the upper cold cathode chip array, between the cold cathode chip arrays, a cathode wiring line is formed so as to cross the surface of the cathode electrode via an insulating layer, and the cathode pad The parts are respectively connected to the cathode wiring lines.

【0014】さらに好ましくは前記共通のアノード電極
は、冷陰極チップアレイの少なくともゲートパッド部、
及びカソードパッド部のいずれか1つに対向する面に、
凹部が形成されたこと特徴とする。
More preferably, the common anode electrode includes at least a gate pad portion of a cold cathode chip array,
And on a surface facing one of the cathode pad portions,
A feature is that a recess is formed.

【0015】また本発明の電界放出型冷陰極素子は、冷
陰極チップを形成する導電性基板と、この導電性基板上
に形成された複数の電界放出型エミッタと、導電性基板
上に形成され、かつ、複数の電界放出型エミッタの先端
部周辺を覆うひと続きの絶縁膜と、このひと続きの導体
膜を用いて前記絶縁膜上に形成され、複数の電界放出型
エミッタの電流を一括して制御するゲートパッド部とを
含む複数の冷陰極チップと、この複数の冷陰極チップが
縦方向及び横方向に配置された冷陰極チップアレイの共
通のカソード電極と、前記冷陰極チップアレイの少なく
ともゲートパッド部に対向する面に凹部が形成され、電
界放出型エミッタに対向するように配置された冷陰極チ
ップアレイの共通のアノード電極とを具備することを特
徴とする。
Further, the field emission cold cathode device of the present invention comprises a conductive substrate forming a cold cathode chip, a plurality of field emission emitters formed on the conductive substrate, and a conductive substrate formed on the conductive substrate. And a continuous insulating film covering the periphery of the tip of the plurality of field emission emitters, and formed on the insulating film using the continuous conductor film, and collectively collect the currents of the plurality of field emission emitters. A plurality of cold cathode chips including a gate pad portion for controlling the plurality of cold cathode chips, a common cathode electrode of a cold cathode chip array in which the plurality of cold cathode chips are arranged in a vertical direction and a horizontal direction, and at least the cold cathode chip array. A concave portion is formed on a surface facing the gate pad portion, and a common anode electrode of the cold cathode chip array is provided to face the field emission type emitter.

【0016】[0016]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図1は、本発明の第1の実
施の形態に係る電界放出型冷陰極素子の要部を示す図で
ある。図1(a)は、マルチチップ構成された複数の冷
陰極チップからなる電界放出型冷陰極素子の平面図を示
す。前記複数の冷陰極チップは共通のカソード電極上に
アレイ状に配列されている。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a diagram showing a main part of a field emission cold cathode device according to a first embodiment of the present invention. FIG. 1A is a plan view of a field emission type cold cathode device including a plurality of cold cathode chips in a multi-chip configuration. The cold cathode chips are arranged in an array on a common cathode electrode.

【0017】前記複数の冷陰極チップに対向して配置さ
れた共通のアノード電極が2点鎖線で示されている。平
面図の上部にアノード電極の側面図を破線で示した。図
1(b)は図1(a)のb−b断面図であって、冷陰極
チップの断面構造と共通のカソード電極及び共通のアノ
ード電極の配置が示されている。
A common anode electrode disposed opposite to the plurality of cold cathode chips is indicated by a two-dot chain line. A side view of the anode electrode is shown by a broken line at the top of the plan view. FIG. 1B is a cross-sectional view taken along the line bb of FIG. 1A, and shows the cross-sectional structure of the cold cathode chip and the arrangement of a common cathode electrode and a common anode electrode.

【0018】図1に示す電界放出型冷陰極素子は、電子
を放出するエミッタ1と、エミッタ1の先端部に微小な
開口を設け、その周辺部を覆うひと続きの絶縁膜2と、
この絶縁膜上に形成され、エミッタ1からの電子の放出
を制御するひと続きの導電膜からなるゲート3と、この
ゲートの一部をなすゲートパッド部4と、この上に形成
されたゲート配線を接続するゲートパッド4dと、冷陰
極チップ10の導体基板5と、導体からなる共通のカソ
ード電極6と、導体からなる共通のアノード電極7と、
ゲート配線8と、このゲート配線8によりゲートパッド
4dと接続されるゲートライン9と、共通のカソード電
極6の上に縦方向及び横方向に配列された前記冷陰極チ
ップ10とから構成される。なお本明細書において、各
説明図の対応する部分には同一の参照番号を付してい
る。
The field emission type cold cathode device shown in FIG. 1 has an emitter 1 for emitting electrons, a continuous insulating film 2 provided with a minute opening at the tip of the emitter 1 and covering the periphery thereof.
A gate 3 formed on the insulating film and formed of a continuous conductive film for controlling emission of electrons from the emitter 1, a gate pad portion 4 forming a part of the gate, and a gate wiring formed thereon , A conductive substrate 5 of the cold cathode chip 10, a common cathode electrode 6 made of a conductor, and a common anode electrode 7 made of a conductor.
A gate line 8, a gate line 9 connected to the gate pad 4 d by the gate line 8, and the cold cathode chips 10 arranged on the common cathode electrode 6 in the vertical and horizontal directions. In this specification, the same reference numerals are given to corresponding parts in each explanatory diagram.

【0019】図1(b)に示す断面図において、絶縁膜
2を介して導体基板5の上に形成されたゲート3とゲー
トパッド部4はひと続きの導体膜からなり、ゲート配線
8を通して外部回路から供給される制御信号は、冷陰極
チップ10の複数のエミッタ1からの電子の放出を一括
して制御することができる。
In the sectional view shown in FIG. 1B, the gate 3 and the gate pad portion 4 formed on the conductor substrate 5 with the insulating film 2 interposed therebetween are formed of a continuous conductor film. The control signal supplied from the circuit can control the emission of electrons from the plurality of emitters 1 of the cold cathode chip 10 collectively.

【0020】従来、電界放出型冷陰極素子をディスプレ
イ装置に用いる場合には、ゲート配線の方法は図1とは
全く異なり、電子放出の制御は画素ごとに行われるの
で、ゲート3はエミッタ1ごとに独立して制御可能な構
成とする。しかし、本発明の電界放出型冷陰極素子で
は、ゲート3を大電流のスイッチング制御に用いるた
め、ゲート3を冷陰極チップ10ごとにひと続きに形成
して、制御信号がすくなくとも冷陰極チップ10を単位
として一括して印加されるようにする。
Conventionally, when a field emission type cold cathode device is used in a display device, the gate wiring method is completely different from that in FIG. 1, and electron emission is controlled for each pixel. And can be controlled independently. However, in the field emission type cold cathode device of the present invention, since the gate 3 is used for switching control of a large current, the gate 3 is formed continuously for each cold cathode chip 10, and at least the control signal is applied to the cold cathode chip 10. The voltage is applied as a unit.

【0021】このようにすれば、ゲートによる各冷陰極
チップ10からの電子放出の制御をチップごとに、複数
のチップごとに、または全チップを一括して行うことが
可能となるので、大電流のスイッチング動作に種々の機
能を付与することができる。
This makes it possible to control the electron emission from each cold cathode chip 10 by the gate for each chip, for each of a plurality of chips, or for all the chips at a time. Various functions can be imparted to the switching operation of.

【0022】図1に示すマルチチップ構成の電界放出型
冷陰極素子は真空容器に収められ、10-5torr以下
の真空度に保たれる。エミッタから放出された電子は、
アノード電極7に到達することにより主回路が通電し、
ゲート3を用いてスイッチング動作を制御することがで
きる。このとき、複数の冷陰極チップ10の共通のアノ
ード電極7には大きな陽極損失が加わるため、ディスプ
レイ装置の場合と異なり、アノード電極7は、図1
(a)の上部に破線で示されるように厚く、かつ放熱性
に優れた金属板を用いて形成される。
The multi-chip field emission type cold cathode device shown in FIG. 1 is housed in a vacuum vessel and maintained at a degree of vacuum of 10 -5 torr or less. The electrons emitted from the emitter are
The main circuit is energized by reaching the anode electrode 7,
The switching operation can be controlled by using the gate 3. At this time, since a large anode loss is applied to the common anode electrode 7 of the plurality of cold cathode chips 10, the anode electrode 7 is different from the display device in FIG.
As shown by the dashed line in the upper part of (a), it is formed using a metal plate that is thick and has excellent heat dissipation.

【0023】図1に示すように、複数の冷陰極チップを
縦方向及び横方向にアレイ状に配列し、前記冷陰極チッ
プアレイの間にゲートラインを配置し、チップ上に設け
たゲートパッドとゲートラインとを接続すれば、ゲート
配線が単純化され接続作業が容易になる。
As shown in FIG. 1, a plurality of cold cathode chips are arranged in an array in the vertical and horizontal directions, a gate line is arranged between the cold cathode chip arrays, and a gate pad provided on the chip is provided. By connecting to the gate line, the gate wiring is simplified and the connection work is facilitated.

【0024】カソード電極6の上のゲートライン9と冷
陰極チップ10の組み立て方法を、図2を用いて詳細に
説明する。図2は、複数の冷陰極チップをマルチチップ
構成とした場合のカソード側の要部を示す断面図であ
る。冷陰極チップ10は、例えば、はんだ11を用いて
カソード電極6に固定される。ゲートライン9は、絶縁
材12を介してカソード電極6の上に配置される。ここ
で絶縁材としてはベークライトや耐熱性に優れたテフロ
ン、パイレックスガラス等が使用される。
A method of assembling the gate line 9 on the cathode electrode 6 and the cold cathode chip 10 will be described in detail with reference to FIG. FIG. 2 is a cross-sectional view showing a main part on the cathode side when a plurality of cold cathode chips have a multi-chip configuration. The cold cathode chip 10 is fixed to the cathode electrode 6 using, for example, solder 11. Gate line 9 is arranged on cathode electrode 6 with insulating material 12 interposed therebetween. Here, as the insulating material, bakelite, Teflon, Pyrex glass or the like having excellent heat resistance is used.

【0025】冷陰極チップ10とゲートライン9との間
は、例えばAlやCuの細線またはリボン等をゲートパ
ッド部4とゲートラインの表面とにそれぞれ超音波ボン
ディングすることにより接続される。ゲートラインから
ゲート制御回路までの接続(図示せず)は、別途、接続
箇所を設けて配線を引き出すようにする。
The cold cathode chip 10 and the gate line 9 are connected by ultrasonic bonding, for example, of a thin line or ribbon of Al or Cu to the gate pad portion 4 and the surface of the gate line, respectively. For connection (not shown) from the gate line to the gate control circuit, a connection portion is separately provided to draw out the wiring.

【0026】なお、図2ではゲートパッド部4とゲート
ライン9とが直接ゲート配線8で接続されるような簡略
化された図が示されているが、実際は、ゲート配線の超
音波ボンディングを容易にするために、とくにゲートパ
ッド部4の上にAlやCu等を堆積したゲートパッド4
d(図1(b)参照)と、表面にAlやCu等を堆積し
たゲートラインとがゲート配線8で接続される。(以下
図3〜図7、図10、図12において同じ)。
Although FIG. 2 shows a simplified diagram in which the gate pad portion 4 and the gate line 9 are directly connected by the gate wiring 8, the ultrasonic bonding of the gate wiring is actually facilitated. In particular, the gate pad 4 in which Al, Cu, or the like is deposited on the gate pad portion 4
d (see FIG. 1B) and a gate line on the surface of which Al, Cu or the like is deposited is connected by a gate wiring 8. (The same applies to FIG. 3 to FIG. 7, FIG. 10, and FIG. 12).

【0027】図1(b)に示す冷陰極チップのエミッタ
1とゲート3の間には、高々100V程度の電圧がかか
るに過ぎず、また、エミッタ1はカソード電極6に直結
されているので、絶縁材12の耐圧はエミッタ・ゲート
間電圧の2〜3倍程度であればよい。しかし、はんだ等
を用いて素子を固定する際、温度が200℃以上に上昇
する場合があるので、耐熱性としては500℃以上のテ
フロン等の絶縁材を用いることが望ましい。
Since only a voltage of at most about 100 V is applied between the emitter 1 and the gate 3 of the cold cathode chip shown in FIG. 1B, and since the emitter 1 is directly connected to the cathode electrode 6, The withstand voltage of the insulating material 12 may be about two to three times the emitter-gate voltage. However, when the element is fixed using solder or the like, the temperature may rise to 200 ° C. or higher in some cases. Therefore, it is desirable to use an insulating material such as Teflon having a heat resistance of 500 ° C. or higher.

【0028】図3は本発明の第2の実施の形態に係る電
界放出型冷陰極素子のマルチチップ構成を示す図であ
る。図3のマルチチップ構成は、図2を用いて説明した
ものとほぼ同様であるが、複数の冷陰極チップ10をカ
ソード電極の所定の位置にアレイ状に配列し易いよう
に、位置決め枠として絶縁材12を利用したものであ
る。このような位置決め枠を用いることにより、複数の
冷陰極チップをカソード電極6の上にアレイ状に配列す
ることが容易になり、マルチチップ構成の電界放出型冷
陰極素子の組み立てが極めて容易になる。
FIG. 3 is a diagram showing a multi-chip configuration of a field emission type cold cathode device according to a second embodiment of the present invention. The multi-chip configuration of FIG. 3 is substantially the same as that described with reference to FIG. 2, except that a plurality of cold cathode chips 10 are insulated as positioning frames so as to be easily arranged in an array at predetermined positions of the cathode electrode. The material 12 is used. By using such a positioning frame, it is easy to arrange a plurality of cold cathode chips in an array on the cathode electrode 6, and it is extremely easy to assemble a multi-chip field emission cold cathode device. .

【0029】第2の実施の形態のマルチチップ構成の組
み立て方法について、図3を用いてさらに具体的に説明
する。図3の上部には、組み立て後におけるマルチチッ
プ構成の冷陰極チップの断面図が、図3(b)には、こ
の組み立てに用いる絶縁材12からなる位置決め枠の平
面図が示されている。なお、両者相互の位置関係が破線
で示されている。
The method of assembling the multi-chip structure according to the second embodiment will be described more specifically with reference to FIG. The upper part of FIG. 3 is a cross-sectional view of a cold cathode chip having a multi-chip configuration after assembly, and FIG. 3B is a plan view of a positioning frame made of an insulating material 12 used for this assembly. The positional relationship between the two is indicated by a broken line.

【0030】図3に示すように、ゲート配線ライン9の
下地を含む絶縁材12からなる位置決め枠を形成する。
この位置決め枠はカソード電極6に固定され、この枠に
より定められた所定の位置に、はんだまたは導電性ペー
スト等の接着剤11を用いて冷陰極チップ10がはめ込
まれ、熱処理することによりカソード電極6に固定され
る。
As shown in FIG. 3, a positioning frame made of an insulating material 12 including a base of the gate wiring line 9 is formed.
The positioning frame is fixed to the cathode electrode 6, and the cold cathode chip 10 is fitted into a predetermined position defined by the frame using an adhesive 11 such as solder or a conductive paste, and is heat-treated. Fixed to

【0031】図3においては、絶縁材12と冷陰極チッ
プ10との間が隙間無く密着した状態が示されている
が、実際には組み立て作業を容易にするため、両者の間
に一定の余裕を設ける必要がある。冷陰極チップ10の
位置決めの精度はゲート配線8のボンディングに必要な
位置精度の範囲であり、その大きさは±50μm程度と
するのが適当である。
FIG. 3 shows a state where the insulating material 12 and the cold cathode chip 10 are in close contact with each other without any gap. However, in order to facilitate the assembling work, a certain margin is actually provided between them. It is necessary to provide. The positioning accuracy of the cold cathode chip 10 is within the range of the positioning accuracy required for bonding the gate wiring 8, and the size thereof is suitably about ± 50 μm.

【0032】冷陰極チップを固定した後のゲート配線8
の接続方法は、図2と同様に行うことができる。なお、
図3の下部に示すように、絶縁材12からなる位置決め
枠はゲートライン9と共に形成したが、マルチチップを
構成する素子数が比較的少なく、とくにゲート配線ライ
ンを設ける必要がない場合には、ゲートライン9を除去
した位置決め枠を用いれば良い。
Gate wiring 8 after fixing cold cathode chip
Can be performed in the same manner as in FIG. In addition,
As shown in the lower part of FIG. 3, the positioning frame made of the insulating material 12 is formed together with the gate line 9. However, when the number of elements constituting the multi-chip is relatively small, especially when there is no need to provide a gate wiring line, What is necessary is just to use the positioning frame from which the gate line 9 was removed.

【0033】次に図4、図5に基づき、本発明の第3の
実施の形態に係る電界放出型冷陰極素子の位置決め枠の
構造について説明する。第3の実施の形態の位置決め枠
は第2の実施の形態とほぼ同様であるが、カソード電極
6への固定方法が異なる。
Next, the structure of the positioning frame of the field emission type cold cathode device according to the third embodiment of the present invention will be described with reference to FIGS. The positioning frame of the third embodiment is almost the same as that of the second embodiment, but the fixing method to the cathode electrode 6 is different.

【0034】図4において、ゲートライン9を含む絶縁
材12からなる位置決め枠を導体の枠一体取り付け台1
3に固定し、はんだ11を用いて所定の位置に複数の冷
陰極チップ10を前記枠一体取り付け台13に接着す
る。
In FIG. 4, the positioning frame made of the insulating material 12 including the gate line 9 is attached to the conductor frame mounting base 1.
3, and a plurality of cold cathode chips 10 are bonded to the frame integrated mounting base 13 at predetermined positions using solder 11.

【0035】次にゲートパッド部4とゲートライン9と
をゲート配線8で接続する。このような構成にすれば、
冷陰極チップの組み立て作業が枠一体取り付け台をベー
スにして進められるので作業性が大幅に向上する。
Next, the gate pad portion 4 and the gate line 9 are connected by the gate wiring 8. With such a configuration,
Since the assembling work of the cold cathode chip is performed based on the frame integrated mounting base, workability is greatly improved.

【0036】引き続き、はんだ11を用いて、複数の冷
陰極チップが接着された枠一体取り付け台を共通のカソ
ード電極6に接着する。なお、はんだ11の代わりに導
電性ペースト等を接着剤として用いても良い。
Subsequently, the frame-integrated mounting base to which the plurality of cold cathode chips are bonded is bonded to the common cathode electrode 6 using the solder 11. Note that a conductive paste or the like may be used as an adhesive instead of the solder 11.

【0037】図5においては、図4と同様に複数の冷陰
極チップが接着された枠一体取り付け台が、金属ビス1
4によりカソード電極6にネジ止めされる。電界放出型
冷陰極素子の使用状態によっては、動作中に素子の温度
が上昇することがあり、このとき枠一体取付台13とカ
ソード電極6との熱膨張率の相違により、はんだ11に
応力がかかり、ひび割れ等を起こして素子が破壊する恐
れがある。
In FIG. 5, similarly to FIG. 4, a frame integrated mounting base to which a plurality of cold cathode chips are bonded is a metal screw 1
4 screws the cathode electrode 6. Depending on the use state of the field emission type cold cathode device, the temperature of the device may increase during operation. At this time, due to the difference in the coefficient of thermal expansion between the frame-integrated mounting base 13 and the cathode electrode 6, stress is applied to the solder 11. As a result, the element may be broken due to cracks or the like.

【0038】図5に示すようなネジ止めによる固定方法
をとれば、枠一体取付台13とカソード電極6の熱膨張
率が異なっても応力が緩和され、素子の破壊を防ぐこと
ができる。ちなみに、冷陰極チップ1Oと枠一体取付台
13、または図2、図3に示した冷陰極チップとカソー
ド電極6とのはんだ付けは、接着面積が小さいので熱膨
張率差による応力も小さく、その影響を無視することが
できる。
If the fixing method by screwing as shown in FIG. 5 is employed, even if the thermal expansion coefficients of the frame-integrated mounting base 13 and the cathode electrode 6 are different, the stress is alleviated and the element can be prevented from being broken. Incidentally, the soldering between the cold cathode chip 10 and the frame-integrated mounting base 13 or the cold cathode chip and the cathode electrode 6 shown in FIGS. 2 and 3 has a small bonding area, so that the stress due to the difference in thermal expansion coefficient is small. The effect can be ignored.

【0039】次に図6を用いて本発明の第4の実施の形
態について説明する。第4の実施の形態に係るマルチチ
ップ構成の電界放出型冷陰極素子の平面図が図6(b)
に、そのa−a断面が図6(a)に示されている。図6
に示す電界放出型冷陰極素子は、ゲートパッド部4のほ
かに、冷陰極チップ10の上にエミッタ(図示せず)に
接続されたカソードパッド部4aを備えている。
Next, a fourth embodiment of the present invention will be described with reference to FIG. FIG. 6B is a plan view of a field emission cold cathode device having a multi-chip configuration according to the fourth embodiment.
FIG. 6 (a) shows an aa cross section thereof. FIG.
The field emission type cold cathode device shown in FIG. 1 includes, in addition to the gate pad portion 4, a cathode pad portion 4a connected to an emitter (not shown) on the cold cathode chip 10.

【0040】図1でのべたように、冷陰極チップ10の
エミッタ1は導体基板5と電気的に接続され、また導体
基板5はカソード電極6と電気的に接続されているので
カソードの引き出し配線は不要と考えられるが、例え
ば、シリコン基板を微細加工する方法等を用いてエミッ
タ1を形成する場合には、シリコン基板の直列抵抗が無
視できないので、別途カソードの引き出し配線を設ける
ことが必要である。
As shown in FIG. 1, the emitter 1 of the cold cathode chip 10 is electrically connected to the conductor substrate 5, and the conductor substrate 5 is electrically connected to the cathode electrode 6. Is considered unnecessary, for example, when the emitter 1 is formed by using a method of finely processing a silicon substrate, it is necessary to provide a separate cathode lead line because the series resistance of the silicon substrate cannot be ignored. is there.

【0041】図6(b)の平面図において、縦方向に沿
って中央部にゲートライン9、その両側にカソードライ
ン15が配置される。各冷陰極チップ10は、それぞれ
ゲートパッド部4とカソードパッド部4aとを備え、ゲ
ート配線8及びカソード配線8aを用いて前記ゲートラ
イン9とカソードライン15とに接続される。
In the plan view of FIG. 6B, a gate line 9 is arranged at the center in the vertical direction, and cathode lines 15 are arranged on both sides thereof. Each cold cathode chip 10 includes a gate pad section 4 and a cathode pad section 4a, respectively, and is connected to the gate line 9 and the cathode line 15 using a gate wiring 8 and a cathode wiring 8a.

【0042】このとき、特にカソードラインを設けずに
カソード配線8aを直接カソード電極6に接続しても良
いが、例えば、第3の実施の形態(図4、図5)で説明
したように、複数の冷陰極チップをあらかじめ絶縁材1
2からなる枠と、枠一体取り付け台13とを用いて組み
立てた後に、カソード電極6に接着または固定すれば良
いので、組み立て作業が容易となり生産性を大幅に向上
することができる。
At this time, the cathode wiring 8a may be directly connected to the cathode electrode 6 without providing a cathode line. For example, as described in the third embodiment (FIGS. 4 and 5), Pre-insulating multiple cold cathode chips with insulating material 1
After assembling using the frame made of 2 and the frame-integrated mounting base 13, it is only necessary to adhere or fix to the cathode electrode 6, so that the assembling work is easy and the productivity can be greatly improved.

【0043】さらに、第4の実施の形態の冷陰極素子の
組み立て方法について、その特徴を詳細に説明する。図
6(b)のa−a断面図を図6(a)に示す。図3の絶
縁材12からなる枠は、図6(b)では複数の冷陰極チ
ップ10の縦のチップ間隔を定める横に長い絶縁材12
aと、前記ゲートライン、カソードラインの下地絶縁材
であって前記複数の冷陰極チップ10の横のチップ間隔
を定める縦に長い絶縁材12bとに分かれている。
Further, the features of the method for assembling the cold cathode device according to the fourth embodiment will be described in detail. FIG. 6A is a sectional view taken along line aa of FIG. In FIG. 6B, the frame made of the insulating material 12 shown in FIG. 3 is a horizontally long insulating material 12 that defines a vertical chip interval between the plurality of cold cathode chips 10.
a, and a vertically long insulating material 12b which is a base insulating material of the gate line and the cathode line and defines a horizontal chip interval of the plurality of cold cathode chips 10.

【0044】絶縁材12aはあらかじめカソード電極6
に固定され、これを用いて冷陰極チップアレイの横の配
列が規定される。横に長い絶縁材12aの間に各冷陰極
チップを配列した後、ゲートラインをなす金属板とカソ
ードラインをなす金属板とを縦に長い絶縁材12bの上
に置き、前記絶縁材12bと共にカソード電極6にネジ
止めする。
The insulating material 12a is previously formed on the cathode electrode 6.
, Which is used to define the horizontal arrangement of the cold cathode chip array. After arranging the cold cathode chips between the horizontally long insulating members 12a, the metal plate forming the gate line and the metal plate forming the cathode line are placed on the vertically long insulating member 12b, and the cathode is placed together with the insulating member 12b. Screw it to the electrode 6.

【0045】図6(a)のa−a断面図に示されるよう
に、絶縁材12bは両側または片側の冷陰極チップ10
の縁を上部から押さえる張り出し部を備え。金属ビス1
4または絶縁ビス14aを用いて、カソードラインまた
はゲートラインをネジ止めすることにより、前記複数の
冷陰極チップの縦の配列が規定され、かつ前記冷陰極チ
ップがカソード電極6に圧着される。
As shown in the cross-sectional view taken along the line aa of FIG. 6A, the insulating material 12b is provided on both sides or on one side of the cold cathode chip 10.
Equipped with an overhang to hold the rim from above. Metal screw 1
The vertical arrangement of the plurality of cold cathode chips is defined by screwing the cathode line or the gate line using the 4 or the insulating screw 14a, and the cold cathode chips are crimped to the cathode electrode 6.

【0046】このときカソードライン15とカソード電
極6とのネジ止めには、金属ビス14を用いているた
め、ネジ止めによりカソードライン15は確実にカソー
ド電極6に電気的に接続され、カソードライン15とカ
ソード電極6とを接続する配線を別途設ける必要がない
ので面積効率が改善される。またゲートライン9のネジ
止めには絶縁ビス14aが用いられるため、ゲート・カ
ソード間の耐圧が確保される。
At this time, since the metal screw 14 is used for screwing the cathode line 15 and the cathode electrode 6, the cathode line 15 is securely connected to the cathode electrode 6 by the screwing. Since it is not necessary to separately provide a wiring for connecting the electrode and the cathode electrode 6, the area efficiency is improved. Since the insulating screw 14a is used for screwing the gate line 9, the withstand voltage between the gate and the cathode is ensured.

【0047】第4の実施の形態の組み立て方法を用いれ
ば、複数の冷陰極チップを容易にアレイ状に配列するこ
とができ、かつ各冷陰極チップは絶縁材12bの張り出
し部で弾力的に押さえられるので、はんだ等の接着剤で
固定する場合に比べて、動作時の発熱と熱膨張率差によ
るチップ剥離故障を生じる恐れがない。
By using the assembling method of the fourth embodiment, a plurality of cold cathode chips can be easily arranged in an array, and each cold cathode chip is elastically pressed by the overhanging portion of the insulating material 12b. Therefore, compared to the case of fixing with an adhesive such as solder, there is no possibility that chip peeling failure due to heat generation during operation and a difference in thermal expansion coefficient occurs.

【0048】次に図7を用いて、本発明の第5の実施の
形態について説明する。図7はゲート配線8を用いたゲ
ートパッド部4とゲートライン9との接続、またはカソ
ード配線を用いたカソードパッド部とカソードラインと
の接続の際、例えば、各接続点をAlリボンの超音波ボ
ンディングにより接続すれば、各接続点にAlリボンの
鋭い切断部を生じ、アノード・カソード間に高電圧が印
加されれば、切断部に電界が集中して放電し、電子放出
型冷陰極素子の電圧破壊やエミッタ以外からの余分な電
子放出を生じる。なお、このような冷陰極チップにおけ
る電界の集中は前記ゲート配線の切断部に限らず、リボ
ンや配線そのものを含めて、全ての凸部で生じる可能性
がある。
Next, a fifth embodiment of the present invention will be described with reference to FIG. FIG. 7 shows the connection between the gate pad portion 4 and the gate line 9 using the gate wiring 8 or the connection between the cathode pad portion and the cathode line using the cathode wiring, for example, by connecting each connection point to the ultrasonic wave of the Al ribbon. If the connection is made by bonding, a sharp cut of the Al ribbon occurs at each connection point, and if a high voltage is applied between the anode and the cathode, the electric field concentrates on the cut and discharges. This causes voltage breakdown and extra electron emission from sources other than the emitter. The concentration of the electric field in such a cold cathode chip is not limited to the cut portion of the gate wiring, but may occur in all the convex portions including the ribbon and the wiring itself.

【0049】図7は、上記接続点における放電を避ける
ために、各接続点にパッシベーション剤16をかぶせて
保護した例である。パッシベーション剤としては絶縁性
のものが作業性に優れ、これを塗布することにより比誘
電率に逆比例して塗布面の電解強度を弱めることができ
る。
FIG. 7 shows an example in which a passivation agent 16 is applied to each connection point to protect the connection points in order to avoid discharge at the connection points. As the passivation agent, an insulative one is excellent in workability, and by applying this, the electrolytic strength of the coated surface can be reduced in inverse proportion to the relative dielectric constant.

【0050】次に図8、図9を用いて本発明の第6の実
施の形態について説明する。図8は上記の放電現象に着
目して、これを回避するための対策を説明する冷陰極チ
ップ10の断面図である。
Next, a sixth embodiment of the present invention will be described with reference to FIGS. FIG. 8 is a cross-sectional view of the cold cathode chip 10 for explaining a measure for avoiding the above-described discharge phenomenon and avoiding the phenomenon.

【0051】先に述べたように、カソード電極とアノー
ド電極との間に高電圧が印加された場合、図の矢印に示
すように、両者の間に充分な絶縁距離を保たなければな
らない。エミッタ1を含む冷陰極チップ10の通常表面
に比べて、ゲートパッド部4とゲートパッド4d及びゲ
ート配線8が重なり合う部分ではゲート配線の切断部を
含めて不規則な突起を生じる。
As described above, when a high voltage is applied between the cathode electrode and the anode electrode, a sufficient insulation distance must be maintained between the two as shown by the arrows in the figure. As compared with the normal surface of the cold cathode chip 10 including the emitter 1, irregular projections including a cut portion of the gate wiring are generated in a portion where the gate pad portion 4 overlaps the gate pad 4d and the gate wiring 8.

【0052】この突起部からの放電を避けるために、ア
ノード電極7に凹部7aを設ける方法が極めて有効であ
る。このようにして、ゲートパッド上の凸部の先端から
対向する凹部の表面までの絶縁距離が、図の左側に示す
冷陰極チップ10の通常表面における絶縁距離以上とな
るようにすれば、カソード電極・アノード電極間の全面
に亘って充分な絶縁距離が保たれるので、エミッタ1以
外からの無用の放電を回避することができる。
It is extremely effective to provide the anode electrode 7 with the concave portion 7a in order to avoid the discharge from the projecting portion. In this way, if the insulation distance from the tip of the protrusion on the gate pad to the surface of the opposing recess is set to be equal to or greater than the insulation distance on the normal surface of the cold cathode chip 10 shown on the left side of FIG. -Since a sufficient insulation distance is maintained over the entire surface between the anode electrodes, unnecessary discharge from other than the emitter 1 can be avoided.

【0053】このとき、ゲートパッド部4の上の不規則
な突起をさらにパッシベーション剤で覆えば、一層効果
的であることはいうまでもない。なお、上記の説明では
ゲートパッド部4を例として説明したが、同様にしてカ
ソードパッド部4aからの放電を回避することができ
る。なお、図9は冷陰極チップ10の構造と、アノード
電極7とを対比して前記凹部7aの形成部を示す3面図
である。
At this time, if the irregular projection on the gate pad portion 4 is further covered with a passivation agent, it goes without saying that it is more effective. In the above description, the gate pad portion 4 has been described as an example, but discharge from the cathode pad portion 4a can be avoided in the same manner. FIG. 9 is a three-view drawing showing the formation of the concave portion 7a in comparison with the structure of the cold cathode chip 10 and the anode electrode 7.

【0054】次に図10、図11を用いて本発明の第7
の実施の形態について説明する。図10は主としてゲー
ト配線8からの放電を避けるために、ゲートライン9に
沿ってアノード電極7に溝状の凹部を設けている。この
ようにすれば全てのゲート配線の最上部から対向する凹
部の表面までの絶縁距離を維持することができる。
Next, the seventh embodiment of the present invention will be described with reference to FIGS.
An embodiment will be described. In FIG. 10, a groove-shaped concave portion is provided in the anode electrode 7 along the gate line 9 mainly to avoid discharge from the gate wiring 8. This makes it possible to maintain the insulation distance from the uppermost part of all the gate wirings to the surface of the opposing concave part.

【0055】なお、同様にカソードライン15に沿って
アノード電極7に溝状の凹部を設けることにより、全て
のカソード配線の最上部からの無用な放電を回避するこ
とができる。なお、図11に示すように凹部7aの角の
部分を7bのように曲率をもたせて加工すれば、凹部の
形成によりアノード電極に生じた角の部分が新たな放電
源となるのを避けることができる。
Similarly, by providing a groove-shaped recess in the anode electrode 7 along the cathode line 15, unnecessary discharge from the uppermost portion of all the cathode wires can be avoided. In addition, as shown in FIG. 11, if the corner portion of the concave portion 7a is processed to have a curvature like 7b, it is possible to prevent the corner portion generated in the anode electrode due to the formation of the concave portion from becoming a new discharge power source. Can be.

【0056】次に図12を用いて、本発明の第8の実施
の形態について説明する。図12は図6と同様、ゲート
ライン9とカソードライン15とが交互に配置された電
界放出型冷陰極素子の構造を示す平面図である。対向す
るアノード電極7は2点鎖線で示されている。
Next, an eighth embodiment of the present invention will be described with reference to FIG. FIG. 12 is a plan view showing the structure of a field emission cold cathode device in which gate lines 9 and cathode lines 15 are alternately arranged, similarly to FIG. The opposed anode electrode 7 is indicated by a two-dot chain line.

【0057】図12の上部の破線に示されるように、ア
ノード電極には溝状の凹部7aがゲートパッド部4、ゲ
ート配線8及びカソードパッド部4a、カソード配線8
aに対向する領域に形成される。
As shown by the broken line in the upper part of FIG. 12, a groove-shaped recess 7a is formed in the anode electrode by the gate pad portion 4, the gate wire 8, the cathode pad portion 4a, and the cathode wire 8
a is formed in a region opposed to a.

【0058】このようにして、ゲートパッド部4、ゲー
ト配線8及びカソードパッド部4a、カソード配線8a
からの無用の放電を回避することができる。なお本発明
は上記の実施の形態に限定されることはない。その他本
発明の要旨を逸脱しない範囲で、種々変形して実施する
ことができる。
Thus, the gate pad portion 4, the gate wire 8, the cathode pad portion 4a, and the cathode wire 8a
Unnecessary discharge from the battery can be avoided. The present invention is not limited to the above embodiment. In addition, various modifications can be made without departing from the spirit of the present invention.

【0059】[0059]

【発明の効果】上述したように本発明の電界放出型冷陰
極素子によれば、多数の冷陰極チップをアレイ状に配列
しマルチチップ構成とすることにより、大電流化が可能
な構造とすることができる。このとき、多数の冷陰極チ
ップを容易にアレイ状に配列するための作業性に優れた
組み立て方法が示された。
As described above, according to the field emission type cold cathode device of the present invention, a large current can be obtained by arranging a large number of cold cathode chips in an array to form a multi-chip structure. be able to. At this time, an assembling method excellent in workability for easily arranging a large number of cold cathode chips in an array was shown.

【0060】また、エミッタに対向するアノード電極の
一部、特にゲート配線に対向する部分に凹部を設けて、
エミッタ側とアノード側との間に一定の絶縁距離を保つ
ことにより、高耐圧の電界放出型冷陰極素子とすること
ができた。
Further, a recess is provided in a part of the anode electrode facing the emitter, particularly in a part facing the gate wiring,
By maintaining a certain insulation distance between the emitter side and the anode side, a high breakdown voltage field emission cold cathode device could be obtained.

【0061】このようにして、高耐圧化が容易で、か
つ、大電流を制御することができる製造歩留まりと信頼
性の高いパワースイッチ用の電界放出型冷陰極素子を提
供することが可能になる。
As described above, it is possible to provide a field emission type cold-cathode device for a power switch, which can easily achieve a high breakdown voltage and can control a large current and has a high production yield and high reliability. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態の電界放出型冷陰極
素子の構成を示す図であって、(a)はその平面図。
(b)はその断面図。
FIG. 1 is a diagram showing a configuration of a field emission type cold cathode device according to a first embodiment of the present invention, and FIG.
(B) is a sectional view thereof.

【図2】本発明の第1の実施の形態の冷陰極チップの組
み立て方法を示す断面図。
FIG. 2 is a sectional view showing a method of assembling the cold cathode chip according to the first embodiment of the present invention.

【図3】本発明の第2の実施の形態の冷陰極チップの組
み立て方法を示す断面図と位置決め枠の構造を示す平面
図。
FIG. 3 is a sectional view showing a method of assembling a cold cathode chip according to a second embodiment of the present invention and a plan view showing a structure of a positioning frame.

【図4】本発明の第3の実施の形態の冷陰極チップの組
み立て方法を示す断面図。
FIG. 4 is a sectional view showing a method of assembling a cold cathode chip according to a third embodiment of the present invention.

【図5】本発明の第3の実施の形態に係る冷陰極チップ
の他の組み立て方法を示す断面図。
FIG. 5 is a sectional view showing another method of assembling the cold cathode chip according to the third embodiment of the present invention.

【図6】本発明の第4の実施の形態の電界放出型冷陰極
素子の構成を示す図であって、(a)はその断面図。
(b)はその平面図。
FIG. 6 is a diagram showing a configuration of a field emission type cold cathode device according to a fourth embodiment of the present invention, and (a) is a cross-sectional view thereof.
(B) is a plan view thereof.

【図7】本発明の第5の実施の形態のパッシベーション
剤による保護状況を示す図。
FIG. 7 is a diagram showing a protection state by a passivation agent according to a fifth embodiment of the present invention.

【図8】本発明の第6の実施の形態に係るアノード電極
の凹部の断面形状を示す図。
FIG. 8 is a diagram showing a cross-sectional shape of a concave portion of an anode electrode according to a sixth embodiment of the present invention.

【図9】本発明の第6の実施の形態に係るアノード電極
の凹部の詳細構造を示す図。
FIG. 9 is a diagram showing a detailed structure of a concave portion of an anode electrode according to a sixth embodiment of the present invention.

【図10】本発明の第7の実施の形態のアノード電極の
凹部の構造を示す図。
FIG. 10 is a diagram showing a structure of a concave portion of an anode electrode according to a seventh embodiment of the present invention.

【図11】本発明の第7の実施の形態のアノード電極の
凹部の他の構造を示す図。
FIG. 11 is a diagram showing another structure of the concave portion of the anode electrode according to the seventh embodiment of the present invention.

【図12】本発明の第8の実施の形態のアノード電極の
凹部の構造を示す図。
FIG. 12 is a diagram showing a structure of a concave portion of an anode electrode according to an eighth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…エミッタ 2…絶縁膜 3…ゲート 4…ゲートパッド部 4a…カソードパッド部 4d…ゲートパッド 5…導体基板 6…カソード電極 7…アノード電極 7a、7b…凹部 8…ゲート配線 8a…カソード配線 9…ゲートライン 10…冷陰極チップ 11…はんだ 12…絶縁材 12a…横方向に長い絶縁材 12b…縦方向に長い絶縁材 13…枠一体取り付け台 14…金属ビス 14a…絶縁ビス 15…カソードライン 16…パッシベーション剤 DESCRIPTION OF SYMBOLS 1 ... Emitter 2 ... Insulating film 3 ... Gate 4 ... Gate pad part 4a ... Cathode pad part 4d ... Gate pad 5 ... Conductive substrate 6 ... Cathode electrode 7 ... Anode electrodes 7a and 7b ... Concave part 8 ... Gate wiring 8a ... Cathode wiring 9 ... Gate line 10 ... Cold cathode chip 11 ... Solder 12 ... Insulating material 12a ... Insulating material long in the horizontal direction 12b ... Insulating material long in the vertical direction 13 ... Frame mounting base 14 ... Metal screw 14a ... Insulating screw 15 ... Cathode line 16 … Passivation agent

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 冷陰極チップを形成する導電性基板と、 この導電性基板上に形成された複数の電界放出型エミッ
タと、 前記導電性基板上に形成され、かつ、前記複数の電界放
出型エミッタの先端部周辺を覆うひと続きの絶縁膜と、 ひと続きの導体膜を用いて前記絶縁膜上に形成され、前
記複数の電界放出型エミッタの電流を一括して制御する
ゲートパッド部と、 をそれぞれ備えた複数の冷陰極チップと、 この複数の冷陰極チップが縦方向及び横方向に配置され
た冷陰極チップアレイの共通のカソード電極と、 前記電界放出型エミッタに対向するように配置された前
記冷陰極チップアレイの共通のアノード電極と、 を具備することを特徴とする電界放出型冷陰極素子。
A conductive substrate forming a cold cathode chip; a plurality of field emission emitters formed on the conductive substrate; and a plurality of field emission type emitters formed on the conductive substrate. A continuous insulating film covering the periphery of the tip of the emitter, a gate pad portion formed on the insulating film using a continuous conductive film, and collectively controlling the currents of the plurality of field emission emitters; A plurality of cold cathode chips each comprising: a plurality of cold cathode chips; a common cathode electrode of a cold cathode chip array in which the plurality of cold cathode chips are vertically and horizontally arranged; and a plurality of cold cathode chips arranged so as to face the field emission emitter. And a common anode electrode of the cold cathode chip array.
【請求項2】 前記共通のカソード電極には、少なくと
も前記カソード電極上の冷陰極チップアレイの縦方向及
び横方向のいずれかに沿って、前記冷陰極チップアレイ
の間に、絶縁層を介してゲート配線ラインが前記カソー
ド電極の表面を横断するように形成され、 前記ゲートパッド部が前記ゲート配線ラインにそれぞれ
接続されたことを特徴とする請求項1記載の電界放出型
冷陰極素子。
2. The common cathode electrode has an insulating layer between at least one of the cold cathode chip arrays along a longitudinal direction and a horizontal direction of the cold cathode chip array on the cathode electrode. 2. The field emission cold cathode device according to claim 1, wherein a gate wiring line is formed so as to cross the surface of the cathode electrode, and the gate pad portions are respectively connected to the gate wiring lines.
【請求項3】 前記冷陰極チップは、前記導電性基板上
の複数の電界放出型エミッタに接続されたカソードパッ
ド部を前記冷陰極チップ上にさらに備え、 前記共通のカソード電極には、少なくとも前記カソード
電極上の冷陰極チップアレイの縦方向及び横方向のいず
れかに沿って、前記冷陰極チップアレイの間に、絶縁層
を介してカソード配線ラインが前記カソード電極の表面
を横断するように形成され、 前記カソードパッド部が前記カソード配線ラインにそれ
ぞれ接続されたことを特徴とする請求項1記載の電界放
出型冷陰極素子。
3. The cold cathode chip further includes a cathode pad portion connected to a plurality of field emission emitters on the conductive substrate on the cold cathode chip, and the common cathode electrode includes at least the cathode pad. Along the vertical or horizontal direction of the cold cathode chip array on the cathode electrode, a cathode wiring line is formed between the cold cathode chip arrays via an insulating layer so as to cross the surface of the cathode electrode. The field emission cold cathode device according to claim 1, wherein the cathode pad portions are connected to the cathode wiring lines, respectively.
【請求項4】 前記共通のアノード電極は、前記冷陰極
チップアレイの少なくとも前記ゲートパッド部、及び前
記カソードパッド部のいずれか1つに対向する面に、凹
部が形成されたこと特徴とする請求項1、3のいずれか
1つに記載の電界放出型冷陰極素子。
4. The common anode electrode has a recess formed on at least a surface of the cold cathode chip array facing at least one of the gate pad portion and the cathode pad portion. Item 5. A field emission cold cathode device according to any one of Items 1 and 3.
【請求項5】 冷陰極チップを形成する導電性基板と、 この導電性基板上に形成された複数の電界放出型エミッ
タと、 前記導電性基板上に形成され、かつ、前記複数の電界放
出型エミッタの先端部周辺を覆うひと続きの絶縁膜と、 ひと続きの導体膜を用いて前記絶縁膜上に形成され、前
記複数の電界放出型エミッタの電流を一括して制御する
ゲートパッド部と、 を含む複数の冷陰極チップと、 この複数の冷陰極チップが縦方向及び横方向に配置され
た冷陰極チップアレイの共通のカソード電極と、 前記冷陰極チップアレイの少なくともゲートパッド部に
対向する面に凹部が形成され、前記電界放出型エミッタ
に対向するように配置された前記冷陰極チップアレイの
共通のアノード電極と、 を具備することを特徴とする電界放出型冷陰極素子。
5. A conductive substrate for forming a cold cathode chip, a plurality of field emission emitters formed on the conductive substrate, and a plurality of field emission type emitters formed on the conductive substrate. A continuous insulating film covering the periphery of the tip of the emitter, a gate pad portion formed on the insulating film using a continuous conductive film, and collectively controlling the currents of the plurality of field emission emitters; A plurality of cold cathode chips including: a plurality of cold cathode chips, a common cathode electrode of a cold cathode chip array in which the plurality of cold cathode chips are arranged in a vertical direction and a horizontal direction, and a surface facing at least a gate pad portion of the cold cathode chip array. And a common anode electrode of the cold-cathode chip array disposed so as to face the field emission type emitter. .
JP5670098A 1998-03-09 1998-03-09 Field emission-type cold-cathode element Pending JPH11260273A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5670098A JPH11260273A (en) 1998-03-09 1998-03-09 Field emission-type cold-cathode element
US09/263,217 US6297586B1 (en) 1998-03-09 1999-03-05 Cold-cathode power switching device of field-emission type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5670098A JPH11260273A (en) 1998-03-09 1998-03-09 Field emission-type cold-cathode element

Publications (1)

Publication Number Publication Date
JPH11260273A true JPH11260273A (en) 1999-09-24

Family

ID=13034755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5670098A Pending JPH11260273A (en) 1998-03-09 1998-03-09 Field emission-type cold-cathode element

Country Status (1)

Country Link
JP (1) JPH11260273A (en)

Similar Documents

Publication Publication Date Title
US6734551B2 (en) Semiconductor device
JP5212417B2 (en) Power semiconductor module
US7847316B2 (en) Semiconductor device and its manufacture
JP2008085169A (en) Power semiconductor module
CA1142252A (en) Semiconductor optoelectronic device package
JP2020013987A (en) Power module structure
JP2000049281A (en) Semiconductor device
JP4409064B2 (en) Semiconductor device including power element
JP2000349353A (en) Peltier module and module for optical communication equipped with the same
US6445013B1 (en) Gate commutated turn-off semiconductor device
US20200203252A1 (en) Semiconductor device and method of manufacturing the same
US20220406821A1 (en) Array substrate and display device
JPH09102578A (en) Semiconductor device
JPH11260273A (en) Field emission-type cold-cathode element
US5994832A (en) Display device having plural second substrates
JP2003229527A (en) Power element device with mounting electrode board, igbt therewith, power element module, power element wafer, method for manufacturing power element device with mounting electrode board, and method for manufacturing power element module
JPH08274228A (en) Semiconductor mounting board, power semiconductor device and electronic circuit device
JPS594033A (en) Pressure welding type semiconductor device
JP2003218306A (en) Semiconductor device and its manufacturing method
JP7002993B2 (en) Power semiconductor module
JP2006100481A (en) Semiconductor apparatus
KR20210041426A (en) Power Semiconductor Module and the Manufacturing Method thereof
US6297586B1 (en) Cold-cathode power switching device of field-emission type
JPH05160304A (en) Semiconductor device
US20230343770A1 (en) Semiconductor module