JPH11259436A - データ並列処理方法 - Google Patents

Abstract

(57)【要約】 【課題】データ並列処理方式において従来の並列処理方
式によるデータ処理におけるデータ分割の制限の多さ及
びその並列処理方式を実現するためのハードウエアの汎
用性又は変更性の低さを改良することにある。 【解決手段】データを格納するデータ格納ユニット１
と、該データ格納ユニット１から処理すべきデータを所
定のプログラムに基づいて順次読み出し処理する複数個
のデータアクセスユニットＵ1 〜Ｕn からなるアクセス
処理ユニット４と、その複数個のデータアクセスユニッ
トＵ1 〜Ｕn を並列に接続したデータ処理ユニット１０
とを備え、データ処理ユニット１０に対して並列に接続
した前記各々データアクセスユニットＵ1 〜Ｕn から並
列的に処理すべきデータをアクセスしてデータ処理を実
行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データ処理分
野、信号データ処理分野、及びその他のデータ処理分野
における高速化及び効率化したデータ並列処理方法に関
する。

【０００２】

【従来の技術】従来、単一データ群に対して複数の処理
を並列化する場合、パイプライン処理若しくはデータ分
割による並列処理方式が主流であった。

【０００３】パイプライン方式では、図５に示すように
データ処理を処理１、処理２、処理３・・・処理ｎのよ
うに適当な数段階に分割して直列的に並ばせておいて、
前段のデータ処理結果の出力処理は後段のデータ入力処
理となるようなタイミングで接続されたものであり、
処理を分割した段階数と同数の処理ユニットを要するた
めハードウエアへの負荷が大きくなる、データ処理速
度は各分割された処理ユニットでのデータ処理のうち最
も時間の掛かった処理ユニットでの処理時間によって決
定されてしまい、データ処理の最大速度がデータ処理の
うち最も時間の掛かる処理に規制されてしまう、処理
ユニットなどのハードウエアは簡単には変更が困難であ
るなどの問題がある。

【０００４】また、従来のデータ分割による並列処理方
式は、図６に示すように大量のデータをパーティション
１、パーティション２、パーティション３・・・パーテ
ィションｎなどのある大きさで分割し、その分割された
各データ群に対応してそれぞれ処理ユニット（処理ユニ
ット１、処理ユニット２、処理ユニット３・・・処理ユ
ニットｎ）を用意する方式であり、普遍的なデータ分
割方式が確立されておらず、予め用意されたアプリケー
ションの処理ユニットに依存したデータ分割方式しか採
用できない、分割したデータ間で関連性がある場合に
は、従来の並列方式を採用する際のデータ分割による並
列化の効率が著しく落ちる傾向がある、処理ユニット
は分割された各データの処理の汎用性に乏しく、処理ユ
ニットなどのハードウエアは簡単には変更が困難である
などの問題がある。

【０００５】

【発明が解決しようとする課題】本発明は、上記問題点
を解決するためになされたものであり、その課題とする
ところは、データ並列処理方式において、従来の並列処
理方式によるデータ処理におけるデータ分割の制限の多
さ及びその並列処理方式を実現するためのハードウエア
の汎用性又は変更性の低さを改良することにある。

【０００６】

【課題を解決するための手段】本発明は、データを格納
するデータ格納ユニット１と、該データ格納ユニット１
から処理すべきデータを所定のプログラムに基づいて順
次読み出し処理する複数個のデータアクセスユニットＵ
1 〜Ｕn からなるアクセス処理ユニット４と、その複数
個のデータアクセスユニットＵ1 〜Ｕn を並列に接続し
たデータ処理ユニット１０とを備え、データ処理ユニッ
ト１０に対して並列に接続した前記各々データアクセス
ユニットＵ1 〜Ｕn から並列的に処理すべきデータをア
クセスしてデータ処理を実行することを特徴とするデー
タ並列処理方法である。

【０００７】また本発明は、上記発明のデータ並列処理
方法において、前記各々データアクセスユニットＵ1 〜
Ｕn によるデータのアクセス動作がプログラマブルに構
築されているデータ並列処理方法である。

【０００８】また本発明は、上記発明のデータ並列処理
方法において、前記各々データアクセスユニットＵ1 〜
Ｕn はコンフィグレーションモードと実行モードとを備
えるデータ並列処理方法である。

【０００９】

【発明の実施の形態】本発明のデータ並列処理方法を、
実施の形態にしたがって以下に詳細に説明する。図１は
本発明の構成を概略的に示す動作ブロック図であり、デ
ータ格納ユニット１は、データ入力部からデータ処理す
べき所定のデータＤａ（１ビット若しくは１バイト毎に
符号化された文字、数字（数値）、記号などに関するデ
ータ、あるいはビットマップデータ、ラスターデータ、
ベクターデータなど画像データ、あるいは一般演算処理
用論理データなど）が所定の文字列や所定のアドレスに
従って入力され格納されているメモリ、又はハードディ
スク及びドライブ装置などである。

【００１０】データアクセス処理ユニット４はアクセス
ユニットＵ１、アクセスユニットＵ２、アクセスユニッ
トＵ３・・・アクセスユニットＵｎの複数個のユニット
からなり、各々ユニットＵ１〜Ｕｎは前記データ格納ユ
ニット１から処理すべきデータＤａを所定のプログラム
に基づいて順次１ビット若しくは１バイト単位で読み出
し、それぞれ個々のユニットＵ１〜Ｕｎは個々のアクセ
ス処理データＤ１〜Ｄｎを出力する。

【００１１】データ処理ユニット１０は、複数個の前記
データアクセス処理ユニット４（Ｕ１〜Ｕｎ）を並列に
接続した１個のユニットであり、前段の個々のデータア
クセス処理ユニット４から出力されたそれぞれアクセス
処理データＤ１〜Ｄｎが並行して１ビット若しくは１バ
イト単位で順次入力され、所定のタイミングでデータ処
理される。

【００１２】データアクセス処理ユニット４は、データ
バス３を介してデータ格納ユニット１に接続され、デー
タ処理結果はデータ処理ユニット１０（マルチプレク
サ）を介して出力される。

【００１３】データ格納ユニット１は、外部からデータ
Ｄａを入力するチャンネルと個々のデータアクセス処理
ユニット４（ユニットＵ１〜Ｕｎ）とデータＤａの入出
力をするためのチャンネルを持っている。

【００１４】個々のデータアクセスユニットＵ１〜Ｕｎ
は、データ格納ユニット１に対してデータＤａの入出力
をするためのチャンネルと、アクセス処理結果としての
アクセス処理データＤ１〜Ｄｎをデータ処理ユニット１
０に出力するためのそれぞれ処理結果出力チャンネルＣ
１〜Ｃｎを持っている。

【００１５】また、上記個々のデータアクセスユニット
Ｕ１〜ＵｎはＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍａｂ
ｌｅ Ｇａｔｅ Ａｒｒａｙ）等により構成され、ソフ
トウエア（プログラム）によりハードウエアの論理を構
築することが可能である。

【００１６】データ格納ユニット１とデータアクセス処
理ユニット４間は双方向データバス３により接続され、
排他制御によりデータの衝突は回避されている。

【００１７】個々のデータアクセスユニットＵ１〜Ｕｎ
は、コンフィグレーションコードローダ６によりコンフ
ィグレーションコード（データ処理用枠取りコード）を
バス７を介してロードすることにより実行（アクセス）
する機能が決定される。なおコンフィグレーションコー
ドはハードウエアの動作を決定するものであり、ＦＰＧ
Ａ開発環境等のソフトウエアにより予め製作しておくも
のとする。

【００１８】データアクセス処理ユニット４の処理結果
は、一回の処理で完了する場合は、処理結果出力チャン
ネルＣ１〜Ｃｎのうち所定のチャンネル、例えばチャン
ネルＣ１へ出力され、完了しない場合は、その途中結果
を再度データ格納ユニット１に出力する。この選択はコ
ンフィグレーションコードにより事前に決定される。

【００１９】データアクセス処理ユニット４の状態とし
ては、コンフィグレーションモード（アイドリングモー
ド）と実行モードの２つがある。データ格納ユニット１
に接続されている複数個のデータアクセス処理ユニット
４（ユニットＵ１〜Ｕｎ）のうち、任意の時刻ｔにおい
て実行モードになるユニットは１つだけであり、他のユ
ニットは全てコンフィグレーションモードになる。

【００２０】前述したようにデータ格納ユニット１とデ
ータアクセス処理ユニット４との間は双方向データバス
３により接続されているものであるが、このコンフィグ
レーションモードに切り替わることによって、データバ
ス３はハイインピーダンス状態（非接続）となって、そ
のためデータ格納ユニット１とデータアクセス処理ユニ
ット４との間の互いのデータの衝突は回避されるように
なっている。

【００２１】次に、本発明により６種類のデータ処理を
実行する場合について以下に詳細に説明すれば、図２
は、６種類のデータ処理を２個のデータアクセスユニッ
トＵ１〜Ｕ２にて実行する場合のタイミングチャートを
示す。

【００２２】図２に示すように、例えば奇数番目のデー
タ処理はデータアクセスユニットＵ１で実行され、偶数
番目のデータ処理はデータアクセスユニットＵ２で実行
される。また実行される前に予め各アクセス処理に対す
るコンフィグレーションコードが、それぞれデータアク
セスユニットＵ１、Ｕ２に対してロードされる。

【００２３】また、データ格納ユニット１と、データア
クセスユニットＵ１又はＵ２との間における処理クロッ
ク信号に基づくデータＤａの読み出し又は書き込みのタ
イミングチャートを図３に示す。

【００２４】読み出し時は、処理クロック信号の立ち上
がりにてデータアクセスユニットＵ１又はＵ２にデータ
Ｄａが取り込まれ、書き込み時は、処理クロック信号の
立ち下がりにてデータ格納ユニット１にデータが取り込
まれる。

【００２５】本発明によれば、図２における６個の処理
に対する処理時間に差があっても問題とならない。即
ち、６種類のデータ処理を２個のデータアクセス処理ユ
ニットＵ１〜Ｕ２にて実行するなどデータ処理を分割す
る場合の時間的な制約から開放されることになる。ただ
し、コンフィグレーションに要する時間より短い処理は
時間的に無駄が生じる。

【００２６】また本発明によれば、データアクセス処理
ユニット４での各処理はソフトウエアにより論理が構築
されるため、処理ごとに専用ハードウエアを起こす必要
がなく、単一のハードウエアにより実行できるメリット
がある。

【００２７】本発明方法の使用例としては、図４に示す
ように、図１のブロック図に示すデータ並列処理方式を
１つのデータ並列処理ユニット２０として、この複数の
データ並列処理ユニット２０を格子状に接続配列するこ
とにより、大規模なデータ処理に対してリアルタイムに
処理できるシステムの構築が可能である。

【００２８】データ処理を必要とする大量の各種データ
は、各データ入力部１１、１２、１３・・・１ｎより入
力側インターフェース１９を介して格子状に接続配列し
た各データ並列処理ユニット２０（１１）、２０（１
２）、２０（１３）・・・２０（１ｎ）、２０（３
１）、２０（３２）、２０（３３）・・・２０（３ｎ）
・・・・・２０（ｍ１）、２０（ｍ２）、２０（ｍ３）
・・・２０（ｍｎ）に順次出力されてデータ処理され、
最終処理結果は出力側インターフェース２１を介して出
力部１１１、１１２、１１３、・・・１１ｎからデータ
として出力される。

【００２９】データ処理を必要とする各種データは、そ
れぞれデータ入力部１１、１２、１３・・・１ｎよりイ
ンターフェース１９を介してそれぞれデータ並列処理ユ
ニット２０（１１）、２０（１２）、２０（１３）・・
・２０（１ｎ）に順次入力されてデータ処理され、最終
的な又は中間的なデータ処理がなされる。

【００３０】前記データ並列処理ユニット２０（１
１）、２０（１２）、２０（１３）・・・２０（１ｎ）
のうちいずれかの並列処理ユニットに入力された処理す
べき多量のデータのうち、最終的なデータ処理がなされ
たデータの処理結果は、そのデータ処理した当該データ
並列処理ユニットから他のデータ並列処理ユニットをバ
イパスにて通過し、最終的に出力インターフェース２１
を介していずれかの出力部１１１、１１２、１１３、・
・・１１ｎから最終処理結果がデータとして出力され
る。

【００３１】他方、前記データ並列処理ユニット２０
（１１）、２０（１２）、２０（１３）・・・２０（１
ｎ）のうちいずれかの処理ユニットに入力された処理す
べき多量のデータのうち、中間的なデータ処理がなされ
た後に当該データ並列処理ユニットから出力された中間
処理結果は、該データ並列処理ユニットに最寄りで隣接
する続く次のデータ並列処理ユニット、例えば図４に示
すデータ並列処理ユニット２０（１２）から中間処理デ
ータが出力される場合には該データ並列処理ユニット２
０（１２）に最寄りで隣接するデータ並列処理ユニット
２０（１１）、２０（１３）、２０（２２）のうちのい
ずれかの処理ユニットに中間処理データとして入力され
て、さらにそこで最終的なデータ処理又は中間的なデー
タ処理がなされる。

【００３２】このようにして最終的なデータ処理がなさ
れたデータの最終処理結果は、上記同様にそのデータ処
理した当該データ並列処理ユニットから他のデータ並列
処理ユニットをバイパスにて通過して最終的に出力イン
ターフェース２１を介していずれかの出力部１１１、１
１２、１１３、・・・１１ｎからデータとして出力さ
れ、中間的なデータ処理がなされたデータの中間処理結
果は、該データ並列処理ユニットに最寄りで隣接する続
く次のデータ並列処理ユニットに順次出力されてデータ
処理されるものである。

【００３３】他方、前記データ並列処理ユニット２０
（１１）、２０（１２）、２０（１３）・・・２０（１
ｎ）のうちいずれかの処理ユニットに入力された処理す
べき多量のデータのうち、所定時間内では処理しきれな
いためにオーバーフローしたデータは、前記データ並列
処理ユニット２０（１１）、２０（１２）、２０（１
３）・・・２０（１ｎ）のうち、データのオーバーフロ
ーが発生した処理ユニットに最寄りで隣接する続く次の
データ並列処理ユニット、例えば図４に示す各データ並
列処理ユニット２０（１２）にてデータのオーバーフロ
ーが発生した場合には、隣接するデータ並列処理ユニッ
ト２０（１１）、２０（１３）、２０（２２）のうちい
ずれかの処理ユニットにオーバーフローしたデータが順
次入力されて中間的なデータ処理又は最終的なデータ処
理がなされる。

【００３４】

【発明の効果】本発明のデータ並列処理方法は、汎用性
又は変更性の高いアーキテクチャであり、同一のハード
ウエアにより多様な並列処理を実現できるものである。
また、データ分割又は処理分割方式の制約を受けずに効
率のよい並列処理が実現できるものである。また、並列
処理は比較的専用ハード化しなければならないケースが
多いが、本発明によればソフトウエアによりハードウエ
アの機能変更が可能なため、汎用性又は変更性の高いデ
ータ処理が実施できる効果がある。

【図面の簡単な説明】

【図１】本発明のデータ並行処理方法を実行するための
データ処理動作を説明するブロック図。

【図２】本発明のデータ並行処理方法を実行するための
データ処理動作を説明するタイミングチャート。

【図３】本発明のデータ並行処理方法を実行するための
データ処理動作におけるデータ読み出しと書き込みを説
明するタイミングチャート。

【図４】本発明のデータ並行処理方法を大量のデータ処
理に使用する際のデータ処理動作を説明するブロック
図。

【図５】従来のパイプライン方式によるデータ処理を説
明するブロック図。

【図６】従来のデータ分割による並列処理方式のデータ
処理を説明するブロック図。

【符号の説明】

１…データ格納ユニット ２…データバス ３…データ
バス ４…データアクセス処理ユニット ６…コンフィグレー
ションコードローダ １０…データ処理ユニット

Claims (3)

【特許請求の範囲】
1. 【請求項１】データを格納するデータ格納ユニット１
   と、該データ格納ユニット１から処理すべきデータを所
   定のプログラムに基づいて順次読み出し処理する複数個
   のデータアクセスユニットＵ1 〜Ｕn からなるアクセス
   処理ユニット４と、その複数個のデータアクセスユニッ
   トＵ1 〜Ｕn を並列に接続したデータ処理ユニット１０
   とを備え、データ処理ユニット１０に対して並列に接続
   した前記各々データアクセスユニットＵ1 〜Ｕn から並
   列的に処理すべきデータをアクセスしてデータ処理を実
   行することを特徴とするデータ並列処理方法。
2. 【請求項２】前記各々データアクセスユニットＵ1 〜Ｕ
   n によるデータのアクセス動作がプログラマブルに構築
   されている請求項１記載のデータ並列処理方法。
3. 【請求項３】前記各々データアクセスユニットＵ1 〜Ｕ
   n はコンフィグレーションモードと実行モードとを備え
   る請求項１又は請求項２記載のデータ並列処理方法。