JPH11259153A - プシュプル型高速高圧電源 - Google Patents
プシュプル型高速高圧電源Info
- Publication number
- JPH11259153A JPH11259153A JP5711998A JP5711998A JPH11259153A JP H11259153 A JPH11259153 A JP H11259153A JP 5711998 A JP5711998 A JP 5711998A JP 5711998 A JP5711998 A JP 5711998A JP H11259153 A JPH11259153 A JP H11259153A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- current
- operational amplifier
- photocoupler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Receiver Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 高電圧出力も可能であり、且つ、正負両電源
の出力を単一回路で構成できる電源回路を提供する。 【解決手段】 直流電源間に接続された２段以上のＦＥ
Ｔ１９，２２と、ＦＥＴ１９，２２を電流制御するため
のフォトカプラ１４，１５と、フォトカプラ１４，１５
を制御する演算増幅器５とを備えたプシュプル型高速高
圧電源。電流制御の基準電圧をフォトボル２６，２７で
生成することができる。
の出力を単一回路で構成できる電源回路を提供する。 【解決手段】 直流電源間に接続された２段以上のＦＥ
Ｔ１９，２２と、ＦＥＴ１９，２２を電流制御するため
のフォトカプラ１４，１５と、フォトカプラ１４，１５
を制御する演算増幅器５とを備えたプシュプル型高速高
圧電源。電流制御の基準電圧をフォトボル２６，２７で
生成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、外部コントロール
が可能な電源装置に関し、特に、テレビジョン受像機、
コンピューターディスプレイ等のＣＲＴ表示装置におい
て使用される電極用電源に関する。
が可能な電源装置に関し、特に、テレビジョン受像機、
コンピューターディスプレイ等のＣＲＴ表示装置におい
て使用される電極用電源に関する。
【０００２】
【従来の技術】ＣＲＴ試験装置において、ＣＲＴの各電
極に所望の電圧を印加するために、可変電極用電源が準
備されている。また、電極間の耐圧試験を行うために、
通常以外の電圧を印加しなければならない。たとえば、
ヒーター電極とカソード電極間に±２００Ｖ、第２グリ
ッドには、１．５ｋＶの電圧を印加する。
極に所望の電圧を印加するために、可変電極用電源が準
備されている。また、電極間の耐圧試験を行うために、
通常以外の電圧を印加しなければならない。たとえば、
ヒーター電極とカソード電極間に±２００Ｖ、第２グリ
ッドには、１．５ｋＶの電圧を印加する。
【０００３】図３に従来の電源回路を示す。Ｃｏｎｔｒ
ｏｌ端子は、外部からのコントロール電圧を印加する。
Ｆｅｅｄ−ｂａｃｋ端子には、出力電圧をある比率で分
圧した出力検出電圧をバッファーを通して反転して印加
する。分圧、及び検出抵抗は抵抗６８、６９である。た
とえば、コンデンサ５９によって平滑化された被制御電
圧を１．２ｋＶとした場合、出力電圧１ｋＶとすると、
コントロール電圧が０〜１０Ｖであれば、出力電圧は１
／１００に分圧されて帰還されなければならない。演算
増幅器５５は、入力端子５６の電圧が０Ｖになるように
動作するので、抵抗５１，５２が同じ抵抗値である場
合、コントロール電圧が１０Ｖのときは、Ｆｅｅｄ−ｂ
ａｃｋ端子は−１０Ｖになる。
ｏｌ端子は、外部からのコントロール電圧を印加する。
Ｆｅｅｄ−ｂａｃｋ端子には、出力電圧をある比率で分
圧した出力検出電圧をバッファーを通して反転して印加
する。分圧、及び検出抵抗は抵抗６８、６９である。た
とえば、コンデンサ５９によって平滑化された被制御電
圧を１．２ｋＶとした場合、出力電圧１ｋＶとすると、
コントロール電圧が０〜１０Ｖであれば、出力電圧は１
／１００に分圧されて帰還されなければならない。演算
増幅器５５は、入力端子５６の電圧が０Ｖになるように
動作するので、抵抗５１，５２が同じ抵抗値である場
合、コントロール電圧が１０Ｖのときは、Ｆｅｅｄ−ｂ
ａｃｋ端子は−１０Ｖになる。
【０００４】次に出力部について検討する。フォトボル
６３によって発生させられた電圧をツェナーダイオード
６２によって安定化し（Ｖ１）、ＦＥＴ６０のゲートに
印加している。すなわち、抵抗６１には、安定化された
電圧（Ｖ１）から、ＦＥＴ６０のゲート・ソース間の電
圧（Ｖ２）を差し引いた電圧が印加されるため、ＦＥＴ
６０には常に一定電流が流れ、その電流は抵抗６１の抵
抗値をＲとすると、Ｉ＝（Ｖ１−Ｖ２）÷Ｒで与えられ
る値になる。
６３によって発生させられた電圧をツェナーダイオード
６２によって安定化し（Ｖ１）、ＦＥＴ６０のゲートに
印加している。すなわち、抵抗６１には、安定化された
電圧（Ｖ１）から、ＦＥＴ６０のゲート・ソース間の電
圧（Ｖ２）を差し引いた電圧が印加されるため、ＦＥＴ
６０には常に一定電流が流れ、その電流は抵抗６１の抵
抗値をＲとすると、Ｉ＝（Ｖ１−Ｖ２）÷Ｒで与えられ
る値になる。
【０００５】この電流を全て負荷側のコンデンサ７２に
流すと、出力は最大になり、ＦＥＴ６５を通して−１０
Ｖ電源に流すと出力電圧は０Ｖとなる。ＦＥＴ６５に流
す電流を制御しているのがフォトカプラ５７である。フ
ォトカプラ５７の受光側の電流は、発光側の電流に依存
し、発光側の電流は演算増幅器５５の出力電圧で制御さ
れる。たとえば、コントロール電圧を０Ｖに近づけたと
き、演算増幅器５５の出力電圧は正側に動き、抵抗５８
の両端にかかる電圧が上昇する。それは、フォトカプラ
５７の発光側の電流を増加させ、受光側の電流もそれに
したがって増加する。したがって、ＦＥＴ６５を通って
−１０Ｖ電源に流れ込む電流が増加し、出力電圧は０Ｖ
に近づく。
流すと、出力は最大になり、ＦＥＴ６５を通して−１０
Ｖ電源に流すと出力電圧は０Ｖとなる。ＦＥＴ６５に流
す電流を制御しているのがフォトカプラ５７である。フ
ォトカプラ５７の受光側の電流は、発光側の電流に依存
し、発光側の電流は演算増幅器５５の出力電圧で制御さ
れる。たとえば、コントロール電圧を０Ｖに近づけたと
き、演算増幅器５５の出力電圧は正側に動き、抵抗５８
の両端にかかる電圧が上昇する。それは、フォトカプラ
５７の発光側の電流を増加させ、受光側の電流もそれに
したがって増加する。したがって、ＦＥＴ６５を通って
−１０Ｖ電源に流れ込む電流が増加し、出力電圧は０Ｖ
に近づく。
【０００６】逆にコントロール電圧を＋１０Ｖに近づけ
ると、演算増幅器５５の出力電圧は負側に動き、抵抗５
８の両端にかかる電圧が減少する。それは、フオトカプ
ラ５７の発光側の電流を減少させ、受光側の電流もそれ
にしたがって減少する。したがって、電流Ｉは主に負荷
側のコンデンサ５９に流れるようになり、出力電圧は１
ｋＶに近づく。
ると、演算増幅器５５の出力電圧は負側に動き、抵抗５
８の両端にかかる電圧が減少する。それは、フオトカプ
ラ５７の発光側の電流を減少させ、受光側の電流もそれ
にしたがって減少する。したがって、電流Ｉは主に負荷
側のコンデンサ５９に流れるようになり、出力電圧は１
ｋＶに近づく。
【０００７】
【発明が解決しようとする課題】図３に示す従来の回路
の場合、出力電圧は、ＦＥＴ６０あるいはＦＥＴ６５の
ドレイン・ソース間耐圧の最大定格以上に上げることは
できない。また、正負両電源をコントロールすることは
できない。
の場合、出力電圧は、ＦＥＴ６０あるいはＦＥＴ６５の
ドレイン・ソース間耐圧の最大定格以上に上げることは
できない。また、正負両電源をコントロールすることは
できない。
【０００８】そこで本発明は、高電圧出力も可能であ
り、且つ、正負両電源の出力を単一回路で構成できる電
源回路を提供することを課題とする。
り、且つ、正負両電源の出力を単一回路で構成できる電
源回路を提供することを課題とする。
【０００９】
【発明を解決するための手段】前記課題を解決するた
め、本発明のプシュプル型高速高圧電源は、直流電源間
に接続された２段以上のＦＥＴと、前記ＦＥＴを電流制
御するためのフォトカプラと、前記フォトカプラを制御
する演算増幅器とを備えたことを特徴とする。
め、本発明のプシュプル型高速高圧電源は、直流電源間
に接続された２段以上のＦＥＴと、前記ＦＥＴを電流制
御するためのフォトカプラと、前記フォトカプラを制御
する演算増幅器とを備えたことを特徴とする。
【００１０】前記電流制御の基準電圧をフォトボルで生
成することができる。
成することができる。
【００１１】
【発明の実施の形態】図１は、本発明の第１実施例の回
路構成である。Ｃｏｎｔｒｏｌ端子には、外部からのコ
ントロール電圧を印加する。Ｆｅｅｄ−ｂａｃｋ端子に
は、出力電圧をある比率で分圧した出力検出電圧をバッ
ファーを通して反転して印加する。分圧及び検出抵抗は
抵抗３３、３４である。たとえば、コンデンサ３２によ
って平滑化された被制御電圧を２．２ｋＶとした場合、
出力電圧２ｋＶとすると、コントロール電圧が０〜１０
Ｖであれば、出力電圧は１／２００に分圧されて、帰還
されなければならない。演算増幅器５は、入力端子６の
電圧が０Ｖになるように動作するので、抵抗１、２が同
じ抵抗値である場合、コントロール電圧が１０Ｖのとき
は、Ｆｅｅｄ−ｂａｃｋ端子は−１０Ｖになる。
路構成である。Ｃｏｎｔｒｏｌ端子には、外部からのコ
ントロール電圧を印加する。Ｆｅｅｄ−ｂａｃｋ端子に
は、出力電圧をある比率で分圧した出力検出電圧をバッ
ファーを通して反転して印加する。分圧及び検出抵抗は
抵抗３３、３４である。たとえば、コンデンサ３２によ
って平滑化された被制御電圧を２．２ｋＶとした場合、
出力電圧２ｋＶとすると、コントロール電圧が０〜１０
Ｖであれば、出力電圧は１／２００に分圧されて、帰還
されなければならない。演算増幅器５は、入力端子６の
電圧が０Ｖになるように動作するので、抵抗１、２が同
じ抵抗値である場合、コントロール電圧が１０Ｖのとき
は、Ｆｅｅｄ−ｂａｃｋ端子は−１０Ｖになる。
【００１２】次に演算増幅器の出力７について検討して
みる。出力７が０Ｖのとき、電源Ｖｃｃ−Ｖｅｅ間に抵
抗８、フォトカプラ１４、ダイオード１０、１１、フォ
トカプラ１５、抵抗１３を通して電流が流れ、フォトカ
プラ１４、１５の受光側に電流を生じさせる。この電流
は、フオトカプラ１４、１５ともにほぼ同じであるの
で、出力電圧は、出力電圧の半分になり、この例では、
１ｋＶ出力になる。
みる。出力７が０Ｖのとき、電源Ｖｃｃ−Ｖｅｅ間に抵
抗８、フォトカプラ１４、ダイオード１０、１１、フォ
トカプラ１５、抵抗１３を通して電流が流れ、フォトカ
プラ１４、１５の受光側に電流を生じさせる。この電流
は、フオトカプラ１４、１５ともにほぼ同じであるの
で、出力電圧は、出力電圧の半分になり、この例では、
１ｋＶ出力になる。
【００１３】演算増幅器５の出力が最大出力、たとえば
１２Ｖになった場合、接続点１６が演算増幅器の最大出
力電圧以下の場合（たとえば１０Ｖ）、ダイオード１０
がカットオフし、フォトカプラ１４の発光側には電流が
流れない。すなわち、受光側にも電流は流れない。一
方、フオトカプラ１５の発光側には、接続点７から抵抗
１２を通ってグランドに流れる電流と、抵抗１３を通し
てＶｅｅに流れる電流の合計の電流が流れる。そのた
め、フォトカプラ１５の受光側にも電流が流れるが、し
かし、これは、無制限に流れるものではない。フォトボ
ル２７によって発生させられた電圧をツェナーダイオー
ド２５によって安定化し（Ｖ１）、ＦＥＴ２２のゲート
に印加している。すなわち、抵抗２３には、安定化され
た電圧（Ｖ１）から、ＦＥＴ２２のゲート・ソース間の
電圧（Ｖ２）を差し引いた電圧が印加されるため、ＦＥ
Ｔ２１、２２、抵抗２３を通ってフォトカプラ１５の受
光側に流れる電流は、抵抗２３の抵抗値をＲとすると、
Ｉ＝（Ｖ１−Ｖ２）÷Ｒで与えられる値になる。このと
き、フォトカプラ１４の受光側には、電流が流れていな
いので、出力電圧は０Ｖとなる。
１２Ｖになった場合、接続点１６が演算増幅器の最大出
力電圧以下の場合（たとえば１０Ｖ）、ダイオード１０
がカットオフし、フォトカプラ１４の発光側には電流が
流れない。すなわち、受光側にも電流は流れない。一
方、フオトカプラ１５の発光側には、接続点７から抵抗
１２を通ってグランドに流れる電流と、抵抗１３を通し
てＶｅｅに流れる電流の合計の電流が流れる。そのた
め、フォトカプラ１５の受光側にも電流が流れるが、し
かし、これは、無制限に流れるものではない。フォトボ
ル２７によって発生させられた電圧をツェナーダイオー
ド２５によって安定化し（Ｖ１）、ＦＥＴ２２のゲート
に印加している。すなわち、抵抗２３には、安定化され
た電圧（Ｖ１）から、ＦＥＴ２２のゲート・ソース間の
電圧（Ｖ２）を差し引いた電圧が印加されるため、ＦＥ
Ｔ２１、２２、抵抗２３を通ってフォトカプラ１５の受
光側に流れる電流は、抵抗２３の抵抗値をＲとすると、
Ｉ＝（Ｖ１−Ｖ２）÷Ｒで与えられる値になる。このと
き、フォトカプラ１４の受光側には、電流が流れていな
いので、出力電圧は０Ｖとなる。
【００１４】演算増幅器５の主力が最小出力、たとえば
−１２Ｖになった場合、前述の動作と全く逆の状態にな
り、出力は２ｋＶとなる。このときの、出力電圧の立ち
上がり時間は、整流コンデンサ３７や、そのあとに接続
される負荷によるが、たとえば、コンデンサ３７が０．
０２μＦのとき、立ち上がり時間２．５ｍｓｅｃ、立ち
下がり時間２．４ｍｓｅｃとなり、高速で動作する。
−１２Ｖになった場合、前述の動作と全く逆の状態にな
り、出力は２ｋＶとなる。このときの、出力電圧の立ち
上がり時間は、整流コンデンサ３７や、そのあとに接続
される負荷によるが、たとえば、コンデンサ３７が０．
０２μＦのとき、立ち上がり時間２．５ｍｓｅｃ、立ち
下がり時間２．４ｍｓｅｃとなり、高速で動作する。
【００１５】抵抗２８、２９によって分圧された接続点
をＦＥＴ１８のゲートに接続し、ＦＥＴ１８をＦＥＴ１
９と直列接続している理由は、ＦＥＴ１９にソース・ド
レイン間電圧の最大定格以上の電圧がかかる場合、この
ような接続により、ＦＥＴ１８，１９に印加される電圧
を分圧することができ、最大定格以下で使用することが
できるようにするためである。抵抗２８、２９に同じ抵
抗値を用いればＦＥＴ１個に印加される電圧は半分にな
る。ＦＥＴ１８、１９を用いても、ＦＥＴに印加されて
いる電圧が最大定格を越えている場合は、さらに同様の
方法で分圧し、３段以上にすることができる。また、Ｆ
ＥＴに印加される電圧がすでに最大定格以下である場合
は、抵抗２８、２９、ＦＥＴ１８を省くことができる。
をＦＥＴ１８のゲートに接続し、ＦＥＴ１８をＦＥＴ１
９と直列接続している理由は、ＦＥＴ１９にソース・ド
レイン間電圧の最大定格以上の電圧がかかる場合、この
ような接続により、ＦＥＴ１８，１９に印加される電圧
を分圧することができ、最大定格以下で使用することが
できるようにするためである。抵抗２８、２９に同じ抵
抗値を用いればＦＥＴ１個に印加される電圧は半分にな
る。ＦＥＴ１８、１９を用いても、ＦＥＴに印加されて
いる電圧が最大定格を越えている場合は、さらに同様の
方法で分圧し、３段以上にすることができる。また、Ｆ
ＥＴに印加される電圧がすでに最大定格以下である場合
は、抵抗２８、２９、ＦＥＴ１８を省くことができる。
【００１６】次に被制御電圧について検討する。図１の
場合、コンデンサ３２によって平滑化された片電源２．
２ｋＶについて説明したが、図２の第２実施例に示すよ
うに、プラスマイナスの両電源を被制御電圧とすること
ができる。その場合、コンデンサ３２Ａ、３２Ｂの中点
３８がコモンとなり、抵抗３４のコモン側に接続され
る。また、図２ではコモンに接続されていたフォトカプ
ラ１５、ツェナーダイオード２５、抵抗３１はマイナス
電源に接続される。
場合、コンデンサ３２によって平滑化された片電源２．
２ｋＶについて説明したが、図２の第２実施例に示すよ
うに、プラスマイナスの両電源を被制御電圧とすること
ができる。その場合、コンデンサ３２Ａ、３２Ｂの中点
３８がコモンとなり、抵抗３４のコモン側に接続され
る。また、図２ではコモンに接続されていたフォトカプ
ラ１５、ツェナーダイオード２５、抵抗３１はマイナス
電源に接続される。
【００１７】
【発明の効果】上述したように、本発明によれば、直流
電源間に接続された２段以上のＦＥＴと、前記ＦＥＴを
電流制御するためのフォトカプラと、前記フォトカプラ
を制御する演算増幅器とを備えたことにより、高速高圧
電源を実現できる。また、被制御電圧も正電源、正負両
電源、負電源と任意に選択することができる。
電源間に接続された２段以上のＦＥＴと、前記ＦＥＴを
電流制御するためのフォトカプラと、前記フォトカプラ
を制御する演算増幅器とを備えたことにより、高速高圧
電源を実現できる。また、被制御電圧も正電源、正負両
電源、負電源と任意に選択することができる。
【図１】 本発明の第１実施例の回路構成を示す回路図
である。
である。
【図２】 本発明の第２実施例の回路構成を示す回路図
である。
である。
【図３】 従来例の回路構成を示す回路図である。
１，２，３，８，９，１２，１３，２０，２３，２８，
２９，３０，３１，３３，３４，３５，３６ 抵抗 ４，３２，３２Ａ，３２Ｂ，３７ コンデンサ ５ 演算増幅器 ６ 演算増幅器の入力 ７ 演算増幅器の出力 １０，１１ ダイオード １４，１５ フォトカプラ １６，１７ 電圧 １８，１９，２１，２２ ＦＥＴ ２４，２５ ツェナーダイオード ２６，２７ フォトボル ３８ 中点 ５１，５２，５３，５８，６１，６４，６７，６８，６
９，７０，７１ 抵抗 ５４，５９，７２ コンデンサ ５５ 演算増幅器 ５６ 演算増幅器の入力 ５７ フォトカプラ ６０，６５ ＦＥＴ ６２ ツェナーダイオード ６３ フォトボル ６６ トランジスタ
２９，３０，３１，３３，３４，３５，３６ 抵抗 ４，３２，３２Ａ，３２Ｂ，３７ コンデンサ ５ 演算増幅器 ６ 演算増幅器の入力 ７ 演算増幅器の出力 １０，１１ ダイオード １４，１５ フォトカプラ １６，１７ 電圧 １８，１９，２１，２２ ＦＥＴ ２４，２５ ツェナーダイオード ２６，２７ フォトボル ３８ 中点 ５１，５２，５３，５８，６１，６４，６７，６８，６
９，７０，７１ 抵抗 ５４，５９，７２ コンデンサ ５５ 演算増幅器 ５６ 演算増幅器の入力 ５７ フォトカプラ ６０，６５ ＦＥＴ ６２ ツェナーダイオード ６３ フォトボル ６６ トランジスタ
Claims (2)
- 【請求項１】 直流電源間に接続された２段以上のＦＥ
Ｔと、前記ＦＥＴを電流制御するためのフォトカプラ
と、前記フォトカプラを制御する演算増幅器とを備えた
ことを特徴とするプシュプル型高速高圧電源。 - 【請求項２】 電流制御の基準電圧をフォトボルで生成
した請求項１記載のプシュプル型高速高圧電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05711998A JP3774313B2 (ja) | 1998-03-09 | 1998-03-09 | プシュプル型高速高圧電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05711998A JP3774313B2 (ja) | 1998-03-09 | 1998-03-09 | プシュプル型高速高圧電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11259153A true JPH11259153A (ja) | 1999-09-24 |
| JP3774313B2 JP3774313B2 (ja) | 2006-05-10 |
Family
ID=13046669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05711998A Expired - Fee Related JP3774313B2 (ja) | 1998-03-09 | 1998-03-09 | プシュプル型高速高圧電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3774313B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019187431A1 (ja) * | 2018-03-30 | 2019-10-03 | 株式会社日立ハイテクノロジーズ | 高電圧増幅器、高電圧電源装置及び質量分析装置 |
-
1998
- 1998-03-09 JP JP05711998A patent/JP3774313B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019187431A1 (ja) * | 2018-03-30 | 2019-10-03 | 株式会社日立ハイテクノロジーズ | 高電圧増幅器、高電圧電源装置及び質量分析装置 |
| GB2583677A (en) * | 2018-03-30 | 2020-11-04 | Hitachi High Tech Corp | High-voltage amplifier, high-voltage power supply, and mass spectrometer |
| JPWO2019187431A1 (ja) * | 2018-03-30 | 2021-01-07 | 株式会社日立ハイテク | 高電圧増幅器、高電圧電源装置及び質量分析装置 |
| US11349476B2 (en) | 2018-03-30 | 2022-05-31 | Hitachi High-Tech Corporation | High-voltage amplifier, high-voltage power supply, and mass spectrometer |
| GB2583677B (en) * | 2018-03-30 | 2022-08-10 | Hitachi High Tech Corp | High-voltage amplifier, high-voltage power supply, and mass spectrometer |
| DE112018006762B4 (de) | 2018-03-30 | 2023-03-30 | Hitachi High-Tech Corporation | Hochspannungsverstärker, hochspannungsversorgung und massenspektrometer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3774313B2 (ja) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5867015A (en) | Low drop-out voltage regulator with PMOS pass element | |
| US8502602B2 (en) | Class-D amplifier circuit | |
| US10303193B2 (en) | Voltage regulator circuit, corresponding device, apparatus and method | |
| US10511262B2 (en) | High speed, high voltage, amplifier output stage using linear or class D topology | |
| JP3045747B2 (ja) | 低共通電流を有する低ドロップアウト電圧調整器 | |
| US6839254B2 (en) | Power supply with low loss making current limitation | |
| US11171645B1 (en) | Transistor switching circuit and integrated circuit thereof | |
| JP2007510393A (ja) | バックアップ電源へのスイッチングのためのシステムおよび方法 | |
| EP0921624B1 (en) | Device for driving self arc-extinguishing type power element | |
| JPH08279737A (ja) | 電力トランジスタの保護回路および保護方法 | |
| US4950976A (en) | Current variation reduction for mosfet current sources | |
| EP0730331A3 (de) | Schaltungsanordnung zur Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern | |
| JPS61500347A (ja) | 直列トランジスタ・チヨツパ | |
| US5682022A (en) | Active stabilization of serially connected capacitors in high voltage applications | |
| JPH11259153A (ja) | プシュプル型高速高圧電源 | |
| US6281669B1 (en) | Circuit arrangement and method for limiting current for consumers of alternating current | |
| JPS613215A (ja) | 実効値負荷平均電圧制御装置用の集積化可能な負荷電圧サンプリング回路 | |
| JPS5935580A (ja) | 直流電動機の速度制御装置 | |
| JPH0667191B2 (ja) | 多重化構成の直流電源装置 | |
| JP2000092830A (ja) | 電源回路 | |
| JP2569807B2 (ja) | プリチヤージ回路 | |
| US4538117A (en) | Transistor amplifier | |
| JP2836382B2 (ja) | 直流電源 | |
| JP2944337B2 (ja) | レベル変換回路 | |
| JPH0373191B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051111 |
|
| A521 | Written amendment |
Effective date: 20051226 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060217 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110224 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |