JP3045747B2 - 低共通電流を有する低ドロップアウト電圧調整器 - Google Patents
低共通電流を有する低ドロップアウト電圧調整器Info
- Publication number
- JP3045747B2 JP3045747B2 JP2161469A JP16146990A JP3045747B2 JP 3045747 B2 JP3045747 B2 JP 3045747B2 JP 2161469 A JP2161469 A JP 2161469A JP 16146990 A JP16146990 A JP 16146990A JP 3045747 B2 JP3045747 B2 JP 3045747B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- coupled
- terminal
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Description
【発明の詳細な説明】 技術分野 本発明は電圧調整器回路に関するものであって、更に
詳細には、共通電流を低下させると共にドロップアウト
電圧も低下させた電圧調整器に関するものである。
詳細には、共通電流を低下させると共にドロップアウト
電圧も低下させた電圧調整器に関するものである。
従来技術 電圧調整器回路においては、ドロップアウト電圧は、
入力電圧が更に減少しても、それに対して調整機能を行
なうことを停止する入力−出力電圧差として定義され
る。共通電流は、負荷へ供給されることのない調整器へ
の入力電流の部分である。
入力電圧が更に減少しても、それに対して調整機能を行
なうことを停止する入力−出力電圧差として定義され
る。共通電流は、負荷へ供給されることのない調整器へ
の入力電流の部分である。
第１図は、従来の負電圧調整器回路を示している。端
子10は、入力端子であって、それに対して、未調整の負
電圧源が印加される。この入力は、共通端子である接地
に対して基準とされる。この適用例は負の電圧調整器を
示すものであり、且つ好適実施例は負の調整器である
が、本発明概念及びそれに基づく回路は、正の調整器に
も同様に適用可能である。本明細書においては、同一の
回路を使用するが、極性反転と共に、装置の全てを相補
的なものとすることが可能である。
子10は、入力端子であって、それに対して、未調整の負
電圧源が印加される。この入力は、共通端子である接地
に対して基準とされる。この適用例は負の電圧調整器を
示すものであり、且つ好適実施例は負の調整器である
が、本発明概念及びそれに基づく回路は、正の調整器に
も同様に適用可能である。本明細書においては、同一の
回路を使用するが、極性反転と共に、装置の全てを相補
的なものとすることが可能である。
端子11は調整された負出力端である。この回路は、ト
ランジスタ12における導通度を制御し、従って端子11と
接地との間に接続されている負荷（不図示）における入
力電圧乃至は出力電流に拘らず、出力電圧は正しいレベ
ルにある。ドライバトランジスタ13は、ダーリントン形
態においてトランジスタ12と共に動作する。トランジス
タ14は、このダーリントンを動作するエミッタホロワ制
御増幅器として作用する。差動増幅器15は、制御トラン
ジスタ14を駆動し、且つ定基準電圧源16へ接続した反転
入力端を有している。これは、典型的には、入力電圧乃
至は温度における変化と共に変化することのない電位を
発生させる公知の構成の電圧基準である。差動増幅器15
の非反転入力端は、出力端子11と接地との間に結合され
ている分圧器17上のタップへ結合されている。動作につ
いて説明すると、差動増幅器15はトランジスタ14,13,12
を駆動して、端子11において電位を発生し、その電位は
差動増幅器15への電位を等しくさせる。従って、端子11
における出力電圧は、部分的に、抵抗17a及び17bの比に
よって確立される。ダーリントントランジスタがインバ
ータとして結合されているので、このフィールドバック
ループは負であり、且つ高利得であって、従って端子11
における電位が調整され且つ非常に安定的である。
ランジスタ12における導通度を制御し、従って端子11と
接地との間に接続されている負荷（不図示）における入
力電圧乃至は出力電流に拘らず、出力電圧は正しいレベ
ルにある。ドライバトランジスタ13は、ダーリントン形
態においてトランジスタ12と共に動作する。トランジス
タ14は、このダーリントンを動作するエミッタホロワ制
御増幅器として作用する。差動増幅器15は、制御トラン
ジスタ14を駆動し、且つ定基準電圧源16へ接続した反転
入力端を有している。これは、典型的には、入力電圧乃
至は温度における変化と共に変化することのない電位を
発生させる公知の構成の電圧基準である。差動増幅器15
の非反転入力端は、出力端子11と接地との間に結合され
ている分圧器17上のタップへ結合されている。動作につ
いて説明すると、差動増幅器15はトランジスタ14,13,12
を駆動して、端子11において電位を発生し、その電位は
差動増幅器15への電位を等しくさせる。従って、端子11
における出力電圧は、部分的に、抵抗17a及び17bの比に
よって確立される。ダーリントントランジスタがインバ
ータとして結合されているので、このフィールドバック
ループは負であり、且つ高利得であって、従って端子11
における電位が調整され且つ非常に安定的である。
第１図の電圧調整器は非常に有用であるが、そのドロ
ップアウト電圧はトランジスタ12のVBE＋トランジスタ1
3のVSATへ制限されている。300゜Kにおいて、このこと
は、典型的に、約1Vである。温度範囲に亘って、それは
約1.2Vへ上昇する場合がある。より低いドロップアウト
が所望される場合、トランジスタ13はそのコレクタを接
地へ帰還させることが可能であり、その際に、該ダーリ
ントンをエミッタホロワ駆動型共通エミッタトランジス
タへ変換させる。この形態は、温度範囲にわたり1Vの電
圧の小さな割合に過ぎないVSATのドロップアウト電圧を
示すこととなる。しかしながら、この様な形態におい
て、トランジスタ13において流れる電流は、調整器の共
通電流を増加させ、従って不所望なものである。
ップアウト電圧はトランジスタ12のVBE＋トランジスタ1
3のVSATへ制限されている。300゜Kにおいて、このこと
は、典型的に、約1Vである。温度範囲に亘って、それは
約1.2Vへ上昇する場合がある。より低いドロップアウト
が所望される場合、トランジスタ13はそのコレクタを接
地へ帰還させることが可能であり、その際に、該ダーリ
ントンをエミッタホロワ駆動型共通エミッタトランジス
タへ変換させる。この形態は、温度範囲にわたり1Vの電
圧の小さな割合に過ぎないVSATのドロップアウト電圧を
示すこととなる。しかしながら、この様な形態におい
て、トランジスタ13において流れる電流は、調整器の共
通電流を増加させ、従って不所望なものである。
目 的 本発明は、以下の点に鑑みなされたものであって、上
述した如き従来技術の欠点を解消し、ドロップアウト電
圧が低く且つ共通電流が低い電圧調整器回路を提供する
ことを目的とする。本発明の別の目的とするところは、
電圧調整器の入力−出力差を検知し、且つドロップアウ
トが近付いた場合に、ダーリントンからの出力段をエミ
ッタホロワ装置へスイッチすることである。本発明の更
に別の目的とするところは、ドロップアウトが近付く場
合に電圧調整器回路の出力段をダーリントンからエミッ
タ−ホロワドライバへスイッチし且つドロップアウトに
おける共通電流を制限することである。
述した如き従来技術の欠点を解消し、ドロップアウト電
圧が低く且つ共通電流が低い電圧調整器回路を提供する
ことを目的とする。本発明の別の目的とするところは、
電圧調整器の入力−出力差を検知し、且つドロップアウ
トが近付いた場合に、ダーリントンからの出力段をエミ
ッタホロワ装置へスイッチすることである。本発明の更
に別の目的とするところは、ドロップアウトが近付く場
合に電圧調整器回路の出力段をダーリントンからエミッ
タ−ホロワドライバへスイッチし且つドロップアウトに
おける共通電流を制限することである。
構 成 上述した如き本発明の目的を達成するために、以下の
如き回路形態が使用される。出力トランジスタは、その
エミッタ−コレクタ電極を、調整器入力−出力端子の間
に結合しており、且つそのベースをドライバトランジス
タのエミッタへ結合している。このドライバトランジス
タのコレクタは、ダイオードによって出力端子へ結合さ
れており、且つ制御された電流経路によって共通端子へ
結合されている。この制御された電流経路への入力端
は、スイッチングトランジスタを有しており、そのエミ
ッタはダイオード及びエミッタを入力端子10へ帰還させ
る定電流結合体へ結合されている。別のダイオードが設
けられており、その一方の端子は同一の定電流要素へ結
合されており、且つその他方の端子はドライバトランジ
スタのコレクタへ結合されている。従って、出力トラン
ジスタにおける電圧に依存して、定電流が、出力端子と
ドライバコレクタとの間に結合されているダイオード
か、又は制御された電流経路の入力端の何れかに流れ
る。前者の状態の場合には、ドライバは、出力トランジ
スタと共に構成されるダーリントンであり、且つ後者の
状態においては、ドライバトランジスタはエミッタホロ
ワ形態である。更に、電流制限用トランジスタのエミッ
タはダイオードを介して出力端子へ結合されており、そ
のベースはドライバトランジスタのベースへ結合されて
おり、且つそのコレクタは差動増幅器出力端へ結合され
ている。ドロップアウトにおいては、電流制限用トラン
ジスタが導通状態となり、その際に、差動増幅器出力を
低下させ、それは共通電流の大きさを制限している。
如き回路形態が使用される。出力トランジスタは、その
エミッタ−コレクタ電極を、調整器入力−出力端子の間
に結合しており、且つそのベースをドライバトランジス
タのエミッタへ結合している。このドライバトランジス
タのコレクタは、ダイオードによって出力端子へ結合さ
れており、且つ制御された電流経路によって共通端子へ
結合されている。この制御された電流経路への入力端
は、スイッチングトランジスタを有しており、そのエミ
ッタはダイオード及びエミッタを入力端子10へ帰還させ
る定電流結合体へ結合されている。別のダイオードが設
けられており、その一方の端子は同一の定電流要素へ結
合されており、且つその他方の端子はドライバトランジ
スタのコレクタへ結合されている。従って、出力トラン
ジスタにおける電圧に依存して、定電流が、出力端子と
ドライバコレクタとの間に結合されているダイオード
か、又は制御された電流経路の入力端の何れかに流れ
る。前者の状態の場合には、ドライバは、出力トランジ
スタと共に構成されるダーリントンであり、且つ後者の
状態においては、ドライバトランジスタはエミッタホロ
ワ形態である。更に、電流制限用トランジスタのエミッ
タはダイオードを介して出力端子へ結合されており、そ
のベースはドライバトランジスタのベースへ結合されて
おり、且つそのコレクタは差動増幅器出力端へ結合され
ている。ドロップアウトにおいては、電流制限用トラン
ジスタが導通状態となり、その際に、差動増幅器出力を
低下させ、それは共通電流の大きさを制限している。
実施例 第２図は、本発明の一実施例に基づいて構成した回路
を概略示している。第１図におけるものと同一の構成要
素には同一の参照番号を付してある。これらの同一の参
照番号を付した要素は、同様の機能を行なうものであ
る。例えば、トランジスタ12は出力トランジスタに対応
している。端子11と接地との間に接続している負荷（不
図示）内を流れる電流は、主にトランジスタ12を流れ
る。トランジスタ13′は、トランジスタ12に対するドラ
イバであり、且つ抵抗18はトランジスタ12におけるベー
ス電流を制限すべく作用する。典型的に、抵抗18は約40
Ωの値を有している。
を概略示している。第１図におけるものと同一の構成要
素には同一の参照番号を付してある。これらの同一の参
照番号を付した要素は、同様の機能を行なうものであ
る。例えば、トランジスタ12は出力トランジスタに対応
している。端子11と接地との間に接続している負荷（不
図示）内を流れる電流は、主にトランジスタ12を流れ
る。トランジスタ13′は、トランジスタ12に対するドラ
イバであり、且つ抵抗18はトランジスタ12におけるベー
ス電流を制限すべく作用する。典型的に、抵抗18は約40
Ωの値を有している。
ダイオード19は、トランジスタ13′のコレクタを出力
端子11へ結合している。ダイオード19が導通状態である
と、ドライバ13′はトランジスタ12へ接続されたダーリ
ントンである。これは、入力−出力電位差が大きい場合
の状態である。この様な大きな差があると、定電流源21
における電流ISは強制的にダイオード20を介して流され
る。このことは、ダイオード19をターンオンさせ、且つ
ダイオード27をターンオフさせる。典型的に、電流ISは
約60μＡであり、且つダイオード19内を流れる電流と比
較して小さな割合である。これらの条件下においては、
差動増幅器15の出力は端子10よりも約３個のダイオード
分高いものに近いものであることを理解することが可能
である。端子11が端子10よりも約5V高い場合には、トラ
ンジスタ13′のコレクタはこの5Vよりも約１ダイオード
分低い。このことは、ダイオード27と電流源21との接続
部を十分に上昇させてダイオード27をターンオフさせ
る。従って、トランジスタ26を介して電流が流れること
はなく、且つトランジスタ24及び25はオフとなる。この
ことは、制御された電流経路23が非導通状態となること
を意味している。
端子11へ結合している。ダイオード19が導通状態である
と、ドライバ13′はトランジスタ12へ接続されたダーリ
ントンである。これは、入力−出力電位差が大きい場合
の状態である。この様な大きな差があると、定電流源21
における電流ISは強制的にダイオード20を介して流され
る。このことは、ダイオード19をターンオンさせ、且つ
ダイオード27をターンオフさせる。典型的に、電流ISは
約60μＡであり、且つダイオード19内を流れる電流と比
較して小さな割合である。これらの条件下においては、
差動増幅器15の出力は端子10よりも約３個のダイオード
分高いものに近いものであることを理解することが可能
である。端子11が端子10よりも約5V高い場合には、トラ
ンジスタ13′のコレクタはこの5Vよりも約１ダイオード
分低い。このことは、ダイオード27と電流源21との接続
部を十分に上昇させてダイオード27をターンオフさせ
る。従って、トランジスタ26を介して電流が流れること
はなく、且つトランジスタ24及び25はオフとなる。この
ことは、制御された電流経路23が非導通状態となること
を意味している。
入力−出力差が減少すると、トランジスタ13′のコレ
クタにおける電位が減少する。その差が約2.5Vである
と、ダイオード20及び27の両方がほぼ同様に導通状態と
なる。従って、ダイオード20及び27を介してIS/2の電流
が流れる。同一の値の電流がトランジスタ26内を流れ
る。このことは、トランジスタ24のベースを低状態へプ
ルし、その際に該トランジスタをターンオンさせる。こ
のことは、トランジスタ25のベースをプルアップし、且
つそのトランジスタをターンオンさせる。従って、制御
された電流経路23は、トランジスタ13′へ電流を供給す
る。入力−出力差が更に低下すると、ダイオード19はタ
ーンオフし、且つ制御された電流経路23はトランジスタ
13′へより多くの電流を供給する。このモードにおいて
は、本回路は、あたかもトランジスタ13′がそのコレク
タを接地へ帰還させる如くに動作し、且つそれは、エミ
ッタホロワとして作用してトランジスタ12を駆動する。
従って、トランジスタ12は、飽和する傾向となり、且つ
出力端子11は、VINよりVSATだけ高い電圧へプルダウン
させることが可能となる。これは、300゜Kにおいて1Vよ
りも小さな電圧値である（通常、100mAの電流において
約0.1Vである）。
クタにおける電位が減少する。その差が約2.5Vである
と、ダイオード20及び27の両方がほぼ同様に導通状態と
なる。従って、ダイオード20及び27を介してIS/2の電流
が流れる。同一の値の電流がトランジスタ26内を流れ
る。このことは、トランジスタ24のベースを低状態へプ
ルし、その際に該トランジスタをターンオンさせる。こ
のことは、トランジスタ25のベースをプルアップし、且
つそのトランジスタをターンオンさせる。従って、制御
された電流経路23は、トランジスタ13′へ電流を供給す
る。入力−出力差が更に低下すると、ダイオード19はタ
ーンオフし、且つ制御された電流経路23はトランジスタ
13′へより多くの電流を供給する。このモードにおいて
は、本回路は、あたかもトランジスタ13′がそのコレク
タを接地へ帰還させる如くに動作し、且つそれは、エミ
ッタホロワとして作用してトランジスタ12を駆動する。
従って、トランジスタ12は、飽和する傾向となり、且つ
出力端子11は、VINよりVSATだけ高い電圧へプルダウン
させることが可能となる。これは、300゜Kにおいて1Vよ
りも小さな電圧値である（通常、100mAの電流において
約0.1Vである）。
上述した如くに減少された飽和電圧は、エミッタホロ
ワとして作用するトランジスタ13′の作用によって達成
される。従って、その中を流れる電流はもはや負荷電流
ではなく、共通電流である。トランジスタ28及びダイオ
ード29は、入力−出力差がその最も低い値へ減少する場
合に、共通電流を制限するために存在している。トラン
ジスタ28のベースはトランジスタ13′のベースと同一の
電位にある。そのコレクタは、差動増幅器15の出力端へ
帰還され、且つそのエミッタはダイオード29を介して出
力端11へ帰還されている。出力端子11がトランジスタ1
3′のベースにおける電位よりも２個のダイオード分低
いレベルへプルダウンされると、トランジスタ28はター
ンオンし且つトランジスタ14のベースをプルダウンし、
その際に端子11における電位が更に降下すること及び共
通電流が更に上昇することを制限する。
ワとして作用するトランジスタ13′の作用によって達成
される。従って、その中を流れる電流はもはや負荷電流
ではなく、共通電流である。トランジスタ28及びダイオ
ード29は、入力−出力差がその最も低い値へ減少する場
合に、共通電流を制限するために存在している。トラン
ジスタ28のベースはトランジスタ13′のベースと同一の
電位にある。そのコレクタは、差動増幅器15の出力端へ
帰還され、且つそのエミッタはダイオード29を介して出
力端11へ帰還されている。出力端子11がトランジスタ1
3′のベースにおける電位よりも２個のダイオード分低
いレベルへプルダウンされると、トランジスタ28はター
ンオンし且つトランジスタ14のベースをプルダウンし、
その際に端子11における電位が更に降下すること及び共
通電流が更に上昇することを制限する。
第３図を参照すると、曲線30は、入力−出力差の関数
としてトランジスタ25における導通度のプロットを示し
ている。曲線31は、ダイオード19の導通度を示してい
る。低い電圧においては、トランジスタ25における導通
度が支配的である。このグラフが示すように、入力−出
力差が約2.75Vへ降下すると、トランジスタ25における
導通度が開始する。2Vにおいて、約5mAが流れ、且つこ
れは、入力−出力差が約0.5Vへ降下する場合に、約7.5m
Aへ上昇する。トランジスタ28及びダイオード29が該回
路内に設けられていない場合には、入力−出力差が更に
低下される場合には、曲線30は継続的に上昇することと
なる。従って、共通電流制限作用は、第３図の曲線30か
ら明らかである。
としてトランジスタ25における導通度のプロットを示し
ている。曲線31は、ダイオード19の導通度を示してい
る。低い電圧においては、トランジスタ25における導通
度が支配的である。このグラフが示すように、入力−出
力差が約2.75Vへ降下すると、トランジスタ25における
導通度が開始する。2Vにおいて、約5mAが流れ、且つこ
れは、入力−出力差が約0.5Vへ降下する場合に、約7.5m
Aへ上昇する。トランジスタ28及びダイオード29が該回
路内に設けられていない場合には、入力−出力差が更に
低下される場合には、曲線30は継続的に上昇することと
なる。従って、共通電流制限作用は、第３図の曲線30か
ら明らかである。
第３図の曲線31は、ダイオード19における電流を示し
ている。この電流は、入力−出力差が約2.25Vを超える
場合に流れ始める。この入力−出力差が約2.75Vを超え
ると、ダイオード19における電流が5mAの直ぐ下におい
て平衡する。しかしながら、この電流は、端子11へ接続
される任意の負荷（不図示）内に流れ、且つ共通電流で
はない。
ている。この電流は、入力−出力差が約2.25Vを超える
場合に流れ始める。この入力−出力差が約2.75Vを超え
ると、ダイオード19における電流が5mAの直ぐ下におい
て平衡する。しかしながら、この電流は、端子11へ接続
される任意の負荷（不図示）内に流れ、且つ共通電流で
はない。
第４図は、1A出力を供給する負5V調整器に対する共通
電流の曲線を示した説明図であり、その場合、出力トラ
ンジスタ接合温度はヒートシンク動作により25℃に維持
した場合である。この曲線は、共通電流と入力電圧との
関係を示している。約7.5V以上においては、共通電流は
約1mAに平衡状態である。これは、差動増幅器15の電流
と、分圧器17における電流と、トランジスタ14,24,25に
おける電流との結合による結果である。理解される如
く、入力が減少されると、共通電流は約5Vにおいて約7.
5mAへ上昇し、且つ約2Vにおいて迅速に０へ降下する。
電流の曲線を示した説明図であり、その場合、出力トラ
ンジスタ接合温度はヒートシンク動作により25℃に維持
した場合である。この曲線は、共通電流と入力電圧との
関係を示している。約7.5V以上においては、共通電流は
約1mAに平衡状態である。これは、差動増幅器15の電流
と、分圧器17における電流と、トランジスタ14,24,25に
おける電流との結合による結果である。理解される如
く、入力が減少されると、共通電流は約5Vにおいて約7.
5mAへ上昇し、且つ約2Vにおいて迅速に０へ降下する。
第５図は、第４図の装置に対してのドロップアウト電
圧と出力電流との間の関係を示したグラフ図である。理
解される如く、1Aにおいて、ドロップアウトは1V以下で
あり且つ100mAにおいて0.1Vを多少超えている。
圧と出力電流との間の関係を示したグラフ図である。理
解される如く、1Aにおいて、ドロップアウトは1V以下で
あり且つ100mAにおいて0.1Vを多少超えている。
具体例 第２図の回路を、従来のモノリシック−シリコンＰ−
Ｎ接合分離型IC形態で製造した。抵抗17a及び17bは、端
子11における出力が−5Vであるように選択した。その結
果得られたICから第３図乃至第５図に示したようなデー
タが得られた。第３図に示した如く、回路機能クロスオ
ーバーは約2.5Vであった。共通電流は、第４図に示した
如く、約−5V入力において7.5mAピークを示し、且つそ
の値は約−7.5V入力以上において約1mAにおいてレベル
オフ即ち平衡状態を示した。ドロップアウト電圧は、−
40℃乃至＋125℃の温度範囲に亘って1A出力に対し1V未
満であった。
Ｎ接合分離型IC形態で製造した。抵抗17a及び17bは、端
子11における出力が−5Vであるように選択した。その結
果得られたICから第３図乃至第５図に示したようなデー
タが得られた。第３図に示した如く、回路機能クロスオ
ーバーは約2.5Vであった。共通電流は、第４図に示した
如く、約−5V入力において7.5mAピークを示し、且つそ
の値は約−7.5V入力以上において約1mAにおいてレベル
オフ即ち平衡状態を示した。ドロップアウト電圧は、−
40℃乃至＋125℃の温度範囲に亘って1A出力に対し1V未
満であった。
以上、本発明の具体的実施の態様について詳細に説明
したが、本発明は、これらの具体的実施例にのみ限定さ
れるべきものではなく、本発明の技術的範囲を逸脱する
ことなしに、種々の変形が可能であることは勿論であ
る。
したが、本発明は、これらの具体的実施例にのみ限定さ
れるべきものではなく、本発明の技術的範囲を逸脱する
ことなしに、種々の変形が可能であることは勿論であ
る。
第１図は従来の負電圧調整器を示した概略図、第２図は
本発明の一実施例に基づいて構成された回路を示した概
略図、第３図は入力−出力差電圧の関数として特定の要
素内を流れる電流を示したグラフ図、第４図は5V調整器
用の入力電圧の関数としての共通電流を示したグラフ
図、第５図は5V調整器用の電流の関数としてのドロップ
アウト電圧を示したグラフ図、である。 （符号の説明） 11:出力端子 15:差動増幅器 23:制御された電流経路
本発明の一実施例に基づいて構成された回路を示した概
略図、第３図は入力−出力差電圧の関数として特定の要
素内を流れる電流を示したグラフ図、第４図は5V調整器
用の入力電圧の関数としての共通電流を示したグラフ
図、第５図は5V調整器用の電流の関数としてのドロップ
アウト電圧を示したグラフ図、である。 （符号の説明） 11:出力端子 15:差動増幅器 23:制御された電流経路
Claims (5)
- 【請求項１】共通端子と、未調整電圧を受取る入力端子
と、調整済みの出力電圧を供給する出力端子とを持った
電圧調整器回路において、 ベースを有すると共にそのコレクタ−エミッタ電極を前
記入力端子と出力端子との間に接続させた出力トランジ
スタ手段、 前記出力トランジスタの前記ベースへ結合したトランジ
スタエミッタを有すると共にコレクタ電極及びベース電
極を有するドライバ手段、 前記ドライバトランジスタの前記ベースへ結合したトラ
ンジスタエミッタを有すると共に、前記共通端子へ帰還
するコレクタを有しており且つエミッタホロワとして動
作するためのベース電極を有する制御トランジスタ手
段、 前記出力トランジスタにおける電位に応答し前記電位が
所定値以下である場合に前記ドライバトランジスタのコ
レクタを前記出力端子へスイッチングさせ又前記電位が
前記所定値を超える場合には前記共通端子へスイッチン
グさせる手段、 を有することを特徴とする電圧調整器回路。 - 【請求項２】特許請求の範囲第１項において、前記ドラ
イバトランジスタのコレクタは、第一ダイオードによっ
て前記出力端子へ結合させると共に制御された電流経路
によって前記共通端子へ結合されており、その場合に、
前記スイッチング手段が、前記第一ダイオード及び前記
制御した電流経路における導通度を制御することを特徴
とする電圧調整器回路。 - 【請求項３】特許請求の範囲第２項において、前記スイ
ッチング手段が、共通電流経路を介して前記入力端子へ
共通的に結合されており且つ前記ドライバトランジスタ
のコレクタ及び前記制御された電流経路の導通度を制御
する入力端へ夫々結合されている第二及び第三ダイオー
ドを有することを特徴とする電圧調整器回路。 - 【請求項４】特許請求の範囲第１項において、前記制御
トランジスタ手段のベースへ結合した出力端と、基準電
位源へ結合した反転入力端と、前記出力端及び前記共通
端子の間に結合される分圧器上のタップへ結合された非
反転入力端とを持った差動増幅器を有しており、前記出
力端における電圧は前記分圧器によって一次近似で決定
されることを特徴とする電圧調整器回路。 - 【請求項５】特許請求の範囲第４項において、更に、前
記ドライバトランジスタのベースへ結合されているトラ
ンジスタベースと、前記制御トランジスタ手段のベース
へ結合されているコレクタと、第四ダイオードによって
前記出力端子へ結合されているエミッタとを持った制限
用トランジスタ手段を有しており、前記出力トランジス
タが飽和状態となる場合に、前記制限用トランジスタ手
段が導通状態となり且つ前記制御トランジスタのベース
を前記出力トランジスタのコレクタへ向けてプルするこ
とを特徴とする電圧調整器回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US369,421 | 1989-06-21 | ||
| US07/369,421 US4926109A (en) | 1989-06-21 | 1989-06-21 | Low dropout voltage regulator with low common current |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0331915A JPH0331915A (ja) | 1991-02-12 |
| JP3045747B2 true JP3045747B2 (ja) | 2000-05-29 |
Family
ID=23455415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2161469A Expired - Fee Related JP3045747B2 (ja) | 1989-06-21 | 1990-06-21 | 低共通電流を有する低ドロップアウト電圧調整器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4926109A (ja) |
| EP (1) | EP0403942B1 (ja) |
| JP (1) | JP3045747B2 (ja) |
| KR (1) | KR910002087A (ja) |
| DE (1) | DE69016845T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5274323A (en) * | 1991-10-31 | 1993-12-28 | Linear Technology Corporation | Control circuit for low dropout regulator |
| US5550462A (en) * | 1993-06-29 | 1996-08-27 | Sharp Kabushiki Kaisha | Regulated power supply circuit and an emitter follower output current limiting circuit |
| US5892400A (en) * | 1995-12-15 | 1999-04-06 | Anadigics, Inc. | Amplifier using a single polarity power supply and including depletion mode FET and negative voltage generator |
| EP0810504B1 (en) * | 1996-05-31 | 2002-09-18 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | High response and low consumption voltage regulator, and corresponding method |
| US5804955A (en) * | 1996-10-30 | 1998-09-08 | Cherry Semiconductor Corporation | Low voltage current limit circuit with temperature insensitive foldback network |
| US6329804B1 (en) | 1999-10-13 | 2001-12-11 | National Semiconductor Corporation | Slope and level trim DAC for voltage reference |
| US6218822B1 (en) | 1999-10-13 | 2001-04-17 | National Semiconductor Corporation | CMOS voltage reference with post-assembly curvature trim |
| US6198266B1 (en) * | 1999-10-13 | 2001-03-06 | National Semiconductor Corporation | Low dropout voltage reference |
| US6201379B1 (en) | 1999-10-13 | 2001-03-13 | National Semiconductor Corporation | CMOS voltage reference with a nulling amplifier |
| DE10124114A1 (de) * | 2001-05-17 | 2002-12-05 | Infineon Technologies Ag | Schaltungsanordnung zur Spannungsstabilisierung |
| FR2873216A1 (fr) * | 2004-07-15 | 2006-01-20 | St Microelectronics Sa | Circuit integre avec regulateur modulable a faible chute de tension |
| US7479775B2 (en) * | 2006-07-18 | 2009-01-20 | Etron Technology, Inc. | Negative voltage generator |
| CN103558892A (zh) * | 2013-11-05 | 2014-02-05 | 苏州贝克微电子有限公司 | 一种具有低公共电流的低压降稳压器 |
| CN103616917A (zh) * | 2013-11-26 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种静态电流降低的低压差稳压器 |
| MX2021011838A (es) * | 2019-04-01 | 2021-10-22 | Brady Worldwide Inc | Sistemas y metodos para mejorar el sustrato receptor de tinta. |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3261980A (en) * | 1962-12-17 | 1966-07-19 | Jr William B Mccartney | Electrical recycling circuit for controlling and protecting functional equipment |
| US3414802A (en) * | 1966-04-18 | 1968-12-03 | Bell Telephone Labor Inc | Stacked series regulator |
| US3541425A (en) * | 1968-06-14 | 1970-11-17 | Allen Bradley Co | Active current controlling filter |
| US3612984A (en) * | 1970-05-08 | 1971-10-12 | Motorola Inc | Negative voltage regulator adapted to be constructed as an integrated circuit |
| US4042886A (en) * | 1975-08-18 | 1977-08-16 | Motorola, Inc. | High input impedance amplifier circuit having temperature stable quiescent operating levels |
| US4319181A (en) * | 1980-12-24 | 1982-03-09 | Motorola, Inc. | Solid state current sensing circuit |
| US4441070A (en) * | 1982-02-26 | 1984-04-03 | Motorola, Inc. | Voltage regulator circuit with supply voltage ripple rejection to transient spikes |
| US4613809A (en) * | 1985-07-02 | 1986-09-23 | National Semiconductor Corporation | Quiescent current reduction in low dropout voltage regulators |
| US4792747A (en) * | 1987-07-01 | 1988-12-20 | Texas Instruments Incorporated | Low voltage dropout regulator |
-
1989
- 1989-06-21 US US07/369,421 patent/US4926109A/en not_active Expired - Lifetime
-
1990
- 1990-06-13 DE DE69016845T patent/DE69016845T2/de not_active Expired - Fee Related
- 1990-06-13 EP EP90111152A patent/EP0403942B1/en not_active Expired - Lifetime
- 1990-06-20 KR KR1019900009066A patent/KR910002087A/ko not_active Application Discontinuation
- 1990-06-21 JP JP2161469A patent/JP3045747B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4926109A (en) | 1990-05-15 |
| EP0403942A3 (en) | 1991-12-18 |
| JPH0331915A (ja) | 1991-02-12 |
| KR910002087A (ko) | 1991-01-31 |
| EP0403942A2 (en) | 1990-12-27 |
| DE69016845D1 (de) | 1995-03-23 |
| EP0403942B1 (en) | 1995-02-15 |
| DE69016845T2 (de) | 1995-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0715238B1 (en) | Circuit and method for regulating a voltage | |
| JP3045747B2 (ja) | 低共通電流を有する低ドロップアウト電圧調整器 | |
| US5625278A (en) | Ultra-low drop-out monolithic voltage regulator | |
| US4160934A (en) | Current control circuit for light emitting diode | |
| US4906913A (en) | Low dropout voltage regulator with quiescent current reduction | |
| US5410241A (en) | Circuit to reduce dropout voltage in a low dropout voltage regulator using a dynamically controlled sat catcher | |
| EP0851332A2 (en) | A voltage regulator | |
| JPH0630030B2 (ja) | 直流電圧調整装置 | |
| KR0154335B1 (ko) | 기준전압 공급회로 | |
| CN115777089A (zh) | 用于低压应用的低压差稳压器 | |
| US6437638B1 (en) | Linear two quadrant voltage regulator | |
| JPH0147048B2 (ja) | ||
| JP2590378B2 (ja) | 論理回路 | |
| JP3356223B2 (ja) | 降圧回路及びこれを内蔵した半導体集積回路 | |
| US5262713A (en) | Current mirror for sensing current | |
| GB2024550A (en) | Integrated driver circuits | |
| US5864226A (en) | Low voltage regulator having power down switch | |
| JP3852399B2 (ja) | 電源切替回路 | |
| US20060150045A1 (en) | Versatile control pin electronics | |
| JPS6221060Y2 (ja) | ||
| US5134358A (en) | Improved current mirror for sensing current | |
| US4095127A (en) | Transistor base drive regulator | |
| US5939907A (en) | Low power, high speed driving circuit for driving switching elements | |
| US9098104B2 (en) | Low drop out voltage regulator | |
| JPS58215815A (ja) | コンパレ−タ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |