JPH11251291A - Manufacturing semiconductor device - Google Patents

Manufacturing semiconductor device

Info

Publication number
JPH11251291A
JPH11251291A JP4940898A JP4940898A JPH11251291A JP H11251291 A JPH11251291 A JP H11251291A JP 4940898 A JP4940898 A JP 4940898A JP 4940898 A JP4940898 A JP 4940898A JP H11251291 A JPH11251291 A JP H11251291A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
etching
film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4940898A
Other languages
Japanese (ja)
Other versions
JP3457530B2 (en
Inventor
Daizo Kishigami
大三 岸上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP04940898A priority Critical patent/JP3457530B2/en
Publication of JPH11251291A publication Critical patent/JPH11251291A/en
Application granted granted Critical
Publication of JP3457530B2 publication Critical patent/JP3457530B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To form sidewalls of an SiC film on the side faces of a semiconductor and element by etching the SiC film, using a gas plasma contg. atoms of Cl, H and O, without containing F. SOLUTION: On an Si substrate 12 an Si oxide film 30 which is to become a gate insulation film is formed by the thermal oxidation method, a polycrystalline Si film 32 is formed on the Si oxide film 30 by the CVD method, an SiC film 34 is formed on the polycrystalline Si film 32 by the CVD method, the SiC film 34 and polycrystalline Si film 32 are patterned to form gate wirings, an SiC film 36 is deposited on the entire Si substrate 12 surface and etched, using a gas plasma which does not contain F but containing atoms of Cl, H and O to form the sidewalls of the SiC film 36 on the side faces of the gate wirings.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、シリコン窒化膜の
ドライエッチング方法に関するものであり、特にシリコ
ン酸化膜に対する選択的なシリコン窒化膜のドライエッ
チング方法を用いた半導体装置の製造方法に関するもの
である。
The present invention relates to a method for dry etching a silicon nitride film, and more particularly to a method for manufacturing a semiconductor device using a method for selectively etching a silicon nitride film with respect to a silicon oxide film. .

【0002】[0002]

【従来の技術】近年、半導体デバイスの微細加工におけ
るエッチング工程には、反応性ガスプラズマを利用した
RIE(Reactive Ion Etching:RIE)が一般に用い
られている。RIEは、エッチング処理室内に設置され
た電極上にウェハ(シリコン半導体基板)を置いて中性
活性種と反応性ガスイオンの相乗効果でエッチングを行
うものであり、このRIEを用いれば異方性のあるエッ
チングを行うことができる。
2. Description of the Related Art In recent years, RIE (Reactive Ion Etching: RIE) using reactive gas plasma is generally used in an etching process in fine processing of a semiconductor device. In RIE, a wafer (silicon semiconductor substrate) is placed on an electrode placed in an etching chamber and etching is performed by a synergistic effect of neutral active species and reactive gas ions. Etching can be performed.

【0003】図9、図10は、従来におけるRIEを用
いた工程の一例であり、ゲート配線の側面にシリコン窒
化膜の側壁を形成する工程の断面図である。RIEを行
う前段階の構造を図9に、RIEによる側壁形成後の構
造を図10に示す。
FIGS. 9 and 10 show an example of a conventional process using RIE, and are cross-sectional views of a process of forming a side wall of a silicon nitride film on a side surface of a gate wiring. FIG. 9 shows a structure before the RIE is performed, and FIG. 10 shows a structure after the sidewall is formed by the RIE.

【0004】半導体基板100上にシリコン酸化膜から
なるゲート酸化膜102及びゲート配線104が形成さ
れ、このゲート配線104上にキャップ膜106が形成
されている。さらに、これらゲート酸化膜102及びゲ
ート配線104上のキャップ膜106上に、側壁形成の
ためのシリコン窒化膜108が形成されている。このよ
うな構造の半導体基板に対してRIEを行い、側壁を形
成した後の構造を図10に示す。
A gate oxide film 102 made of a silicon oxide film and a gate wiring 104 are formed on a semiconductor substrate 100, and a cap film 106 is formed on the gate wiring 104. Further, on the gate oxide film 102 and the cap film 106 on the gate wiring 104, a silicon nitride film 108 for forming a side wall is formed. FIG. 10 shows a structure after performing RIE on the semiconductor substrate having such a structure and forming the side wall.

【0005】[0005]

【発明が解決しようとする課題】前記図9に示すよう
に、シリコン窒化膜108を用いた配線及び素子の側壁
形成において、下地がゲート酸化膜102のように非常
に薄いものであるときには、シリコン窒化膜108のオ
ーバーエッチング中に、薄い前記ゲート酸化膜(シリコ
ン酸化膜)102等の被エッチング膜の下地や、半導体
基板100が多量にエッチングされてしまうという問題
がある。さらに、これによってその後のイオン打ち込み
による汚染や、結晶の乱れ等のダメージが半導体基板1
00に生じるという問題がある。また、側壁の形成にお
いてはシリコン窒化膜108に対して制御性のよい加工
が必要であるが、従来の方法ではシリコン窒化膜108
が等方的にエッチングされ、側壁が細くなってしまう。
As shown in FIG. 9, in the formation of the side wall of the wiring and the element using the silicon nitride film 108, when the base is very thin like the gate oxide film 102, the silicon During the over-etching of the nitride film 108, there is a problem that a large amount of the base of the film to be etched such as the thin gate oxide film (silicon oxide film) 102 and the semiconductor substrate 100 are etched. In addition, damages such as contamination due to subsequent ion implantation and disorder of the crystal due to the ion implantation can be prevented.
There is a problem that occurs at 00. Further, in the formation of the side wall, the silicon nitride film 108 needs to be processed with good controllability.
Is isotropically etched, and the side wall becomes thin.

【0006】ところが、従来は側壁のシリコン窒化膜1
08と下地のシリコン酸化膜102との選択比を高くす
ると等方的にエッチングされ、すなわち側壁が細ってい
き、逆に異方性エッチングにもっていくと、側壁のシリ
コン窒化膜108と下地のシリコン酸化膜102との選
択比が小さくなっていき、下地のシリコン酸化膜102
がエッチングされてしまうという問題がある。
However, conventionally, the silicon nitride film 1
When the selectivity between the silicon oxide film 08 and the underlying silicon oxide film 102 is increased, the isotropic etching is performed, that is, the side wall is narrowed. As the selectivity with the oxide film 102 decreases, the underlying silicon oxide film 102
Is etched.

【0007】そこで本発明は、前記問題点を解決するた
めになされたものであり、シリコン酸化膜に対して選択
比の高いシリコン窒化膜のエッチングを行い、かつシリ
コン窒化膜を異方性加工することにより、配線及び素子
等の側面にシリコン窒化膜の側壁を形成することができ
るドライエッチング方法を用いた半導体装置の製造方法
を提供することを目的とする。
The present invention has been made in order to solve the above-mentioned problems, and it is an object of the present invention to etch a silicon nitride film having a high selectivity to a silicon oxide film and to anisotropically process the silicon nitride film. Accordingly, it is an object of the present invention to provide a method of manufacturing a semiconductor device using a dry etching method capable of forming side walls of a silicon nitride film on side surfaces of wirings and elements.

【0008】[0008]

【課題を解決するための手段】前記目的を達成するため
に、請求項1に記載の半導体装置の製造方法は、エッチ
ング処理室にガスを導入し、このガスをプラズマ化した
ガスプラズマを利用してエッチングを行うドライエッチ
ング装置を用いた半導体装置の製造方法であって、フッ
素を含まず少なくとも塩素(Cl)、水素(H)、及び
酸素(O)の各原子を含む前記ガスプラズマを使用して
シリコン窒化膜をエッチングすることを特徴とする。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising introducing a gas into an etching chamber, and using a gas plasma obtained by converting the gas into a plasma. A method of manufacturing a semiconductor device using a dry etching apparatus for performing etching by using the gas plasma containing at least chlorine (Cl), hydrogen (H), and oxygen (O) atoms without containing fluorine. And etching the silicon nitride film.

【0009】また、請求項2に記載の半導体装置の製造
方法は、シリコン酸化膜及びシリコン窒化膜が存在する
基板に対して、フッ素を含まず少なくとも塩素(C
l)、水素(H)、及び酸素(O)の各原子を含むガス
プラズマを使用したドライエッチング装置により、前記
シリコン窒化膜をエッチングすることを特徴とする。
According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: forming a substrate on which a silicon oxide film and a silicon nitride film are present;
1) The silicon nitride film is etched by a dry etching apparatus using a gas plasma containing atoms of l), hydrogen (H) and oxygen (O).

【0010】また、請求項3に記載の半導体装置の製造
方法は、シリコン酸化膜上に配線もしくは導電性薄膜素
子を形成する工程と、前記配線もしくは電極が形成され
た前記シリコン酸化膜上の全面にシリコン窒化膜を形成
する工程と、フッ素を含まず少なくとも塩素(Cl)、
水素(H)、及び酸素(O)の各原子を含むガスプラズ
マを使用したドライエッチング装置により、前記シリコ
ン窒化膜をエッチングする工程とを具備することを特徴
とする。
According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a wiring or a conductive thin film element on a silicon oxide film; and forming an entire surface on the silicon oxide film on which the wiring or electrode is formed. Forming a silicon nitride film on at least chlorine (Cl) containing no fluorine,
Etching the silicon nitride film with a dry etching apparatus using a gas plasma containing hydrogen (H) and oxygen (O) atoms.

【0011】また、請求項4に記載の半導体装置の製造
方法は、シリコン酸化膜上に形成された配線もしくは導
電性薄膜素子の側面にシリコン窒化膜の側壁を形成する
工程において、前記配線もしくは導電性薄膜素子が形成
された前記シリコン酸化膜上の全面にシリコン窒化膜を
形成する工程と、フッ素を含まず少なくとも塩素(C
l)、水素(H)、及び酸素(O)の各原子を含むガス
プラズマを使用したドライエッチング装置により、前記
シリコン窒化膜の側壁を形成する工程とを具備すること
を特徴とする。
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device, in the step of forming a side wall of a silicon nitride film on a side surface of a wiring or a conductive thin film element formed on a silicon oxide film, Forming a silicon nitride film on the entire surface of the silicon oxide film on which the conductive thin film element is formed;
1) forming a side wall of the silicon nitride film by a dry etching apparatus using a gas plasma containing atoms of hydrogen (H) and oxygen (O).

【0012】また、さらに請求項5に記載の半導体装置
の製造方法は、請求項1乃至4のいずれかに記載の構成
において、前記塩素(Cl)、水素(H)、及び酸素
(O)の各原子を含むガスプラズマが、Cl2 、フッ素
を含まないハロゲン化水素、及びO2 を含む混合ガスか
ら生成されることを特徴とする。
Further, according to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to fourth aspects, the chlorine (Cl), the hydrogen (H), and the oxygen (O) A gas plasma containing each atom is generated from a mixed gas containing Cl 2 , fluorine-free hydrogen halide, and O 2 .

【0013】また、さらに請求項6に記載の半導体装置
の製造方法は、請求項5に記載の構成において、前記ハ
ロゲン化水素がHClであることを特徴とする。また、
さらに請求項7に記載の半導体装置の製造方法は、請求
項6に記載の構成において、前記混合ガスのガス流量比
が、HCl:Cl2 :O2 =20:5:1であることを
特徴とする。
Further, a method of manufacturing a semiconductor device according to a sixth aspect is characterized in that, in the configuration according to the fifth aspect, the hydrogen halide is HCl. Also,
According to a seventh aspect of the present invention, in the semiconductor device manufacturing method according to the sixth aspect, the gas flow ratio of the mixed gas is HCl: Cl 2 : O 2 = 20: 5: 1. And

【0014】また、さらに請求項8に記載の半導体装置
の製造方法は、請求項1乃至7のいずれかに記載の構成
において、前記シリコン窒化膜をエッチングする際のエ
ッチング処理室の圧力が、500[mTorr ]以下である
ことを特徴とする。
Further, in the method of manufacturing a semiconductor device according to the present invention, the pressure in the etching chamber when etching the silicon nitride film is set to 500 in the structure according to any one of the first to seventh aspects. [MTorr] or less.

【0015】また、さらに請求項9に記載の半導体装置
の製造方法は、請求項1乃至8のいずれかに記載の構成
において、前記シリコン窒化膜をエッチングする際の高
周波電力密度が、0.76[W/cm2 ]〜1.15[W
/cm2 ]であることを特徴とする。
According to a ninth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to eighth aspects, the high frequency power density when etching the silicon nitride film is 0.76. [W / cm 2 ] to 1.15 [W
/ Cm 2 ].

【0016】[0016]

【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。まず、この発明の実施の
形態の半導体装置の製造方法に用いられるドライエッチ
ング装置の構成について説明する。
Embodiments of the present invention will be described below with reference to the drawings. First, the configuration of a dry etching apparatus used in the method for manufacturing a semiconductor device according to the embodiment of the present invention will be described.

【0017】図1は、この実施の形態の半導体装置の製
造方法に用いられるドライエッチング装置の構成の一例
を示す図である。この図1に示すように、処理室10内
には被処理体であるシリコン半導体基板(以下シリコン
基板)12が収容され、このシリコン基板12はステー
ジ14上に載置される。前記ステージ14は、不図示の
温度調節機構を有しており、前記シリコン基板12の温
度を制御できるようになっている。
FIG. 1 is a diagram showing an example of the configuration of a dry etching apparatus used in the method of manufacturing a semiconductor device according to this embodiment. As shown in FIG. 1, a silicon semiconductor substrate (hereinafter, a silicon substrate) 12 as an object to be processed is accommodated in a processing chamber 10, and the silicon substrate 12 is placed on a stage 14. The stage 14 has a temperature control mechanism (not shown) so that the temperature of the silicon substrate 12 can be controlled.

【0018】前記処理室10の側面上部にはガス導入口
16が設けられ、このガス導入口16には反応ガスとし
て使用するHCl/Cl2 /O2 の混入ガスを導入する
ための不図示のガス供給系が接続されている。さらに、
処理室10内のステージ14に設けられたカソード電極
18には高周波電源20が接続されており、このカソー
ド電極18と外側枠22とで対向電極を形成する。
A gas inlet 16 is provided at an upper portion of the side surface of the processing chamber 10, and an unillustrated gas inlet 16 for introducing a mixed gas of HCl / Cl 2 / O 2 used as a reaction gas is provided in the gas inlet 16. The gas supply system is connected. further,
A high-frequency power supply 20 is connected to a cathode electrode 18 provided on the stage 14 in the processing chamber 10, and the cathode electrode 18 and the outer frame 22 form a counter electrode.

【0019】また、前記処理室10の側面下部には真空
排気口24が設けられ、この真空排気口24に接続され
た不図示の真空ポンプ等により処理室10内の空気が排
気されて減圧される。そして、前記高周波電源20によ
る高周波の印加により、カソード電極18と外側枠22
との電極間にプラズマ放電を発生させ、前記反応ガスを
プラズマ化する。
Further, a vacuum exhaust port 24 is provided at a lower portion of the side surface of the processing chamber 10, and air in the processing chamber 10 is exhausted by a vacuum pump or the like (not shown) connected to the vacuum exhaust port 24 to reduce the pressure. You. Then, the high-frequency power supply 20 applies a high frequency, so that the cathode electrode 18 and the outer frame 22 are applied.
A plasma discharge is generated between the electrodes, and the reaction gas is turned into plasma.

【0020】また、前記処理室10の左右側には永久磁
石26a,26bが設けられており、この永久磁石26
a,26bによって前記シリコン基板12の表面に水平
磁界を形成する。水平磁界とこれに直交する高周波電源
20による電界によってマグネトロン放電を発生させる
ことにより、前記反応ガスHCl/Cl2 /O2 のイオ
ン化を促進する。
Further, permanent magnets 26a and 26b are provided on the left and right sides of the processing chamber 10, respectively.
A horizontal magnetic field is formed on the surface of the silicon substrate 12 by a and 26b. The magnetron discharge is generated by a horizontal magnetic field and an electric field generated by the high-frequency power supply 20 orthogonal to the horizontal magnetic field, thereby promoting the ionization of the reaction gas HCl / Cl 2 / O 2 .

【0021】なお、この実施の形態では、被処理体であ
るシリコン基板12の表面に水平磁界を形成する装置を
用いたが、このような水平磁界形成手段を持たない装置
を用いてもよく、また、これらとは異なるドライエッチ
ング装置を用いてもよい。
In this embodiment, an apparatus for forming a horizontal magnetic field on the surface of the silicon substrate 12 to be processed is used, but an apparatus having no such horizontal magnetic field forming means may be used. Further, a different dry etching apparatus may be used.

【0022】次に、前記ドライエッチング装置を用いた
本発明に係る実施の形態の半導体装置の製造方法につい
て説明する。図2〜図4は、本発明に係る実施の形態の
半導体装置の製造方法を示す加工前後の断面図であり、
図2が加工前の半導体装置の構造を示しており、図3及
び4が加工後の半導体装置の構造を示している。
Next, a method of manufacturing a semiconductor device according to an embodiment of the present invention using the dry etching apparatus will be described. 2 to 4 are cross-sectional views before and after processing showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 2 shows the structure of the semiconductor device before processing, and FIGS. 3 and 4 show the structure of the semiconductor device after processing.

【0023】まず、図2に示すように、シリコンウェハ
等からなるシリコン基板12上に、熱酸化法によりゲー
ト絶縁膜であるシリコン酸化膜30を形成する。さら
に、このシリコン酸化膜30上に、CVD法により多結
晶シリコン膜32を形成する。その後、前記多結晶シリ
コン32膜上にCVD法によりシリコン窒化膜34を形
成した後、リソグラフィ法により前記シリコン窒化膜3
4及び多結晶シリコン膜32をパターニングしてゲート
配線32を形成する。
First, as shown in FIG. 2, a silicon oxide film 30 as a gate insulating film is formed on a silicon substrate 12 made of a silicon wafer or the like by a thermal oxidation method. Further, a polycrystalline silicon film 32 is formed on the silicon oxide film 30 by a CVD method. Thereafter, a silicon nitride film 34 is formed on the polycrystalline silicon 32 film by a CVD method, and then the silicon nitride film 3 is formed by a lithography method.
4 and the polysilicon film 32 are patterned to form the gate wiring 32.

【0024】続いて、シリコン基板12の全面にCVD
法によりシリコン窒化膜36を堆積して、前記ゲート配
線32及びシリコン窒化膜34の側面、シリコン窒化膜
34の上部、および前記シリコン酸化膜30上に、前記
シリコン窒化膜36を形成する。
Subsequently, the entire surface of the silicon substrate 12 is subjected to CVD.
A silicon nitride film 36 is deposited by a method, and the silicon nitride film 36 is formed on the side surfaces of the gate wiring 32 and the silicon nitride film 34, on the upper portion of the silicon nitride film 34, and on the silicon oxide film 30.

【0025】次に、このような構造のシリコン基板12
を図1に示したドライエッチング装置のステージ14上
に載置し、以下のような条件によりシリコン窒化膜36
のエッチングを行う。
Next, the silicon substrate 12 having such a structure will be described.
Is placed on the stage 14 of the dry etching apparatus shown in FIG. 1, and the silicon nitride film 36 is formed under the following conditions.
Is etched.

【0026】まず、例えばカソード電極18に印加する
高周波電源20の電力を0.76〜1.15[W/cm
2 ]、処理室10内の圧力を500[mTorr ]以下、シ
リコン基板12の処理面の温度を70℃程度に設定す
る。そして、ガス導入口16から供給する混合ガスのガ
ス流量比を、HCl/Cl2 /O2 =20:5:1とす
る。なお、好ましくはカソード電極18に印加する高周
波電源20の電力を0.76[W/cm2 ]、処理室10
内の圧力を125[mTorr ]、シリコン基板12の処理
面の温度を約70℃に固定する。そして、ガス導入口1
6から供給する混合ガスのガス流量を、HClが200
[sccm]、Cl2 が50[sccm]、O2 が10[sccm]
とする。
First, for example, the power of the high frequency power supply 20 applied to the cathode electrode 18 is set to 0.76 to 1.15 [W / cm].
2 ] The pressure in the processing chamber 10 is set to 500 [mTorr] or less, and the temperature of the processing surface of the silicon substrate 12 is set to about 70 ° C. Then, the gas flow ratio of the mixed gas supplied from the gas inlet 16 is set to be HCl / Cl 2 / O 2 = 20: 5: 1. Preferably, the power of the high frequency power supply 20 applied to the cathode electrode 18 is 0.76 [W / cm 2 ],
The internal pressure is fixed at 125 [mTorr], and the temperature of the processing surface of the silicon substrate 12 is fixed at about 70 ° C. And gas inlet 1
The gas flow rate of the mixed gas supplied from
[Sccm], Cl 2 is 50 [sccm], O 2 is 10 [sccm]
And

【0027】前述のエッチング条件により、シリコン窒
化膜36のエッチングを行い、図3に示すように、シリ
コン基板12面に平行な面に形成されたシリコン窒化膜
36のみをエッチングして、ゲート配線32の側面にシ
リコン窒化膜36の側壁を形成する。
Under the above-described etching conditions, the silicon nitride film 36 is etched, and as shown in FIG. 3, only the silicon nitride film 36 formed on the surface parallel to the silicon substrate 12 is etched to form the gate wiring 32. Is formed on the side surfaces of the silicon nitride film 36.

【0028】このとき、シリコン酸化膜30上には、シ
リコン窒化膜36の残渣36aが残っている場合があ
る。そこで、さらにオーバーエッチングぎみにシリコン
窒化膜36のエッチングを行い、図4に示すように、シ
リコン酸化膜30上のシリコン窒化膜36の前記残渣3
6aを完全に除去する。
At this time, a residue 36a of the silicon nitride film 36 may remain on the silicon oxide film 30 in some cases. Therefore, the silicon nitride film 36 is further etched just before over-etching, and as shown in FIG.
6a is completely removed.

【0029】すなわち、図1に示したようなドライエッ
チング装置で前記条件によりエッチングを行うと、シリ
コン基板12面に平行な面に存在するシリコン窒化膜3
6のエッチングレートは速くなり、ゲート配線32の側
面に存在するシリコン窒化膜36の側面側のエッチング
レートは非常に遅くなるという異方性エッチングを行う
ことができる。さらに、シリコン基板12面に平行な面
に存在するシリコン窒化膜36がエッチングされた後、
さらにエッチングを行っても、シリコン酸化膜30のエ
ッチングレートは非常に遅いため、この下地のシリコン
酸化膜30が多量にエッチングされることはない。
That is, when etching is carried out under the above-mentioned conditions using a dry etching apparatus as shown in FIG. 1, the silicon nitride film 3 existing on a plane parallel to the silicon substrate 12
The anisotropic etching can be performed such that the etching rate of the silicon nitride film 36 on the side of the gate wiring 32 becomes very low and the etching rate on the side of the silicon nitride film 36 on the side of the gate wiring 32 becomes very low. Further, after the silicon nitride film 36 existing on the plane parallel to the silicon substrate 12 is etched,
Even if further etching is performed, the etching rate of the silicon oxide film 30 is very slow, so that the underlying silicon oxide film 30 is not etched in a large amount.

【0030】ここで、前記エッチング条件によるシリコ
ン窒化膜及びシリコン酸化膜のエッチングレートの変
化、およびシリコン酸化膜に対するシリコン窒化膜のエ
ッチング選択比の変化を調べた結果を述べる。前記エッ
チング選択比とは、(シリコン窒化膜のエッチングレー
ト)/(シリコン酸化膜のエッチングレート)である。
Here, the results of examining the change in the etching rates of the silicon nitride film and the silicon oxide film and the change in the etching selectivity of the silicon nitride film with respect to the silicon oxide film under the above etching conditions will be described. The etching selectivity is (etching rate of silicon nitride film) / (etching rate of silicon oxide film).

【0031】このときのドライエッチング装置の設定条
件は、上述した条件と同様に、印加する高周波電源20
の電力を0.76[W/cm2 ]、処理室10内の圧力を
125[mTorr ]、シリコン基板12の処理面の温度を
約70℃とする。
At this time, the setting conditions of the dry etching apparatus are the same as those described above,
Is 0.76 [W / cm 2 ], the pressure in the processing chamber 10 is 125 [mTorr], and the temperature of the processing surface of the silicon substrate 12 is about 70 ° C.

【0032】まず、Cl2 、O2 のガス系にHClを添
加していったときのエッチングレート及びエッチング選
択比のHCl添加量依存性について述べる。図5は、C
2 、O2 のガス系にHClを添加していったときのH
Clの添加量に対するエッチングレート及びエッチング
選択比の変化を示す図である。
First, the dependency of the etching rate and the etching selectivity on the amount of HCl added when HCl is added to the gas system of Cl 2 and O 2 will be described. FIG.
H when HCl was added to the l 2 and O 2 gas system
FIG. 4 is a diagram showing changes in an etching rate and an etching selectivity with respect to the amount of Cl added.

【0033】シリコン窒化膜(SiN)のエッチングレ
ートは、HClの添加量が0〜100[sccm]に増加す
るにつれて上昇し100[sccm]で最大となるが、さら
に添加量が100〜200[sccm]に増加するにつれて
下降する。
The etching rate of the silicon nitride film (SiN) increases as the added amount of HCl increases from 0 to 100 [sccm] and reaches a maximum at 100 [sccm]. ] As it increases.

【0034】このような特性は、以下の理由によるもの
と考えられる。シリコン窒化膜のエッチングは、Cl2
のみの系では次式(1)に示すような反応で行われ
る。 Si34 +6Cl2 ↑ → 3(SiCl4 )↑+2N2 ↑ …(1) すなわち、この系においてはプラズマ中のClにより反
応が進行すると考えられる。
Such characteristics are considered to be due to the following reasons. The etching of the silicon nitride film is performed using Cl2
In such a system, the reaction is carried out by the reaction shown in the following formula (1). Si 3 N 4 + 6Cl 2 ↑ → 3 (SiCl 4 ) ↑ + 2N 2 … (1) That is, in this system, it is considered that the reaction proceeds by Cl in the plasma.

【0035】一方、HClを用いたとき、シリコン窒化
膜のエッチングは次式(2)に示すような反応で行われ
る。 Si34 +12HCl↑ → 3(SiCl4 )↑+4NH3 ↑…(2) つまり、Cl2 、O2 のガス系にHClを添加していっ
たときは、プラズマ中のClとHの両方がシリコン窒化
膜と反応すると考えられる。しかし、HClの添加量が
100[sccm]より多くなると、エッチング時の反応生
成物がシリコン窒化膜上に堆積しこの堆積量の増加がエ
ッチング量の増加を上回るため、シリコン窒化膜のエッ
チングが抑制されると考えられる。よって、HClの添
加量が増加するにつれてシリコン窒化膜のエッチングレ
ートは増加し、さらにHClの添加量が増加すると、1
00[sccm]を境にシリコン窒化膜のエッチングレート
は下降する。
On the other hand, when HCl is used, the etching of the silicon nitride film is performed by a reaction represented by the following equation (2). Si 3 N 4 +12 HCl ↑ → 3 (SiCl 4 ) ↑ + 4NH 3 ↑ (2) That is, when HCl is added to the gas system of Cl 2 and O 2 , both Cl and H in the plasma are changed. It is considered to react with the silicon nitride film. However, when the added amount of HCl is more than 100 [sccm], a reaction product at the time of etching is deposited on the silicon nitride film, and the increase in the deposited amount exceeds the increase in the etched amount, so that the etching of the silicon nitride film is suppressed. It is thought to be done. Therefore, as the addition amount of HCl increases, the etching rate of the silicon nitride film increases.
The etching rate of the silicon nitride film decreases from 00 [sccm].

【0036】これに対し、シリコン酸化膜(SiO2
のエッチングレートは、HClの添加量が0〜100
[sccm]に増加するにつれてほんのわずかづつ下降し、
さらに添加量が100〜200[sccm]に増加するにつ
れて下降率が大きくなる。これは、シリコン酸化膜の表
面上に前記式(2)で示した反応生成ガスが再結合し
て、堆積層が形成されやすくなり、シリコン酸化膜のエ
ッチングが阻害されているためと考えられる。
On the other hand, a silicon oxide film (SiO 2 )
The etching rate of HCl is 0 to 100.
As it increases to [sccm], it will drop slightly,
Further, as the amount of addition increases from 100 to 200 [sccm], the descending rate increases. This is probably because the reaction product gas represented by the formula (2) is recombined on the surface of the silicon oxide film, a deposited layer is easily formed, and the etching of the silicon oxide film is hindered.

【0037】すなわち、HClの添加量が多くなるにつ
れてシリコン窒化膜のエッチングレートは上昇するが、
さらにHClの添加量が多くなると下降する。これに対
して、シリコン酸化膜のエッチングレートは下降し続け
ている。このようなエッチングレートの違いから、シリ
コン酸化膜に対するシリコン窒化膜のエッチング選択比
は、HClの添加量が0〜100[sccm]に増加するに
つれてわずかづつ上昇し、さらに添加量が100〜20
0[sccm]に増加するにつれて上昇率が大きくなる。こ
の結果より、前述したように最適なHClのガス流量は
200[sccm]であることがわかる。
That is, as the addition amount of HCl increases, the etching rate of the silicon nitride film increases.
Further, when the added amount of HCl increases, it falls. On the other hand, the etching rate of the silicon oxide film continues to decrease. Due to such a difference in the etching rate, the etching selectivity of the silicon nitride film to the silicon oxide film slightly increases as the addition amount of HCl increases from 0 to 100 [sccm], and the addition amount further increases from 100 to 20 sccm.
As the value increases to 0 [sccm], the rate of increase increases. From this result, it is understood that the optimal HCl gas flow rate is 200 [sccm] as described above.

【0038】次に、HCl、O2 のガス系にCl2 を添
加していったときのエッチングレート及びエッチング選
択比のCl2 添加量依存性について述べる。図6は、H
Cl、O2 のガス系にCl2 を添加していったときのC
2 の添加量に対するエッチングレート及びエッチング
選択比の変化を示す図である。
Next, the dependence of the etching rate and the etching selectivity on the amount of Cl 2 when Cl 2 is added to the gas system of HCl and O 2 will be described. FIG.
C when adding Cl 2 to the gas system of Cl and O 2
FIG. 4 is a diagram showing changes in an etching rate and an etching selectivity with respect to an added amount of l 2 .

【0039】シリコン窒化膜(SiN)のエッチングレ
ートは、Cl2 の添加量が0〜50[sccm]に増加する
につれて上昇するが、さらに添加量が50〜100[sc
cm]に増加するにつれて上昇率が小さくなる。
The etching rate of the silicon nitride film (SiN) increases as the added amount of Cl 2 increases from 0 to 50 [sccm].
cm], the rate of increase decreases.

【0040】これに対し、シリコン酸化膜(SiO2
のエッチングレートは、Cl2 の添加量が0〜50[sc
cm]に増加するにつれてほんのわずかづつ下降するが、
さらに添加量が50〜100[sccm]に増加するにつれ
て、50[sccm]を境にわずかづつ上昇する。
On the other hand, a silicon oxide film (SiO 2 )
Etching rate, the amount of Cl 2 is 0 to 50 [sc of
cm], but only slightly,
Further, as the added amount increases to 50 to 100 [sccm], the amount gradually increases from 50 [sccm] as a boundary.

【0041】すなわち、Cl2 の添加量が多くなるにつ
れてシリコン窒化膜のエッチングレートは上昇するが、
添加量が50[sccm]以上になると上昇率が小さくな
る。一方、シリコン酸化膜のエッチングレートは下降し
た後、上昇して、50[sccm]付近が最も低いエッチン
グレートになる。このようなエッチングレートの違いか
ら、シリコン酸化膜に対するシリコン窒化膜のエッチン
グ選択比は、Cl2 の添加量が0〜50[sccm]に増加
するにつれて上昇して50[sccm]で最大となり、さら
に添加量が50〜100[sccm]に増加するにつれて下
降する。この結果より、前述したように最適なCl2
ガス流量は50[sccm]であることがわかる。
That is, as the addition amount of Cl 2 increases, the etching rate of the silicon nitride film increases.
When the addition amount is 50 [sccm] or more, the rate of increase decreases. On the other hand, the etching rate of the silicon oxide film decreases and then increases, and the lowest etching rate is around 50 [sccm]. Due to such a difference in the etching rate, the etching selectivity of the silicon nitride film to the silicon oxide film increases as the added amount of Cl 2 increases from 0 to 50 [sccm], and becomes maximum at 50 [sccm]. It decreases as the added amount increases to 50 to 100 [sccm]. From this result, it is understood that the optimal Cl 2 gas flow rate is 50 [sccm] as described above.

【0042】次に、HCl、Cl2 のガス系にO2 を添
加していったときのシリコン窒化膜とシリコン酸化膜の
エッチングレート、及びシリコン酸化膜に対するシリコ
ン窒化膜のエッチング選択比のO2 添加量依存性につい
て述べる。
Next, the etching rate of the silicon nitride film and the silicon oxide film when O 2 is added to the gas system of HCl and Cl 2 , and the etching selectivity of the silicon nitride film to the silicon oxide film, O 2. The dependence on the amount of addition will be described.

【0043】図7は、HCl、Cl2 のガス系にO2
添加していったときのO2 の添加量に対するエッチング
レート及びエッチング選択比の変化を示す図である。こ
の図7に示すように、O2 の添加量が増加するにつれて
(0〜10[sccm])、シリコン酸化膜のエッチングレ
ートは下降する。これは、O2 がシリコン酸化膜のエッ
チングの抑制に寄与しているためと考えられる。つま
り、反応生成物であるSi−OとSi−ClではSi−
Oのほうが安定であるため、OとClが共存する系では
Si−Oを形成する反応が起きやすくなる。前記反応生
成物Si−Oは、シリコン酸化膜とシリコン窒化膜の両
方に堆積するが、表面の分極作用はシリコン酸化膜のほ
うが大きいことから、シリコン酸化膜の表面へより堆積
しやすくなる。
FIG. 7 is a graph showing changes in the etching rate and the etching selectivity with respect to the amount of O 2 when O 2 is added to the gas system of HCl and Cl 2 . As shown in FIG. 7, as the added amount of O 2 increases (0 to 10 sccm), the etching rate of the silicon oxide film decreases. This is probably because O 2 contributes to the suppression of etching of the silicon oxide film. In other words, the reaction products Si-O and Si-Cl
Since O is more stable, a reaction for forming Si—O tends to occur in a system in which O and Cl coexist. The reaction product Si—O is deposited on both the silicon oxide film and the silicon nitride film. However, since the silicon oxide film has a larger polarization action on the surface, the reaction product Si—O is more easily deposited on the surface of the silicon oxide film.

【0044】ただし、この反応生成物は、シリコン窒化
膜表面にも堆積するため、O2 の添加量が増加するにつ
れて(0〜15[sccm])シリコン窒化膜のエッチング
レートも下降する。
However, since this reaction product is also deposited on the surface of the silicon nitride film, the etching rate of the silicon nitride film decreases as the added amount of O 2 increases (0 to 15 sccm).

【0045】このようなエッチングレートの違いから、
シリコン酸化膜に対するシリコン窒化膜のエッチング選
択比は、O2 の添加量が0〜10[sccm]に増加するに
つれて上昇して10[sccm]で最大となり、さらに添加
量が10〜15[sccm]に増加するにつれて下降する。
この結果より、前述したように最適なO2 のガス流量は
10[sccm]であることがわかる。
From such a difference in etching rate,
Etching selectivity of the silicon nitride film to the silicon oxide film is increased maximum at 10 [sccm] with as amount of O 2 is increased to 0 [sccm], further added the amount of 10 to 15 [sccm] As it increases.
From this result, it is understood that the optimum O 2 gas flow rate is 10 [sccm] as described above.

【0046】次に、図1に示したドライエッチング装置
において、印加する高周波電源20の電力を変化させた
ときのシリコン窒化膜とシリコン酸化膜のエッチングレ
ート、及びシリコン酸化膜に対するシリコン窒化膜のエ
ッチング選択比の電力依存性について述べる。ここで、
供給する混合ガスのガス流量は、HClを200[scc
m]、Cl2 を50[sccm]、O2 を10[sccm]と
し、ドライエッチング装置のその他の設定条件は処理室
10内の圧力を125[mTorr ]、シリコン基板12の
処理面の温度を約70℃とする。
Next, in the dry etching apparatus shown in FIG. 1, the etching rates of the silicon nitride film and the silicon oxide film when the power of the high frequency power supply 20 is changed, and the etching of the silicon nitride film with respect to the silicon oxide film. The power dependence of the selection ratio will be described. here,
The gas flow rate of the mixed gas supplied is 200 [scc
m], Cl 2 is 50 [sccm], O 2 is 10 [sccm], other setting conditions of the dry etching apparatus are as follows: the pressure in the processing chamber 10 is 125 [mTorr], and the temperature of the processing surface of the silicon substrate 12 is About 70 ° C.

【0047】図8は、ドライエッチング装置において印
加する高周波電源20の電力を変化させたときのエッチ
ングレート及びエッチング選択比の変化を示す図であ
る。シリコン窒化膜(SiN)のエッチングレートは、
高周波電源20の電力(RFPower)が0.76〜1.1
5[W/cm2 ]に増加するにつれて上昇する。これに対
し、シリコン酸化膜(SiO2 )のエッチングレート
も、高周波電源20の電力(RF Power)が0.76〜
1.15[W/cm2 ]に増加するにつれて上昇する。
FIG. 8 is a diagram showing changes in the etching rate and the etching selectivity when the power of the high frequency power supply 20 applied in the dry etching apparatus is changed. The etching rate of the silicon nitride film (SiN)
The power (RFPower) of the high frequency power supply 20 is 0.76 to 1.1
It increases as it increases to 5 [W / cm 2 ]. On the other hand, the etching rate of the silicon oxide film (SiO 2 ) is 0.76 to
It increases as it increases to 1.15 [W / cm 2 ].

【0048】しかし、シリコン酸化膜に対するシリコン
窒化膜のエッチング選択比は、高周波電源20の電力
(RF Power)が0.76〜1.15[W/cm2 ]に増加
するにつれて下降する。この結果より、前述したように
図1に示すドライエッチング装置において印加する最適
な高周波電源20の電力は、0.76[W/cm2 ]であ
ることがわかる。
However, the etching selectivity of the silicon nitride film to the silicon oxide film decreases as the power (RF Power) of the high frequency power supply 20 increases to 0.76 to 1.15 [W / cm 2 ]. From this result, it can be seen that the optimum power of the high frequency power supply 20 applied in the dry etching apparatus shown in FIG. 1 is 0.76 [W / cm 2 ] as described above.

【0049】以上に述べた実験結果をまとめると次のよ
うになる。まず、最適な混合ガスのガス流量は、HCl
が200[sccm]、Cl2 が50[sccm]、O2 が10
[sccm]であり、ガス流量比で表すと、HCl:Cl
2 :O2 =20:5:1となる。なお、この混合ガスの
ガス流量比については、前述したHCl:Cl2 :O2
=20:5:1以外の流量比であっても、エッチング選
択比の高いエッチングが可能であることは容易に類推で
きる。例えば、HCl:Cl2 :O2 =0〜40:0〜
20:1〜3であればよい。
The following is a summary of the experimental results described above. First, the optimal gas flow rate of the mixed gas is HCl
Is 200 [sccm], Cl 2 is 50 [sccm], and O 2 is 10
[Sccm], expressed as a gas flow ratio, HCl: Cl
2 : O 2 = 20: 5: 1. It should be noted that the gas flow ratio of this mixed gas is as described above for HCl: Cl 2 : O 2
It can easily be inferred that etching with a high etching selectivity is possible even if the flow rate ratio is other than = 20: 5: 1. For example, HCl: Cl 2 : O 2 = 0 to 40: 0-0
20: 1 to 3 is sufficient.

【0050】また、このときのドライエッチング装置の
設定条件は、カソード電極18に印加する高周波電源2
0の電力を0.76〜1.15[W/cm2 ]、処理室1
0内の圧力を500[mTorr ]以下、シリコン基板12
の処理面の温度を70℃程度とする。なお、好ましくは
高周波電源20の電力を0.76[W/cm2 ]、処理室
10内の圧力を125[mTorr ]、シリコン基板12の
処理面の温度を約70℃とする。
The condition for setting the dry etching apparatus at this time is that the high frequency power supply 2 applied to the cathode electrode 18 is used.
0 to 0.76 to 1.15 [W / cm 2 ], processing chamber 1
The pressure within 0 is 500 [mTorr] or less and the silicon substrate 12
Is set to about 70 ° C. Preferably, the power of the high-frequency power supply 20 is 0.76 [W / cm 2 ], the pressure in the processing chamber 10 is 125 [mTorr], and the temperature of the processing surface of the silicon substrate 12 is about 70 ° C.

【0051】以上説明したようにこの実施の形態によれ
ば、シリコン酸化膜に対して選択比の高いシリコン窒化
膜のエッチングを行えるとともに、シリコン窒化膜を異
方性エッチング可能なことにより、配線及び素子等の側
面にシリコン窒化膜の側壁を形成することができる。
As described above, according to this embodiment, the silicon nitride film having a high selectivity with respect to the silicon oxide film can be etched, and the silicon nitride film can be anisotropically etched. The side wall of the silicon nitride film can be formed on the side surface of the element or the like.

【0052】さらに、シリコン窒化膜のオーバーエッチ
ング中に、シリコン酸化膜からなるゲート絶縁膜がエッ
チングされることがないため、その後の工程におけるイ
オン打ち込み等によって汚染や結晶の乱れ等のダメージ
が半導体基板に生じるのを防ぐことができる。
Further, since the gate insulating film made of the silicon oxide film is not etched during the over-etching of the silicon nitride film, damages such as contamination and disorder of the crystal due to ion implantation or the like in the subsequent steps are prevented. Can be prevented.

【0053】なお、前記実施の形態では、HCl、Cl
2 、O2 の混合ガスを導入してCl、H、Oを含む反応
ガスを生成したが、前記HCl、Cl2 、O2 の混合ガ
スに限定されるものではなく、少なくともCl、H、O
を含む反応ガスが生成できる混合ガスを導入すればよ
い。
In the above embodiment, HCl, Cl
Although a reaction gas containing Cl, H, and O was generated by introducing a mixed gas of 2 and O 2, the reaction gas was not limited to the mixed gas of HCl, Cl 2 , and O 2.
What is necessary is just to introduce the mixed gas which can generate the reaction gas containing.

【0054】前記反応ガスは、プラズマ化することによ
り、活性種(イオン、ラジカル)に生成され、さらにエ
ッチングされた反応生成ガスによって選択的にエッチン
グされることから、少なくともCl、H、Oを含むガス
プラズマを生成するためには、H2 、H2 O、HCl
O、HBrのようなガスや、反応に寄与するN2 やNH
3 との混合ガスであっても十分に効果があることは容易
に想像できる。
The reaction gas is formed into active species (ions, radicals) by being turned into plasma and is selectively etched by the etched reaction product gas, and therefore contains at least Cl, H and O. In order to generate gas plasma, H 2 , H 2 O, HCl
Gases such as O and HBr, and N 2 and NH that contribute to the reaction
It is easy to imagine that a gas mixture with 3 is effective enough.

【0055】また、前記シリコン基板12はガラスやそ
の他の基板であってもよく、また前記ゲート配線32は
その他の配線や素子のパッド等であってもよい。また、
前記実施に形態は、シリコン窒化膜の側壁をより垂直な
形状に加工しようとした場合に、下地のシリコン酸化膜
が露出するまで垂直加工性の高い条件によりエッチング
を行った後において、部分的に残ったシリコン窒化膜を
下地シリコン酸化膜に対して高選択に除去するためのオ
ーバーエッチングとして用いることが可能である。
The silicon substrate 12 may be glass or another substrate, and the gate wiring 32 may be another wiring or a pad of an element. Also,
In the above embodiment, when the side wall of the silicon nitride film is to be processed into a more vertical shape, after etching is performed under a condition of high vertical workability until the underlying silicon oxide film is exposed, a part thereof is partially removed. The remaining silicon nitride film can be used as over-etching for removing the underlying silicon oxide film with high selectivity.

【0056】また、厳密な寸法制御性が特に必要となる
場合に、これまでのプロセスにおいては等方性エッチン
グによってシリコン窒化膜からなる側壁の細りが見ら
れ、寸法の制御性がよくなかったが、前記実施の形態を
用いれば細りのないシリコン窒化膜のエッチングが可能
である。
Further, when strict dimensional control is particularly required, in the conventional processes, the side wall made of the silicon nitride film is narrowed by the isotropic etching, and the dimensional control is not good. By using the above-described embodiment, it is possible to etch a thin silicon nitride film.

【0057】[0057]

【発明の効果】以上述べたように本発明によれば、シリ
コン酸化膜に対して選択比の高いシリコン窒化膜のエッ
チングを行い、かつシリコン窒化膜を異方性加工するこ
とにより、配線及び素子等の側面にシリコン窒化膜の側
壁を形成することができるドライエッチング方法を用い
た半導体装置の製造方法を提供することが可能である。
As described above, according to the present invention, by etching a silicon nitride film having a high selectivity with respect to a silicon oxide film and anisotropically processing the silicon nitride film, wiring and devices can be obtained. It is possible to provide a method of manufacturing a semiconductor device using a dry etching method capable of forming a side wall of a silicon nitride film on a side surface of a semiconductor device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この実施の形態の半導体装置の製造方法に用い
られるドライエッチング装置の構成の一例を示す図であ
る。
FIG. 1 is a diagram showing an example of a configuration of a dry etching apparatus used in a method of manufacturing a semiconductor device according to an embodiment.

【図2】この実施の形態の半導体装置の製造方法を示す
加工前の断面図である。
FIG. 2 is a cross-sectional view before processing illustrating a method for manufacturing a semiconductor device of this embodiment.

【図3】この実施の形態の半導体装置の製造方法を示す
加工後の断面図である。
FIG. 3 is a cross-sectional view after processing illustrating the method for manufacturing a semiconductor device of this embodiment;

【図4】この実施の形態の半導体装置の製造方法を示す
加工後の断面図である。
FIG. 4 is a cross-sectional view after processing illustrating the method for manufacturing a semiconductor device of this embodiment;

【図5】HClの添加量に対するエッチングレート及び
エッチング選択比の変化を示す図である。
FIG. 5 is a diagram showing changes in an etching rate and an etching selectivity with respect to an added amount of HCl.

【図6】Cl2 の添加量に対するエッチングレート及び
エッチング選択比の変化を示す図である。
FIG. 6 is a diagram showing changes in an etching rate and an etching selectivity with respect to an added amount of Cl 2 .

【図7】O2 の添加量に対するエッチングレート及びエ
ッチング選択比の変化を示す図である。
FIG. 7 is a diagram showing a change in an etching rate and an etching selectivity with respect to an added amount of O 2 .

【図8】図1に示すドライエッチング装置において高周
波電源の電力を変化させたときのエッチングレート及び
エッチング選択比の変化を示す図である。
FIG. 8 is a diagram showing changes in an etching rate and an etching selectivity when the power of a high-frequency power supply is changed in the dry etching apparatus shown in FIG. 1;

【図9】従来の半導体装置の製造方法を示す加工前の断
面図である。
FIG. 9 is a cross-sectional view before processing illustrating a conventional method for manufacturing a semiconductor device.

【図10】従来の半導体装置の製造方法を示す加工後の
断面図である。
FIG. 10 is a cross-sectional view after processing illustrating a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

10…処理室 12…シリコン半導体基板(シリコン基板) 14…ステージ 16…ガス導入口 18…カソード電極 20…高周波電源 22…外側枠 24…真空排気口 26a、26b…永久磁石 30…シリコン酸化膜 32…多結晶シリコン膜 34、36…シリコン窒化膜 36a…残渣 DESCRIPTION OF SYMBOLS 10 ... Processing chamber 12 ... Silicon semiconductor substrate (silicon substrate) 14 ... Stage 16 ... Gas introduction port 18 ... Cathode electrode 20 ... High frequency power supply 22 ... Outer frame 24 ... Vacuum exhaust port 26a, 26b ... Permanent magnet 30 ... Silicon oxide film 32 ... Polycrystalline silicon film 34, 36 ... Silicon nitride film 36a ... Residue

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 エッチング処理室にガスを導入し、この
ガスをプラズマ化したガスプラズマを利用してエッチン
グを行うドライエッチング装置を用いた半導体装置の製
造方法において、 フッ素を含まず少なくとも塩素(Cl)、水素(H)、
及び酸素(O)の各原子を含む前記ガスプラズマを使用
してシリコン窒化膜をエッチングすることを特徴とする
半導体装置の製造方法。
1. A method of manufacturing a semiconductor device using a dry etching apparatus in which a gas is introduced into an etching chamber and etching is performed using gas plasma obtained by converting the gas into plasma, wherein at least chlorine (Cl) ), Hydrogen (H),
And etching the silicon nitride film using the gas plasma containing atoms of oxygen and oxygen (O).
【請求項2】 シリコン酸化膜及びシリコン窒化膜が存
在する基板に対して、フッ素を含まず少なくとも塩素
(Cl)、水素(H)、及び酸素(O)の各原子を含む
ガスプラズマを使用したドライエッチング装置により、
前記シリコン窒化膜をエッチングすることを特徴とする
半導体装置の製造方法。
2. A gas plasma containing at least chlorine (Cl), hydrogen (H), and oxygen (O) atoms without containing fluorine is used for a substrate on which a silicon oxide film and a silicon nitride film are present. By dry etching equipment,
A method for manufacturing a semiconductor device, comprising etching the silicon nitride film.
【請求項3】 シリコン酸化膜上に配線もしくは導電性
薄膜素子を形成する工程と、 前記配線もしくは電極が形成された前記シリコン酸化膜
上の全面にシリコン窒化膜を形成する工程と、 フッ素を含まず少なくとも塩素(Cl)、水素(H)、
及び酸素(O)の各原子を含むガスプラズマを使用した
ドライエッチング装置により、前記シリコン窒化膜をエ
ッチングする工程と、 を具備することを特徴とする半導体装置の製造方法。
A step of forming a wiring or a conductive thin film element on the silicon oxide film; a step of forming a silicon nitride film on the entire surface of the silicon oxide film on which the wiring or the electrode is formed; At least chlorine (Cl), hydrogen (H),
And a step of etching the silicon nitride film by a dry etching apparatus using a gas plasma containing each atom of oxygen and oxygen (O).
【請求項4】 シリコン酸化膜上に形成された配線もし
くは導電性薄膜素子の側面にシリコン窒化膜の側壁を形
成する工程において、 前記配線もしくは導電性薄膜素子が形成された前記シリ
コン酸化膜上の全面にシリコン窒化膜を形成する工程
と、 フッ素を含まず少なくとも塩素(Cl)、水素(H)、
及び酸素(O)の各原子を含むガスプラズマを使用した
ドライエッチング装置により、前記シリコン窒化膜の側
壁の形成を行うことを特徴とする半導体装置の製造方
法。
4. A step of forming a side wall of a silicon nitride film on a side surface of a wiring or a conductive thin film element formed on a silicon oxide film, wherein the side wall of the silicon nitride film is formed on the silicon oxide film on which the wiring or the conductive thin film element is formed. A step of forming a silicon nitride film on the entire surface, at least chlorine (Cl), hydrogen (H) containing no fluorine,
Forming a sidewall of the silicon nitride film by a dry etching apparatus using a gas plasma containing atoms of oxygen and oxygen (O).
【請求項5】 前記塩素(Cl)、水素(H)、及び酸
素(O)の各原子を含むガスプラズマは、Cl2 、フッ
素を含まないハロゲン化水素、及びO2 を含む混合ガス
から生成されることを特徴とする請求項1乃至4のいず
れかに記載の半導体装置の製造方法。
5. The gas plasma containing atoms of chlorine (Cl), hydrogen (H), and oxygen (O) is generated from a mixed gas containing Cl 2 , hydrogen halide not containing fluorine, and O 2. The method for manufacturing a semiconductor device according to claim 1, wherein the method is performed.
【請求項6】 前記ハロゲン化水素は、HClであるこ
とを特徴とする請求項5に記載の半導体装置の製造方
法。
6. The method according to claim 5, wherein the hydrogen halide is HCl.
【請求項7】 前記混合ガスのガス流量比は、HCl:
Cl2 :O2 =20:5:1であることを特徴とする請
求項6に記載の半導体装置の製造方法。
7. The gas flow ratio of the mixed gas is HCl:
Cl 2: O 2 = 20: 5: The method of manufacturing a semiconductor device according to claim 6, characterized in that the 1.
【請求項8】 前記シリコン窒化膜をエッチングする際
のエッチング処理室の圧力は、500[mTorr ]以下で
あることを特徴とする請求項1乃至7のいずれかに記載
の半導体装置の製造方法。
8. The method for manufacturing a semiconductor device according to claim 1, wherein the pressure of the etching processing chamber when etching the silicon nitride film is 500 [mTorr] or less.
【請求項9】 前記シリコン窒化膜をエッチングする際
の高周波電力密度は、0.76[W/cm2 ]〜1.15
[W/cm2 ]であることを特徴とする請求項1乃至8の
いずれかに記載の半導体装置の製造方法。
9. The high-frequency power density when etching the silicon nitride film is 0.76 [W / cm 2 ] to 1.15.
9. The method for manufacturing a semiconductor device according to claim 1, wherein [W / cm 2 ].
JP04940898A 1998-03-02 1998-03-02 Method for manufacturing semiconductor device Expired - Fee Related JP3457530B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04940898A JP3457530B2 (en) 1998-03-02 1998-03-02 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04940898A JP3457530B2 (en) 1998-03-02 1998-03-02 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH11251291A true JPH11251291A (en) 1999-09-17
JP3457530B2 JP3457530B2 (en) 2003-10-20

Family

ID=12830239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04940898A Expired - Fee Related JP3457530B2 (en) 1998-03-02 1998-03-02 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3457530B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686294B2 (en) 2000-10-20 2004-02-03 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for etching silicon nitride film and manufacturing method of semiconductor device
JP2007012697A (en) * 2005-06-28 2007-01-18 Oki Electric Ind Co Ltd Method of manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686294B2 (en) 2000-10-20 2004-02-03 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for etching silicon nitride film and manufacturing method of semiconductor device
JP2007012697A (en) * 2005-06-28 2007-01-18 Oki Electric Ind Co Ltd Method of manufacturing semiconductor device
JP4499623B2 (en) * 2005-06-28 2010-07-07 Okiセミコンダクタ株式会社 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP3457530B2 (en) 2003-10-20

Similar Documents

Publication Publication Date Title
JP4671729B2 (en) Semiconductor device and manufacturing method thereof
US9947768B2 (en) Method for forming spacers for a transistor gate
JPH08264510A (en) Method and device for etching silicon nitride film
JP2007035860A (en) Manufacturing method of semiconductor device
JP2004508709A (en) Oxide selective etching method
JP2001244325A (en) Method for manufacturing semiconductor device and insulating gate type of power element
JPH06163478A (en) Dry etching method of semiconductor
US6855643B2 (en) Method for fabricating a gate structure
US20170154826A1 (en) Method for forming spacers for a transitor gate
US5514621A (en) Method of etching polysilicon using a thin oxide mask formed on the polysilicon while doping
JP3331979B2 (en) Semiconductor etching method
JP4504684B2 (en) Etching method
JPH06338479A (en) Etching method
JP2009064991A (en) Method for dry etching of high-k film
JP3457530B2 (en) Method for manufacturing semiconductor device
JP2007036018A (en) Method of manufacturing semiconductor device
JP3323190B2 (en) Dry etching method, method of manufacturing semiconductor device, and dry etching apparatus
JP2000183152A (en) Manufacture of semiconductor device
KR100753942B1 (en) Method for improving quality of nitride film and method for manufacturing semiconductor device
JPH053178A (en) Manufacture of semiconductor device
JPH06283477A (en) Method of manufacturing semiconductor device
JP2007149812A (en) Manufacturing method of semiconductor device
JPWO2005013374A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP3305270B2 (en) Method for manufacturing semiconductor device
JPH0669168A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees