JPH11243690A - 電源装置 - Google Patents

電源装置

Info

Publication number
JPH11243690A
JPH11243690A JP10042648A JP4264898A JPH11243690A JP H11243690 A JPH11243690 A JP H11243690A JP 10042648 A JP10042648 A JP 10042648A JP 4264898 A JP4264898 A JP 4264898A JP H11243690 A JPH11243690 A JP H11243690A
Authority
JP
Japan
Prior art keywords
power supply
switching
circuit
power conversion
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10042648A
Other languages
English (en)
Inventor
Hiroshi Niihori
博市 新堀
Naoki Komatsu
直樹 小松
Takeshi Kamoi
武志 鴨井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP10042648A priority Critical patent/JPH11243690A/ja
Priority to US09/102,771 priority patent/US5930127A/en
Publication of JPH11243690A publication Critical patent/JPH11243690A/ja
Pending legal-status Critical Current

Links

Classifications

    • Y02B70/126

Landscapes

  • Inverter Devices (AREA)

Abstract

(57)【要約】 【課題】複数の電力変換を行うスイッチング回路がスイ
ッチング素子を共用する電源装置において、商用交流電
源の低電圧付近での入力電流波形の歪みを低減する手段
を提供する。 【解決手段】兼用されたスイッチング素子に流入する異
なる電力変換回路からの電流のうち、少なくとも1つの
電力変換回路から流入する電流が、他の少なくとも1つ
の電力変換回路から流入する電流と逆極性となり、互い
に打ち消す方向に流れる期間を少なくとも備えた制御手
段を具備する電源装置であって、1スイッチングサイク
ル中で上記の兼用されたスイッチング素子が第1の電力
変換回路の電源から主に電流を取り込むスイッチング期
間を有するものにおいて、該スイッチング期間を入力電
圧波形の周期のうち、入力電圧が所定の電圧よりも高い
領域において変化させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、商用交流電源を用
いて低周波矩形波出力を得る電源装置に関するものであ
り、特に、入力を高力率にした放電灯点灯装置に適する
ものである。
【0002】
【従来の技術】近年、商用電源系統の高調波による電気
機器の不具合に対して、商用交流電源を用いる機器は、
入力電流の高調波を低減して電源電圧と略等しい正弦波
に近づけて、高力率にすることが望まれている。放電灯
点灯装置においても例外ではなく、そのために力率改善
回路(PFC)として昇圧型チョッパを用いて、その出
力直流電圧を受けてインバータにより放電灯を点灯させ
るものが周知である。例えば、高輝度放電灯(HID:
High Intensity Discharge
Lamp)を点灯させるための放電灯点灯装置において
も、入力段に昇圧型チョッパを用いて力率改善回路を構
成し、その後段に降圧型チョッパによる電力変換回路と
低周波で極性が切り替わる極性切り替え回路の組み合わ
せ、あるいはこれら降圧チョッパと極性切り替え回路を
融合した回路を用いることにより、商用入力電流の高調
波歪みを低減し、高力率としながらHIDランプを低周
波矩形波で安定点灯させるものがある。
【0003】然るに、これら入力段に昇圧型チョッパを
用いて力率改善回路を構成するものは、回路部品が多く
なるために、価格が高く、形状も大型化することが避け
られない。そこで、放電灯を点灯させるための電力変換
回路と力率改善回路を融合することにより、部品点数の
増加が少なく、価格上昇を抑えられ、比較的形状を小型
化できる回路方式が各種提案されている。
【0004】図1に示す回路は、1スイッチングサイク
ルで力率改善回路と出力への電力変換を同時に行いなが
ら、且つスイッチング素子の電流増加を低減した有効な
手段を示している。図中、Vsは商用交流電源、Q1、
Q2、Q3、Q4は逆方向通電要素を有する高速スイッ
チング素子、D5、D6はダイオード、L1、L2はイ
ンダクタ素子、ECは直流平滑コンデンサ、C1は出力
平滑コンデンサ、Rは負荷である。
【0005】図10に示す回路は、図1に示す回路の制
御回路であり、DRV1、DRV2、DRV3、DRV
4は各々スイッチング素子Q1、Q2、Q3、Q4の駆
動回路、OS1は基本の高周波信号の発振器である。こ
の高周波信号を受けてトリガーされる単安定マルチバイ
ブレータMM1によって、期間T1の信号が発生する。
期間T1の信号の立ち下がりで単安定マルチバイブレー
タMM2がトリガーされ、期間T2の信号を発生する。
期間T1の信号と期間T2の信号は論理和回路OR1で
論理加算され、期間T12(=T1+T2)の信号を発
生する。電源極性判別器PDTは、商用交流電源Vsの
極性に応じて信号を出力し、商用交流電源Vsの電圧V
1の極性が図1中に示す向きであるときに、信号Po=
Highを出力する。これらの信号を論理和回路OR
2、OR3及び論理積回路群ANDを含むゲート回路に
よって適宜合成することによって、スイッチング素子Q
1、Q2、Q3、Q4の駆動信号d1、d2、d3、d
4が各々図11に示すごときタイミングで発生される。
【0006】すなわち、商用交流電源Vsの極性が図中
の+/−の通りである場合、まず、スイッチング素子Q
3とQ2がONし、期間T1の後にスイッチング素子Q
2がOFFすると同時にスイッチング素子Q1がON
し、期間T2の後にすべてのスイッチング素子がOFF
し、再び発振器OS1の周期Toでこのスイッチングサ
イクルを繰り返す動作が行われる。商用交流電源Vsの
極性が図中の+/−と逆の場合は、電源極性判別器PD
Tの極性判別信号が反転し、図11のようにスイッチン
グ動作が切り替わる。すなわち、まず、スイッチング素
子Q1とQ4がONし、期間T1の後にスイッチング素
子Q1がOFFすると同時にスイッチング素子Q2がO
Nし、期間T2の後にすべてのスイッチング素子がOF
Fし、再び発振器OS1の周期Toでこのスイッチング
サイクルを繰り返す動作が行われる。
【0007】以上の動作をさらに詳しく説明する。ま
ず、商用交流電源Vsのスイッチング素子Q1、Q2の
接続点側の極性が負のとき、スイッチング素子Q2、Q
3をONする期間T1、スイッチング素子Q1、Q3を
ONする期間T2、スイッチング素子Q1、Q2、Q
3、Q4をOFFする期間T3の順に動作し、また、商
用交流電源Vsのスイッチング素子Q1、Q2の接続点
側の極性が正のとき、スイッチング素子Q1、Q4をO
Nする期間T1、スイッチング素子Q2、Q4をONす
る期間T2、スイッチング素子Q1、Q2、Q3、Q4
をOFFする期間T3の順に動作する。
【0008】この電源装置は、昇圧チョッパ回路を構成
する第1の電力変換回路CNV1と降圧チョッパ回路を
構成する第2の電力変換回路CNV2から構成されてお
り、スイッチング素子Q1、Q2が各電力変換回路に兼
用されている。商用交流電源Vsのスイッチング素子Q
1、Q2の接続点側の極性が負のときの動作を、昇圧又
は降圧チョッパ回路を構成する各電力変換回路について
説明すると、まず、昇圧チョッパ回路を構成する第1の
電力変換回路に関して、スイッチング素子Q1、Q3を
ONする期間T2は、昇圧チョッパのチョークとして作
用するインダクタL1にエネルギーを充電する期間であ
り、スイッチング素子Q1、Q2、Q3、Q4をOFF
する期間T3、並びにスイッチング素子Q2、Q3をO
Nする期間T1は、インダクタL1に蓄えられたエネル
ギーを放出する期間である。また、降圧チョッパ回路を
構成する第2の電力変換回路に関して、スイッチング素
子Q2、Q3をONする期間T1は、降圧チョッパのチ
ョークとして作用するインダクタL2にエネルギーを充
電する期間であり、スイッチング素子Q1、Q3をON
する期間T2、並びにスイッチング素子Q1、Q2、Q
3、Q4をOFFする期間T3は、インダクタL2に蓄
えられたエネルギーを放出する期間である。
【0009】電流のループに着目してこれらを説明する
と、商用交流電源Vsのスイッチング素子Q1、Q2の
接続点側の極性が負のとき、スイッチング素子Q2、Q
3をONする期間T1は、第1の電力変換回路の電流
が、インダクタL1、ダイオードD5、平滑コンデンサ
EC、スイッチング素子Q2、及び商用交流電源Vsか
ら成る閉ループを構成する状態と、第2の電力変換回路
の電流が、平滑コンデンサEC、スイッチング素子Q
3、インダクタL2、負荷R、及びスイッチング素子Q
2から成る閉ループを構成する状態とが、同時に成立す
る期間である。また、スイッチング素子Q1、Q3をO
Nする期間T2は、第1の電力変換回路の電流が、商用
交流電源Vs、インダクタL1、ダイオードD5、及び
スイッチング素子Q1から成る閉ループを構成する状態
と、第2の電力変換回路の電流が、インダクタL2、負
荷R、スイッチング素子Q1及びQ3から成る閉ループ
を構成する状態とが同時に成立する期間である。さら
に、スイッチング素子Q1、Q2、Q3、Q4をOFF
する期間T3は、第1の電力変換回路の電流が、インダ
クタL1、ダイオードD5、平滑コンデンサEC、及び
スイッチング素子Q2、商用交流電源Vsから成る閉ル
ープを構成する状態と、第2の電力変換回路の電流が、
インダクタL2、負荷R、スイッチング素子Q1、平滑
コンデンサEC、及びスイッチング素子Q4から成る閉
ループを構成する状態とが同時に成立する期間である。
【0010】T1の期間では、スイッチング素子Q2に
流入する第2の電力変換回路による正方向の電流と、第
1の電力変換回路による逆方向の電流が重畳されること
により、スイッチング素子Q2を流れる電流は低減さ
れ、スイッチングロスが減少する効果を奏する。T2の
期間では、スイッチング素子Q1に流入する第1の電力
変換回路による正方向の電流と第2の電力変換回路によ
る逆方向の電流が重畳されることにより、スイッチング
素子Q1を流れる電流は低減され、スイッチングロスが
減少する効果を奏する。
【0011】T3の期間では、スイッチング素子Q2に
流入する第2の電力変換回路による正方向の電流と第1
の電力変換回路による逆方向の電流が重畳されることに
より、スイッチング素子Q2を流れる電流は低減され、
スイッチングロスが減少する効果を奏する。
【0012】
【発明が解決しようとする課題】上述の従来技術におい
て、電源電圧が低い場合やインダクタL1が大きい場合
には、スイッチングの動作が同じでも、各スイッチング
モードでの電流の流れ方が若干異なる。商用交流電源V
sのスイッチング素子Q1、Q2の接続点側の極性が負
のときの動作を電流のループに着目して説明すると、ス
イッチング素子Q2、Q3をONする期間T1は、第2
の電力変換回路の電流が、平滑コンデンサEC、スイッ
チング素子Q3、インダクタL2、負荷R、及びスイッ
チング素子Q2から成る閉ループを構成する状態が成立
する期間であり、スイッチング素子Q1、Q3をONす
る期間T2は、第1の電力変換回路の電流が、商用交流
電源Vs、インダクタL1、ダイオードD5、及びスイ
ッチング素子Q1から成る閉ループを構成する状態と、
第2の電力変換回路の電流が、インダクタL2、負荷
R、スイッチング素子Q1及びQ3から成る閉ループを
構成する状態とが同時に成立する期間であり、スイッチ
ング素子Q1、Q2、Q3、Q4をOFFする期間T3
は、インダクタL1とL2に流れる電流との大小関係に
よって、次の2つの状態が生じる。
【0013】まず、インダクタL1の電流の絶対値がイ
ンダクタL2の電流の絶対値よりも小さい場合、図13
の電流ループ図(c)より、第1の電力変換回路の電流
が、商用交流電源Vs、インダクタL1、ダイオードD
5、スイッチング素子Q1から成る閉ループを構成する
状態と、第2の電力変換回路が、インダクタL2、負荷
R、スイッチング素子Q1、平滑コンデンサEC、及び
スイッチング素子Q4から成る閉ループを構成する状態
とが同時に成立する。また、インダクタL1の電流の絶
対値がインダクタL2の電流の絶対値に一致すると、第
1の電力変換回路及び第2の電力変換回路からの電流が
互いに打ち消された結果、兼用されたスイッチング素子
に流入する電流の総和が0となり、事実上、各々の電力
変換回路の内部で、上記の兼用されたスイッチング素子
を経る電流の閉ループが構成されず、図12、図13の
(d)のように、インダクタL1、ダイオードD5、平
滑コンデンサEC、スイッチング素子Q4、インダクタ
L2、負荷R及び商用交流電源Vsから成る閉ループを
構成する状態が成立する。この期間では、兼用されたス
イッチング素子を経る電流の閉ループが構成されないた
め、電力変換回路が動作しているにもかかわらず、スイ
ッチング素子Q1及びQ2に全く電流が流れないから、
電力損失が生じない。さらに、インダクタL1の電流の
絶対値がインダクタL2の電流の絶対値よりも大きい場
合、図12の電流ループ図(c)より、第1の電力変換
回路の電流が、商用交流電源Vs、インダクタL1、ダ
イオードD5、平滑コンデンサEC、スイッチング素子
Q2から成る閉ループを構成する状態と、第2の電力変
換回路が、インダクタL2、負荷R、スイッチング素子
Q2、及びスイッチング素子Q4から成る閉ループを構
成する状態が成立する。なお、図12と図13の電流ル
ープ図では、負荷Rと出力コンデンサC1を負荷回路
(Load)として簡略化して図示している。また、図
中のD1〜D4はスイッチング素子Q1〜Q4の寄生ダ
イオードである。
【0014】前述のように、図1の回路方式では、昇圧
と降圧の2つのチョッパを融合させながら、商用交流電
源Vsの極性と同期した矩形波出力を高力率に得られる
ものであり、当然ながら第1の電力変換回路たる昇圧チ
ョッパは力率改善回路として機能し、装置を低価格、小
型化させることが出来る好適な電力変換装置を提供する
ものである。
【0015】ところが、電源Vsの1周期すなわち出力
の1周期にわたり、一連のスイッチング周期が等しく、
また、平滑コンデンサECから主として負荷Rに電力を
供給するスイッチング区間と、電源Vsからインダクタ
L1にエネルギーを蓄積するスイッチング区間が電源V
sの1周期の間、すべて所定の時間に固定されている場
合には、電源谷部において電流が不足するため、図14
に示すように電源山部が尖ったような入力電流波形とな
る。
【0016】本発明はこのような課題を解決するもので
あり、その目的とするところは、複数の電力変換を行う
スイッチング回路がスイッチング素子を共用する電源装
置において、商用交流電源の低電圧付近での入力電流波
形の歪みを低減する手段を提供することにある。
【0017】
【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、各々が少なくとも1つのスイ
ッチング素子を有して成る電力変換回路を少なくとも2
つ有し、上記スイッチング素子のうち少なくとも1つ
が、少なくとも2つの異なる電力変換回路を構成する要
素として兼用され、上記の兼用されたスイッチング素子
に流入する異なる電力変換回路からの電流のうち、少な
くとも1つの電力変換回路から流入する電流が、他の少
なくとも1つの電力変換回路から流入する電流と逆極性
となり、互いに打ち消す方向に流れる期間を少なくとも
備えた制御手段を具備する電源装置であって、1スイッ
チングサイクル中で上記の兼用されたスイッチング素子
が第1の電力変換回路の電源から主に電流を取り込むス
イッチング期間を有するものにおいて、該スイッチング
期間を入力電圧波形の周期のうち入力電圧が所定の電圧
よりも高い領域において変化させることを特徴とするも
のである。
【0018】本発明において、スイッチング期間を入力
電圧が所定の電圧よりも高い領域において変化させるの
は、図12(c)と図13(c)における電流ループの
違いによるものである。図13(c)におけるようにイ
ンダクタL1の電流の絶対値がインダクタL2の電流の
絶対値よりも小さい場合、第1の電力変換回路の電流
が、商用交流電源Vs、インダクタL1、ダイオードD
5、スイッチング素子Q1から成る閉ループを構成する
状態と、第2の電力変換回路の電流が、インダクタL
2、負荷R、スイッチング素子Q1、平滑コンデンサE
C、及びスイッチング素子Q4から成る閉ループを構成
する状態となる。つまり、上記状態のときスイッチング
素子Q1は、本来OFFであるが、第2の電力変換回路
を構成するインダクタL2に蓄えられたエネルギーを放
出する電流がスイッチング素子Q1に並列に逆接続され
たダイオードD1を流れるため、実質上、スイッチング
素子Q1はONすることになる。つまり、図6(a),
(b)に示すように、電源Vsの1周期すなわち出力の
1同期にわたり、一連のスイッチング周期が等しく、ま
た、平滑コンデンサECから主として負荷Rに電力を供
給するスイッチング期間と、電源VsからインダクタL
1にエネルギーを蓄積するスイッチング期間が電源Vs
の1周期の間、すべて所定の時間に固定されている場合
においても、実質上、図6(c)に示すように、電源V
sの谷部付近における電源VsからインダクタL1にエ
ネルギーを蓄積するスイッチング期間は、所定の時間に
固定されているスイッチング期間よりも長くなる。
【0019】
【発明の実施の形態】図1の電源装置では、スイッチン
グ素子Q1,Q2の直列回路と、スイッチング素子Q
3,Q4の直列回路と、ダイオードD5,D6の直列回
路とが、電解コンデンサECの両端間に並列に接続され
ている。また、スイッチング素子Q1,Q2の接続点と
スイッチング素子Q3,Q4の接続点との間にはインダ
クタL2と負荷Rが接続されており、ダイオードD5,
D6の接続点とスイッチング素子Q1,Q2の接続点と
の間には、交流電源VsとインダクタL1とが接続され
ている。C1は負荷Rと並列に接続された出力コンデン
サである。なお、各スイッチング素子Q1〜Q4は逆並
列の寄生ダイオードをそれぞれ備えている。
【0020】まず、この回路の動作の一例を、以下に示
す。入力の交流電源Vsのスイッチング素子Q1、Q2
の接続点側が負極性の場合、スイッチング素子Q2及び
Q3がON、スイッチング素子Q1及びQ4がOFFの
期間と、スイッチング素子Q1及びQ3がON、スイッ
チング素子Q2及びQ4がOFFの期間と、すべてのス
イッチング素子Q1〜Q4がOFFの期間が順にあり、
それらを周期的に繰り返すように動作する。また、入力
の交流電源Vsのスイッチング素子Q1、Q2の接続点
側が正極性の場合、スイッチング素子Q1及びQ4がO
N、スイッチング素子Q2及びQ3がOFFの期間と、
スイッチング素子Q2及びQ4がON、スイッチング素
子Q1及びQ3がOFFの期間と、すべてのスイッチン
グ素子Q1〜Q4がOFFの期間が順にあり、それらを
周期的に繰り返すように動作する。以上のごとく回路が
動作することにより、負荷Rには入力の商用周波電源V
sと同期した矩形波状の電圧を印加するものである。
【0021】そして、兼用されたスイッチング素子Q
1、Q2には2つのループの電流が同時に逆向きに流れ
ることで、スイッチング素子に実質的に流れる電流を少
なくして、スイッチング素子の損失を低減し、発熱等を
抑えて、小形且つ低コストの電源装置を提供できるもの
である。
【0022】本発明にあっては、この図1に示すような
電源装置において、図2又は図7に示すような制御回路
を採用することにより、入力電源Vsの電圧値V1ある
いは負荷Rの電圧V2及びインダクタL1、L2の電流
値IL1、IL2に応じてスイッチング期間を変化させて、
入力電流歪みあるいは出力電流歪みを改善するものであ
る。以下、具体的な制御回路の構成について説明する。
【0023】(実施例1)図1及び図2に本発明の実施
例1を示す。図1に示す主回路の構成は既に説明した通
りである。図2に示す制御回路の構成は図10の基本回
路を改良したものであり、電源電圧の絶対値検出器AB
Sとクランプ回路CLP、平滑コンデンサECの電圧V
ecを検出する誤差増幅器EAが新たに付加されてい
る。また、スイッチング期間T2を決定する単安定マル
チバイブレータMM2は、電圧制御式の単安定マルチバ
イブレータであり、制御入力端CTに印加される電圧に
応じてスイッチング期間T2を可変できるものである。
【0024】図3に本実施例の制御回路の各部の信号電
圧波形を示す。まず、商用交流電源Vsの瞬時電圧の絶
対値を検出器ABSで検出し、検出された電圧をある所
定値以下はクランプ回路CLPにより0Vとする。そし
て、誤差増幅器EAにより平滑コンデンサECの電圧が
所定値になったのを確認すると、クランプ回路CLPに
よって波形整形された電圧を単安定マルチバイブレータ
MM2の制御入力端CTに加える。その結果、図3の信
号波形に示す如く商用交流電源Vsの電圧が所定電圧よ
りも低い場合には、予め決められていたスイッチング期
間T2で、また、商用交流電源Vsが所定電圧よりも高
い場合にはスイッチング期間T2を短めにするようにP
WM制御を施す。
【0025】本実施例における電源電圧Vsによる単安
定マルチバイブレータMM2の制御入力端子電圧の変化
と、それによるONデュティーの変化を図4(a)〜
(c)に示す。これによって、実質的なONデューティ
は図4(d)のようになり、本来の昇圧チョッパによる
入力歪み改善のための補償信号となる。したがって、電
源山部の過剰な電流を抑えることができ、入力電流の平
均値波形は図9に示すように改善される。
【0026】図5は従来の制御回路(図10)の各部の
信号電圧波形を本実施例との比較のために示す。従来例
では、単安定マルチバイブレータMM2のパルス幅が固
定であることにより、駆動信号のONデューティは図6
(b)に示すように固定されており、スイッチング素子
Q1,Q2の逆方向ダイオードの導通により実質的なO
Nデューティは図6(c)に示すようになる。
【0027】(実施例2)図7に本発明の実施例2の制
御回路を示す。本実施例における主回路の構成は既に説
明した図1の回路と基本的には同様であるが、インダク
タL1に2次巻線N2、3次巻線N3を設けた点が異な
る。この実施例2では、インダクタL1の1次巻線N1
に発生した電圧(図8(b))を巻数比倍した2次巻線
N2の電圧(図8(c))、3次巻線N3の電圧(図8
(d))をダイオードD7、D8により整流し、コンデ
ンサC2、C3により包絡線電圧を検出する。そして、
図8(e),(f)に示すようにコンデンサC4、C5
により前記包絡線電圧から直流電圧をカットし、極性判
別回路1により一方向を取り除くことにより、図8
(g),(h)のように波形整形する。この波形整形さ
れた電圧を加算することにより図8(i)のような電源
電圧Vsの所定電圧よりも低い電圧部がカットされたよ
うな電圧波形とし、この電圧を電圧制御式の単安定マル
チバイブレータMM2の制御入力端CTに加える。そし
て、商用交流電源Vsの所定電圧よりも低い領域におい
ては、予め設定しているスイッチング期間T2で、ま
た、所定電圧よりも高い領域においては、スイッチング
期間T2を短めにするように、PWM制御を施す。この
ときの単安定マルチバイブレータMM2のオンデュティ
ーは、図4(c)に示すようになる。これにより、電源
山部における過剰な入力電流が商用交流電源Vsから流
れることを抑えることができるため、入力電流の平均値
波形は図9に示すように改善される。
【0028】
【発明の効果】本発明によれば、簡単な付加回路で力率
改善性能と出力安定性をより向上させることが出来るの
で、商用交流電源入力で低周波矩形波出力を得られる小
型で性能の良い低価格な電源装置あるいは点灯装置を提
供することができるという効果がある。
【図面の簡単な説明】
【図1】本発明の電源装置の主回路の構成を示す回路図
である。
【図2】本発明の実施例1の制御回路の構成を示す回路
図である。
【図3】本発明の実施例1の制御回路の動作波形図であ
る。
【図4】本発明の実施例1によるONデューティの変化
を示す説明図である。
【図5】従来例の制御回路の動作波形図である。
【図6】従来例によるONデューティの変化を示す説明
図である。
【図7】本発明の実施例2の制御回路の構成を示す回路
図である。
【図8】本発明の実施例2の制御回路の動作波形図であ
る。
【図9】本発明の電源装置による入力電圧及び入力電流
の波形図である。
【図10】従来例の制御回路の回路図である。
【図11】従来例の制御回路の各部の動作波形を示す波
形図である。
【図12】図1に示す電源回路の1つの電流経路を示す
説明図である。
【図13】図1に示す電源回路の他の電流経路を示す説
明図である。
【図14】従来例の入力電圧及び入力電流の波形図であ
る。
【符号の説明】
Q1〜Q4 スイッチング素子 D5、D6 ダイオード Vs 交流電源 L1 第1のインダクタ L2 第2のインダクタ EC 平滑コンデンサ R 負荷

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 各々が少なくとも1つのスイッチング
    素子を有して成る電力変換回路を少なくとも2つ有し、
    上記スイッチング素子のうち少なくとも1つが、少なく
    とも2つの異なる電力変換回路を構成する要素として兼
    用され、上記の兼用されたスイッチング素子に流入する
    異なる電力変換回路からの電流のうち、少なくとも1つ
    の電力変換回路から流入する電流が、他の少なくとも1
    つの電力変換回路から流入する電流と逆極性となり、互
    いに打ち消す方向に流れる期間を少なくとも備えた制御
    手段を具備する電源装置であって、1スイッチングサイ
    クル中で上記の兼用されたスイッチング素子が第1の電
    力変換回路の電源から主に電流を取り込むスイッチング
    期間を有するものにおいて、該スイッチング期間を入力
    電圧波形の周期のうち、入力電圧が所定の電圧よりも高
    い領域において変化させることを特徴とする電源装置。
  2. 【請求項2】 請求項1記載の電源装置の構成であっ
    て、1スイッチング周期のうち、すべてのスイッチング
    素子の駆動をオフしている際に、兼用されたスイッチン
    グ素子の逆方向通電要素に電流が流れることで、実質的
    に該スイッチング素子がオンしている状態を有しないス
    イッチング周期になる電源電圧範囲と略一致する期間に
    おいて、該スイッチング素子に信号を印加してオンせし
    める期間を変化させることを特徴とする電源装置。
  3. 【請求項3】 請求項1又は2のスイッチング期間の
    変化幅は電源電圧に応じて制御されることを特徴とする
    電源装置。
  4. 【請求項4】 少なくとも2つの異なる電力変換回路
    のうち、第1の電力変換回路が、上記の兼用されたスイ
    ッチング素子と、電源及び第1のインダクタを少なくと
    も有して成る閉ループを少なくとも有して構成され、第
    2の電力変換回路が、上記の兼用されたスイッチング素
    子と、負荷回路、第2のインダクタ及びコンデンサを少
    なくとも有して成る閉ループを有して構成されることを
    特徴とする請求項1又は2に記載の電源装置。
  5. 【請求項5】 請求項4の電源装置であって、1スイ
    ッチングサイクル中で兼用されたスイッチング素子が第
    1の電力変換回路の電源から主に電流を取り込むスイッ
    チング期間を、電源電圧に応じて変化させることを特徴
    とする電源装置。
  6. 【請求項6】 請求項4の電源装置であって、1スイ
    ッチングサイクル中で兼用されたスイッチング素子が第
    1の電力変換回路の電源から主に電流を取り込むスイッ
    チング期間を、第1の電力変換回路の第1のインダクタ
    の両端に発生する電圧の包絡線電圧に応じて変化させる
    ことを特徴とする電源装置。
  7. 【請求項7】 請求項4記載の電源装置の構成であっ
    て、第1の電力変換回路の電源から主に電流を取り込む
    スイッチング期間は、該スイッチング期間が終了する直
    前に第2のインダクタの電流が第1のインダクタの電流
    よりも少なくなる場合には、該スイッチング期間の長さ
    を変化させることを特徴とする電源装置。
  8. 【請求項8】 請求項7の電源装置であって、スイッ
    チング期間の長さを、電源電圧に応じて変化させること
    を特徴とする電源装置。
  9. 【請求項9】 請求項7の電源装置であって、スイッ
    チング期間の長さを、第1の電力変換回路の第1のイン
    ダクタに発生する電圧の包絡線に応じて変化させること
    を特徴とする電源装置。
  10. 【請求項10】 第1の電力変換回路が、昇圧チョッ
    パ回路若しくは昇降圧チョッパ回路として構成され、第
    2の電力変換回路が、降圧チョッパ回路として構成され
    ることを特徴とする請求項4乃至9のいずれに記載の電
    源装置。
  11. 【請求項11】 第1の電力変換回路は、商用交流電
    源を入力とし、直流出力電圧をコンデンサに蓄積する電
    力変換回路であり、第2の電力変換回路は、該コンデン
    サの直流電圧を入力とする電力変換回路であることを特
    徴とする請求項10記載の電源装置。
  12. 【請求項12】 第2の電力変換回路の出力が低周波
    矩形波であることを特徴とする請求項1から11のいず
    れかに記載の電源装置。
  13. 【請求項13】 逆方向通電要素をそれぞれ並列に備
    える第1及び第2のスイッチング素子を順方向が一致す
    るように直列に接続した回路と、逆方向通電要素をそれ
    ぞれ並列に備える第3及び第4のスイッチング素子を順
    方向が一致するように直列に接続した回路とを同じ極性
    でコンデンサと並列接続し、2つの整流素子を直列に接
    続した回路を前記コンデンサに対して逆極性となるよう
    に並列接続し、前記2つの整流素子の接続点と第1及び
    第2のスイッチング素子の接続点との間に、交流電源と
    第1のインダクタの直列回路を接続し、前記第1及び第
    2のスイッチング素子の接続点と第3及び第4のスイッ
    チング素子の接続点との間に、負荷回路と第2のインダ
    クタの直列回路を接続した回路構成を備えることを特徴
    とする請求項1乃至12のいずれかに記載の電源装置。
  14. 【請求項14】 逆方向通電要素をそれぞれ並列に備
    える第1乃至第4のスイッチング素子は、各々逆並列の
    寄生ダイオードを有する電界効果トランジスタであるこ
    とを特徴とする請求項13に記載の電源装置。
JP10042648A 1997-06-25 1998-02-24 電源装置 Pending JPH11243690A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10042648A JPH11243690A (ja) 1998-02-24 1998-02-24 電源装置
US09/102,771 US5930127A (en) 1997-06-25 1998-06-23 Power source device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10042648A JPH11243690A (ja) 1998-02-24 1998-02-24 電源装置

Publications (1)

Publication Number Publication Date
JPH11243690A true JPH11243690A (ja) 1999-09-07

Family

ID=12641843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10042648A Pending JPH11243690A (ja) 1997-06-25 1998-02-24 電源装置

Country Status (1)

Country Link
JP (1) JPH11243690A (ja)

Similar Documents

Publication Publication Date Title
JP2008504800A (ja) 高周波部分ブースト力率補正制御回路およびその方法
US6271633B1 (en) High power factor electronic ballast with fully differential circuit topology
JP2006187115A (ja) スイッチング電源装置及びその制御方法
Vilela et al. An electronic ballast with high power factor and low voltage stress
JPH06245530A (ja) 電源装置
JP2001320884A (ja) 系統連系インバータ装置
US5930127A (en) Power source device
JP2000003798A (ja) 放電ランプ点灯装置および照明装置
US6225755B1 (en) High power factor electronic ballast with simplified circuit topology
JP2690042B2 (ja) インバータ装置
JPH11243690A (ja) 電源装置
JP3480248B2 (ja) 電源装置
JPH07143755A (ja) 単相高力率コンバータ
JPH1066351A (ja) 電源装置
JP3475810B2 (ja) インバータ装置
JP3787965B2 (ja) 電源装置
JPH08251946A (ja) インバータ装置
Chen et al. Design and development of digital control multi-lamp back-light modules for TFT-LCD TV
JP3538339B2 (ja) インバータ装置
JPH09251896A (ja) 放電灯点灯装置及び照明装置
Chang et al. A novel design of U-shaped CCFL in T8 tube to replace traditional fluorescent lamp
JPH1050491A (ja) 蛍光灯点灯装置
JP3820902B2 (ja) 放電灯点灯装置
JP3016848B2 (ja) インバータ装置
JPH09322543A (ja) 昇圧形3相全波整流装置の制御方法及び制御回路