JPH11242630A - ベースバンドｉｃ - Google Patents

Abstract

(57)【要約】 【課題】 ソフトウェアによる処理を削減することがで
き、処理速度の高速化を図ることが可能なベースバンド
ＩＣを提供すること。 【解決手段】 ベースバンドＩＣは、音声データをペー
ジ単位で記憶するためのシリアルフラッシメモリ１１
と、スタートページアドレスレジスタ１７に格納された
スタートページアドレスからシリアルフラッシュメモリ
１１に音声データを順次格納し、ページアドレスが中間
エンドページアドレスレジスタ２２に格納されたエンド
ページアドレスと一致したときにリスタートページアド
レスレジスタ２３に格納されたスタートページアドレス
をスタートページアドレスレジスタ１７に代入して音声
データの格納を継続する録音再生制御回路１９とを含
む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話やＰＨＳ
（Personal Handyphone System）等の電話機において使
用されるベースバンドＩＣ（Integrated Circuit）に関
し、特に、ベースバンドＩＣにおける処理の高速化に関
する。

【０００２】

【従来の技術】近年、携帯電話やＰＨＳ等の電話機が広
く普及し、さらに操作性に優れた多機能を有する電話機
に対する要望が高まっている。この要望に対して付加さ
れた機能として、音声をデジタル信号に変換して録音再
生する機能や通信相手に電話機の使用者の位置情報を通
知する機能等が挙げられる。

【０００３】まず、音声をデジタル信号に変換して録音
再生する機能について説明する。一般に、音声をデジタ
ルデータに変換したり、逆にデジタルデータを音声に変
換するベースバンド方式は、他の方式に比べて以下に示
すような利点がある。

【０００４】（１）各種伝送媒体の伝送特性に対して低
い誤り率を実現できる。 （２）情報符号列からのタイミング抽出が容易である。

【０００５】（３）１電文のくぎりの識別が容易であ
る。 このような利点により、ベースバンド方式の送受信回路
は他の方式の送受信回路に比べて小型化が可能であり、
コスト面においても有利である。したがって、音声デー
タを録音再生する機能としてベースバンド方式であるＡ
ＤＰＣＭ（Adaptive Differential Pulse Code Modulat
ion ）回路が採用されている。

【０００６】図９は、従来のＡＤＰＣＭ回路を搭載した
ベースバンドＩＣおよびその周辺回路の概略構成を示す
ブロック図である。周辺回路として、マイクロコンピュ
ータ１１０、およびシリアルフラッシュメモリ１１１が
含まれる。このシリアルフラッシュメモリ１１１は、図
示しないＩ／Ｏインターフェースと、バッファａおよび
バッファｂと、フラッシュメモリアレイとで構成され
る。また、フラッシュメモリアレイは複数のページに分
割されている。

【０００７】シリアルフラッシュメモリ１１１は、Ｉ／
Ｏインターフェースを介して外部から受信したコマンド
に基づいて、フラッシュメモリアレイのページアドレス
の読み出し、バッファａまたはバッファｂからのデータ
読み出し、フラッシュメモリアレイからバッファａまた
はバッファｂへのデータ転送、フラッシュメモリアレイ
内のデータとバッファａまたはバッファｂ内のデータと
の比較、バッファａまたはバッファｂへのデータ書き込
み、バッファａまたはバッファｂからフラッシュメモリ
アレイへのデータ転送等の処理を実行する。なお、バッ
ファａまたはバッファｂからフラッシュメモリアレイに
データを転送する場合は、書込ページを指定する。

【０００８】ベースバンドＩＣ１０１は、音声データの
予測値と絶対値との差分をサンプル単位で符号化し、こ
の符号化されたデータを復号化するＡＤＰＣＭエンコー
ダ／デコーダ１０２、ＡＤＰＣＭエンコーダ／デコーダ
１０２から出力されたシリアルデータをパラレルデータ
に変換して録音再生バッファ１０４へ出力し、録音再生
バッファ１０４から出力されたパラレルデータをシリア
ルデータに変換してＡＤＰＣＭエンコーダ／デコーダ１
０２へ出力するシリアルパラレル変換回路１０３、シリ
アルパラレル変換回路１０３またはパラレルシリアル変
換回路１０５から出力されたパラレルデータを一時的に
格納する録音再生バッファ１０４、録音再生バッファ１
０４から出力されたパラレルデータをシリアルデータに
変換してシリアルフラッシュメモリ１１１へ出力し、シ
リアルフラッシュメモリ１１１から出力されたシリアル
データをパラレルデータに変換して録音再生バッファ１
０４へ出力するパラレルシリアル変換回路１０５、およ
び音声データの録音再生の全体的な制御を行なうシリア
ルフラッシュメモリ制御回路１０６を含む。

【０００９】また、シリアルフラッシュメモリ制御回路
１０６は、ＡＤＰＣＭエンコーダ／デコーダ１０２によ
って符号化されたデータをシリアルフラッシュメモリ１
１１内のどのページアドレスに書き込むかを指定するス
タートページアドレスレジスタ１０７と、シリアルフラ
ッシュメモリ１１１へのデータの書込み終了のページア
ドレスを指定するエンドページアドレスレジスタ１０８
と、シリアルフラッシュメモリ１１１へのコマンドの発
行やシリアルパラレル変換回路１０３およびパラレルシ
リアル変換回路１０５等のタイミング信号の生成等を行
なう録音再生制御回路１０９と、スタートページアドレ
スレジスタ１０７の内容とエンドページアドレスレジス
タ１０８の内容との排他的論理和を演算し、演算結果を
反転して出力するExclusive-NOR （以下、Ｅｘ−ＮＯＲ
と呼ぶ）１１５とを含む。

【００１０】なお、録音再生バッファ１０４はマイクロ
コンピュータ１１０のメモリマップ上にマッピングされ
ており、さらに、スタートページアドレスレジスタ１０
７、エンドページアドレスレジスタ１０８、および録音
再生制御回路１０９内の各レジスタ等のＩ／Ｏもメモリ
マップ上にマッピングされている。

【００１１】次に、上述したベースバンドＩＣの動作に
ついて、さらに詳細に説明する。 （音声データの録音）音声データの録音開始時に、マイ
クロコンピュータ１１０は、シリアルフラッシュメモリ
１１１のスタートページアドレスをスタートページアド
レスレジスタ１０７に書き込み、シリアルフラッシュメ
モリ１１１のエンドページアドレスをエンドページアド
レスレジスタ１０８に書き込む。さらに、マイクロコン
ピュータ１１０は、録音再生制御回路１０９を制御して
シリアルフラッシュメモリ１１１へ符号化データの書き
込みコマンドを発行するとともに、ＡＤＰＣＭエンコー
ダ／デコーダ１０２に対して音声データの符号化を指示
する。

【００１２】ＡＤＰＣＭエンコーダ／デコーダ１０２に
よって符号化された音声データ（シリアルデータ）は、
シリアルパラレル変換回路１０３によってパラレルデー
タに変換されて録音再生バッファ１０４に格納される。
録音再生バッファ１０４に格納されたパラレルデータ
は、順次パラレルシリアル変換回路１０５によってシリ
アルデータに変換されてシリアルフラッシュメモリ１１
１へ出力される。シリアルフラッシュメモリ１１１は、
パラレルシリアル変換回路１０５から出力されたシリア
ルデータをフラッシュメモリアレイの連続するアドレス
に書き込むことにより、音声データの録音を行なう。ス
タートページアドレスレジスタ１０７は、現在録音して
いるページアドレスに随時更新され、このページアドレ
スとエンドページアドレスレジスタ１０８に格納される
エンドページアドレスとが一致する場合、そのページへ
のデータ書込みが終了した時点で録音を終了する。 （音声データの再生）音声データの再生開始時に、マイ
クロコンピュータ１１０は、シリアルフラッシュメモリ
１１１のスタートページアドレスをスタートページアド
レスレジスタ１０７に書き込み、シリアルフラッシュメ
モリ１１１のエンドページアドレスをエンドページアド
レスレジスタ１０８に書き込む。さらに、マイクロコン
ピュータ１１０は、録音再生制御回路１０９を制御して
シリアルフラッシュメモリ１１１へ符号化データの読み
出しコマンドを発行するとともに、ＡＤＰＣＭエンコー
ダ／デコーダ１０２に対して音声データの復号化を指示
する。

【００１３】シリアルフラッシュメモリ１１１は、コマ
ンドによって指示されたページから順次符号化データを
読み出し、パラレルシリアル変換回路１０５へ出力す
る。パラレルシリアル変換回路１０５は、シリアルフラ
ッシュメモリ１１１から出力されたシリアルデータをパ
ラレルデータに変換して、録音再生バッファ１０４に格
納する。シリアルパラレル変換回路１０３は、録音再生
バッファ１０４に格納されたパラレルデータを読み出し
てシリアルデータに変換して出力する。ＡＤＰＣＭエン
コーダ／デコーダ１０２は、シルアルパラレル変換回路
１０３から出力されたシリアルデータを復号化して音声
を再生する。スタートページアドレスレジスタ１０７
は、現在再生しているページアドレスに随時更新され、
このページアドレスとエンドページアドレスレジスタ１
０８に格納されるエンドページアドレスとが一致する場
合、そのページからのデータ読み出しが終了した時点で
再生を終了する。

【００１４】図１０は、シリアルフラッシュメモリにデ
ータを書き込むときのタイミングチャートである。図１
０（ａ）に示すように、録音再生制御回路１０９は、シ
リアルフラッシュメモリのバッファａにデータを書き込
むときに、フラッシュメモリアクセス信号を“０”（ア
クティブ）にし、パラレルシリアル変換回路１０５へバ
ッファａ書込みコマンドを出力する。さらに、録音再生
制御回路１０９は、バッファａのバッファアドレスをパ
ラレルシリアル変換回路１０５へ出力する。パラレルシ
リアル変換回路１０５は、録音再生制御回路１０９から
出力されたバッファａ書込みコマンドとバッファアドレ
スとをシリアルデータに変換してシリアルフラッシュメ
モリ１１１へ出力する。

【００１５】録音再生制御回路１０９は、パラレルシリ
アル変換回路１０５がバッファアドレスを出力し終わる
と、パラレルシリアル変換回路１０５の入力を録音再生
バッファ１０４に切り替える。パラレルシリアル変換回
路１０５は、録音再生バッファ１０４に格納されたパラ
レルデータを順次シリアルデータに変換してシリアルフ
ラッシュメモリ１１１へ出力する。そして、録音再生制
御回路１０９は、１ページ分のデータをシリアルフラッ
シュメモリ１１１へ出力し終わると、フラッシュメモリ
アクセス信号を“１”（非アクティブ）にしてシリアル
フラッシュメモリ１１１へのデータ書込みを終了する。

【００１６】このようにして、シリアルフラッシュメモ
リ１１１がパラレルシリアル変換回路１０５から出力さ
れたシリアルデータを読み込むと、バッファ書込みコマ
ンドとバッファアドレスとを抽出し、バッファアドレス
以降のデータをバッファａに順次書き込む。

【００１７】また、図１０（ｂ）に示すように、録音再
生制御回路１０９は、シリアルフラッシュメモリのバッ
ファａからフラッシュメモリアレイにデータを転送する
ときに、フラッシュメモリアクセス信号を“０”（アク
ティブ）にし、バッファａからメモリへの書込みコマン
ドを出力する。録音再生制御回路１０９は、パラレルシ
リアル変換回路１０５が書込みコマンドを出力し終わる
と、パラレルシリアル変換回路１０５の入力をスタート
ページアドレスレジスタ１０７に切り替える。パラレル
シリアル変換回路１０５は、スタートページアドレスレ
ジスタ１０７に格納されたスタートページアドレスを順
次シリアルデータに変換してシリアルフラッシュメモリ
１１１へ出力する。そして、録音再生制御回路１０９
は、スタートページアドレスをシリアルフラッシュメモ
リ１１１へ出力し終わると、フラッシュメモリアクセス
信号を“１”（非アクティブ）にする。このようにし
て、シリアルフラッシュメモリ１１１がパラレルシリア
ル変換回路１０５から出力されたシリアルデータを読み
込むと、バッファａに書き込まれているデータをフラッ
シュメモリアレイに転送する。

【００１８】また、図１０（ｃ）および（ｄ）はそれぞ
れ、バッファｂへのデータ書込みおよびバッファｂから
フラッシュメモリアレイへのデータ転送を示すタイミン
グチャートであるが、図１０（ａ）および（ｂ）に示す
タイミングチャートと同じであるので詳細な説明は繰り
返さない。音声データをシリアルフラッシュメモリ１１
１に録音する場合、図１０（ａ）〜（ｄ）に示す動作を
繰り返すことによって、音声データをフラッシュメモリ
アレイに格納することができる。また、録音再生制御回
路１０９のフラッシュメモリ書込開始フラグがマイクロ
コンピュータ１１０のメモリマップ上にマッピングされ
ており、マイクロコンピュータ１１０がこのフラグに
“１”を書き込むことにより、録音再生制御回路１０９
がシリアルフラッシュメモリ１１１への書込コマンドの
送出を開始する。

【００１９】また、対象ページの書込みが終了するとス
タートページアドレスレジスタ１０７内のページアドレ
スがインクリメントされ、エンドページアドレスと一致
するまで録音再生制御回路１０９がシリアルフラッシュ
メモリ１１１へ書込みコマンドを送出する。そして、ス
タートページアドレスレジスタ１０７に格納されたスタ
ートページアドレスとエンドページアドレスレジスタ１
０８に格納されたエンドページアドレスとが一致し、Ｅ
ｘ−ＮＯＲ１１５から“１”が出力されると、録音再生
制御回路１０９はフラッシュメモリアレイへのデータ書
込みを終了し、録音再生制御回路１０９内にある録音再
生終了フラグに“１”を書き込む。

【００２０】次に、通信相手に電話機の使用者の位置情
報を通知する機能について説明する。この機能を実現す
るために、基地局は周期的に基地局の個体識別情報（以
下、ＣＳ−ＩＤと呼ぶ）を含む電波を放射している。そ
して、電話機がこの電波を受信し、この電波の電界強度
（以下、ＲＳＳＩと呼ぶ）を計測するとともに、基地局
のＣＳ−ＩＤを抽出する。この電話機の使用者がいる近
辺に基地局が多数存在する場合、多数の基地局のＣＳ−
ＩＤおよびＲＳＳＩを捕捉することができる。電話機
は、捕捉したＣＳ−ＩＤおよびＲＳＳＩの中で、最もＲ
ＳＳＩ値が高いものを複数抽出し、このＲＳＳＩをＣＳ
−ＩＤとともに通信相手に送信する。通信相手側では、
この複数のＣＳ−ＩＤおよびＲＳＳＩから電話機の使用
者の現在位置を知ることができる。

【００２１】図１１は、従来のベースバンドＩＣが捕捉
したＣＳ−ＩＤをメモリに格納する動作を説明するため
の図である。このベースバンドＩＣは、複数のＣＳ−Ｉ
ＤおよびＲＳＳＩを格納するメモリ１２１、受信したＣ
Ｓ−ＩＤおよびＲＳＳＩを一時的に保持するＣＳ−ＩＤ
受信バッファ１２２、ＣＳ−ＩＤ受信バッファ１２２に
保持されたＣＳ−ＩＤおよびＲＳＳＩのメモリ１２１に
おける格納先を指示するメモリ格納ポインタ１２３、メ
モリ１２１に格納されているＲＳＳＩとＣＳ−ＩＤ受信
バッファ１２２に保持されている受信ＲＳＳＩとを順次
比較する比較器１２４、およびメモリ１２１からＲＳＳ
Ｉを読み出す領域を切り替えるスイッチ１２５を含む。
なお、ＣＳ−ＩＤは４２ビットの値であるので、１基地
局のＣＳ−ＩＤをＣＳ−ＩＤｉ−１〜６の６バイトで表
している。

【００２２】ベースバンドＩＣは、基地局のＣＳ−ＩＤ
の捕捉動作の指示を受けると、ＬＣＣＨ（Logical Cont
rol CHannel ）インターバル周期で基地局からの電波の
受信を開始し、受信した基地局のＣＳ−ＩＤおよびＲＳ
ＳＩをＣＳ−ＩＤ受信バッファ１２２に保持する。そし
て、ＣＳーＩＤ受信バッファ１２２に保持されたＣＳ−
ＩＤおよびＲＳＳＩを順次メモリ１２１に格納する。ベ
ースバンドＩＣは、捕捉した基地局のＣＳ−ＩＤ数が所
定数を超える場合に、メモリ１２１に格納されているＲ
ＳＳＩの中で最も値が小さいものを抽出し、スイッチ１
２５を切り替えてそのＲＳＳＩの最小値を読み出すとと
もに、比較器１２４によってＲＳＳＩの最小値とＣＳ−
ＩＤ受信バッファ１２２に保持しているＲＳＳＩとの比
較を行なう。ベースバンドＩＣは、ＣＳ−ＩＤ受信バッ
ファ１２２に保持しているＲＳＳＩが、ＲＳＳＩの最小
値より大きい場合は、ＣＳ−ＩＤ受信バッファ１２２に
保持しているＣＳ−ＩＤおよびＲＳＳＩをＲＳＳＩの最
小値が格納されている領域に格納する。

【００２３】

【発明が解決しようとする課題】上述したように、従来
のベースバンドＩＣ１０１は、１ページ書込む毎にスタ
ートページアドレスレジスタ１０７のアドレス値をイン
クリメントするため、書込みページアドレスは常に連続
したアドレス値となる。たとえば、図１２に示すよう
に、シリアルフラッシュメモリ１１１の未使用の領域が
不連続の場合、連続する音声データを格納するには、ソ
フトウェアでスタートページアドレスおよびエンドペー
ジアドレスを再設定する必要があった。

【００２４】このため、マイクロコンピュータ１１０の
ソフトウェアの処理が遅れたり、スタートページアドレ
スおよびエンドページアドレスを再設定するのにベース
バンドＩＣ１０１のＡＤＰＣＭ機能を停止させる必要が
あるため、再生時に音声データの連続性が失われて異音
が発生するという問題点があった。

【００２５】また、図１３に示すように、シリアルフラ
ッシュメモリ１１１の領域が固定長で確保されている場
合、録音時間が短くても固定長で確保された領域を全て
録音済みとして扱わなければならないため、使用されな
い無駄なメモリ領域が発生するという問題点があった。

【００２６】また、図１４に示すように、シリアルフラ
ッシュメモリ１１１の連続したメモリ領域を可変長で複
数個確保する場合、録音した２件目の音声データを削除
するときに３件目以降の音声データを順次上詰めする
か、２件目以降の音声データを一括して削除する必要が
あった。

【００２７】また、図１１を用いて説明したように、通
信相手に電話機の使用者の位置情報を通知する場合、メ
モリ１２１に格納されたＲＳＳＩ値が最も大きなＣＳ−
ＩＤをＲＳＳＩとともに複数個通知する必要がある。し
たがって、メモリ１２１に格納されたＲＳＳＩの中から
最も大きなＲＳＳＩ値を検索する処理をソフトウェアに
よって行なわなければならない。したがって、通信相手
に電話機の使用者の位置情報を通知するまでの時間が長
くなるという問題点があった。

【００２８】さらには、ＲＳＳＩ値が変動する場合に
は、各基地局のＲＳＳＩ値を複数回捕捉し、それらの平
均値や中央値を求める処理をソフトウェアによって行な
う必要がある。したがって、これらの処理に要する時間
が長くなったり、これらの処理のためにメモリ領域を使
用する必要があるためメモリ領域の有効活用ができない
という問題点があった。

【００２９】本発明は、上記問題点を解決するためにな
されたものであり、第１の目的は、複数個の音声データ
を録音再生するときに、ソフトウェアによる処理を最小
限にすることにより処理速度の高速化を可能にし、可変
長のメモリ領域を使用してメモリの有効活用を行うこと
が可能なベースバンドＩＣを提供することである。

【００３０】第２の目的は、通信相手に電話機の使用者
の位置情報を通知するときに、ソフトウェアによる処理
を最小限にすることにより処理速度を高速化することが
可能なベースバンドＩＣを提供することである。

【００３１】

【課題を解決するための手段】請求項１に記載のベース
バンドＩＣは、音声データをページ単位で記憶するため
の記憶手段と、記憶手段に音声データを順次格納し、記
憶手段のページアドレスが第１のページアドレスとなっ
たときに、第１のページアドレスと独立に定められる記
憶手段の第２のページアドレスから音声データの格納を
継続するための制御手段とを含む。

【００３２】制御手段は、記憶手段のページアドレスが
第１のページアドレスとなったときに、記憶手段の第２
のページアドレスから音声データの格納を継続するの
で、記憶手段の不連続な領域に連続する音声データを格
納することが可能となる。

【００３３】請求項２に記載のベースバンドＩＣは、請
求項１記載のベースバンドＩＣであって、制御手段は記
憶手段のスタートページアドレスを格納するスタートペ
ージアドレスレジスタと、記憶手段の空き領域のエンド
ページアドレスを格納する中間エンドページアドレスレ
ジスタと、空き領域の次の空き領域のスタートページア
ドレスを格納するリスタートページアドレスレジスタ
と、スタートページアドレスレジスタに格納されたスタ
ートページアドレスから記憶手段に音声データを順次格
納し、ページアドレスが中間エンドページアドレスレジ
スタに格納されたエンドページアドレスと一致したとき
にリスタートページアドレスレジスタに格納されたスタ
ートページアドレスをスタートページアドレスレジスタ
に代入して音声データの格納を継続するための音声デー
タ格納制御手段とを含む。

【００３４】音声データ格納制御手段は、ページアドレ
スが中間エンドページアドレスレジスタに格納されたエ
ンドページアドレスと一致したときにリスタートページ
アドレスに格納されたスタートページアドレスをスター
トページアドレスレジスタに代入して音声データの格納
を継続するので、記憶手段の不連続な領域に連続する音
声データを格納することが可能となる。

【００３５】請求項３に記載のベースバンドＩＣは、請
求項２記載のベースバンドＩＣであって、制御手段はさ
らに次の空き領域のエンドページアドレスを格納するリ
エンドページアドレスレジスタを含み、音声データ格納
制御手段は、スタートページアドレスレジスタに格納さ
れたスタートページアドレスから記憶手段に音声データ
を順次格納し、ページアドレスが中間エンドページアド
レスレジスタに格納されたエンドページアドレスと一致
したときにリスタートページアドレスレジスタに格納さ
れたスタートページアドレスをスタートページアドレス
レジスタに代入し、リエンドページアドレスレジスタに
格納されたエンドページアドレスを中間エンドページア
ドレスレジスタに代入して音声データの格納を継続す
る。

【００３６】音声データ格納制御手段は、ページアドレ
スが中間エンドページアドレスレジスタに格納されたエ
ンドページアドレスと一致したときにリスタートページ
アドレスレジスタに格納されたスタートページアドレス
をスタートページアドレスレジスタに代入し、リエンド
ページアドレスレジスタに格納されたエンドページアド
レスを中間エンドページアドレスレジスタに代入して音
声データの格納を継続するので、記憶手段の３つ以上の
不連続な領域に連続する音声データを格納することが可
能となる。

【００３７】請求項４に記載のベースバンドＩＣは、請
求項３記載のベースバンドＩＣであって、制御手段はさ
らに記憶手段のエンドページアドレスを格納するエンド
ページアドレスレジスタを含み、音声データ格納制御手
段は、スタートページアドレスレジスタに格納されたス
タートページアドレスから記憶手段に音声データを順次
格納し、ページアドレスが中間エンドページアドレスレ
ジスタに格納されたエンドページアドレスと一致したと
きにリスタートページアドレスレジスタに格納されたス
タートページアドレスをスタートページアドレスレジス
タに代入し、リエンドページアドレスレジスタに格納さ
れたエンドページアドレスを中間エンドページアドレス
レジスタに代入して音声データの格納を継続し、ページ
アドレスがエンドページアドレスレジスタに格納された
エンドページアドレスと一致するときに音声データの格
納を終了する。

【００３８】音声データ格納制御手段は、ページアドレ
スがエンドページアドレスレジスタに格納されたエンド
ページアドレスと一致するときに音声データの格納を終
了するので、予め定められた領域を超えて音声データが
記録されるのを防止することができる。

【００３９】請求項５に記載のベースバンドＩＣは、音
声データをページ単位で記憶するための記憶手段と、記
憶手段に格納された音声データを順次読み出し、記憶手
段のページアドレスが第１ページアドレスとなったとき
に、記憶手段の第２ページアドレスから音声データの読
み出しを継続するための制御手段とを含む。

【００４０】制御手段は、記憶手段のページアドレスが
第１ページアドレスとなったときに、記憶手段の第２ペ
ージアドレスから音声データの読み出しを再開するの
で、記憶手段の不連続な領域に格納された音声データを
連続して再生することが可能となる。

【００４１】請求項６に記載のベースバンドＩＣは、基
地局から放射された電波の電界強度を計測するための計
測手段と、基地局から放射された電波に含まれる基地局
の識別情報を抽出するための抽出手段と、抽出手段によ
って抽出された基地局の識別情報および計測手段によっ
て計測された電界強度を格納するための格納手段と、抽
出手段によって抽出された基地局の識別情報と格納手段
によって格納された基地局の識別情報とを比較するため
の比較回路と、比較回路の比較結果によって計測手段に
よって計測された電界強度を順次格納手段に格納するた
めの書込み回路とを含む。

【００４２】比較回路と書込み回路とによって、計測さ
れた電界強度を順次格納手段に格納するので、ソフトウ
ェアによる処理を削減することができ、処理速度の高速
化を図ることが可能となる。

【００４３】請求項７に記載のベースバンドＩＣは、基
地局から放射された電波の電界強度を計測するための計
測手段と、基地局から放射された電波に含まれる基地局
の識別情報を抽出するための抽出手段と、抽出手段によ
って抽出された基地局の識別情報および計測手段によっ
て計測された電界強度を格納するための格納手段と、抽
出手段によって抽出された基地局の識別情報と格納手段
によって格納された基地局の識別情報とを比較するため
の比較回路と、比較回路の比較結果によって格納手段に
格納された電界強度に計測手段によって計測された電界
強度を加算して格納手段に書き込み、捕捉回数をインク
リメントして格納手段に格納するための書込み回路とを
含む。

【００４４】比較回路と書込み回路とによって、電界強
度の合計と捕捉回数とを格納手段に格納するので、ソフ
トウェアによる処理を削減することができ、処理速度の
高速化を図ることが可能となる。

【００４５】請求項８に記載のベースバンドＩＣは、請
求項７記載のベースバンドＩＣであって、ベースバンド
ＩＣはさらに格納手段に格納された電界強度の平均値を
算出する平均処理回路を含む。

【００４６】平均処理回路は、格納手段に格納された電
界強度の平均値を算出するので、ソフトウェアによる処
理を削減することができ、処理速度の高速化を図ること
が可能となる。また、ソフトウェアによって処理する場
合に必要となるワークエリアが不要となるので、格納手
段を有効に使用することが可能になる。

【００４７】請求項９に記載のベースバンドＩＣは、請
求項８記載のベースバンドＩＣであって、平均処理回路
はモニタ回数値から捕捉回数を減算するための減算回路
と、減算回路による減算結果に所定値を乗算するための
乗算回路と、乗算回路による乗算結果に電界強度を加算
するための加算回路と、加算回路による加算結果をモニ
タ回数で除算するための除算回路とを含む。

【００４８】減算器、乗算器、加算器および除算器によ
って、格納手段に格納された電界強度の平均値を算出す
るので、ソフトウェアによる処理を削減することがで
き、処理速度の高速化を図ることが可能となる。また、
ソフトウェアによって処理する場合に必要となるワーク
エリアが不要となるので、格納手段を有効に使用するこ
とが可能になる。

【００４９】請求項１０に記載のベースバンドＩＣは、
請求項６〜９のいずれかに記載のベースバンドＩＣであ
って、ベースバンドＩＣはさらに格納手段に格納された
電界強度の最大値を検出し、当該電界強度の最大値のポ
インタを格納手段に格納するための最大値検出回路を含
む。

【００５０】最大値検出回路は、格納手段に格納された
電界強度の最大値を検出し、当該電界強度の最大値のポ
インタを格納手段に格納するので、ソフトウェアによる
処理を削減することができ、処理速度の高速化を図るこ
とが可能となる。また、ソフトウェアによって処理する
場合に必要となるワークエリアが不要となるので、格納
手段を有効に使用することが可能になる。

【００５１】

【発明の実施の形態】図１は、本発明のベースバンドＩ
Ｃを含むＰＨＳの概略構成を示すブロック図である。こ
のＰＨＳは、基地局が放射した電波を受信するアンテナ
１と、アンテナ１が受信した基地局からの電波を検波し
て復調する受信部２と、受信部２によって復調された信
号から音声データの抽出、音声データの録音再生、位置
情報の検出等の機能を有するベースバンドＩＣ３と、ベ
ースバンドＩＣ３から出力される信号を変調し、アンテ
ナ１を介して送信する送信部４と、ベースバンドＩＣが
抽出した音声を出力する受話器５と、使用者が音声を入
力する送話器６と、電話番号等を入力する入力部７と、
使用者に各種情報を表示する表示部８と、ＰＨＳ全体の
制御を行なうマイクロコンピュータ１０とを含む。

【００５２】なお、ベースバンドＩＣ３は、ＴＤＭＡ
（Time Division Multiple Access ）、ＡＤＰＣＭ、基
地局から放射された電波の電界強度の計測、基地局のＣ
Ｓ−ＩＤの抽出等の機能を有している。

【００５３】以下に、本発明の各実施の形態におけるベ
ースバンドＩＣについて説明するが、図１に示すＰＨＳ
の概略構成は各実施の形態において共通である。

【００５４】（実施の形態１）図２は、本実施の形態に
おけるベースバンドＩＣ３の機能のうちＡＤＰＣＭに関
する機能を説明するためのブロック図である。このベー
スバンドＩＣが有するＡＤＰＣＭ機能を実現する回路
は、音声データの予測値と絶対値との差分をサンプル単
位で符号化し、この符号化されたデータを復号化するＡ
ＤＰＣＭエンコーダ／デコーダ１２、ＡＤＰＣＭエンコ
ーダ／デコーダ１２から出力されたシリアルデータをパ
ラレルデータに変換して録音再生バッファ１４へ出力
し、録音再生バッファ１４から出力されたパラレルデー
タをシリアルデータに変換してＡＤＰＣＭエンコーダ／
デコーダ１２へ出力するシリアルパラレル変換回路１
３、シリアルパラレル変換回路１３またはパラレルシリ
アル変換回路１５から出力されたパラレルデータを一時
的に格納する録音再生バッファ１４、録音再生バッファ
１４から出力されたパラレルデータをシリアルデータに
変換してシリアルフラッシュメモリ１１へ出力し、シリ
アルフラッシュメモリ１１から出力されたシリアルデー
タをパラレルデータに変換して録音再生バッファ１４へ
出力するパラレルシリアル変換回路１５、および音声デ
ータの録音再生の全体的な制御を行なうシリアルフラッ
シュメモリ制御回路１６を含む。

【００５５】また、シリアルフラッシュメモリ制御回路
１６は、ＡＤＰＣＭエンコーダ／デコーダ１２によって
符号化されたデータをシリアルフラッシュメモリ１１内
のどのページアドレスに書き込むかを指定するスタート
ページアドレスレジスタ１７と、シリアルフラッシュメ
モリ１１へのデータの書込み終了のページアドレスを指
定するエンドページアドレスレジスタ１８と、シリアル
フラッシュメモリ１１へのコマンドの発行やシリアルパ
ラレル変換回路１３およびパラレルシリアル変換回路１
５等のタイミング信号の生成等を行なう録音再生制御回
路１９と、シリアルフラッシュメモリ１１の最初の連続
した空き領域の最終ページアドレスを指定する中間エン
ドページアドレスレジスタ２２と、シリアルフラッシュ
メモリ１１の次の空き領域のスタートページアドレスを
指定するリスタートページアドレスレジスタ２３と、シ
リアルフラッシュメモリ１１の次の空き領域の最終ペー
ジアドレスを指定するリエンドページアドレスレジスタ
２４と、スタートページアドレスレジスタ１７の内容と
エンドページアドレスレジスタ１８の内容との排他的論
理和を演算し、演算結果を反転して出力するＥｘ−ＮＯ
Ｒ２５と、スタートページアドレスレジスタ１７の内容
と中間エンドページアドレスレジスタ２２の内容との排
他的論理和を演算し、演算結果を反転して出力するＥｘ
−ＮＯＲ２６とを含む。

【００５６】なお、録音再生バッファ１４はマイクロコ
ンピュータ１０のメモリマップ上にマッピングされてお
り、さらに、スタートページアドレスレジスタ１７、エ
ンドページアドレスレジスタ１８、中間エンドページア
ドレスレジスタ２２、リスタートページアドレスレジス
タ２３、リエンドページアドレスレジスタ２４および録
音再生制御回路１９内の各レジスタ等のＩ／Ｏもメモリ
マップ上にマッピングされている。また、シリアルフラ
ッシュメモリ１１の構成および機能は、図９のシリアル
フラッシュメモリ１１１と同じであるので、詳細な説明
は繰り返さない。

【００５７】次に、上述したベースバンドＩＣの動作に
ついて、さらに詳細に説明する。 （音声データの録音）音声データの録音開始時に、マイ
クロコンピュータ１０は、シリアルフラッシュメモリ１
１のスタートページアドレスをスタートページアドレス
レジスタ１７に書き込み、シリアルフラッシュメモリ１
１のエンドページアドレスをエンドページアドレスレジ
スタ１８に書き込む。そして、マイクロコンピュータ１
０は、中間エンドページアドレスレジスタ２２にシリア
ルフラッシュメモリ１１の最初の連続した空き領域の最
終ページアドレスを書き込み、リスタートページアドレ
スレジスタ２３にシリアルフラッシュメモリ１１の次の
空き領域のスタートページアドレスを書き込み、リエン
ドページアドレスレジスタ２４にシリアルフラッシュメ
モリ１１の次の空き領域の最終ページアドレスを書き込
む。さらに、マイクロコンピュータ１０は、録音再生制
御回路１９を制御してシリアルフラッシュメモリ１１へ
符号化データの書き込みコマンドを発行するとともに、
ＡＤＰＣＭエンコーダ／デコーダ１２に対して音声デー
タの符号化を指示する。

【００５８】たとえば、図３に示すように、ページアド
レスが“００００〜００ＦＦ”、“０２８０〜０３３
３”および“０８００〜ＦＦＦＦ”の３つの領域が空き
領域である場合、スタートページアドレスレジスタ１７
に“００００”が、エンドページアドレスレジスタ１８
に“ＦＦＦＦ”が、中間エンドページアドレスレジスタ
２２に“００ＦＦ”が、リスタートページアドレスレジ
スタ２３に“０２８０”が、およびリエンドページアド
レスレジスタ２４に“０３３３”がそれぞれ格納され
る。ＡＤＰＣＭエンコーダ／デコーダ１２によって符号
化された音声データ（シリアルデータ）は、シリアルパ
ラレル変換回路１３によってパラレルデータに変換され
て録音再生バッファ１４に格納される。録音再生バッフ
ァ１４に格納されたパラレルデータは、順次パラレルシ
リアル変換回路１５によってシリアルデータに変換され
てシリアルフラッシュメモリ１１へ出力される。シリア
ルフラッシュメモリ１１は、パラレルシリアル変換回路
１５から出力されたシリアルデータをフラッシュメモリ
アレイの連続するアドレスに書き込むことにより、音声
データの録音を行なう。スタートページアドレスレジス
タ１７は、現在録音しているページアドレスに随時更新
される。

【００５９】スタートページアドレスレジスタ１７に格
納されるページアドレスと中間エンドページアドレスレ
ジスタ２２に格納されるページアドレス“００ＦＦ”と
が一致する場合、すなわち、Ｅｘ−ＮＯＲ２６から
“１”が出力されると、録音再生制御回路１９は、リス
タートページアドレスレジスタ２３の内容“０２８０”
をスタートページアドレスレジスタ１７に代入し、リエ
ンドページアドレスレジスタ２４の内容“０３３３”を
エンドページアドレスレジスタ１８に代入する。

【００６０】さらにメモリ領域“０８００〜ＦＦＦＦ”
に音声データを録音する場合、マイクロプロセッサ１０
は、リスタートページアドレスレジスタ２３に“０８０
０”を、リエンドページアドレスレジスタ２４に“ＦＦ
ＦＦ”を格納する。

【００６１】シリアルフラッシュメモリ１１への音声デ
ータの書き込みが進み、再度スタートページアドレスレ
ジスタ１７に格納されるページアドレスと中間エンドペ
ージアドレスレジスタ２２に格納されるページアドレス
“０３３３”とが一致すると、録音再生制御回路１９
は、リスタートページアドレスレジスタ２３の内容“０
８００”をスタートページアドレスレジスタ１７に代入
し、リエンドページアドレスレジスタ２４の内容“ＦＦ
ＦＦ”を中間エンドページアドレスレジスタ２２に代入
する。

【００６２】そして、さらにシリアルフラッシュメモリ
１１への音声データの書き込みが進み、スタートページ
アドレスレジスタ１７に格納されるページアドレスとエ
ンドページアドレスレジスタ１８に格納されるページア
ドレス“ＦＦＦＦ”とが一致すると、録音再生制御回路
１９は、このページへのデータ書き込みが終了した時点
で録音を終了する。 （音声データの再生）音声データの再生開始時に、マイ
クロコンピュータ１０は、シリアルフラッシュメモリ１
１のスタートページアドレスをスタートページアドレス
レジスタ１７に書き込み、シリアルフラッシュメモリ１
１のエンドページアドレスをエンドページアドレスレジ
スタ１８に書き込む。そして、マイクロコンピュータ１
０は、中間エンドページアドレスレジスタ２２にシリア
ルフラッシュメモリ１１の連続した空き領域の最終ペー
ジアドレスを書き込み、リスタートページアドレスレジ
スタ２３にシリアルフラッシュメモリ１１の次の空き領
域のスタートページアドレスを書き込み、リエンドペー
ジアドレスレジスタ２４にシリアルフラッシュメモリ１
１の次の空き領域の最終ページアドレスを書き込む。さ
らに、マイクロコンピュータ１０は、録音再生制御回路
１９を制御してシリアルフラッシュメモリ１１へ符号化
データの読み出しコマンドを発行するとともに、ＡＤＰ
ＣＭエンコーダ／デコーダ１２に対して音声データの復
号化を指示する。

【００６３】たとえば、図３に示すように、ページアド
レスが“００００〜００ＦＦ”、“０２８０〜０３３
３”および“０８００〜ＦＦＦＦ”の３つの領域が空き
領域である場合、スタートページアドレスレジスタ１７
に“００００”が、エンドページアドレスレジスタ１８
に“ＦＦＦＦ”が、中間エンドページアドレスレジスタ
２２に“００ＦＦ”が、リスタートページアドレスレジ
スタ２３に“０２８０”が、およびリエンドページアド
レスレジスタ２４に“０３３３”がそれぞれ格納され
る。

【００６４】シリアルフラッシュメモリ１１は、コマン
ドによって指示されたページから順次符号化データを読
み出し、パラレルシリアル変換回路１５へ出力する。パ
ラレルシリアル変換回路１５は、シリアルフラッシュメ
モリ１１から出力されたシリアルデータをパラレルデー
タに変換して、録音再生バッファ１４に格納する。シリ
アルパラレル変換回路１３は、録音再生バッファ１４に
格納されたパラレルデータを読み出してパラレルデータ
に変換して出力する。ＡＤＰＣＭエンコーダ／デコーダ
１２は、シルアルパラレル変換回路１３から出力された
シリアルデータを復号化して音声を再生する。スタート
ページアドレスレジスタ１７は、現在再生しているペー
ジアドレスに随時更新される。

【００６５】スタートページアドレスレジスタ１７に格
納されるページアドレスと中間エンドページアドレスレ
ジスタ２２に格納されるページアドレス“００ＦＦ”と
が一致する場合、すなわち、Ｅｘ−ＮＯＲ２６から
“１”が出力されると、録音再生制御回路１９は、リス
タートページアドレスレジスタ２３の内容“０２８０”
をスタートページアドレスレジスタ１７に代入し、リエ
ンドページアドレスレジスタ２４の内容“０３３３”を
エンドページアドレスレジスタ１８に代入する。

【００６６】さらにメモリ領域“０８００〜ＦＦＦＦ”
の音声データを再生する場合、マイクロプロセッサ１０
は、リスタートページアドレスレジスタ２３に“０８０
０”を、リエンドページアドレスレジスタ２４に“ＦＦ
ＦＦ”を格納する。

【００６７】シリアルフラッシュメモリ１１からの音声
データの読み出しが進み、再度スタートページアドレス
レジスタ１７に格納されるページアドレスと中間エンド
ページアドレスレジスタ２２に格納されるページアドレ
ス“０３３３”とが一致すると、録音再生制御回路１９
は、リスタートページアドレスレジスタ２３の内容“０
８００”をスタートページアドレスレジスタ１７に代入
し、リエンドページアドレスレジスタ２４の内容“ＦＦ
ＦＦ”を中間エンドページアドレスレジスタ２２に代入
する。

【００６８】そして、さらにシリアルフラッシュメモリ
１１からの音声データの読み出しが進み、スタートペー
ジアドレスレジスタ１７に格納されるページアドレスと
エンドページアドレスレジスタ１８に格納されるページ
アドレス“ＦＦＦＦ”とが一致すると、録音再生制御回
路１９は、このページからのデータ読み出しが終了した
時点で再生を終了する。

【００６９】以上説明したように、本実施の形態におけ
るベースバンドＩＣによれば、更新されたページアドレ
スと中間エンドページアドレスレジスタ２２に格納され
たページアドレスとが一致すると、スタートページアド
レスレジスタ１７の内容がリスタートページアドレス２
３に格納されるページアドレスに書き換えられるため、
不連続なシリアルフラッシュメモリ１１のメモリ領域の
録音再生が可能となった。

【００７０】（実施の形態２）図４は、本実施の形態に
おけるベースバンドＩＣ３の機能のうち位置検出に関す
る機能を説明するためのブロック図である。このベース
バンドＩＣが有する位置検出機能を実現する回路は、複
数のＣＳ−ＩＤおよびＲＳＳＩを格納するメモリ３１、
受信したＣＳ−ＩＤおよびＲＳＳＩを一時的に保持する
ＣＳ−ＩＤ受信バッファ３２、ＣＳ−ＩＤ受信バッファ
３２に格納された受信ＣＳ−ＩＤとメモリ３１に格納さ
れたＣＳ−ＩＤとの一致を検出するＥｘ−ＮＯＲ３３、
ＣＳ−ＩＤ受信バッファ３２に保持された受信ＣＳ−Ｉ
Ｄの格納先を検出するＣＳ−ＩＤ格納先検出器３６、お
よびＣＳ−ＩＤ受信バッファ３２に保持された受信ＲＳ
ＳＩの格納先を検出するＲＳＳＩ値格納先検出器３７を
含む。

【００７１】ベースバンドＩＣ３は、図示しないＣＳ−
ＩＤ検出機能およびＲＳＳＩ検出機能によって検出され
た基地局のＣＳ−ＩＤおよびＲＳＳＩをＣＳ−ＩＤ受信
バッファ３２に一時的に保持する。ＣＳ−ＩＤ格納先検
出器３６は、メモリ３１の中のＣＳ−ＩＤが格納されて
いる領域を順次検索する。たとえば、メモリ３１の所定
アドレス毎にＣＳ−ＩＤが格納されているのであれば、
ＣＳ−ＩＤ格納先検出器３６は簡単な加算器によって実
現できる。

【００７２】Ｅｘ−ＮＯＲ３３は、ＣＳ−ＩＤ格納先検
出器３６によって検出されたＣＳ−ＩＤとＣＳ−ＩＤ受
信バッファ３２に保持された受信ＣＳ−ＩＤとを比較
し、一致する場合には“１”を出力する。ＣＳ−ＩＤ格
納先検出器３６は、Ｅｘ−ＮＯＲ３３から“１”が出力
されるまでＣＳ−ＩＤ格納先の検索を行なう。

【００７３】Ｅｘ−ＮＯＲ３３によって一致するＣＳ−
ＩＤが検出されると、ＲＳＳＩ値格納先検出器３７はそ
のＣＳ−ＩＤが格納されているアドレスに続いて設けら
れているＲＳＳＩ格納領域（ＲＳＳＩｉ−１〜２４）の
中からＲＳＳＩ値の格納先を検出する。たとえば、図４
に示すように、ＣＳ−ＩＤに対応する複数のＲＳＳＩを
連続して格納するのであれば、検出回数をカウントする
カウンタと、ＣＳ−ＩＤ格納先検出器３６の出力に検出
回数を加算する加算器とによって実現できる。このよう
に複数のＲＳＳＩを検出してメモリ３１に格納するの
は、後述するようにＲＳＳＩの平均値または中央値を算
出するのに必要だからである。

【００７４】以上説明したように、本実施の形態におけ
るベースバンドＩＣによれば、検出されたＣＳ−ＩＤお
よび複数のＲＳＳＩをハードウェアによって格納するの
で、これらの処理をソフトウェアによって行なう必要が
なくなり、処理速度の高速化が図れる。

【００７５】（実施の形態３）図５は、本発明の実施の
形態３におけるベースバンドＩＣ３の機能のうち位置検
出に関する機能を説明するためのブロック図である。こ
のベースバンドＩＣが有する位置検出機能を実現する回
路は、図４に示す実施の形態２における回路と比較し
て、ＲＳＳＩ値格納先検出器３７がＲＳＳＩ値格納先ポ
インタ３８に置換された点のみが異なる。したがって、
重複する構成および機能についての詳細な説明は繰り返
さない。

【００７６】ＣＳ−ＩＤ格納先検出器３６は、メモリ３
１の中のＣＳ−ＩＤが格納されている領域を順次検索す
る。Ｅｘ−ＮＯＲ３３によって一致するＣＳ−ＩＤが検
出されると、ＲＳＳＩ値格納先ポインタ３８はそのＣＳ
−ＩＤに対応するＲＳＳＩ値に受信ＲＳＳＩ値を加算し
て、元のＲＳＳＩ値が格納されていた領域に加算結果を
格納する。さらにＲＳＳＩ値格納ポインタ３８は、その
ＣＳ−ＩＤに対応する捕捉回数をインクリメントする。
このＲＳＳＩ値格納先ポインタ３８は、ＲＳＳＩ値と受
信ＲＳＳＩ値とを加算する加算器、捕捉回数をカウント
するカウンタ等によって実現できる。なお、本実施の形
態においてＲＳＳＩ値を加算し、捕捉回数をカウントす
るのは、次の実施の形態４でＲＳＳＩ値の平均値を求め
るためである。

【００７７】以上説明したように、本実施の形態におけ
るベースバンドＩＣによれば、検出されたＣＳ−ＩＤの
加算および捕捉回数のカウントをハードウェアによって
行なうので、これらの処理をソフトウェアによって行な
う必要がなくなり、処理速度の高速化が図れる。

【００７８】（実施の形態４）図６は、本発明の実施の
形態４におけるベースバンドＩＣ３の機能のうち位置検
出に関する機能を説明するためのブロック図である。こ
のベースバンドＩＣが有する位置検出機能を実現する回
路は、図５に示す実施の形態３における回路にさらに、
平均処理回路４０が付加された点のみが異なる。したが
って、重複する構成および機能についての詳細な説明は
繰り返さない。

【００７９】図７は、図６の平均処理回路４０の概略構
成を説明するためのブロック図である。平均処理回路４
０は、モニタ回数値から捕捉回数を減算する減算器５
１、減算器５１による減算結果に所定値を乗算する乗算
器５２、乗算器５２による乗算結果にＲＳＳＩ値（実施
の形態３において合計されたＲＳＳＩ値）を加算する加
算器５３、および加算器５３による加算結果をモニタ回
数値で除算する除算器５４を含む。なお、ベースバンド
ＩＣはＬＣＣＨインターバル周期で基地局からの電波を
受信するが、そのときの受信回数をモニタ回数値とす
る。また、所定値はキャリアメーカーから指示される値
であり、基地局からの電波を受信できなかった場合にお
ける補正値（ｄＢμＶ）である。

【００８０】減算器５１により、基地局からの電波を受
信できなかった回数が算出される。そして、乗算器５２
がその減算結果に補正値を乗算し、加算器５３が乗算器
５２による乗算結果にＲＳＳＩの合計値を加算する。こ
のようにして求められた値は、捕捉できた場合のＲＳＳ
Ｉ値の合計に捕捉できなかった場合の補正値が加えられ
た値である。最後に、除算器５４が加算器５３による加
算結果をモニタ回数値で除算することにより、平均ＲＳ
ＳＩ値を算出している。

【００８１】以上説明したように、本実施の形態におけ
るベースバンドＩＣによれば、平均ＲＳＳＩ値をハード
ウェアによって算出するので、これらの処理をソフトウ
ェアによって行なう必要がなくなり、処理速度の高速化
が図れる。また、これらの処理をソフトウェアで行なっ
た場合に必要となるワークエリアが不要となるので、メ
モリを有効に使用することが可能となる。

【００８２】（実施の形態５）図８は、本発明の実施の
形態５におけるベースバンドＩＣ３の機能のうち位置検
出に関する機能を説明するためのブロック図である。こ
のベースバンドＩＣが有する位置検出機能を実現する回
路は、複数のＣＳ−ＩＤおよびＲＳＳＩを格納するメモ
リ３１、最大ＲＳＳＩ値を有するＣＳ−ＩＤが格納され
るポインタを格納するポインタ格納メモリ４３、最大Ｒ
ＳＳＩ値を有するＣＳ−ＩＤが格納されるポインタであ
る格納ポインタ４４、およびメモリ３１に格納されたＲ
ＳＳＩ値を比較するＲＳＳＩ値比較回路４５を含む。

【００８３】メモリ３１には、ＣＳ−ＩＤと実施の形態
４において算出されたＲＳＳＩの平均値またはＲＳＳＩ
の中央値とが格納されている。ＲＳＳＩの中央値が格納
される場合は、実施の形態２においてメモリ３１に格納
された複数のＲＳＳＩ値の中から中央値を求めて、予め
メモリ３１に格納しておくものとする。

【００８４】ＲＳＳＩ値比較回路４５は、メモリ３１に
格納されたＲＳＳＩ値を順次読み出し、それらの値を比
較することによりＲＳＳＩの最大値を抽出する。そし
て、ＲＳＳＩの最大値が格納されるメモリ３１のアドレ
スが格納ポインタ４４に代入され、ＲＳＳＩの最大値が
格納されていたメモリ３１の領域に“０”を代入する。
そして、格納ポインタ４４の値をポインタ格納メモリ４
３に格納する。なお、ＲＳＳＩ値比較回路４５は、メモ
リ３１のＲＳＳＩ値が格納されるアドレスを算出する加
算器と、そのアドレスを一時的に保持するレジスタと、
ＲＳＳＩ値の比較を行なうコンパレータとによって実現
できる。

【００８５】ＲＳＳＩ値比較回路４５によって最初の最
大ＲＳＳＩ値が求められ、そのポインタがポインタ格納
メモリ４３に格納された後、再度同じ処理を行なうこと
によって２番目の最大ＲＳＳＩ値を求めることができ
る。このように、同じ処理を検索ＣＳ数だけ繰り返すこ
とによって、検索ＣＳ数分の最大ＲＳＳＩ値のポインタ
をポインタ格納メモリ４３に格納することができる。

【００８６】以上説明したように、本実施の形態におけ
るベースバンドＩＣによれば、最大ＲＳＳＩ値をハード
ウェアによって算出してそのポインタを格納するので、
これらの処理をソフトウェアによって行なう必要がなく
なり、処理速度の高速化が図れる。また、これらの処理
をソフトウェアで行なった場合に必要となるワークエリ
アが不要となるので、メモリを有効に使用することが可
能となる。

【００８７】

【発明の効果】請求項１に記載のベースバンドＩＣによ
れば、制御手段は記憶手段のページアドレスが第１ペー
ジアドレスとなったときに、記憶手段の第２ページアド
レスから音声データの格納を再開するので、記憶手段の
不連続な領域に連続する音声データを格納することが可
能となった。

【００８８】請求項２に記載のベースバンドＩＣによれ
ば、音声データ格納制御手段は、ページアドレスが中間
エンドページアドレスレジスタに格納されたエンドペー
ジアドレスと一致したときにリスタートページアドレス
に格納されたスタートページアドレスをスタートページ
アドレスレジスタに代入して音声データの格納を継続す
るので、記憶手段の不連続な領域に連続する音声データ
を格納することが可能となった。

【００８９】請求項３に記載のベースバンドＩＣによれ
ば、音声データ格納制御手段は、ページアドレスが中間
エンドページアドレスレジスタに格納されたエンドペー
ジアドレスと一致したときにリスタートページアドレス
に格納されたスタートページアドレスをスタートページ
アドレスレジスタに代入し、リエンドページアドレスレ
ジスタに格納されたエンドページアドレスを中間エンド
ページアドレスレジスタに代入して音声データの格納を
継続するので、記憶手段の３つ以上の不連続な領域に連
続する音声データを格納することが可能となった。

【００９０】請求項４に記載のベースバンドＩＣによれ
ば、音声データ格納制御手段は、ページアドレスがエン
ドページアドレスレジスタに格納されたエンドページア
ドレスと一致するときに音声データの格納を終了するの
で、予め定められた領域を超えて音声データが記録され
るのを防止することが可能となった。

【００９１】請求項５に記載のベースバンドＩＣによれ
ば、制御手段は、記憶手段のページアドレスが第１ペー
ジアドレスとなったときに、記憶手段の第２ページアド
レスから音声データの読み出しを再開するので、記憶手
段の不連続な領域に格納された音声データを連続して再
生することが可能となった。

【００９２】請求項６に記載のベースバンドＩＣによれ
ば、比較回路と書込み回路とによって、計測された電界
強度を順次格納手段に格納するので、ソフトウェアによ
る処理を削減することができ、処理速度の高速化を図る
ことが可能となった。

【００９３】請求項７に記載のベースバンドＩＣによれ
ば、比較回路と書込み回路とによって、電界強度の合計
と捕捉回数とを格納手段に格納するので、ソフトウェア
による処理を削減することができ、処理速度の高速化を
図ることが可能となった。

【００９４】請求項８に記載のベースバンドＩＣによれ
ば、平均処理回路は、格納手段に格納された電界強度の
平均値を算出するので、ソフトウェアによる処理を削減
することができ、処理速度の高速化を図ることが可能と
なった。また、ソフトウェアによって処理する場合に必
要となるワークエリアが不要となるので、格納手段を有
効に使用することが可能になった。

【００９５】請求項９に記載のベースバンドＩＣによれ
ば、減算器、乗算器、加算器および除算器によって、格
納手段に格納された電界強度の平均値を算出するので、
ソフトウェアによる処理を削減することができ、処理速
度の高速化を図ることが可能となった。また、ソフトウ
ェアによって処理する場合に必要となるワークエリアが
不要となるので、格納手段を有効に使用することが可能
になった。

【００９６】請求項１０に記載のベースバンドＩＣによ
れば、最大値検出回路は、格納手段に格納された電界強
度の最大値を検出し、当該電界強度の最大値のポインタ
を格納手段に格納するので、ソフトウェアによる処理を
削減することができ、処理速度の高速化を図ることが可
能となった。また、ソフトウェアによって処理する場合
に必要となるワークエリアが不要となるので、格納手段
を有効に使用することが可能になった。

【図面の簡単な説明】

【図１】 本発明のベースバンドＩＣの概略構成を示す
ブロック図である。

【図２】 本発明の実施の形態１におけるベースバンド
ＩＣの概略構成を示すブロック図である。

【図３】 シリアルフラッシュメモリ１１の不連続な領
域の一例を示す図である。

【図４】 本発明の実施の形態２におけるベースバンド
ＩＣの概略構成を示すブロック図である。

【図５】 本発明の実施の形態３におけるベースバンド
ＩＣの概略構成を示すブロック図である。

【図６】 本発明の実施の形態４におけるベースバンド
ＩＣの概略構成を示すブロック図である。

【図７】 平均処理回路４０の概略構成を示すブロック
図である。

【図８】 本発明の実施の形態５におけるベースバンド
ＩＣの概略構成を示すブロック図である。

【図９】 従来のベースバンドＩＣが有する音声データ
の録音再生機能を実現する回路を示す図である。

【図１０】 従来のシリアルフラッシュメモリ１１の書
込み時におけるタイミングチャートである。

【図１１】 従来のベースバンドＩＣが有する位置情報
の検出機能を実現する回路を示す図である。

【図１２】 従来のシリアルフラッシュメモリの不連続
なメモリ領域の一例を示す図である。

【図１３】 従来のシリアルフラッシュメモリの固定長
で確保されたメモリ領域の一例を示す図である。

【図１４】 従来のシリアルフラッシュメモリにおいて
記憶されている音声データを上詰めする場合を示す図で
ある。

【符号の説明】

１ アンテナ、２ 受信部、３ ベースバンドＩＣ、４
送信部、５ 受話器 ６ 送話器、７ 入力部、８ 表示部、１０ マイクロ
コンピュータ、１１ シリアルフラッシュメモリ、１２
ＡＤＰＣＭエンコーダ／デコーダ、１３ シリアルパ
ラレル変換回路、１４ 録音再生バッファ、１５ パラ
レルシリアル変換回路、１６ シリアルフラッシュメモ
リ制御回路、１７ スタートページアドレスレジスタ、
１８ エンドページアドレスレジスタ、１９ 録音再生
制御回路、２２ 中間エンドページアドレスレジスタ、
２３ リスタートページアドレスレジスタ、２４ リエ
ンドページアドレスレジスタ、３１ メモリ、３２ Ｃ
Ｓ−ＩＤ受信バッファ、２５，２６，３３ Ｅｘ−ＮＯ
Ｒ、３６ ＣＳ−ＩＤ格納先検出器、３７ ＲＳＳＩ値
格納先検出器、３８ ＲＳＳＩ値格納先ポインタ、４０
平均処理回路、４３ ポインタ格納メモリ、４４ 格
納ポインタ、４５ ＲＳＳＩ値比較回路、５１ 減算
器、５２ 乗算器、５３ 加算器、５４ 除算器。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 秀夫 兵庫県伊丹市中央３丁目１番17号 三菱電 機システムエル・エス・アイ・デザイン株 式会社内 (72)発明者 安井 郁夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 松石 継巳 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (10)

【特許請求の範囲】
1. 【請求項１】 音声データをページ単位で記憶するため
   の記憶手段と、 前記記憶手段に音声データを順次格納し、前記記憶手段
   のページアドレスが第１のページアドレスとなったとき
   に、前記第１のページアドレスと独立に定められる前記
   記憶手段の第２のページアドレスから音声データの格納
   を継続するための制御手段とを含むベースバンドＩＣ。
2. 【請求項２】 前記制御手段は、前記記憶手段のスター
   トページアドレスを格納するスタートページアドレスレ
   ジスタと、 前記記憶手段の空き領域のエンドページアドレスを格納
   する中間エンドページアドレスレジスタと、 前記空き領域の次の空き領域のスタートページアドレス
   を格納するリスタートページアドレスレジスタと、 前記スタートページアドレスレジスタに格納されたスタ
   ートページアドレスから前記記憶手段に音声データを順
   次格納し、ページアドレスが前記中間エンドページアド
   レスレジスタに格納されたエンドページアドレスと一致
   したときに前記リスタートページアドレスレジスタに格
   納されたスタートページアドレスを前記スタートページ
   アドレスレジスタに代入して音声データの格納を継続す
   るための音声データ格納制御手段とを含む、請求項１記
   載のベースバンドＩＣ。
3. 【請求項３】 前記制御手段はさらに、前記次の空き領
   域のエンドページアドレスを格納するリエンドページア
   ドレスレジスタを含み、 前記音声データ格納制御手段は、前記スタートページア
   ドレスレジスタに格納されたスタートページアドレスか
   ら前記記憶手段に音声データを順次格納し、ページアド
   レスが前記中間エンドページアドレスレジスタに格納さ
   れたエンドページアドレスと一致したときに前記リスタ
   ートページアドレスレジスタに格納されたスタートペー
   ジアドレスを前記スタートページアドレスレジスタに代
   入し、前記リエンドページアドレスレジスタに格納され
   たエンドページアドレスを前記中間エンドページアドレ
   スレジスタに代入して音声データの格納を継続する、請
   求項２記載のベースバンドＩＣ。
4. 【請求項４】 前記制御手段はさらに、前記記憶手段の
   エンドページアドレスを格納するエンドページアドレス
   レジスタを含み、 前記音声データ格納制御手段は、前記スタートページア
   ドレスレジスタに格納されたスタートページアドレスか
   ら前記記憶手段に音声データを順次格納し、ページアド
   レスが前記中間エンドページアドレスレジスタに格納さ
   れたエンドページアドレスと一致したときに前記リスタ
   ートページアドレスレジスタに格納されたスタートペー
   ジアドレスを前記スタートページアドレスレジスタに代
   入し、前記リエンドページアドレスレジスタに格納され
   たエンドページアドレスを前記中間エンドページアドレ
   スレジスタに代入して音声データの格納を継続し、ペー
   ジアドレスが前記エンドページアドレスレジスタに格納
   されたエンドページアドレスと一致するときに音声デー
   タの格納を終了する、請求項３記載のベースバンドＩ
   Ｃ。
5. 【請求項５】 音声データをページ単位で記憶するため
   の記憶手段と、 前記記憶手段に格納された音声データを順次読み出し、
   前記記憶手段のページアドレスが第１ページアドレスと
   なったときに、前記記憶手段の第２ページアドレスから
   音声データの読み出しを継続するための制御手段とを含
   むベースバンドＩＣ。
6. 【請求項６】 基地局から放射された電波の電界強度を
   計測するための計測手段と、 前記基地局から放射された電波に含まれる基地局の識別
   情報を抽出するための抽出手段と、 前記抽出手段によって抽出された基地局の識別情報およ
   び前記計測手段によって計測された電界強度を格納する
   ための格納手段と、 前記抽出手段によって抽出された基地局の識別情報と前
   記格納手段によって格納された基地局の識別情報とを比
   較するための比較回路と、 前記比較回路の比較結果によって前記計測手段によって
   計測された電界強度を順次前記格納手段に格納するため
   の書込み回路とを含むベースバンドＩＣ。
7. 【請求項７】 基地局から放射された電波の電界強度を
   計測するための計測手段と、 前記基地局から放射された電波に含まれる基地局の識別
   情報を抽出するための抽出手段と、 前記抽出手段によって抽出された基地局の識別情報およ
   び前記計測手段によって計測された電界強度を格納する
   ための格納手段と、 前記抽出手段によって抽出された基地局の識別情報と前
   記格納手段によって格納された複数の基地局の識別情報
   とを比較するための比較回路と、 前記比較回路の比較結果によって前記格納手段に格納さ
   れた電界強度に前記計測手段によって計測された電界強
   度を加算して前記格納手段に書き込み、捕捉回数をイン
   クリメントして前記格納手段に格納するための書込み回
   路とを含むベースバンドＩＣ。
8. 【請求項８】 前記ベースバンドＩＣはさらに、前記格
   納手段に格納された電界強度の平均値を算出する平均処
   理回路を含む、請求項７記載のベースバンドＩＣ。
9. 【請求項９】 前記平均処理回路は、モニタ回数値から
   捕捉回数を減算するための減算回路と、 前記減算回路による減算結果に所定値を乗算するための
   乗算回路と、 前記乗算回路による乗算結果に電界強度を加算するため
   の加算回路と、 前記加算回路による加算結果をモニタ回数で除算するた
   めの除算回路とを含む、請求項８記載のベースバンドＩ
   Ｃ。
10. 【請求項１０】 前記ベースバンドＩＣはさらに、前記
    格納手段に格納された電界強度の最大値を検出し、当該
    電界強度の最大値のポインタを前記格納手段に格納する
    ための最大値検出回路を含む、請求項６〜９のいずれか
    に記載のベースバンドＩＣ。