JPH11239373A - 選択呼出信号受信機 - Google Patents

Abstract

(57)【要約】 【課題】 ＣＰＵの負担を軽減する。 【解決手段】 自己フレーム中で受信した選択呼出信号
が自己アドレスと一致するとき、その後に送られてくる
メッセージを一時記憶装置に受信し処理する選択呼出信
号受信機において、一時記憶装置を、メッセージを記憶
する第１のメモリ（２３０４〜３２０９）と、直前に記
憶動作が行われたメモリ部分を指示する第２のメモリ
（３２０１）と、自己アドレスと一致した選択呼出信号
を記憶する第３のメモリ（３２０２，３２０３）とから
構成し、該第２のメモリの指示に基づいてＣＰＵが一時
記憶装置の読み出しを行うようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、受信した選択呼出
信号を処理するためのＣＰＵの負担を軽減した選択呼出
信号受信機に関するものである。

【０００２】

【従来の技術】例えば、ポケットベル等の選択呼出信号
受信機を呼び出す選択呼出信号は、通常ＰＯＣＳＡＧ
（PostOffice Code standardization Advisory Group）
と呼ばれるデジタル信号プロトコルに沿って送受信され
る。この選択呼出信号は、文献「ＰＯＣＳＡＧ方式無線
呼出システム ＲＣＲ ＳＴＤ−４２」（電波システム
開発センター、平成６年１１月１０日策定）に示されて
いる。

【０００３】図６にこのＰＯＣＳＡＧ方式の伝送信号の
フォーマットを示す。このＰＯＣＳＡＧ方式では、情報
信号を送信する前に、ビット同期のために、送信ビット
レートで最低５７６ビットの「１」、「０」の繰り返し
データを送信する。これはプリアンブルと呼ばれる。こ
のプリアンブルに続いて情報信号として複数のバッチが
送信される。１つのバッチは５４４ビットであり、先頭
の３２ビットの同期コードワードＳＣ（Synchronizatio
n Codeword：以下では「ＳＣ信号」と呼ぶこともあ
る。）と、それに続く各々６４ビットの第０〜第７の８
つのフレームからなる。

【０００４】同期コードワードＳＣは、フレーム同期信
号であり、例えば図７の（ａ）に示すようにＭＳＢから
ＬＳＢにかけて順に伝送されるデータである。また、６
４ビットの各フレームは、さらに前後に３２ビット（コ
ードワードと称される。）に分けられている。第０〜第
７の合計８フレームで、５１２ビットとなる。

【０００５】前記した８つのフレームは、情報を担持す
るフレームであり、いずれか１又は２以上のフレームに
アドレス情報（選択呼出信号）が載せられ、他の部分に
は他の情報（メッセージ表示データ、ブザー鳴動信号
等）が載せられている。アドレス情報は、情報を伝送す
べき受信機を特定するためのものであって、図７の
（ｂ）に示すように、先頭の１ビット（ＭＳＢ）がアド
レス情報であることを示すフラグビット（「０」）であ
り、それに続くビット番号２〜１９が実際のアドレスビ
ットとなる。２ビット分のファンクションビットは任意
の情報を載せる部分、１０ビット分のＢＨＣチェックビ
ットは誤り訂正用であり、後端の１ビット（ＬＳＢ）は
偶数パリティビットである。この図７の（ｂ）に示した
コードワードは、アドレスコードワードと呼ばれる。

【０００６】一方、選択呼出信号受信機側では、２１ビ
ットの自己アドレスを有するが、その自己アドレスの下
位３ビットは、前記した送信信号のフレームの番号で表
されている。例えば、その自己アドレスの下位３ビット
が「０１０」＝２のときは、受信機は前記した受信信号
列の第２フレームの区間で受信したアドレスコードワー
ドを選択的にデコードする。そして、得られた信号（選
択呼出信号）が自己アドレスと一致したとき、自己の受
信機が選択されたと認識する。

【０００７】そして、呼出以外の情報を送信する必要が
ある場合には、アドレスコードワードに続いて図７の
（ｃ）に示すような内容のコードワードを送信する。こ
れはメッセージコードワードと呼ばれ、先頭の１ビット
（ＭＳＢ）はメッセージであることを示すフラグビット
（「１」）であり、それに続くビット番号２〜２１が実
際のメッセージビットである。その後に誤り訂正用のＢ
ＣＨチェックビットと偶数パリティビットが続く。

【０００８】以上のメッセージコードワードは、次のア
ドレスコードワードが送信されるまで、或いは図７の
（ｄ）に示すようなアイドルコードワード（空白領域）
が送信されるまで、続く。

【０００９】従来の選択呼出信号受信機は、その概略が
図８に示すように構成されている。送信された信号はア
ンテナ１で受信され、電波受信回路２で２進のディジタ
ル信号となる。このディジタル信号は次のデコーダ３に
入力されてデコードされてから、２０ビット構成の一時
記憶装置３１に一時記憶され、この後ＣＰＵ４に受け渡
される。

【００１０】より詳しくは、選択呼出信号受信機では、
その受信機毎に、自己アドレスと、その自己アドレスの
データが存在する可能性のある特定のフレーム（自己フ
レーム）が予め定められているので、この自己フレーム
を、ＳＣ信号やフレームをカウントすること等によって
選択的に受信する。そして、その自己フレームのアドレ
ス情報（選択呼出信号）を受信してそれが自己アドレス
と一致したとき、引き続き送られてくる情報（メッセー
ジ）をコードワード単位で受信してデコードし、一時記
憶装置３１内に格納し、それをＣＰＵ４に通知する。

【００１１】ＣＰＵ４では、この通知を受けるとその一
時記憶装置３１内の情報を読み出して必要に応じて第１
メモリ（ＲＡＭ）５に格納し、その情報の種類に応じて
ブザー９を鳴らしたり、ＬＣＤドライバ７にその情報を
出力してＬＣＤ８で文字情報として表示したりする。ま
た、ＣＰＵ４は電源投入時に第２メモリ（ＥＥＰＲＯ
Ｍ）６に書き込まれている自己アドレス等の設定データ
を比較のためにデコーダ３内のメモリ（図示せず）に書
き込む。

【００１２】

【発明が解決しようとする課題】ところで、従来の選択
呼出信号受信機では、３２ビットのコードワードを単位
として取り込み、これをデコードして２０ビットの一時
記憶装置３１に記憶させてから、ＣＰＵ４に割り込み信
号を出してＣＰＵ４に読み込ませていたので、ＣＰＵ４
は１コードワードの情報を受信する度に一時記憶装置３
１の内容を読みに行く必要があり、ＣＰＵ４に対する負
荷が重くなっていた。特に、選択呼出受信機では、周波
数干渉を避ける観点から、アンテナ１に入力する信号の
周波数に比べてＣＰＵ４のクロック周波数が大幅に低く
なっているので、ＣＰＵ４の負荷を軽くすることは切実
な要求であった。

【００１３】本発明の目的は、以上のような問題点を解
消し、ＣＰＵが一時記憶装置に情報を読みに行くタイミ
ングに余裕を持たせるようにして、その負担を軽減させ
ることである。

【００１４】

【課題を解決するための手段】このために第１の発明
は、フレーム同期信号とこれに続く複数のフレームから
なる信号列を周期的に受信し、前記フレーム同期信号と
前記フレームの受信に基づいて前記複数フレームの中の
特定のフレームを自己フレームとして選択的に受信し、
該自己フレーム中で受信した選択呼出信号が自己アドレ
スと一致するとき、自己が選択されたことを認識し、そ
の後に送られてくるメッセージを一時記憶装置に受信
し、その受信の度に内部のＣＰＵに通知して処理を促す
選択呼出信号受信機において、前記一時記憶装置を、受
信した複数のメッセージを順次エンドレスに上書き記憶
する複数のメモリ部分をもつ第１のメモリと、該第１の
メモリの複数のメモリ部分のうちの直前に記憶動作が行
われたメモリ部分を区別して指示する第２のメモリとか
ら構成し、該第２のメモリの指示に基づいて前記ＣＰＵ
が前記一時記憶装置の読み出しを行うようにした。第２
の発明は、第１の発明において、前記一時記憶装置が、
自己アドレスと一致した前記選択呼出信号を受信する度
に前記選択呼出信号を順次エンドレスに上書き記憶する
複数のメモリ部分をもつ第３のメモリを具備し、前記第
２のメモリが、直前に記憶動作の行われた前記第１又は
第３のメモリの特定のメモリ部分を区別して指示するよ
うにした。

【００１５】

【発明の実施の形態】図１は本発明の実施の形態の一時
記憶装置３２の説明図である。この一時記憶装置３２
は、８ビット（１バイト）単位で、番号（アドレス）
０，１６，２０，２４，２５，２６，２８，２９，３０
の合計で９個に区切られたメモリ部分３２０１〜３２０
９で構成したものである。番号０のメモリ部分３２０１
は直前に受信された情報の種類とその記憶位置を示すビ
ット列を格納する部分（第２のメモリ）である。番号１
６，２０のメモリ部分３２０２，３２０３は受信した選
択呼出信号であって、自己アドレスと一致したものを格
納する部分（第３のメモリ）である。番号２４，２５，
２６のメモリ部分３２０４〜３２０６と、番号２７，２
８，２９のメモリ部分３２０７〜３２０９は、受信した
デコード済みのメッセージを格納する部分（第１のメモ
リ）である。

【００１６】次に動作を説明する。まず、情報の種類を
分けて送信する必要や使用地域によて自己アドレスを使
い分けする必要から、自己アドレスが複数ある場合があ
る。本実施の形態では、呼出選択信号受信機が２個の自
己アドレスを持つ場合について説明する。

【００１７】受信機の電源を投入すると、初めて受信し
た選択呼出信号（前記した２個の自己アドレスの一方と
一致したもの）が一時記憶装置３２の番号１６のメモリ
部分３２０２に格納される。次に受信した選択呼出信号
（前記した２個の自己アドレスの一方と一致したもの、
又は他方と一致したもの）は番号２０のメモリ部分３２
０３に格納される。３番目に受信した自己アドレスは番
号１６のメモリ部分３２０２に格納される。このよう
に、自己アドレスと一致する選択呼出信号を受信する度
に、番号１６と２０のメモリ部分３２０２，３２０３に
交互にエンドレスに上書きされて格納される（図２参
照）。

【００１８】１個の選択呼出信号が送られるとその直後
には続けてメッセージが送られてくる。ここでは、この
メッセージのビット数が２０ビットである場合を述べ
る。このときは、３バイトのメモリが必要となるので、
受信機の電源を投入した後に最初に受信したメッセージ
は番号２４，２５，２６のメモリ部分３２０４〜３２０
６に３バイトに分けて格納される。続いて別のメッセー
ジを受信したときは、番号２７，２８，２９のメモリ部
分３２０７〜３２０９に３バイトに分けて格納される。
以下、メッセージ受信する度に、番号２４，２５，２６
と、番号２７，２８，２９のメモリ部分に交互にエンド
レスに上書きされて格納される（図３参照）。

【００１９】以上の選択呼出信号を受信したとき、又は
メッセージを受信したときは、デコーダ３はその受信の
度にＣＰＵ４に対して割り込み信号を出力する。と同時
に、図４に示すように、番号０のメモリ部分３２０１の
ビット番号が５ＳＢと６ＳＢのセルに、その選択呼出信
号やメッセージを格納したメモリ部分を示す情報が書き
込まれる。

【００２０】すなわち、図５に示すように、番号１６の
メモリ部分３２０２への書き込み時には「００」のビッ
ト列が書き込まれ、番号２０のメモリ部分３２０３への
書き込み時には「０１」のビット列が書き込まれ、番号
２４，２５，２６のメモリ部分３２０４〜３２０６への
書き込み時には「１０」のビット列が書き込まれ、さら
に番号２８，２９，３０のメモリ部分３２０７〜３２０
９への書き込み時には「１１」のビット列が書き込まれ
る。

【００２１】したがって、ＣＰＵ４は、デコーダ３から
の割り込み信号を受信したとき、この番号０のメモリ部
分３２０１のビット番号が５ＳＢと６ＳＢの内容を参照
して、実際に受信した情報を読み込むか否かを決定する
ことができる。たとえば、ここでは、メッセージを格納
するメモリ部分（第１メモリ）を２組に分けて持ってい
るので、この両方がいっぱいになるまでメッセージを読
み出さないようにすることができる。このときは、一例
として、番号０のメモリ部分３２０１のビット番号５Ｓ
Ｂ，６ＳＢが「１１」になったとき初めて、メモリ部分
３２０４〜３２０９に書き込まれたメッセージを読み出
しに行くようにする。

【００２２】通常では、１回目で８ビットの選択呼出信
号を読み出し、２回目で２０ビットのメッセージを読み
出し、３回目で同様に２０ビットのメッセージを読み出
して各々を処理（メッセージを２回に分けて処理する）
するよりも、１回目で８ビットの選択呼出信号を読み出
し、２回目で４０ビットのメッセージ読み出して処理す
る（２回分のメッセージをまとめて処理する）方が、Ｃ
ＰＵの負荷は軽くなる。ＣＰＵは負荷が軽くなった分だ
け他の処理（表示処理等その他）ができるようになる。

【００２３】なお、自己フレームと一致した選択呼出信
号を格納する番号１６，２０のメモリ部分３２０２，３
２０３は、その書き込みの直後に番号０のメモリ部分３
２０１の指示に従って読み出しに行く。これは、選択呼
出信号の種類によっては単に呼び出しだけのものと、次
にメッセージが続くものとがあり、それを予め確認する
ためである。

【００２４】以上では、選択呼出信号、メッセージに共
に交互に書き込みできるように２組のメモリ部分を割り
当てたが、これは３組、４組であっても良い。

【００２５】

【発明の効果】以上から本発明によれば、ＣＰＵの負荷
を軽くすることができ、その分ＣＰＵは受信処理以外の
動作の処理を実行できるようになるという利点がある。

【図面の簡単な説明】

【図１】 本発明の実施の形態の選択呼出信号受信機の
一時記憶装置の説明図である。

【図２】 一時記憶装置への選択呼出信号の書き込みの
説明図である。

【図３】 一時記憶装置へのメッセージの書き込みの説
明図である。

【図４】 一時記憶装置の番号０のメモリ部分の説明図
である。

【図５】 直前に書き込まれたメモリ部分を表す説明図
である。

【図６】 ＰＯＣＳＡＧ方式のプロトコルの送信信号の
フォーマットの説明図である。

【図７】 同プロトコルの各コードワードのフォーマッ
トの説明図である。

【図８】 一般的な選択呼出信号受信機の構成を示すブ
ロック図である。

【符号の説明】

３１：一時記憶装置、３２０１：第２のメモリのメモリ
部分、３２０２，３２０３：第３のメモリのメモリ部
分、３２０４〜３２０９：第１のメモリのメモリ部分。

Claims (2)

【特許請求の範囲】
1. 【請求項１】フレーム同期信号とこれに続く複数のフレ
   ームからなる信号列を周期的に受信し、前記フレーム同
   期信号と前記フレームの受信に基づいて前記複数フレー
   ムの中の特定のフレームを自己フレームとして選択的に
   受信し、該自己フレーム中で受信した選択呼出信号が自
   己アドレスと一致するとき、自己が選択されたことを認
   識し、その後に送られてくるメッセージを一時記憶装置
   に受信し、その受信の度に内部のＣＰＵに通知して処理
   を促す選択呼出信号受信機において、 前記一時記憶装置を、受信した複数のメッセージを順次
   エンドレスに上書き記憶する複数のメモリ部分をもつ第
   １のメモリと、該第１のメモリの複数のメモリ部分のう
   ちの直前に記憶動作が行われたメモリ部分を区別して指
   示する第２のメモリとから構成し、 該第２のメモリの指示に基づいて前記ＣＰＵが前記一時
   記憶装置の読み出しを行うようにしたことを特徴とする
   選択呼出信号受信機。
2. 【請求項２】前記一時記憶装置が、自己アドレスと一致
   した前記選択呼出信号を受信する度に前記選択呼出信号
   を順次エンドレスに上書き記憶する複数のメモリ部分を
   もつ第３のメモリを具備し、前記第２のメモリが、直前
   に記憶動作の行われた前記第１又は第３のメモリの特定
   のメモリ部分を区別して指示することを特徴とする請求
   項１に記載の選択呼出信号受信機。