JPH11237605A - 表示制御装置および平面表示装置 - Google Patents
表示制御装置および平面表示装置Info
- Publication number
- JPH11237605A JPH11237605A JP4072898A JP4072898A JPH11237605A JP H11237605 A JPH11237605 A JP H11237605A JP 4072898 A JP4072898 A JP 4072898A JP 4072898 A JP4072898 A JP 4072898A JP H11237605 A JPH11237605 A JP H11237605A
- Authority
- JP
- Japan
- Prior art keywords
- interface circuit
- control
- display
- signal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 表示パネルを制御する表示制御装置におい
て、インターフェイス回路部17の変更や採用の有無に対
して容易に対応可能とし、不具合の原因究明を容易にす
る。 【解決手段】 シリアル伝送される制御信号および画像
データをパラレル信号に変換するインターフェイス回路
部17を備える。パラレル伝送される制御信号および画像
データに基づいて表示パネルを制御する制御回路部18を
備える。基板16上に、インターフェイス回路部17と制御
回路部18とを電気的に分離して区画形成する。インター
フェイス回路部17の変更や採用の有無時には、インター
フェイス回路部17と制御回路部18とを基板16の分離許容
部19から分離する。不具合の発生時には、制御回路部18
にパラレル信号を直接伝送し、インターフェイス回路部
17と制御回路部18とのいずれの不具合なのかを確認す
る。
て、インターフェイス回路部17の変更や採用の有無に対
して容易に対応可能とし、不具合の原因究明を容易にす
る。 【解決手段】 シリアル伝送される制御信号および画像
データをパラレル信号に変換するインターフェイス回路
部17を備える。パラレル伝送される制御信号および画像
データに基づいて表示パネルを制御する制御回路部18を
備える。基板16上に、インターフェイス回路部17と制御
回路部18とを電気的に分離して区画形成する。インター
フェイス回路部17の変更や採用の有無時には、インター
フェイス回路部17と制御回路部18とを基板16の分離許容
部19から分離する。不具合の発生時には、制御回路部18
にパラレル信号を直接伝送し、インターフェイス回路部
17と制御回路部18とのいずれの不具合なのかを確認す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、表示パネルを制御
する表示制御装置および平面表示装置に関する。
する表示制御装置および平面表示装置に関する。
【０００２】
【従来の技術】近年、液晶表示装置やプラズマディスプ
レイ装置などの平面表示装置は、薄型、軽量、低消費電
力の特徴を生かして、パーソナルコンピュータやワード
プロセッサ等の表示装置として、またはテレビ表示装置
として利用されている。しかし、これら平面表示装置
は、ブラウン管方式に比べて高価であることから、開発
の期間やコストを抑え、より安価に提供することを目指
し、盛んに研究開発されている。
レイ装置などの平面表示装置は、薄型、軽量、低消費電
力の特徴を生かして、パーソナルコンピュータやワード
プロセッサ等の表示装置として、またはテレビ表示装置
として利用されている。しかし、これら平面表示装置
は、ブラウン管方式に比べて高価であることから、開発
の期間やコストを抑え、より安価に提供することを目指
し、盛んに研究開発されている。
【０００３】ところで、液晶表示装置を例にとると、解
像度が上がるにつれ、制御回路のクロック周波数も上が
り、その結果として他の電気製品に悪影響を及ぼす電磁
気干渉（以下、ＥＭＩ：Electro Magnetic Inteference
と呼ぶ）すなわちノイズが増大する傾向にある。
像度が上がるにつれ、制御回路のクロック周波数も上が
り、その結果として他の電気製品に悪影響を及ぼす電磁
気干渉（以下、ＥＭＩ：Electro Magnetic Inteference
と呼ぶ）すなわちノイズが増大する傾向にある。
【０００４】このＥＭＩを低減するために、液晶表示装
置にパラレル伝送される制御信号および画像データを、
シリアル変換し低電圧かつ作動で伝送し、パラレル信号
に再変換する低電圧差動信号（以下、ＬＶＤＳ：Low Vo
ltage Differential Signalと呼ぶ）方式が広く用いら
れている。しかし、このＬＶＤＳ方式を用いた集積回路
（以下、ＩＣと呼ぶ）は、内部回路方式や、製造メーカ
ーによる外形、ピン配置、仕様などが異なっているた
め、制御回路が実装される基板を、ＬＶＤＳ方式のＩＣ
の種類やＩＣの採用の有無などにより、何種類も開発す
る必要がある。
置にパラレル伝送される制御信号および画像データを、
シリアル変換し低電圧かつ作動で伝送し、パラレル信号
に再変換する低電圧差動信号（以下、ＬＶＤＳ：Low Vo
ltage Differential Signalと呼ぶ）方式が広く用いら
れている。しかし、このＬＶＤＳ方式を用いた集積回路
（以下、ＩＣと呼ぶ）は、内部回路方式や、製造メーカ
ーによる外形、ピン配置、仕様などが異なっているた
め、制御回路が実装される基板を、ＬＶＤＳ方式のＩＣ
の種類やＩＣの採用の有無などにより、何種類も開発す
る必要がある。
【０００５】さらに、ＬＶＤＳ方式のＩＣは高周波で動
作させるために、高周波ノイズを引き起こす。この高周
波ノイズは、制御回路に回り込むことにより、制御回路
の誤動作を引き起こし、その上、ＥＭＩの低減をも妨げ
る。これらの対策として、ＬＶＤＳ方式のＩＣのグラン
ドを、他のグランドと１点で接続してノイズを遮断する
１点接地方式がよく用いられている。しかし、この１点
接地は、液晶表示装置の制御回路の基板のように実装密
度が高くなると容易に実現できなくなり、幾度もの基板
のパターンの修正を強いられる。このため、実現容易な
１点接地の構成方法を確立する必要が生じている。
作させるために、高周波ノイズを引き起こす。この高周
波ノイズは、制御回路に回り込むことにより、制御回路
の誤動作を引き起こし、その上、ＥＭＩの低減をも妨げ
る。これらの対策として、ＬＶＤＳ方式のＩＣのグラン
ドを、他のグランドと１点で接続してノイズを遮断する
１点接地方式がよく用いられている。しかし、この１点
接地は、液晶表示装置の制御回路の基板のように実装密
度が高くなると容易に実現できなくなり、幾度もの基板
のパターンの修正を強いられる。このため、実現容易な
１点接地の構成方法を確立する必要が生じている。
【０００６】また、液晶表示装置に何らかの不具合が生
じた場合、ＬＶＤＳ方式のＩＣに問題があるのか、それ
以外の制御回路のタインミングコントローラやドライバ
ーＩＣに問題があるか判断がつきにくく、開発期間の助
長を促している。このため、不具合の問題がＬＶＤＳ方
式のＩＣにあるかどうかを瞬時に見分けることのできる
方法を見いだすことが要求されている。
じた場合、ＬＶＤＳ方式のＩＣに問題があるのか、それ
以外の制御回路のタインミングコントローラやドライバ
ーＩＣに問題があるか判断がつきにくく、開発期間の助
長を促している。このため、不具合の問題がＬＶＤＳ方
式のＩＣにあるかどうかを瞬時に見分けることのできる
方法を見いだすことが要求されている。
【０００７】
【発明が解決しようとする課題】上述のように、従来の
技術では、ＬＶＤＳ方式のＩＣの種類やＩＣの採用の有
無などの変更に伴って制御回路を含む基板を再開発しな
ければならず、開発期間および開発コストが増大し、ま
た、ＬＶＤＳ方式のＩＣのノイズを低減し得る１点接地
を容易に実現できず、さらに、不具合の原因がＬＶＤＳ
方式のＩＣにあるかどうかを瞬時に判断できない問題が
ある。
技術では、ＬＶＤＳ方式のＩＣの種類やＩＣの採用の有
無などの変更に伴って制御回路を含む基板を再開発しな
ければならず、開発期間および開発コストが増大し、ま
た、ＬＶＤＳ方式のＩＣのノイズを低減し得る１点接地
を容易に実現できず、さらに、不具合の原因がＬＶＤＳ
方式のＩＣにあるかどうかを瞬時に判断できない問題が
ある。
【０００８】本発明は、このような点に鑑みなされたも
ので、回路部の変更や採用の有無に対して容易に対応で
きるようにするとともに、不具合の原因究明を容易に行
なえるようにして、開発期間および開発コストを抑制
し、しかも、低電圧差動信号方式の集積回路のノイズを
低減し得る１点接地を容易に実現できる表示制御装置お
よび平面表示装置を提供することを目的とする。
ので、回路部の変更や採用の有無に対して容易に対応で
きるようにするとともに、不具合の原因究明を容易に行
なえるようにして、開発期間および開発コストを抑制
し、しかも、低電圧差動信号方式の集積回路のノイズを
低減し得る１点接地を容易に実現できる表示制御装置お
よび平面表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の表示制御装置
は、表示パネルを制御する表示制御装置において、シリ
アル伝送される制御信号および画像データをパラレル信
号に変換するインターフェイス回路部と、パラレル伝送
される制御信号および画像データに基づいて前記表示パ
ネルを制御する制御回路部とを具備し、前記インターフ
ェイス回路部と制御回路部とが別々の基板上に形成され
ているものである。
は、表示パネルを制御する表示制御装置において、シリ
アル伝送される制御信号および画像データをパラレル信
号に変換するインターフェイス回路部と、パラレル伝送
される制御信号および画像データに基づいて前記表示パ
ネルを制御する制御回路部とを具備し、前記インターフ
ェイス回路部と制御回路部とが別々の基板上に形成され
ているものである。
【００１０】また、表示パネルを制御する表示制御装置
において、シリアル伝送される制御信号および画像デー
タをパラレル信号に変換するインターフェイス回路部
と、パラレル伝送される制御信号および画像データに基
づいて前記表示パネルを制御する制御回路部と、前記イ
ンターフェイス回路部と制御回路部とが電気的に分離さ
れて位置する基板とを具備しているものである。
において、シリアル伝送される制御信号および画像デー
タをパラレル信号に変換するインターフェイス回路部
と、パラレル伝送される制御信号および画像データに基
づいて前記表示パネルを制御する制御回路部と、前記イ
ンターフェイス回路部と制御回路部とが電気的に分離さ
れて位置する基板とを具備しているものである。
【００１１】本発明の平面表示装置は、複数の表示画素
にて構成される表示パネル部と、この表示パネル部に電
気的に接続され、各表示画素に表示信号を供給するドラ
イバ部と、このドライバ部を制御する制御部とを備えた
平面表示装置において、前記制御部は、シリアル伝送さ
れる制御信号および画像データをパラレル信号に変換す
るインターフェイス回路部と、パラレル伝送される制御
信号および画像データに基づいて前記ドライバ部を制御
する制御回路部とを具備し、前記インターフェイス回路
部と制御回路部とが別々の基板上に形成されているもの
である。
にて構成される表示パネル部と、この表示パネル部に電
気的に接続され、各表示画素に表示信号を供給するドラ
イバ部と、このドライバ部を制御する制御部とを備えた
平面表示装置において、前記制御部は、シリアル伝送さ
れる制御信号および画像データをパラレル信号に変換す
るインターフェイス回路部と、パラレル伝送される制御
信号および画像データに基づいて前記ドライバ部を制御
する制御回路部とを具備し、前記インターフェイス回路
部と制御回路部とが別々の基板上に形成されているもの
である。
【００１２】また、複数の表示画素にて構成される表示
パネル部と、この表示パネル部に電気的に接続され、各
表示画素に表示信号を供給するドライバ部と、このドラ
イバ部を制御する制御部とを備えた平面表示装置におい
て、前記制御部は、シリアル伝送される制御信号および
画像データをパラレル信号に変換するインターフェイス
回路部と、パラレル伝送される制御信号および画像デー
タに基づいて前記ドライバ部を制御する制御回路部と、
前記インターフェイス回路部と制御回路部とが電気的に
分離されて位置する基板とを具備しているものである。
パネル部と、この表示パネル部に電気的に接続され、各
表示画素に表示信号を供給するドライバ部と、このドラ
イバ部を制御する制御部とを備えた平面表示装置におい
て、前記制御部は、シリアル伝送される制御信号および
画像データをパラレル信号に変換するインターフェイス
回路部と、パラレル伝送される制御信号および画像デー
タに基づいて前記ドライバ部を制御する制御回路部と、
前記インターフェイス回路部と制御回路部とが電気的に
分離されて位置する基板とを具備しているものである。
【００１３】そして、表示制御装置または平面表示装置
において、インターフェイス回路部と制御回路部とを別
々の基板に形成、あるいは同一の基板に形成する場合で
もそれらを電気的に分離して位置させることで、インタ
ーフェイス回路部の変更や採用の有無に対して容易に対
応可能とするとともに、表示制御に不具合が生じた場合
でもその原因がインターフェイス回路部と制御回路部と
のいずれにあるのか容易に確認可能とする。
において、インターフェイス回路部と制御回路部とを別
々の基板に形成、あるいは同一の基板に形成する場合で
もそれらを電気的に分離して位置させることで、インタ
ーフェイス回路部の変更や採用の有無に対して容易に対
応可能とするとともに、表示制御に不具合が生じた場合
でもその原因がインターフェイス回路部と制御回路部と
のいずれにあるのか容易に確認可能とする。
【００１４】また、基板は、区画形成されたインターフ
ェイス回路部と制御回路部との分離を許容する分離許容
部を有しているもので、分離許容部からインターフェイ
ス回路部の基板部分と制御回路部の基板部分とを容易に
分離可能とする。
ェイス回路部と制御回路部との分離を許容する分離許容
部を有しているもので、分離許容部からインターフェイ
ス回路部の基板部分と制御回路部の基板部分とを容易に
分離可能とする。
【００１５】さらに、インターフェイス回路部は、シリ
アル信号を入力する入力コネクタおよびパラレル信号を
出力する出力コネクタを有し、制御回路部は、パラレル
信号を入力する入力コネクタを有しているもので、イン
ターフェイス回路部の変更や採用の有無に対して容易に
対応可能とする。
アル信号を入力する入力コネクタおよびパラレル信号を
出力する出力コネクタを有し、制御回路部は、パラレル
信号を入力する入力コネクタを有しているもので、イン
ターフェイス回路部の変更や採用の有無に対して容易に
対応可能とする。
【００１６】さらに、インターフェイス回路部は、シリ
アル伝送される制御信号および画像データをパラレル信
号に変換する低電圧差動信号方式の集積回路を有し、基
板上の集積回路のグランドと他のグランドとが１点接地
されているもので、インターフェイス回路部の低電圧差
動信号方式の集積回路のノイズを低減し得る１点接地を
容易に可能とする。
アル伝送される制御信号および画像データをパラレル信
号に変換する低電圧差動信号方式の集積回路を有し、基
板上の集積回路のグランドと他のグランドとが１点接地
されているもので、インターフェイス回路部の低電圧差
動信号方式の集積回路のノイズを低減し得る１点接地を
容易に可能とする。
【００１７】
【発明の実施の形態】以下、本発明の一実施の形態を図
面を参照して説明する。
面を参照して説明する。
【００１８】図１は表示制御装置の斜視図、図２は低電
圧差動信号方式のＩＣが異なるインターフェイス回路部
の斜視図、図３はインターフェイス回路部のグランドパ
ターンの概略図、図４は表示制御装置を適用する液晶表
示装置の構成図、図５はインターフェイス回路部の変更
手順を(a) 〜(c) の順に説明する説明図、図６はインタ
ーフェイス回路部の不採用時の変更手順を(a) 〜(d) の
順に説明する説明図である。
圧差動信号方式のＩＣが異なるインターフェイス回路部
の斜視図、図３はインターフェイス回路部のグランドパ
ターンの概略図、図４は表示制御装置を適用する液晶表
示装置の構成図、図５はインターフェイス回路部の変更
手順を(a) 〜(c) の順に説明する説明図、図６はインタ
ーフェイス回路部の不採用時の変更手順を(a) 〜(d) の
順に説明する説明図である。
【００１９】図４において、平面表示装置としての液晶
表示装置は、表示パネル部としての表示パネル11を有
し、この表示パネル11は、透光性基板に薄膜トランジス
タを備えた画素電極がマトリクス状に配置されたアレイ
基板を用い、このアレイ基板に対して透光性基板に対向
電極が配置された対向基板を対向配置し、これらアレイ
基板および対向基板間に液晶を挟持した構成に形成され
ている。
表示装置は、表示パネル部としての表示パネル11を有
し、この表示パネル11は、透光性基板に薄膜トランジス
タを備えた画素電極がマトリクス状に配置されたアレイ
基板を用い、このアレイ基板に対して透光性基板に対向
電極が配置された対向基板を対向配置し、これらアレイ
基板および対向基板間に液晶を挟持した構成に形成され
ている。
【００２０】表示パネル11のアレイ基板にはドライバ部
としての各信号線に画像信号を供給するＸドライバ部12
および各走査線に走査信号を供給するＹドライバ部13が
接続され、対向基板には対向電極電圧を供給する対向電
極駆動回路部14が接続されている。それらＸドライバ部
12、Ｙドライバ部13および対向電極駆動回路部14には、
それぞれを制御する制御部としての表示制御装置15が接
続されている。
としての各信号線に画像信号を供給するＸドライバ部12
および各走査線に走査信号を供給するＹドライバ部13が
接続され、対向基板には対向電極電圧を供給する対向電
極駆動回路部14が接続されている。それらＸドライバ部
12、Ｙドライバ部13および対向電極駆動回路部14には、
それぞれを制御する制御部としての表示制御装置15が接
続されている。
【００２１】図１において、表示制御装置15は、基板作
製上取り数が稼げるように長方形状に形成された基板16
を有し、この基板16上には長手方向の一端側にインター
フェイス回路部17が、他端側に制御回路部18がそれぞれ
区画形成されている。さらに、基板16上のインターフェ
イス回路部17と制御回路部18とは電気的に分離されてお
り、その境界部分に対応して必要に応じて基板16を容易
に切り離すことができるように分離許容部としてのミシ
ン目19が施されている。すなわち、基板16は、ミシン目
19で分離されることにより、インターフェイス回路部17
を有する基板部16a と制御回路部18を有する基板部16b
とに分離される。
製上取り数が稼げるように長方形状に形成された基板16
を有し、この基板16上には長手方向の一端側にインター
フェイス回路部17が、他端側に制御回路部18がそれぞれ
区画形成されている。さらに、基板16上のインターフェ
イス回路部17と制御回路部18とは電気的に分離されてお
り、その境界部分に対応して必要に応じて基板16を容易
に切り離すことができるように分離許容部としてのミシ
ン目19が施されている。すなわち、基板16は、ミシン目
19で分離されることにより、インターフェイス回路部17
を有する基板部16a と制御回路部18を有する基板部16b
とに分離される。
【００２２】インターフェイス回路部17には、外部との
接点となり低電圧差動信号（Low Voltage Differential
Signal ）方式によりシリアル変換された制御信号およ
び画像データを入力する入力コネクタ20が配設され、こ
の入力コネクタ20から入力された制御信号および画像デ
ータをパラレル信号に再変換する低電圧差動信号方式の
集積回路（以下、ＩＣと呼ぶ）21が配設され、このＩＣ
21でパラレル変換された制御信号および画像データを制
御回路部18に出力する出力コネクタ22が配設されてい
る。
接点となり低電圧差動信号（Low Voltage Differential
Signal ）方式によりシリアル変換された制御信号およ
び画像データを入力する入力コネクタ20が配設され、こ
の入力コネクタ20から入力された制御信号および画像デ
ータをパラレル信号に再変換する低電圧差動信号方式の
集積回路（以下、ＩＣと呼ぶ）21が配設され、このＩＣ
21でパラレル変換された制御信号および画像データを制
御回路部18に出力する出力コネクタ22が配設されてい
る。
【００２３】制御回路部18には、インターフェイス回路
部17から出力されるパラレル信号に再変換された制御信
号および画像データを入力する入力コネクタ23が配設さ
れ、この入力コネクタ23から入力された制御信号および
画像データに基づいて表示パネル11に接続されるＸドラ
イバ部12、Ｙドライバ部13および対向電極駆動回路14を
制御するタイミングコントローラＩＣ24が配設されてい
る。
部17から出力されるパラレル信号に再変換された制御信
号および画像データを入力する入力コネクタ23が配設さ
れ、この入力コネクタ23から入力された制御信号および
画像データに基づいて表示パネル11に接続されるＸドラ
イバ部12、Ｙドライバ部13および対向電極駆動回路14を
制御するタイミングコントローラＩＣ24が配設されてい
る。
【００２４】また、インターフェイス回路部17と制御回
路部18とは、フレキシブル配線基板25によって電気的に
接続されている。フレキシブル配線基板25の両端には出
力コネクタ22および入力コネクタ23にそれぞれ着脱可能
に接続されるコネクタを有している。
路部18とは、フレキシブル配線基板25によって電気的に
接続されている。フレキシブル配線基板25の両端には出
力コネクタ22および入力コネクタ23にそれぞれ着脱可能
に接続されるコネクタを有している。
【００２５】図２において、図１に示すインターフェイ
ス回路部17とは別のインターフェイス回路部17A を示
す。このインターフェイス回路部17A は、図１に示すイ
ンターフェイス回路部17の基板部16a と同じ大きさ形の
基板16A を有し、この基板16A上に、図１に示すインタ
ーフェイス回路部17で使用される入力コネクタ20および
出力コネクタ22と同じものが配設されるが、低電圧差動
信号方式のＩＣ21A は、図１に示すインターフェイス回
路部17の低電圧差動信号方式のＩＣ21とは例えば形状、
ピン配置、仕様ともそれぞれ異なったもので配設されて
いる。
ス回路部17とは別のインターフェイス回路部17A を示
す。このインターフェイス回路部17A は、図１に示すイ
ンターフェイス回路部17の基板部16a と同じ大きさ形の
基板16A を有し、この基板16A上に、図１に示すインタ
ーフェイス回路部17で使用される入力コネクタ20および
出力コネクタ22と同じものが配設されるが、低電圧差動
信号方式のＩＣ21A は、図１に示すインターフェイス回
路部17の低電圧差動信号方式のＩＣ21とは例えば形状、
ピン配置、仕様ともそれぞれ異なったもので配設されて
いる。
【００２６】図３において、図１に示すインターフェイ
ス回路部17の基板部16a 上に形成される回路パターンの
概略を示す。回路パターンの第２層にあって、低電圧差
動信号方式のＩＣ21の回りのグランドであるグランド層
26は、部品面27のグランドパターン28とスルーホール29
の１点で接続されている。
ス回路部17の基板部16a 上に形成される回路パターンの
概略を示す。回路パターンの第２層にあって、低電圧差
動信号方式のＩＣ21の回りのグランドであるグランド層
26は、部品面27のグランドパターン28とスルーホール29
の１点で接続されている。
【００２７】そして、図５において、低電圧差動信号方
式のＩＣ21から、形状、ピン配置、仕様の異なる低電圧
差動信号方式の別のＩＣ21A へ変更する場合を示す。す
なわち、フレキシブル配線基板25によるインターフェイ
ス回路部17と制御回路部18との電気的な接続を解除し、
基板16のミシン目19の部分からインターフェイス回路部
17の基板部16a と制御回路部18の基板部16b とを物理的
に切断して分離し、元の基板部16a から変更するインタ
ーフェイス回路部17A の基板16A に置き換え、フレキシ
ブル配線基板25によりインターフェイス回路部17A と制
御回路部18とを電気的に接続する。
式のＩＣ21から、形状、ピン配置、仕様の異なる低電圧
差動信号方式の別のＩＣ21A へ変更する場合を示す。す
なわち、フレキシブル配線基板25によるインターフェイ
ス回路部17と制御回路部18との電気的な接続を解除し、
基板16のミシン目19の部分からインターフェイス回路部
17の基板部16a と制御回路部18の基板部16b とを物理的
に切断して分離し、元の基板部16a から変更するインタ
ーフェイス回路部17A の基板16A に置き換え、フレキシ
ブル配線基板25によりインターフェイス回路部17A と制
御回路部18とを電気的に接続する。
【００２８】また、図６において、低電圧差動信号方式
のＩＣ21を採用を取りやめる場合を示す。すなわち、イ
ンターフェイス回路部17と制御回路部18とを電気的に接
続しているフレキシブル配線基板25を取り外し、パラレ
ル伝送される制御信号および画像データを直接伝送する
フレキシブル配線基板31を制御回路部18に直接接続す
る。さらに、基板16のミシン目19の部分からインターフ
ェイス回路部17の基板部16a と制御回路部18の基板部16
b とを物理的に切断して分離する。これにより、表示制
御装置の小形化を促進できる。
のＩＣ21を採用を取りやめる場合を示す。すなわち、イ
ンターフェイス回路部17と制御回路部18とを電気的に接
続しているフレキシブル配線基板25を取り外し、パラレ
ル伝送される制御信号および画像データを直接伝送する
フレキシブル配線基板31を制御回路部18に直接接続す
る。さらに、基板16のミシン目19の部分からインターフ
ェイス回路部17の基板部16a と制御回路部18の基板部16
b とを物理的に切断して分離する。これにより、表示制
御装置の小形化を促進できる。
【００２９】また、表示制御の不具合が生じた場合、制
御回路部18の入力コネクタ23に直接パラレル伝送された
制御信号と画像データを入力しても、表示パネル11に映
像を表示させることがでさるので、不具合がインターフ
ェイス回路部17の低電圧差動信号方式のＩＣ21にあるの
か制御回路部18にあるのかを容易に確認できる。
御回路部18の入力コネクタ23に直接パラレル伝送された
制御信号と画像データを入力しても、表示パネル11に映
像を表示させることがでさるので、不具合がインターフ
ェイス回路部17の低電圧差動信号方式のＩＣ21にあるの
か制御回路部18にあるのかを容易に確認できる。
【００３０】以上のように、基板16上にインターフェイ
ス回路部17と制御回路部18とを電気的に分離して区画形
成するので、インターフェイス回路部17の変更や採用の
有無に対して容易に対応できるとともに、表示制御に不
具合が生じた場合でもその原因がインターフェイス回路
部17と制御回路部18とのいずれにあるのか容易に確認で
き、開発期間および開発コストを抑制できる。
ス回路部17と制御回路部18とを電気的に分離して区画形
成するので、インターフェイス回路部17の変更や採用の
有無に対して容易に対応できるとともに、表示制御に不
具合が生じた場合でもその原因がインターフェイス回路
部17と制御回路部18とのいずれにあるのか容易に確認で
き、開発期間および開発コストを抑制できる。
【００３１】さらに、インターフェイス回路部17が、制
御回路部18と物理的および電気的に分離されているため
に、図３に示すように、高周波ノイズを防止するする１
点接地を容易に実施することができる。
御回路部18と物理的および電気的に分離されているため
に、図３に示すように、高周波ノイズを防止するする１
点接地を容易に実施することができる。
【００３２】なお、インターフェイス回路部17と制御回
路部18とを別々の基板に形成して、それら任意のインタ
ーフェイス回路部17と制御回路部18とを組み合わせてフ
レキシブル配線基板などで電気的に接続するようにして
も、同様の作用効果を得られる。
路部18とを別々の基板に形成して、それら任意のインタ
ーフェイス回路部17と制御回路部18とを組み合わせてフ
レキシブル配線基板などで電気的に接続するようにして
も、同様の作用効果を得られる。
【００３３】また、平面表示装置としては、液晶表示装
置に限らず、プラズマディスプレイ装置などに適用して
も、同様の作用効果を得られる。
置に限らず、プラズマディスプレイ装置などに適用して
も、同様の作用効果を得られる。
【００３４】
【発明の効果】本発明によれば、インターフェイス回路
部と制御回路部とを別々の基板に形成、あるいは同一の
基板に形成する場合でもそれらを電気的に分離して位置
させるので、インターフェイス回路部の変更や採用の有
無に対して容易に対応できるとともに、表示制御に不具
合が生じた場合でもその原因がインターフェイス回路部
と制御回路部とのいずれにあるのか容易に確認でき、開
発期間および開発コストを抑制できる。しかも、インタ
ーフェイス回路部の低電圧差動信号方式の集積回路のノ
イズを低減し得る１点接地を容易に行なうことができ
る。
部と制御回路部とを別々の基板に形成、あるいは同一の
基板に形成する場合でもそれらを電気的に分離して位置
させるので、インターフェイス回路部の変更や採用の有
無に対して容易に対応できるとともに、表示制御に不具
合が生じた場合でもその原因がインターフェイス回路部
と制御回路部とのいずれにあるのか容易に確認でき、開
発期間および開発コストを抑制できる。しかも、インタ
ーフェイス回路部の低電圧差動信号方式の集積回路のノ
イズを低減し得る１点接地を容易に行なうことができ
る。
【図１】本発明の一実施の形態を示す表示制御装置の斜
視図である。
視図である。
【図２】同上低電圧差動信号方式のＩＣが異なるインタ
ーフェイス回路部の斜視図である。
ーフェイス回路部の斜視図である。
【図３】同上インターフェイス回路部のグランドパター
ンの概略図である。
ンの概略図である。
【図４】同上表示制御装置を適用する液晶表示装置の構
成図である。
成図である。
【図５】同上インターフェイス回路部の変更手順を(a)
〜(c) の順に説明する説明図である。
〜(c) の順に説明する説明図である。
【図６】同上インターフェイス回路部の不採用時の変更
手順を(a) 〜(d) の順に説明する説明図である。
手順を(a) 〜(d) の順に説明する説明図である。
11 表示パネル部としての表示パネル 12 ドライバ部としてのＸドライバ部 13 ドライバ部としてのＹドライバ部 15 制御部としての表示制御装置 16 基板 17 インターフェイス回路部 18 制御回路部 19 分離許容部としてのミシン目 20 入力コネクタ 21 集積回路 22 出力コネクタ 23 入力コネクタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｇ 3/20 ６１１ Ｇ０９Ｇ 3/20 ６１１Ｃ ６１２ ６１２Ｐ ６３３ ６３３Ｃ
Claims (10)
- 【請求項１】 表示パネルを制御する表示制御装置にお
いて、 シリアル伝送される制御信号および画像データをパラレ
ル信号に変換するインターフェイス回路部と、 パラレル伝送される制御信号および画像データに基づい
て前記表示パネルを制御する制御回路部とを具備し、 前記インターフェイス回路部と制御回路部とが別々の基
板上に形成されていることを特徴とする表示制御装置。 - 【請求項２】 表示パネルを制御する表示制御装置にお
いて、 シリアル伝送される制御信号および画像データをパラレ
ル信号に変換するインターフェイス回路部と、 パラレル伝送される制御信号および画像データに基づい
て前記表示パネルを制御する制御回路部と、 前記インターフェイス回路部と制御回路部とが電気的に
分離されて位置する基板とを具備していることを特徴と
する表示制御装置。 - 【請求項３】 基板は、区画形成されたインターフェイ
ス回路部と制御回路部との分離を許容する分離許容部を
有していることを特徴とする請求項２記載の表示制御装
置。 - 【請求項４】 インターフェイス回路部は、シリアル信
号を入力する入力コネクタおよびパラレル信号を出力す
る出力コネクタを有し、 制御回路部は、パラレル信号を入力する入力コネクタを
有していることを特徴とする請求項１ないし３いずれか
記載の表示制御装置。 - 【請求項５】 インターフェイス回路部は、シリアル伝
送される制御信号および画像データをパラレル信号に変
換する低電圧差動信号方式の集積回路を有し、基板上の
集積回路のグランドと他のグランドとが１点接地されて
いることを特徴とする請求項１ないし４いずれか記載の
表示制御装置。 - 【請求項６】 複数の表示画素にて構成される表示パネ
ル部と、この表示パネル部に電気的に接続され、各表示
画素に表示信号を供給するドライバ部と、このドライバ
部を制御する制御部とを備えた平面表示装置において、 前記制御部は、 シリアル伝送される制御信号および画像データをパラレ
ル信号に変換するインターフェイス回路部と、 パラレル伝送される制御信号および画像データに基づい
て前記ドライバ部を制御する制御回路部とを具備し、 前記インターフェイス回路部と制御回路部とが別々の基
板上に形成されていることを特徴とする平面表示装置。 - 【請求項７】 複数の表示画素にて構成される表示パネ
ル部と、この表示パネル部に電気的に接続され、各表示
画素に表示信号を供給するドライバ部と、このドライバ
部を制御する制御部とを備えた平面表示装置において、 前記制御部は、 シリアル伝送される制御信号および画像データをパラレ
ル信号に変換するインターフェイス回路部と、 パラレル伝送される制御信号および画像データに基づい
て前記ドライバ部を制御する制御回路部と、 前記インターフェイス回路部と制御回路部とが電気的に
分離されて位置する基板とを具備していることを特徴と
する平面表示装置。 - 【請求項８】 基板は、区画形成されたインターフェイ
ス回路部と制御回路部との分離を許容する分離許容部を
有していることを特徴とする請求項７記載の平面表示装
置。 - 【請求項９】 インターフェイス回路部は、シリアル信
号を入力する入力コネクタおよびパラレル信号を出力す
る出力コネクタを有し、 制御回路部は、パラレル信号を入力する入力コネクタを
有していることを特徴とする請求項６ないし８いずれか
記載の平面表示装置。 - 【請求項１０】 インターフェイス回路部は、シリアル
伝送される制御信号および画像データをパラレル信号に
変換する低電圧差動信号方式の集積回路を有し、基板上
の集積回路のグランドと他のグランドとが１点接地され
ていることを特徴とする請求項６ないし９いずれか記載
の平面表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4072898A JPH11237605A (ja) | 1998-02-23 | 1998-02-23 | 表示制御装置および平面表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4072898A JPH11237605A (ja) | 1998-02-23 | 1998-02-23 | 表示制御装置および平面表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11237605A true JPH11237605A (ja) | 1999-08-31 |
Family
ID=12588697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4072898A Pending JPH11237605A (ja) | 1998-02-23 | 1998-02-23 | 表示制御装置および平面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11237605A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113539194A (zh) * | 2020-04-22 | 2021-10-22 | 咸阳彩虹光电科技有限公司 | 显示装置 |
-
1998
- 1998-02-23 JP JP4072898A patent/JPH11237605A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113539194A (zh) * | 2020-04-22 | 2021-10-22 | 咸阳彩虹光电科技有限公司 | 显示装置 |
| CN113539194B (zh) * | 2020-04-22 | 2023-05-02 | 咸阳彩虹光电科技有限公司 | 显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950009069B1 (ko) | 액정표시장치 | |
| TWI464731B (zh) | 顯示驅動架構及其訊號傳遞方法、顯示裝置及其製造方法 | |
| KR20060097552A (ko) | 액정 표시 장치 구동 시스템 | |
| JP4997593B2 (ja) | 表示装置 | |
| RU2486577C1 (ru) | Схема управления дисплеем и одноплатный модуль, включающий в себя такую схему | |
| US20030030604A1 (en) | Liquid crystal display | |
| KR101385094B1 (ko) | 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법 | |
| KR100831114B1 (ko) | 액정 표시 장치 | |
| US20060197459A1 (en) | Layout configuration of flat display device | |
| JPH11237605A (ja) | 表示制御装置および平面表示装置 | |
| JPH11281994A (ja) | 液晶表示装置 | |
| US5654730A (en) | Liquid crystal display device | |
| CN110288936B (zh) | 显示装置 | |
| JP2018093101A (ja) | フレキシブルプリント基板、および画像表示装置 | |
| CN112859461A (zh) | 显示模组和具有该显示模组的显示装置 | |
| JP3618184B2 (ja) | 液晶表示モジュール及びインターフェイス回路ブロック | |
| KR100843686B1 (ko) | 액정표시장치 | |
| JPH11313114A (ja) | 信号転送装置 | |
| KR100246855B1 (ko) | 휴대용 컴퓨터의 lcd모듈 | |
| JPH02214826A (ja) | 液晶表示装置 | |
| JPH11212672A (ja) | 情報処理装置、液晶表示装置、集積回路及び配線基板並びに情報処理装置の製造方法 | |
| KR100919190B1 (ko) | 라인-온-글래스 방식의 액정표시패널 | |
| JPH10282516A (ja) | 液晶表示装置 | |
| JP2000122029A (ja) | 液晶表示装置 | |
| KR100983523B1 (ko) | 연성 인쇄 회로 기판과 이를 갖는 평판 표시 장치 |