JPH11231965A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JPH11231965A
JPH11231965A JP10030131A JP3013198A JPH11231965A JP H11231965 A JPH11231965 A JP H11231965A JP 10030131 A JP10030131 A JP 10030131A JP 3013198 A JP3013198 A JP 3013198A JP H11231965 A JPH11231965 A JP H11231965A
Authority
JP
Japan
Prior art keywords
register
oscillation
selection
value
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10030131A
Other languages
English (en)
Inventor
Takashi Ichikawa
敬 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP10030131A priority Critical patent/JPH11231965A/ja
Publication of JPH11231965A publication Critical patent/JPH11231965A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 高速動作中に電源が瞬停しても、短時間で高
速動作に復帰できるマイクロコンピュータを提供する。 【解決手段】 電源投入後、比較レジスタ12の値を確
認する。比較レジスタ12が特定値に設定されていない
場合は、比較レジスタ12に特定値をセットし、発振選
択レジスタ13及び補助レジスタ14にセラミック発振
器2を選択する為の選択データを同時セットする。一
方、比較レジスタ12が特定値に設定された状態で電源
が瞬停した場合、補助レジスタ14の値を発振選択レジ
スタ13にセットする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の発振回路を
用途に応じて選択できるマイクロコンピュータに関す
る。
【0002】
【従来の技術】マイクロコンピュータは、クロックジェ
ネレータを用いて発振クロックからシステムクロックを
形成し、このシステムクロックに同期して各種論理演算
を実行するものである。マイクロコンピュータは電源投
入と同時に初期化動作を実行しその後通常動作の実行に
移行しなければならない為、電源投入と同時に安定し且
つ発振周波数が高い発振クロックを発生できる発振回路
が要求される。しかし、1個の発振回路が電源投入と同
時に発振安定した高周波数の発振クロックを発生するの
は現状では不可能である。そこで、電源投入と同時に発
振安定する利点を有する反面発振周波数が低く外部要因
(温度等)で特性がばらつき易い欠点を有する第1発振
回路(例えばRC発振回路)と、発振周波数が高く外部
要因の影響を受け難い利点を有する反面電源投入から発
振安定時間の待機を強いられる欠点を有する第2発振回
路(例えばセラミック発振回路)とをマイクロコンピュ
ータに内蔵し、RC発振回路及びセラミック発振回路の
各々の利点のみを活用してマイクロコンピュータを動作
させる様にしている。
【0003】詳しくは、電源投入すると、RC発振回路
は直ちに発振安定し、セラミック発振回路は一定時間を
経過した後に発振安定する。従って、マイクロコンピュ
ータは、電源投入時はRC発振回路の発振クロックに基
づいてメモリ、レジスタ等の初期化をソフトウエア処理
で実行し、電源投入から一定時間経過後はセラミック発
振回路の発振クロックに基づいて各種演算等の通常動作
をソフトウエア処理で実行する様に、RC及びセラミッ
ク発振回路を切り換える機能を有している。尚、マイク
ロコンピュータの初期化は、大規模な演算動作を実行す
る訳ではないので、RC発振回路が発生する低周波数の
発振クロックで十分である。
【0004】さて、RC及びセラミック発振回路の選択
は、選択レジスタ(揮発性素子)とデコーダとを用いて
実現される。即ち、電源が投入されると、選択レジスタ
はRC発振回路を選択する為の選択データ(例えば00
H)がハードウエア処理でセットされ、デコーダはこの
時の選択データを解読してRC発振回路を選択し、マイ
クロコンピュータはRC発振回路の発振クロックに基づ
いて初期化動作を実行する。電源投入から一定時間が経
過すると、選択レジスタはセラミック発振回路を選択す
る為の選択データ(例えば11H)がソフトウエア処理
でセットされ、デコーダはこの時の選択データを解読し
てセラミック発振回路を選択し、マイクロコンピュータ
はセラミック発振回路の発振クロックに基づいて各種演
算動作を実行する。
【0005】
【発明が解決しようとする課題】しかしながら、選択レ
ジスタが揮発性素子であるが故に以下の問題がある。即
ち、第2発振回路が選択されてマイクロコンピュータが
高速動作している時、電源電圧が外部要因等の影響を受
けて瞬停し、この瞬停に起因してリセットが働くと、マ
イクロコンピュータが初期化動作を開始して選択レジス
タの値が第1発振回路を選択する為の選択データに戻
り、マイクロコンピュータは電源電圧が僅かな時間で復
帰するにも関わらず再び低速動作を強いられることにな
る。
【0006】本来ならば、電源電圧の下降の度合いがR
AM等の格納データを破壊しない程度の瞬停であれば、
マイクロコンピュータは瞬停後であっても瞬停前の高速
動作を継続するのが好ましい。しかし、電源電圧の下降
の度合いに関わらず、マイクロコンピュータは一律に初
期化の為の低速動作に戻ってしまう問題があった。そこ
で、データの電気消去が可能であり且つデータの書き込
み及び読み出しが可能な特性を有し、比較レジスタと1
対1に対応する不揮発性メモリ(例えばフラッシュメモ
リ)を設け、電源電圧の下降の度合いがRAM等の格納
データを破壊しない程度の瞬停の場合は、不揮発性メモ
リの書き込み内容(セラミック発振回路を選択する為の
選択データ)を選択レジスタにセットし、瞬停前の高速
動作を継続できる様にする工夫が考えられる。
【0007】しかし、この工夫は不揮発性メモリの書き
込み内容をチェックする機能を持たない為、不揮発性メ
モリの書き込み内容が何らかの原因(ノイズ、記憶セル
の破壊等)で期待値と異なってしまうと、電源瞬停後、
不揮発性メモリの書き込み内容を選択レジスタにセット
しても、マイクロコンピュータは期待する発振回路を選
択できない問題があった。
【0008】そこで、本発明は、高速動作中に電源が瞬
停しても、高速動作を継続できるマイクロコンピュータ
を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、第1発振回路と、前
記第1発振回路より発振周波数が高い第2発振回路と、
前記第1発振回路又は前記第2発振回路の何れか一方の
発振出力を選択する選択回路と、電源投入時は前記第1
発振回路の発振出力を選択し且つ所定時間経過後は前記
第2発振回路の発振出力を選択する為の前記選択回路に
供給される選択データがセットされる発振選択レジスタ
と、を内蔵するマイクロコンピュータにおいて、データ
の電気消去が可能であり且つデータの書き込み及び読み
出しが可能な特性を有し、前記所定時間経過後は前記第
2発振回路の発振出力を選択する為の選択データが前記
発振選択レジスタと同時に書き込まれる第1ステップ
と、その後の電源瞬停時はその内容を前記発振選択レジ
スタに読み出す第2ステップとを有する第1不揮発性レ
ジスタを、備え、前記第1ステップ又は前記第2ステッ
プの後、前記発振選択レジスタ及び前記第1不揮発性レ
ジスタの内容を比較し、前記第1不揮発性レジスタの内
容の正誤を確認する様にしたことを特徴とする。
【0010】前記第1不揮発性メモリはフラッシュメモ
リであることを特徴とする。データの電気消去が可能で
あり且つデータの書き込み及び読み出しが可能な特性を
有し、前記発振選択レジスタ及び前記第1不揮発性レジ
スタに前記第2発振回路の発振出力を選択する為の選択
データを同時セットする以前に、特定値が書き込まれる
第2不揮発性レジスタを備え、電源投入後に前記第2不
揮発性レジスタの値を判断し、前記第2不揮発性レジス
タの値が特定値でない場合は電源投入後の動作開始状態
であるものと判断し、前記第2不揮発性レジスタの値が
特定値である場合は電源瞬停後の動作再開状態であるも
のと判断することを特徴とする。
【0011】前記第2不揮発性レジスタはフラッシュメ
モリであることを特徴とする。前記第2不揮発性レジス
タの値が特定値である場合は、前記発振選択レジスタに
前記第1不揮発性メモリの値をセットさせることを特徴
とする。
【0012】
【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。図1は本発明のマイクロコンピュータを
示すブロック図である。図1において、(1)はRC発
振器(第1発振回路)であり、抵抗の抵抗値及びコンデ
ンサの容量で定まる周波数の発振クロックを発生するも
のである。RC発振器(1)は、電源投入と同時に安定
発振を開始する利点を有するが、発振周波数が低く(例
えば数百KHz)且つ外部要因(温度変化等)で発振周
波数がばらつく欠点も有する。(2)はセラミック発振
器(第2発振回路)であり、セラミック振動子の振動周
波数に従い、RC発振器(1)より高い周波数の発振ク
ロックを発生するものである。セラミック発振器(2)
は、発振周波数が高く(例えば最大数十MHz)且つ発
振周波数が外部要因の影響を受け難い利点を有するが、
電源投入から一定時間(規定は数msec)経過しない
と安定発振できない欠点も有する。マイクロコンピュー
タは、RC発振器(1)及びセラミック発振器(2)の
両方の利点を利用し、電源投入時はRC発振器(1)の
出力を選択して初期化の為の低速動作を実行し、電源投
入から一定時間経過後はセラミック発振器(2)の出力
を選択して各種論理演算の為の高速動作を実行する。
【0013】(3)はROMであり、マイクロコンピュ
ータの動作制御の為のプログラムデータ、テーブルデー
タ等が予め格納されたものである。(4)はプログラム
カウンタであり、ROM(3)をアドレス指定するもの
である。(5)はインストラクションレジスタであり、
ROM(3)の読み出しデータを保持するものである。
(6)はインストラクションデコーダであり、インスト
ラクションレジスタ(5)がプログラムデータを保持し
ている時、このプログラムデータを解読して制御信号を
出力するものである。(7)はCPUであり、制御信号
に従って各種論理演算を実行するものである。(8)は
RAMであり、CPU(7)の演算データを内部バス
(9)を介して書き込み及び読み出しするものである。
(10)はスタックポインタであり、割り込み要求が発
生した時、プログラムカウンタ(4)の現在のアドレス
値を割り込み処理が終了するまで保持するものである。
(11)はタイマであり、電源投入後、RC発振器
(1)の発振出力を用いて計数を開始し、電源投入から
一定時間経過後にオーバーフロー信号OFを出力するも
のである。CPU(7)は、ROM(3)のプログラム
データの解読結果に従ってタイマ(11)の計数値を監
視し、タイマ(11)の計数値が電源投入から一定時間
経過後を表す値となった時、RC発振器(1)からセラ
ミック発振器(2)への発振切換制御を実行する。
【0014】(12)は比較レジスタ(第2不揮発性レ
ジスタ)であり、データの電気消去が可能であり且つデ
ータの書き込み及び読み出しが可能な不揮発性の特性を
有し、電源がいつ瞬停したのかを判断する為のものであ
る。比較レジスタ(12)は、タイマ(11)がオーバ
ーフロー信号OFを出力した後、特定値(例えば55
H、AAH等)がセットされる。即ち、電源が瞬停した
時、比較レジスタ(12)の値が初期化されたままの状
態「00H」ならば、マイクロコンピュータがRC発振
器(1)の発振出力で低速動作していたものと判断し、
一方、比較レジスタ(12)の値が特定値ならば、マイ
クロコンピュータがセラミック発振器(2)の発振出力
で高速動作していたものと判断する。尚、比較レジスタ
(12)として不揮発性メモリ(EEPROM、フラッ
シュメモリ等)を使用し、単独で設けても、マイクロコ
ンピュータの内部又は外部に配置した不揮発性メモリの
一部領域を利用しても良い。また、比較レジスタ(1
2)のアドレス数が多い程、電源の瞬停の判断は一層確
実となる。
【0015】(13)は発振選択レジスタであり、電源
投入時、RC発振器(1)を選択する為の選択データが
ハードウエア処理でセットされるものである。(14)
は補助レジスタ(第1不揮発性レジスタ)であり、デー
タの電気消去が可能であり且つデータの書き込み及び読
み出しが可能な不揮発性の特性を有し、発振選択レジス
タ(13)と対をなすものである。即ち、電源投入から
一定時間経過後は、発振選択レジスタ(13)及び補助
レジスタ(14)にセラミック発振器(2)を選択する
為の選択データが同時にセットされ、マイクロコンピュ
ータがセラミック発振器(2)の発振出力に基づく高速
動作中の瞬停時は、補助レジスタ(14)の値が発振選
択レジスタ(13)にセットされる。尚、セラミック発
振器(2)の選択の為のデータはROM(3)にテーブ
ルデータとして格納されているものとする。(15)は
転送制御回路であり、ROM(3)のプログラム命令の
解読結果に従って、発振選択レジスタ(13)及び補助
レジスタ(14)へのデータ転送、及び、補助レジスタ
(14)から発振選択レジスタ(13)へのデータ転送
を実行するものである。(16)は選択回路であり、発
振選択レジスタ(13)の内容を解読し、RC発振器
(1)又はセラミック発振器(2)の何れか一方の発振
出力を選択するものである。マイクロコンピュータは、
選択回路(16)から得られる発振出力に基づいて動作
する。
【0016】図2は、マイクロコンピュータがROMの
プログラム命令の解読結果に従ってどの様に動作するの
かを説明する為のフローチャートである。以下、図1の
動作を図2のフローチャートを用いて説明する。先ず、
電源が投入されると、電源投入と同時にRC発振器
(1)が発振を開始し且つマイクロコンピュータの特定
素子がリセットされる。即ち、マイクロコンピュータの
リセット時は比較レジスタ(12)の値がハードウエア
処理で「00H」となる(ステップ1)。その後、電源
電圧がマイクロコンピュータを正常動作させる電圧まで
上昇すると、マイクロコンピュータはリセット解除され
る(ステップ2)。すると、選択回路(16)がRC発
振器(1)を選択し、マイクロコンピュータはRC発振
器(1)の発振出力で低速動作を開始し、即ち、ROM
(3)のプログラムデータの解読結果に従って初期プロ
グラムの実行を開始する(ステップ3)。初期プログラ
ムでは、比較レジスタ(12)の値が特定値であるかど
うかをCPU(7)で演算する(ステップ4)。比較レ
ジスタ(12)の値が特定値でない場合(ステップ5N
O)、マイクロコンピュータが初期プログラムを実行し
ている過程と判断する。この時、タイマ(11)が計数
を開始し(ステップ6)、マイクロコンピュータの残り
の内部素子が初期設定される(ステップ7)。その後、
タイマ(11)が計数動作を継続してオーバーフロー信
号OFを出力すると(ステップ8YES)、セラミック
発振器(2)が安定発振したものと判断する。この時、
プログラムカウンタ(4)の現状値をスタックポインタ
(10)に一時待避し、且つ、プログラムカウンタ
(4)を現状値からタイマ割り込み処理を実行する値に
変更する。すると、ROM(3)から特定値(テーブル
データ)を読み出してインストラクションレジスタ
(5)に保持した後、内部バス(9)を介して比較レジ
スタ(12)に書き込む(ステップ9)。また、ROM
(3)からセラミック発振器(2)を選択する為の選択
データ(テーブルデータ)を読み出してインストラクシ
ョンレジスタ(5)に保持した後、内部バス(9)を介
して転送制御回路(15)に供給し、発振制御レジスタ
(13)及び補助レジスタ(14)に同時セットする
(ステップ10)。これでタイマ割り込み処理は終了す
る。この時点から、選択回路(16)はセラミック発振
器(2)を選択し、マイクロコンピュータはセラミック
発振器(2)の発振出力で高速動作を開始する。この
時、発振選択レジスタ(13)及び補助レジスタ(1
4)の値を転送制御回路(15)及び内部バス(9)を
介してCPU(7)に取り込み、一致比較を行う。即
ち、発振選択レジスタ(13)及び補助レジスタ(1
4)の内容がセラミック発振器(2)を選択する為の正
しい選択データであるかどうかを確認する(ステップ1
1)。発振選択レジスタ(13)及び補助レジスタ(1
4)の値が一致した場合(ステップ12YES)、発振
選択レジスタ(13)及び補助レジスタ(14)の内容
は正しいものと判断する。即ち、スタックポインタ(1
0)の値をプログラムカウンタ(4)に戻し、ROM
(3)のプログラムデータの解読結果に従ってメインル
ーチンプログラム処理を実行する(ステップ13)。
【0017】ところが、メインルーチンプログラム処理
を実行している時、電源が瞬停した場合(ステップ14
YES)、マイクロコンピュータをリセットし、ステッ
プ2に戻る(ステップ15)。この時、発振選択レジス
タ(13)の値が「00H」に戻る為、選択回路(1
6)はRC発振器(1)を再び選択する。さて、比較レ
ジスタ(12)は不揮発性であるが故に比較レジスタ
(12)の値はマイクロコンピュータのリセットに関わ
らず特定値のまま変わることはない。従って、比較レジ
スタ(12)の値が特定値である場合に該当し(ステッ
プ5YES)、電源の瞬停は、マイクロコンピュータが
メインルーチンプログラムを高速処理していた時のもの
と判断する。また、補助レジスタ(14)も不揮発性で
あるが故に補助レジスタ(14)の値はマイクロコンピ
ュータのリセットに関わらずセラミック発振器(2)を
選択する為の選択データのまま変わることはない。そこ
で、比較レジスタ(12)の値が特定値に設定されてい
ることに伴い、転送制御回路(15)は補助レジスタ
(14)の値を発振選択レジスタ(13)にセットする
(ステップ16)。この時点から、選択回路(16)は
セラミック発振器(2)を選択し、マイクロコンピュー
タはセラミック発振器(2)の発振出力で高速動作を開
始する。そして、RAM(8)の特定番地のデータを読
み出してCPU(7)で所定演算を行い、RAM(8)
の特定番地のデータが本来書き込まれているべきデータ
であるかどうかを判断する(RAM(8)の内容はマイ
クロコンピュータをリセットしても不定である)。つま
り、RAM(8)は揮発性であるが故に電源が瞬停した
場合に瞬停前のデータを保持しているかどうか定かなも
のではない。そこで、RAM(8)の特定番地のデータ
を確認し、電源瞬停(ステップ14)の際の電圧下降に
対するRAM(8)のデータ保持具合を判断する(ステ
ップ17)。尚、RAM(8)の特定番地を多く設定す
る程、RAM(8)の状態を正確に判断できる。RAM
(8)の特定番地のデータが本来書き込まれているべき
データと一致しない場合(ステップ18NO)、電源瞬
停の際の電圧がRAM(8)のデータ保持電圧より低い
値まで下降したものと判断する。この時、RAM(8)
の保持内容が不定となっている為、CPU(7)が電源
瞬停前の状態から論理演算を継続しても、正しい演算結
果を得ることができない。そこで、発振選択レジスタ
(13)を除く全てのブロックを初期設定する(ステッ
プ19)。一方、RAM(8)の特定番地のデータが本
来書き込まれているべきデータと一致した場合(ステッ
プ18YES)、電源瞬停の際の電圧がRAM(8)の
データ保持電圧の限界値以下には下降しなかったものと
判断する。即ち、RAM(8)は電源瞬停前のデータを
保持しているものと判断する。この時、RAM(8)及
び発振選択レジスタ(13)を除く全てのブロックを初
期設定する(ステップ20)。そして、ステップ11以
下の動作を繰り返す。尚、メインルーチンプログラム処
理を実行している時、電源が瞬停していない場合(ステ
ップ14NO)、ステップ11に戻り、発振選択レジス
タ(13)及び補助レジスタ(14)の値の正誤判断を
周期的に繰り返す。
【0018】ところで、発振選択レジスタ(13)及び
補助レジスタ(14)の値が一致しなかった場合(ステ
ップ12NO)、発振選択レジスタ(13)又は補助レ
ジスタ(14)の何れか一方の値が誤っているものと判
断する。この時、比較レジスタ(12)の値が特定値
(55H、AAH等)であるかどうかを確認する(ステ
ップ21)。即ち、比較レジスタ(12)及び補助レジ
スタ(14)は同じ構造である為、比較レジスタ(1
2)の値を確認すれば、補助レジスタ(14)の値が正
しいかどうかを容易に推測できる。比較レジスタ(1
2)の値が特定値である場合(ステップ22YES)、
補助レジスタ(14)の値が正しく発振選択レジスタ
(13)の値の方が誤っているものと判断する。転送制
御回路(15)は補助レジスタ(14)の値を発振選択
レジスタ(13)に転送し(ステップ23)、ステップ
11に進む。一方、比較レジスタ(12)の値が特定値
でない場合(ステップ22NO)、補助レジスタ(1
4)の書き込み内容が誤っているものと判断する。この
状態のままでは、メインルーチンプログラム処理中の電
源瞬停に伴い、補助レジスタ(14)の値を発振選択レ
ジスタ(13)に転送しても、選択回路(16)は発振
選択レジスタ(13)の値が誤りであるが故にセラミッ
ク発振器(2)の発振出力を選択できず、即ち、マイク
ロコンピュータは電源瞬停前の高速演算動作に復帰でき
なくなる不都合を生じる。そこで、補助レジスタ(1
4)の値を正しい選択データに書き換える為の割り込み
要求を発生する(ステップ24)。この割り込み要求に
従い、マイクロコンピュータをリセットし(ステップ2
5)、ステップ2に再び戻る。
【0019】以上より、本発明の実施の形態によれば、 補助レジスタ(14)を設けた作用効果として、マイ
クロコンピュータがセラミック発振器(2)の発振出力
で高速動作している時、電源電圧が何らかの外部要因の
影響を受けて瞬停した場合であっても、従来より短い時
間で高速動作に復帰できる。
【0020】比較レジスタ(12)を設けた作用効果
として、発振選択レジスタ(13)及び補助レジスタ
(14)に選択データを同時セットするタイミングと、
補助レジスタ(14)から発振選択レジスタ(13)へ
選択データを転送するタイミングとを、確実に認識でき
る。 発振選択レジスタ(13)及び補助レジスタ(14)
の値の比較結果に従い、補助レジスタ(14)の値を正
しい選択データに補正できる為、高速演算時の電源瞬停
時、瞬停前の状態に確実に復帰できる。
【0021】等の利点を有する。尚、図2のフローチャ
ートは図1の動作を説明する為の本発明の実施の形態の
一実施例に過ぎず、これに限定されるものではない。
【0022】
【発明の効果】本発明によれば、第1不揮発性レジスタ
を設けた作用効果として、マイクロコンピュータが第2
発振回路の発振出力で高速動作している時、電源電圧が
何らかの外部要因の影響を受けて瞬停した場合であって
も、従来より短い時間で高速動作に復帰できる。また、
第2不揮発性メモリを設けた作用効果として、発振選択
レジスタ及び第1不揮発性レジスタに選択データを同時
セットするタイミングと、第1不揮発性レジスタから発
振選択レジスタへ選択データを転送するタイミングと
を、確実に認識できる。また、発振選択レジスタ及び補
助レジスタの値の比較結果に従い、補助レジスタの値を
正しい選択データに補正できる為、高速演算時の電源瞬
停時、瞬停前の状態に確実に復帰できる。といった利点
が得られる。
【図面の簡単な説明】
【図1】本発明のマイクロコンピュータを示すブロック
図である。
【図2】図1の動作を示すフローチャートである。
【符号の説明】
(1) RC発振器 (2) セラミック発振器 (12) 比較レジスタ (13) 発振選択レジスタ (14) 補助レジスタ (15) 転送制御回路 (16) 選択回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 第1発振回路と、前記第1発振回路より
    発振周波数が高い第2発振回路と、前記第1発振回路又
    は前記第2発振回路の何れか一方の発振出力を選択する
    選択回路と、電源投入時は前記第1発振回路の発振出力
    を選択し且つ所定時間経過後は前記第2発振回路の発振
    出力を選択する為の前記選択回路に供給される選択デー
    タがセットされる発振選択レジスタと、を内蔵するマイ
    クロコンピュータにおいて、 データの電気消去が可能であり且つデータの書き込み及
    び読み出しが可能な特性を有し、前記所定時間経過後は
    前記第2発振回路の発振出力を選択する為の選択データ
    が前記発振選択レジスタと同時に書き込まれる第1ステ
    ップと、その後の電源瞬停時はその内容を前記発振選択
    レジスタに読み出す第2ステップとを有する第1不揮発
    性レジスタを、備え、 前記第1ステップ又は前記第2ステップの後、前記発振
    選択レジスタ及び前記第1不揮発性レジスタの内容を比
    較し、前記第1不揮発性レジスタの内容の正誤を確認す
    る様にしたことを特徴とするマイクロコンピュータ。
  2. 【請求項2】 前記第1不揮発性レジスタはフラッシュ
    メモリであることを特徴とする請求項1記載のマイクロ
    コンピュータ。
  3. 【請求項3】 データの電気消去が可能であり且つデー
    タの書き込み及び読み出しが可能な特性を有し、前記発
    振選択レジスタ及び前記第1不揮発性レジスタに前記第
    2発振回路の発振出力を選択する為の選択データを同時
    セットする以前に、特定値が書き込まれる第2不揮発性
    レジスタを備え、 電源投入後に前記第2不揮発性レジスタの値を判断し、
    前記第2不揮発性レジスタの値が特定値でない場合は電
    源投入後の動作開始状態であるものと判断し、前記第2
    不揮発性レジスタの値が特定値である場合は電源瞬停後
    の動作再開状態であるものと判断することを特徴とする
    請求項1記載のマイクロコンピュータ。
  4. 【請求項4】 前記第2不揮発性レジスタはフラッシュ
    メモリであることを特徴とする請求項3記載のマイクロ
    コンピュータ。
  5. 【請求項5】 前記第2不揮発性レジスタの値が特定値
    である場合は、前記発振選択レジスタに前記第1不揮発
    性メモリの値をセットさせることを特徴とする請求項3
    記載のマイクロコンピュータ。
JP10030131A 1998-02-12 1998-02-12 マイクロコンピュータ Pending JPH11231965A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10030131A JPH11231965A (ja) 1998-02-12 1998-02-12 マイクロコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10030131A JPH11231965A (ja) 1998-02-12 1998-02-12 マイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH11231965A true JPH11231965A (ja) 1999-08-27

Family

ID=12295233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10030131A Pending JPH11231965A (ja) 1998-02-12 1998-02-12 マイクロコンピュータ

Country Status (1)

Country Link
JP (1) JPH11231965A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9436598B2 (en) 2011-03-04 2016-09-06 Renesas Electronics Corporation Semiconductor device with nonvolatile memory prevented from malfunctioning caused by momentary power interruption

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9436598B2 (en) 2011-03-04 2016-09-06 Renesas Electronics Corporation Semiconductor device with nonvolatile memory prevented from malfunctioning caused by momentary power interruption

Similar Documents

Publication Publication Date Title
US5974528A (en) Microcomputer with embedded flash memory having on-chip programming capability and method of programming data into the embedded flash memory
US5327531A (en) Data processing system including corrupt flash ROM recovery
US5923838A (en) Microcomputer with built-in flash memory
US7449926B2 (en) Circuit for asynchronously resetting synchronous circuit
US8151130B2 (en) Plural voltage level detection upon power drop for switching to standby mode with or without complete state saving interrupt processing
KR970066888A (ko) 불 휘발성 메모리를 사용한 마이크로컴퓨터
KR100377608B1 (ko) 데이터 처리장치 및 데이터 처리방법
JP2004046453A (ja) シングルチップマイクロコンピュータおよびそのブート領域切り替え方法
JP2007299227A (ja) 情報処理装置及び情報処理装置のブート方法
JP2003248631A (ja) メモリ制御回路及びメモリ制御方法
JPH11231965A (ja) マイクロコンピュータ
JP2006209451A (ja) マイクロコンピュータおよびマイクロコンピュータの最適化方法
JP3214469B2 (ja) マイクロコンピュータによるフラッシュeepromの書き込み制御方法及び装置
CN100462926C (zh) 一种使用多个启动程序存储器的处理器系统及方法
JPH11231961A (ja) マイクロコンピュータ
JPH11231966A (ja) マイクロコンピュータ
JPH11231962A (ja) マイクロコンピュータ
US6949409B2 (en) Register setting method and semiconductor device
US6370651B1 (en) Synchronizing user commands to a microcontroller in a memory device
CN1323361C (zh) 一种使用多个启动程序存储器的处理器系统及其启动方法
JPH11231963A (ja) マイクロコンピュータ
JP2000200110A (ja) 電圧降下回路
JPH11231964A (ja) マイクロコンピュータ
KR101031417B1 (ko) 비휘발성 레지스터를 갖는 마이크로 프로세서 장치 및제어 방법
JPH11282766A (ja) マイクロコンピュータ