JPH11231841A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH11231841A JPH11231841A JP3028198A JP3028198A JPH11231841A JP H11231841 A JPH11231841 A JP H11231841A JP 3028198 A JP3028198 A JP 3028198A JP 3028198 A JP3028198 A JP 3028198A JP H11231841 A JPH11231841 A JP H11231841A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display
- liquid crystal
- circuit
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 単純マトリクス型液晶表示装置において、標
準密度の２分の１の走査方向密度データの表示（半密度
表示）時に、その表示密度での最適化を図り、コントラ
ストを改善する。 【解決手段】 標準密度表示動作と半密度表示動作とを
モード信号により選択し、２分の１密度表示時に、コン
トローラ６を介して走査電圧印加用ＬＳＩ素子５を奇偶
２ライン同時選択駆動とし、電源回路７から最適バイア
ス供給をする。これにより半密度表示時のコントラスト
として、標準密度表示時のコントラストより改善された
コントラストが得られ、表示品位が向上する。
準密度の２分の１の走査方向密度データの表示（半密度
表示）時に、その表示密度での最適化を図り、コントラ
ストを改善する。 【解決手段】 標準密度表示動作と半密度表示動作とを
モード信号により選択し、２分の１密度表示時に、コン
トローラ６を介して走査電圧印加用ＬＳＩ素子５を奇偶
２ライン同時選択駆動とし、電源回路７から最適バイア
ス供給をする。これにより半密度表示時のコントラスト
として、標準密度表示時のコントラストより改善された
コントラストが得られ、表示品位が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は単純マトリクス型液
晶パネルを表示素子とした液晶表示装置に関する。
晶パネルを表示素子とした液晶表示装置に関する。
【０００２】
【従来の技術】単純マトリクス型液晶パネルを表示素子
とした液晶表示装置の構成として駆動回路を中心とした
模式図を図６に示す。
とした液晶表示装置の構成として駆動回路を中心とした
模式図を図６に示す。
【０００３】図６において、１および２は一対のガラス
基板である。３は水平方向にRH、垂直方向にRVなる表示
密度を持つ有効表示領域を示す。ガラス基板１には、カ
ラー表示装置の場合RH×3本の、モノクローム表示装置
の場合RH本の縦方向帯状の信号電極が形成され、ガラス
基板２には、カラー、モノクロームに関わらず、 RV本
の横方向帯状の走査電極が形成されており、この一対の
ガラス基板１，２間に液晶が封じ込まれている。
基板である。３は水平方向にRH、垂直方向にRVなる表示
密度を持つ有効表示領域を示す。ガラス基板１には、カ
ラー表示装置の場合RH×3本の、モノクローム表示装置
の場合RH本の縦方向帯状の信号電極が形成され、ガラス
基板２には、カラー、モノクロームに関わらず、 RV本
の横方向帯状の走査電極が形成されており、この一対の
ガラス基板１，２間に液晶が封じ込まれている。
【０００４】信号電圧印加手段として、半導体シリコン
基板による信号電圧印加素子であるＬＳＩ素子４が、Ｔ
ＣＰ（Tape Carrier Package、図示せず）を介し、そ
の出力側をガラス基板１上の信号電極に、その入力側を
電圧およびデータ信号などを供給する多層プリント配線
基板(図示せず)に、それぞれ接続されている。走査電圧
印加素子としても同様に、ＬＳＩ素子５が、ガラス基板
２上の走査電極と、各種制御信号などを供給する多層プ
リント配線基板（図示せず）に、それぞれ接続されてい
る。
基板による信号電圧印加素子であるＬＳＩ素子４が、Ｔ
ＣＰ（Tape Carrier Package、図示せず）を介し、そ
の出力側をガラス基板１上の信号電極に、その入力側を
電圧およびデータ信号などを供給する多層プリント配線
基板(図示せず)に、それぞれ接続されている。走査電圧
印加素子としても同様に、ＬＳＩ素子５が、ガラス基板
２上の走査電極と、各種制御信号などを供給する多層プ
リント配線基板（図示せず）に、それぞれ接続されてい
る。
【０００５】このような構成の液晶表示装置において、
入力端子８からの所要の入力信号と電源の供給を受け
て、コントローラ６および電源回路７により、液晶表示
素子駆動用各種信号と駆動用各種電圧を生成、加工なら
びに制御することによって、RH×RV密度の表示を可能と
している。
入力端子８からの所要の入力信号と電源の供給を受け
て、コントローラ６および電源回路７により、液晶表示
素子駆動用各種信号と駆動用各種電圧を生成、加工なら
びに制御することによって、RH×RV密度の表示を可能と
している。
【０００６】このような従来の構成において、単純マト
リクス型液晶表示装置における液晶駆動法として、表１
に示すような表示密度の内、１種類の表示モードに対
し、最大のコントラストを得るための比較的容易な電圧
平均化法によりマトリクス動作をさせている。表１は一
般的な表示密度とその呼称（表示モード）、および表示
モード間の密度の比を示したものである。
リクス型液晶表示装置における液晶駆動法として、表１
に示すような表示密度の内、１種類の表示モードに対
し、最大のコントラストを得るための比較的容易な電圧
平均化法によりマトリクス動作をさせている。表１は一
般的な表示密度とその呼称（表示モード）、および表示
モード間の密度の比を示したものである。
【０００７】なお、表２は電圧平均比法によるマトリク
ス駆動のための各種電位，電圧，駆動パラメータの呼称
と記号を示したものであり、表３は単純マトリクス液晶
表示装置の表示に必要な信号の呼称と記号を示したもの
であり、それぞれ図６およびその他の図中の記号の説明
を兼ねている。
ス駆動のための各種電位，電圧，駆動パラメータの呼称
と記号を示したものであり、表３は単純マトリクス液晶
表示装置の表示に必要な信号の呼称と記号を示したもの
であり、それぞれ図６およびその他の図中の記号の説明
を兼ねている。
【０００８】
【表１】
【０００９】
【表２】
【００１０】
【表３】
【００１１】上記マトリクス動作において、駆動のデュ
ーティを大きくするために、画面を上下２分割し、走査
電極数をＮ（Ｎ＝Ｒｖ／２）として、それぞれの片面に
対し、独立にかつ同時に、図７に示す走査電極電圧波形
を走査電極に、信号電極電圧波形を信号電極に、図８に
示すタイミングの線順次走査の形で印加する。従って、
選択点の液晶セルには選択点印加電圧波形が、また非選
択点の液晶セルには非選択点印加電圧波形が加わる。こ
の時、表２、数１に示すように、走査用上限電圧値VUと
信号電極駆動電圧値VMとの比(バイアス比)をAとする
と、(式1)が成り立ち、選択点印加電圧波形の実効値V
S、非選択点印加電圧波形の実効値VNSはそれぞれ(式
2)、 (式3) 、そして、ON/OFF比αが(式4) のように
得られる。 ON/OFF比の最大値αmaxはAが(式5)の条件
の時で、 (式6)となる。
ーティを大きくするために、画面を上下２分割し、走査
電極数をＮ（Ｎ＝Ｒｖ／２）として、それぞれの片面に
対し、独立にかつ同時に、図７に示す走査電極電圧波形
を走査電極に、信号電極電圧波形を信号電極に、図８に
示すタイミングの線順次走査の形で印加する。従って、
選択点の液晶セルには選択点印加電圧波形が、また非選
択点の液晶セルには非選択点印加電圧波形が加わる。こ
の時、表２、数１に示すように、走査用上限電圧値VUと
信号電極駆動電圧値VMとの比(バイアス比)をAとする
と、(式1)が成り立ち、選択点印加電圧波形の実効値V
S、非選択点印加電圧波形の実効値VNSはそれぞれ(式
2)、 (式3) 、そして、ON/OFF比αが(式4) のように
得られる。 ON/OFF比の最大値αmaxはAが(式5)の条件
の時で、 (式6)となる。
【００１２】電圧平均化法によるマトリクス動作におい
て、(式5)、 (式1)が最大のコントラストを得る条件で
ある。図７、図８に示すように交流化は、一例として、
１フレーム毎にしており、走査用下限電圧値VLと前記V
U,VMとは(式７)の関係にある。
て、(式5)、 (式1)が最大のコントラストを得る条件で
ある。図７、図８に示すように交流化は、一例として、
１フレーム毎にしており、走査用下限電圧値VLと前記V
U,VMとは(式７)の関係にある。
【００１３】
【数１】
【００１４】図９に走査電圧印加用LSI素子５の内部構
成を示す。ここでは１個のLSIの出力端子数を120個と
し、N/120個のLSIを想定している (図６では上下各面
につき各２個のみ表示) 。これらの駆動用電圧は例え
ば、図１０に示すDC/DCコンバータを主とする電源回路
で生成、制御される。表４は電源回路に使用される部品
の呼称と記号を示したものであり、図１０およびその他
の図中の記号の説明を兼ねている。
成を示す。ここでは１個のLSIの出力端子数を120個と
し、N/120個のLSIを想定している (図６では上下各面
につき各２個のみ表示) 。これらの駆動用電圧は例え
ば、図１０に示すDC/DCコンバータを主とする電源回路
で生成、制御される。表４は電源回路に使用される部品
の呼称と記号を示したものであり、図１０およびその他
の図中の記号の説明を兼ねている。
【００１５】
【表４】
【００１６】図１０において、走査用上限電圧VUは、抵
抗R1,R2によるVUの分割点(Ｒ１とＲ２の交点＝Ｐ点)の
電位がＤＣ／ＤＣコンバータ用IC1内の基準電圧で決ま
る一定の値Vrとなるようフィードバックが掛かって、数
３（後述）の(式14)に示される一定の値に制御される。
駆動バイアス基準電位VMは、(式15)に示すように、抵抗
R５,R６によるVUの分割点(Ｒ５とＲ６の交点＝Ｑ点)の
電位として決定され、駆動バイアス基準電位バッファ用
IC2を通して周辺回路に供給される。走査用下限電圧VL
は、抵抗R3、R4の抵抗値を等しくし(R3=R4)、(式7)に示
す関係で生成する。また、実用面でコントラストを下げ
て使用したい場合のために、前記一定不変の値Vrを外部
からのコントラスト制御用電圧Vcontで下げることがで
きる。
抗R1,R2によるVUの分割点(Ｒ１とＲ２の交点＝Ｐ点)の
電位がＤＣ／ＤＣコンバータ用IC1内の基準電圧で決ま
る一定の値Vrとなるようフィードバックが掛かって、数
３（後述）の(式14)に示される一定の値に制御される。
駆動バイアス基準電位VMは、(式15)に示すように、抵抗
R５,R６によるVUの分割点(Ｒ５とＲ６の交点＝Ｑ点)の
電位として決定され、駆動バイアス基準電位バッファ用
IC2を通して周辺回路に供給される。走査用下限電圧VL
は、抵抗R3、R4の抵抗値を等しくし(R3=R4)、(式7)に示
す関係で生成する。また、実用面でコントラストを下げ
て使用したい場合のために、前記一定不変の値Vrを外部
からのコントラスト制御用電圧Vcontで下げることがで
きる。
【００１７】
【発明が解決しようとする課題】このような従来の液晶
表示装置において、例えば表１のUXGAなる標準密度表示
で最大のコントラストを得たとして、走査方向密度が２
分の１の表示密度のSVGA信号データを表示しても、得ら
れるコントラストは、(式６）で決まり、標準密度表示の
場合と同じである。
表示装置において、例えば表１のUXGAなる標準密度表示
で最大のコントラストを得たとして、走査方向密度が２
分の１の表示密度のSVGA信号データを表示しても、得ら
れるコントラストは、(式６）で決まり、標準密度表示の
場合と同じである。
【００１８】本発明は、走査方向密度が標準密度の2分
の１の信号データを表示する場合（以下、半密度表示時
と称す）に、コントラストを簡単な追加手段で改善しよ
うとするものである。
の１の信号データを表示する場合（以下、半密度表示時
と称す）に、コントラストを簡単な追加手段で改善しよ
うとするものである。
【００１９】
【課題を解決するための手段】この問題を解決するため
に、本発明は半密度データに対して最大のコントラスト
を得るべく、隣接の奇数、偶数２本の走査電極に同時に
駆動電圧を与えて、デューティを２倍とし、同時に最適
バイアス比となるよう走査用電圧を切り替える手段を提
供するものである。
に、本発明は半密度データに対して最大のコントラスト
を得るべく、隣接の奇数、偶数２本の走査電極に同時に
駆動電圧を与えて、デューティを２倍とし、同時に最適
バイアス比となるよう走査用電圧を切り替える手段を提
供するものである。
【００２０】
【発明の実施の形態】本発明の請求項１に記載の発明
は、複数本の縦方向の信号電極と、複数本の横方向の走
査電極とを有した一対の第１および第２のガラス基板を
対向させ、該対向ガラス基板間隙に液晶材料を封入した
液晶表示素子と、前記信号電極に接続され信号電圧を印
加する信号電圧印加素子と、前記走査電極に接続され走
査電圧を印加する走査電圧印加素子と、入力信号を受け
て駆動用各種信号を生成・加工ならびに制御するコント
ローラと、一定の電源供給を受けて、駆動用各種電圧を
生成ならびに制御する電源回路を有する液晶表示装置に
おいて、標準密度表示時の走査電極１ライン駆動に対
し、標準密度の２分の１の走査方向密度を有するデータ
の表示の場合の走査電極駆動として、選択電圧を標準密
度表示時のおよそ２の平方根分の１とし、かつ、隣接２
ライン同時に選択電圧を与えることを特徴としたもので
あり、半密度表示時のコントラストが向上するという作
用を有する。
は、複数本の縦方向の信号電極と、複数本の横方向の走
査電極とを有した一対の第１および第２のガラス基板を
対向させ、該対向ガラス基板間隙に液晶材料を封入した
液晶表示素子と、前記信号電極に接続され信号電圧を印
加する信号電圧印加素子と、前記走査電極に接続され走
査電圧を印加する走査電圧印加素子と、入力信号を受け
て駆動用各種信号を生成・加工ならびに制御するコント
ローラと、一定の電源供給を受けて、駆動用各種電圧を
生成ならびに制御する電源回路を有する液晶表示装置に
おいて、標準密度表示時の走査電極１ライン駆動に対
し、標準密度の２分の１の走査方向密度を有するデータ
の表示の場合の走査電極駆動として、選択電圧を標準密
度表示時のおよそ２の平方根分の１とし、かつ、隣接２
ライン同時に選択電圧を与えることを特徴としたもので
あり、半密度表示時のコントラストが向上するという作
用を有する。
【００２１】本発明の請求項２に記載の発明は、前記走
査電圧印加素子に関し、偶数ビットのシフトレジスター
を持ち、その構成素子としてのＤ型フリップフロップの
隣接する奇数・偶数の各組の出力ラインに対し、モード
信号により、奇偶順次の走査線選択出力か、奇偶同時の
走査線選択出力かを選択して、出力することにより標準
密度表示か半密度表示かを選択することを特徴としたも
のであり、１種類の走査電圧印加素子用ＬＳＩで２種の
駆動を選択でき、それぞれの表示密度で最良の表示品位
をもたらすという作用を有する。
査電圧印加素子に関し、偶数ビットのシフトレジスター
を持ち、その構成素子としてのＤ型フリップフロップの
隣接する奇数・偶数の各組の出力ラインに対し、モード
信号により、奇偶順次の走査線選択出力か、奇偶同時の
走査線選択出力かを選択して、出力することにより標準
密度表示か半密度表示かを選択することを特徴としたも
のであり、１種類の走査電圧印加素子用ＬＳＩで２種の
駆動を選択でき、それぞれの表示密度で最良の表示品位
をもたらすという作用を有する。
【００２２】本発明の請求項３に記載の発明は、前記走
査電圧印加素子において、偶数ビットのシフトレジスタ
ーを持ち、その構成素子としてのＤ型フリップフロップ
の奇偶一対の各出力ラインに、AND回路とOR回路を配置
し、モード信号と他ライン出力とのAND出力をOR回路の
一方の入力として、自ライン出力とのORを取る構成と
し、モード信号のLow、Highで、奇偶順次の走査線選択
出力か、奇偶同時の走査線選択出力かを選択して、出力
することにより、標準密度表示か半密度表示かを選択す
ることができることを具現化したものであり、同様の作
用を有する。
査電圧印加素子において、偶数ビットのシフトレジスタ
ーを持ち、その構成素子としてのＤ型フリップフロップ
の奇偶一対の各出力ラインに、AND回路とOR回路を配置
し、モード信号と他ライン出力とのAND出力をOR回路の
一方の入力として、自ライン出力とのORを取る構成と
し、モード信号のLow、Highで、奇偶順次の走査線選択
出力か、奇偶同時の走査線選択出力かを選択して、出力
することにより、標準密度表示か半密度表示かを選択す
ることができることを具現化したものであり、同様の作
用を有する。
【００２３】本発明の請求項４に記載の発明は、電源回
路において、モード信号により、半密度表示時の選択電
圧を標準密度表示時の選択電圧のおよそ２の平方根分の
１にすることを特徴とするものであり、これにより半密
度表示時に最適なバイアスが得られるという作用を有す
る。
路において、モード信号により、半密度表示時の選択電
圧を標準密度表示時の選択電圧のおよそ２の平方根分の
１にすることを特徴とするものであり、これにより半密
度表示時に最適なバイアスが得られるという作用を有す
る。
【００２４】本発明の請求項５に記載の発明は、電源回
路において、モード信号により、半密度表示時の選択電
圧を標準密度表示時の選択電圧のおよそ、２の平方根分
の１にした場合に、駆動バイアス基準電圧をほぼ一定に
保つ手段を有することを特徴とするものであり、これに
より、信号電極駆動系に特別な変更を必要とせず、極め
て簡易な構成とする事ができる。
路において、モード信号により、半密度表示時の選択電
圧を標準密度表示時の選択電圧のおよそ、２の平方根分
の１にした場合に、駆動バイアス基準電圧をほぼ一定に
保つ手段を有することを特徴とするものであり、これに
より、信号電極駆動系に特別な変更を必要とせず、極め
て簡易な構成とする事ができる。
【００２５】本発明の請求項６に記載の発明は、電源回
路の、モード信号による、標準密度表示、半密度表示の
選択電圧切り替えと、駆動バイアス基準電圧をほぼ一定
に保つ手段に関し、選択電圧ラインとグランド間に設置
された選択電圧制御用抵抗分割回路の中点と、同様に選
択電圧ラインとグランド間に設置された駆動バイアス基
準電圧用抵抗分割回路の中点との間に、少なくとも１個
のダイオードと、少なくとも２個以上の抵抗器から成
り、前記抵抗器が前記ダイオードを挟む構成の直列回路
を挿入するとともに、前記ダイオードのアノード端子と
前記選択電圧ラインの間に１回路のスイッチ手段を設
け、モード信号により、前記スイッチ回路をＯＦＦ／Ｏ
Ｎすることで、標準密度表示、半密度表示の選択電圧切
り替えと、駆動バイアス基準電圧の一定化を１回路スイ
ッチで実現することを特徴とするものであり、スイッチ
の使用数を最少化できる。
路の、モード信号による、標準密度表示、半密度表示の
選択電圧切り替えと、駆動バイアス基準電圧をほぼ一定
に保つ手段に関し、選択電圧ラインとグランド間に設置
された選択電圧制御用抵抗分割回路の中点と、同様に選
択電圧ラインとグランド間に設置された駆動バイアス基
準電圧用抵抗分割回路の中点との間に、少なくとも１個
のダイオードと、少なくとも２個以上の抵抗器から成
り、前記抵抗器が前記ダイオードを挟む構成の直列回路
を挿入するとともに、前記ダイオードのアノード端子と
前記選択電圧ラインの間に１回路のスイッチ手段を設
け、モード信号により、前記スイッチ回路をＯＦＦ／Ｏ
Ｎすることで、標準密度表示、半密度表示の選択電圧切
り替えと、駆動バイアス基準電圧の一定化を１回路スイ
ッチで実現することを特徴とするものであり、スイッチ
の使用数を最少化できる。
【００２６】以下、本発明の実施の形態を図面に基づい
て説明する。図１は本発明の実施形態を示す駆動回路を
中心とした模式図であり、１から８迄の番号で示す構成
要素は図６の従来例と同じである。但し、Mode信号(以
下モード信号と称す)が入力端子８に入力され、コント
ローラ６を介して、走査電圧印加用ＬＳＩ素子５および
電源回路７に入力されている点が異なると同時に、走査
電圧印加用ＬＳＩ素子５および電源回路７の内部構成が
異なっている。すなわち、モード信号がLowの標準密度
表示時は、従来と同じ駆動方法、駆動バイアスである
が、 半密度表示に対してはモード信号をHighとして、
走査電圧印加用ＬＳＩ素子５を奇偶２ライン同時選択駆
動とし、電源回路７から、そのデューティに対して最適
のバイアスを生成・供給する構成としたものである。
て説明する。図１は本発明の実施形態を示す駆動回路を
中心とした模式図であり、１から８迄の番号で示す構成
要素は図６の従来例と同じである。但し、Mode信号(以
下モード信号と称す)が入力端子８に入力され、コント
ローラ６を介して、走査電圧印加用ＬＳＩ素子５および
電源回路７に入力されている点が異なると同時に、走査
電圧印加用ＬＳＩ素子５および電源回路７の内部構成が
異なっている。すなわち、モード信号がLowの標準密度
表示時は、従来と同じ駆動方法、駆動バイアスである
が、 半密度表示に対してはモード信号をHighとして、
走査電圧印加用ＬＳＩ素子５を奇偶２ライン同時選択駆
動とし、電源回路７から、そのデューティに対して最適
のバイアスを生成・供給する構成としたものである。
【００２７】この場合、システムの簡素化のため、駆動
バイアス基準電位(=信号電極駆動電圧値)VMを変えない
で一定に、すなわち、(式８)を満たすようにする。２ラ
イン同時選択であるから、最適バイアス比Ahは、(式９)
で与えられ、ON/OFF最大値αmaxhは(式１０)となり、標
準密度時のαmaxより大である。これにより、液晶表示
素子の特性にもよるが、コントラストがおよそ２の平方
根倍以上には改善される。この最適バイアスを実現する
走査用上限電圧値VUhは(式１２)で与えられ、N>100とす
ると、(式１３)に示すように、標準密度表示時の電圧値
VUのおよそ２の平方根分の１で良い。
バイアス基準電位(=信号電極駆動電圧値)VMを変えない
で一定に、すなわち、(式８)を満たすようにする。２ラ
イン同時選択であるから、最適バイアス比Ahは、(式９)
で与えられ、ON/OFF最大値αmaxhは(式１０)となり、標
準密度時のαmaxより大である。これにより、液晶表示
素子の特性にもよるが、コントラストがおよそ２の平方
根倍以上には改善される。この最適バイアスを実現する
走査用上限電圧値VUhは(式１２)で与えられ、N>100とす
ると、(式１３)に示すように、標準密度表示時の電圧値
VUのおよそ２の平方根分の１で良い。
【００２８】
【数２】
【００２９】２本の走査電極に同時に、標準密度表示時
の２倍の時間の駆動パルスを与える手段の一実施例を図
２に示す。即ち図２の走査電圧印加用素子内のシフトレ
ジスター（例えばＤ型フリップフロップ）の奇偶一対の
各出力ラインに、AND回路とOR回路を配置し、モード信
号と他ライン出力とのAND出力をOR回路の一方の入力と
して、自ライン出力とのORを取る構成とし、モード信号
のLow、Highで、奇偶順次の走査線選択出力か、奇偶同
時の走査線選択出力かを選択して、出力することによ
り、モード信号がHighの時、半密度表示で図３に示す奇
偶２ライン同時選択駆動の所望の出力が得られる。モー
ド信号がLowの時は、従来通りの図８に示す、標準密度
表示時の出力が得られる。
の２倍の時間の駆動パルスを与える手段の一実施例を図
２に示す。即ち図２の走査電圧印加用素子内のシフトレ
ジスター（例えばＤ型フリップフロップ）の奇偶一対の
各出力ラインに、AND回路とOR回路を配置し、モード信
号と他ライン出力とのAND出力をOR回路の一方の入力と
して、自ライン出力とのORを取る構成とし、モード信号
のLow、Highで、奇偶順次の走査線選択出力か、奇偶同
時の走査線選択出力かを選択して、出力することによ
り、モード信号がHighの時、半密度表示で図３に示す奇
偶２ライン同時選択駆動の所望の出力が得られる。モー
ド信号がLowの時は、従来通りの図８に示す、標準密度
表示時の出力が得られる。
【００３０】次に半密度表示時のVMhをVMに一定に保ち
つつ、走査用上限電圧VUhを標準密度時のおよそ２の平
方根分の１とする手段を図４、図５に示す。図４におい
ては、図１０に示すものよりも、抵抗器R8、R9、２回路
スィッチSW1およびモード信号入力端子を追加し、モー
ド信号がHighの時SW1を閉じ、R8をR1に、R9をR5にそれ
ぞれ並列接続する構成としたものであり、図５において
は、図４の抵抗器R8、R9の間に、互いにアノードを接続
したダイオードD4、D5を挿入し、 モード信号がHighの
時、１回路スィッチSW２にて、R8とD4の直列回路をR1
に、R9とD5の直列回路をR5にそれぞれ並列接続する構成
としたものである。
つつ、走査用上限電圧VUhを標準密度時のおよそ２の平
方根分の１とする手段を図４、図５に示す。図４におい
ては、図１０に示すものよりも、抵抗器R8、R9、２回路
スィッチSW1およびモード信号入力端子を追加し、モー
ド信号がHighの時SW1を閉じ、R8をR1に、R9をR5にそれ
ぞれ並列接続する構成としたものであり、図５において
は、図４の抵抗器R8、R9の間に、互いにアノードを接続
したダイオードD4、D5を挿入し、 モード信号がHighの
時、１回路スィッチSW２にて、R8とD4の直列回路をR1
に、R9とD5の直列回路をR5にそれぞれ並列接続する構成
としたものである。
【００３１】図４の場合、R8、R9の値はそれぞれR1、R
2、およびR5、R6との関係において、（式１８）、およ
び（式２１）で与えられる。図５の場合はダイオードD
4、D5の順方向電圧降下をVdとして、（式１７）および
（式２０）で与えられる。
2、およびR5、R6との関係において、（式１８）、およ
び（式２１）で与えられる。図５の場合はダイオードD
4、D5の順方向電圧降下をVdとして、（式１７）および
（式２０）で与えられる。
【００３２】
【数３】
【００３３】
【数４】
【００３４】例えば、表１の(1)、(2)、(3)の各モード
組合わせについて、各パラメータ値およびVr＝3v、VM=
2.4v、R2=10kΩ、R6=10kΩとした時の、R1、R5、R8、R9
の値をパラメータ実例の一例として表５に示す。
組合わせについて、各パラメータ値およびVr＝3v、VM=
2.4v、R2=10kΩ、R6=10kΩとした時の、R1、R5、R8、R9
の値をパラメータ実例の一例として表５に示す。
【００３５】
【表５】
【００３６】なお、標準密度表示時のＰ点、Ｑ点の電位
差により、Ｄ4、Ｄ5の内、どちらか一方のダイオードを
省いて良い。この時のR8、R9の値も数３、数４の様に同
様に得られるが割愛する。
差により、Ｄ4、Ｄ5の内、どちらか一方のダイオードを
省いて良い。この時のR8、R9の値も数３、数４の様に同
様に得られるが割愛する。
【００３７】以上の構成により、液晶自体の特性にもよ
るが、半密度表示時のコントラストとして、標準密度表
示時のコントラストに対し、１.２乃至２倍のコントラ
ストが得られる。
るが、半密度表示時のコントラストとして、標準密度表
示時のコントラストに対し、１.２乃至２倍のコントラ
ストが得られる。
【００３８】また、半密度表示時の水平方向の表示密度
変換については、コントラストの向上を目的とする本案
とは、無関係であるので、ここでは触れないこととす
る。
変換については、コントラストの向上を目的とする本案
とは、無関係であるので、ここでは触れないこととす
る。
【００３９】
【発明の効果】以上のように、本発明の液晶表示装置は
単純マトリクス型液晶の弱点であるコントラスト性能に
関し、半密度表示の場合に、コントラストを改良し表示
品位の向上を図ることができるという効果を有する。今
後ますます大画面化、高精細化が求められ、単純マトリ
クス型液晶のコントラスト性能確保が厳しくなる中で、
その効果は大きいと考える。
単純マトリクス型液晶の弱点であるコントラスト性能に
関し、半密度表示の場合に、コントラストを改良し表示
品位の向上を図ることができるという効果を有する。今
後ますます大画面化、高精細化が求められ、単純マトリ
クス型液晶のコントラスト性能確保が厳しくなる中で、
その効果は大きいと考える。
【図１】本発明の液晶表示装置の実施形態を示す駆動回
路を中心とした模式図
路を中心とした模式図
【図２】本発明の一実施例で、走査電圧印加LSI素子内
部の回路の一部を示す図
部の回路の一部を示す図
【図３】本発明による走査電圧印加LSI素子の出力波形
図
図
【図４】本発明による電源回路の内部構成図
【図５】本発明による電源回路の他の実施例の主部構成
図
図
【図６】従来の液晶表示装置の実施形態を示す駆動回路
を中心とした模式図
を中心とした模式図
【図７】単純マトリックス液晶表示装置の駆動電圧波形
図
図
【図８】従来の走査電圧印加ＬＳＩ素子の出力波形図
【図９】従来の走査電圧印加LSI素子の内部構成図
【図１０】従来の電源回路の内部構成図
１ 第１のガラス基板 ２ 第２のガラス基板 ３ 有効表示領域 ４ 信号電圧印加素子 ５ 走査電圧印加素子 ６ コントローラ ７ 電源回路 ８ 電源・信号入力端子
Claims (6)
- 【請求項１】複数本の縦方向の信号電極と、複数本の横
方向の走査電極とを有した一対の第１および第２のガラ
ス基板を対向させ、該対向ガラス基板間隙に液晶材料を
封入した液晶表示素子と、前記信号電極に接続され信号
電圧を印加する信号電圧印加素子と、前記走査電極に接
続され走査電圧を印加する走査電圧印加素子と、入力信
号を受けて駆動用各種信号を生成・加工ならびに制御す
るコントローラと、一定の電源供給を受けて、駆動用各
種電圧を生成ならびに制御する電源回路を有する液晶表
示装置であって、 標準密度の２分の１の走査方向密度を有するデータの表
示の場合に、走査電極駆動として選択電圧を標準密度表
示時のおよそ２の平方根分の１とし、かつ隣接２ライン
同時に選択電圧を与えることにより、標準密度表示に対
し改善されたコントラストで２分の１走査方向密度の表
示を可能にしたことを特徴とした液晶表示装置。 - 【請求項２】走査電圧印加素子に関し、偶数ビットのシ
フトレジスターを持ち、その構成素子としてのＤ型フリ
ップフロップの隣接する奇数・偶数の各組の出力ライン
に対し、モード信号により、奇偶順次の走査線選択出力
か、奇偶同時の走査線選択出力かを選択して出力するこ
とにより、標準密度表示か半密度表示かを選択すること
を特徴とする請求項１記載の液晶表示装置。 - 【請求項３】走査電圧印加素子に関し、偶数ビットのシ
フトレジスターを持ち、その構成素子としてのＤ型フリ
ップフロップの奇偶一対の各出力ラインに、AND回路とO
R回路を配置し、モード信号と他ライン出力とのAND出力
をOR回路の一方の入力として、自ライン出力とのORを取
る構成とし、モード信号のLow、Highで、奇偶順次の走
査線選択出力か、奇偶同時の走査線選択出力かを選択し
て出力することにより、標準密度表示か半密度表示かの
選択を可能にしたことを特徴とする請求項１記載の液晶
表示装置。 - 【請求項４】電源回路に関し、モード信号により、半密
度表示時の選択電圧を標準密度表示時の選択電圧のおよ
そ２の平方根分の１にしたことを特徴とする請求項１記
載の液晶表示装置。 - 【請求項５】電源回路に関し、モード信号により、半密
度表示時の選択電圧を標準密度表示時の選択電圧のおよ
そ２の平方根分の１にした場合に、駆動バイアス基準電
圧をほぼ一定に保つ手段を有することを特徴とする請求
項１記載の液晶表示装置。 - 【請求項６】電源回路のモード信号による標準密度表
示、半密度表示の選択電圧切り替えと駆動バイアス基準
電圧をほぼ一定に保つ手段に関し、選択電圧ラインとグ
ランド間に設置された選択電圧制御用抵抗分割回路の中
点と、同様に選択電圧ラインとグランド間に設置された
駆動バイアス基準電圧用抵抗分割回路の中点との間に、
少なくとも１個のダイオードと、少なくとも２個以上の
抵抗器から成り、前記抵抗器が前記ダイオードを挟む構
成の直列回路を挿入するとともに、前記ダイオードのア
ノード端子と前記選択電圧ラインの間に１回路のスイッ
チ手段を設け、モード信号により、前記スイッチ回路を
ＯＦＦ／ＯＮすることで、標準密度表示、半密度表示の
選択電圧切り替えと、駆動バイアス基準電圧の一定化を
１回路スイッチで実現可能にしたことを特徴とする請求
項１記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028198A JPH11231841A (ja) | 1998-02-13 | 1998-02-13 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028198A JPH11231841A (ja) | 1998-02-13 | 1998-02-13 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11231841A true JPH11231841A (ja) | 1999-08-27 |
Family
ID=12299346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3028198A Pending JPH11231841A (ja) | 1998-02-13 | 1998-02-13 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11231841A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438968B1 (ko) * | 2001-12-31 | 2004-07-03 | 엘지.필립스 엘시디 주식회사 | 액정 패널의 전원공급 장치 |
-
1998
- 1998-02-13 JP JP3028198A patent/JPH11231841A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438968B1 (ko) * | 2001-12-31 | 2004-07-03 | 엘지.필립스 엘시디 주식회사 | 액정 패널의 전원공급 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6459416B1 (en) | Multi-gray level display apparatus and method of displaying an image at many gray levels | |
| US8248357B2 (en) | Pixel driving circuit and a display device having the same | |
| US20080211792A1 (en) | Liquid crystal display and method for driving the same | |
| EP0949605A1 (en) | High-speed driving method of a liquid crystal display panel | |
| EP1667104A2 (en) | A system and method for driving an LCD | |
| JP2004279626A (ja) | 表示装置およびその駆動方法 | |
| JPH10207438A (ja) | 液晶装置 | |
| GB2175725A (en) | Improvements in or relating to electro-optical display devices | |
| CN113744698B (zh) | 阵列基板的驱动方法、阵列基板以及显示面板 | |
| US6989811B2 (en) | Liquid crystal display device and driving circuit thereof | |
| JPH04113314A (ja) | 液晶表示装置 | |
| KR100825094B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JPH11231841A (ja) | 液晶表示装置 | |
| EP0260146A2 (en) | Multi-colour display system | |
| JP2002358050A (ja) | 液晶駆動装置 | |
| JPH06161390A (ja) | 液晶表示装置の駆動方法 | |
| KR100965587B1 (ko) | 액정표시장치 및 이의 구동방법 | |
| JPH02135421A (ja) | マトリックス表示パネルの階調表示制御駆動装置 | |
| JP2001100688A (ja) | 表示装置の駆動方法および駆動回路 | |
| JP3549127B2 (ja) | 液晶表示装置 | |
| JPS631523B2 (ja) | ||
| JPH0744138A (ja) | 液晶表示装置 | |
| JP3666195B2 (ja) | 液晶素子の駆動方法及び液晶表示装置及び電子機器 | |
| JP2003005152A (ja) | 液晶表示装置 | |
| JP3064400B2 (ja) | 液晶パネルの駆動方法及び液晶表示装置 |