JPH11231189A

JPH11231189A - 実装体及びその製造方法

Info

Publication number: JPH11231189A
Application number: JP2841198A
Authority: JP
Inventors: Kenzo Hatada; 賢造畑田; Hiroshi Murata; 弘村田; Kazuo Kato; 和男加藤
Original assignee: Denki Kagaku Kogyo KK
Current assignee: Denka Co Ltd
Priority date: 1998-02-10
Filing date: 1998-02-10
Publication date: 1999-08-27

Abstract

(57)【要約】【課題】構成要素が１μｍ以下の高精度に位置制御され
た電気部品、光学部品、機構部品を生産性高く、安価に
提供する。【解決手段】基板と、基板上に垂直に設けた棒状結晶体
と、棒状結晶体により位置制御され、載置される電子部
品、機構部品又は光学部品とからなることを特徴とする
実装体、並びに、電子部品、機構部品又は光学部品を構
成する要素の一部にマークを付し、該マークと棒状結晶
体とを用いて位置合わせすることを特徴とする前記実装
体の製造方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光通信システムに
おける半導体発光素子と受光素子、レンズ、光導波路或
いは光ファイバーとの光結合、又はマイクロマシン技術
におけるマイクロギア、マイクロモーターの形成を初め
とする、高精度の位置合わせを必要とする電子部品、機
構部品、光学部品の実装体に係わる。

【０００２】

【従来の技術】光通信システムに関し、幹線系について
は高速化や伝送距離の拡大が進められてきたが、最近で
は一般家庭を対象とした加入者系についても高速化や伝
送距離の拡大が図られている。加入者系の様な広いユー
ザーを対象とした光通信システムでは性能ばかりでなく
システムの低価格化が強く求められている。しかし、光
素子（例えば半導体発光素子）を基板に固定して光ファ
イバーと光軸調整を行い光学的に結合する従来の方法で
は、量産性が低く、低価格化が困難であるという問題が
ある。

【０００３】そこで、光素子と光ファイバーを簡便に効
率よく結合させるために、例えば、図１６に示すよう
に、光ファイバー３をシリコン基板１上に形成された溝
側面がＶ字状となっている溝４、いわゆるＶ字溝に固定
し、半導体発光素子２を該半導体発光素子に形成された
位置合わせマーク５と前記シリコン基板１上に形成され
た位置合わせ用マーク６の双方を画像認識し、位置検出
することで、無調整で実装する方法が提案されている
（表面実装技術、第６巻、第７号、４９−５２頁（１９
９６年））。

【０００４】しかしながら、この実装方法ではロボット
アーム等を利用し光素子をシリコン基板上に搭載する
が、位置精度良く搭載するためには、温度変化と風とが
共に無い作業環境が必要であるので、完全に自動化する
ことが不可欠となり、その結果、価格が高くなる問題が
ある。又、画像処理により搭載位置を認識をするに際
し、半導体発光素子に付される位置合わせマークを設け
る場所は半導体発光素子の上面であることがマーク認識
方向の許容が広く搭載作業を行い易いので望ましいので
あるが、基板上に形成される位置合わせマークと半導体
発光素子上面のマークの段差が大きくなり同時認識が困
難となる問題がある。そのため、半導体発光素子に付さ
れる位置合わせマークは、位置合わせマークを認識する
方向が制限されているという問題を抱えながらも、半導
体発光素子の下面に付されている。更に、半導体発光素
子２のサイズは数百μｍｘ数百μｍｘ約１００μｍであ
り、ロボットアームとの重量差が大きく、基板１上にア
ームに掴んだまま半導体発光素子２を置くまでは位置精
度は保たれているが、アームを外す際に半導体発光素子
２が動き易く、所望の位置に制御し難いという問題もあ
り、位置精度は高々±1μｍ程度と大きい。半導体発光
素子の発光部は通常１μｍｘ２μｍ程度であるため１μ
ｍ以下の高精度な軸合わせが所望されている。

【０００５】また、マイクロマシン技術において、位置
合わせの精度を高く機構部品を結合しなければならない
場合、例えば、マイクロギア列（ボックス）やマイクロ
モーター等回転機構を作製する際において、事前に形成
された各部品をアセンブリする有効な手段が無く、これ
まではシリコン基板上にフォトリソグラフィー技術、Ｃ
ＶＤ技術の併用によりポリシリコン層、酸化膜層又は窒
化膜層等のパターン積層構造を形成し、最後にエッチン
グ技術により回転軸と回転板を同時に形成する方法が提
案されている（ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓ
ｏｎＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ、Ｖｏｌ．３
５，Ｎｏ．６ｐ７１９−７２３）。

【０００６】しかしながら、この方法では、（１）部品
材質の制限が厳しいこと、（２）工程数が多く且つ複雑
であること、（３）量産に不向きであり、価格が高いこ
と等の問題がある。

【０００７】

【発明が解決しようとする課題】本発明は、上記の事情
に鑑みてなされたものであり、電子部品、機構部品或い
は光学部品が無調整に、１μｍ以下、好ましい実施態様
に於いては０．２μｍ以下の、高精度で位置決めされて
いる実装体と、前記実装体を高い生産性を実現できる製
造方法を提供することを目的とするものである。

【０００８】

【課題を解決するための手段】即ち、本発明の第１の発
明は、基板と、基板上に垂直に設けた棒状結晶体と、棒
状結晶体により位置制御され、載置される電子部品、機
構部品又は光学部品とからなることを特徴とする実装体
である。

【０００９】本発明の第２の発明は、電子部品、機構部
品又は光学部品が棒状結晶体により、棒状結晶体の軸と
垂直な面内の２次元方向で位置制御されてなることを特
徴とする実装体である。

【００１０】本発明の第３の発明は、電子部品、機構部
品又は光学部品が棒状結晶体により、棒状結晶体の軸と
垂直な面内の２次元方向並びに棒状結晶体の軸方向で位
置制御されてなることを特徴とする実装体である。

【００１１】本発明の第４の発明は、前記棒状結晶体の
太さが先端方向で減少していることを特徴とする実装体
である。

【００１２】本発明の第５の発明は、電子部品、機構部
品又は光学部品が棒状結晶体と基板上面に設けられた溝
及び／又は段差により、棒状結晶体の軸と垂直な面内の
２次元方向並びに棒状の軸方向で位置制御されてなるこ
とを特徴とする実装体である。

【００１３】本発明の第６の発明は、電子部品、機構部
品又は光学部品を構成する要素の少なくとも一部が台座
を介して基板に固定されてなることを特徴とする実装体
である。

【００１４】本発明の第７の発明は、棒状結晶体が、上
面に段差を設けた基板若しくは台座を固定し段差を設け
た基板の複数の段差面に設けられてなることを特徴とす
る実装体である。

【００１５】本発明の第８の発明は、棒状結晶体が上面
に段差と溝を設けた基板若しくは溝を有し、該溝以外の
部分に台座を固定し段差を設けた基板の上に設けられ、
しかも棒状結晶体と溝が互いに異なる段差面に設けられ
てなることを特徴とする実装体である。

【００１６】本発明の第９の発明は、溝に光ファイバー
を載置してなることを特徴とする実装体である。

【００１７】本発明の第１０の発明は、棒状結晶体の表
面を導電化処理してなることを特徴とする実装体であ
る。

【００１８】本発明の第１１の発明は、棒状結晶体に能
動素子又は受動素子を設けてなることを特徴とする実装
体である。

【００１９】本発明の第１２の発明は、基板表面に配線
回路が設けられ、該配線回路と棒状結晶体が電気的に接
続されてなる実装体である。

【００２０】本発明の第１３の発明は、棒状結晶体を電
子部品、機構部品又は光学部品を構成する要素の少なく
とも一部分が載置する位置に設けられてなることを特徴
とする実装体である。

【００２１】本発明の第１４の発明は、電子部品、機構
部品又は光学部品を構成し外面を有する要素の少なくと
も一部分が棒状結晶体と該外面で接してなることを特徴
とする実装体である。

【００２２】本発明の第１５の発明は、電子部品、機構
部品又は光学部品を構成する要素の少なくとも一部分が
溝若しくは孔を有し、棒状結晶体が前記溝若しくは孔に
結合してなることを特徴とするを特徴とする実装体であ
る。

【００２３】本発明の第１６の発明は、電子部品、機構
部品又は光学部品を構成する要素の少なくとも一部分と
棒状結晶体とが低融点金属を介して固定されてなること
を特徴とする実装体である。

【００２４】本発明の第１７の発明は、基板がＳｉ、Ｌ
ａＢ６、Ｇｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＳｉＣから
なる群から選ばれるいずれかであることを特徴とする実
装体である。

【００２５】本発明の第１８の発明は、棒状結晶体がＳ
ｉ、ＬａＢ６、Ｇｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、Ｓｉ
Ｃからなる群から選ばれるいずれかであることを特徴と
する実装体である。

【００２６】本発明の第１９の発明は、棒状結晶体がＶ
ＬＳ成長法により形成されてなることを特徴とする実装
体である。

【００２７】本発明の第２０の発明は、電子部品、機構
部品又は光学部品を構成する要素の少なくとも一部にマ
ークを付し、該マークと棒状結晶体とを用いて位置合わ
せすることを特徴とする実装体の製造方法である。

【００２８】

【発明の実施の形態】本発明における電子部品として
は、半導体発光素子及びその駆動回路、半導体受光素子
及びその駆動回路等が挙げられる。光学部品としては、
光導波路、光ファイバー、ミラー、レンズ等が挙げられ
る。また、機構部品としては、ギア、ローター、バネ、
コネクタ、ハウジング（シャーシ）等が挙げられ、いず
れもその大きさが１ｍｍ以下のものである。

【００２９】

【実施例】以下、本発明を、ＶＬＳ成長法（気相−液相
−固相成長法）並びに反応性イオンエッチング（ＲＩ
Ｅ）で基板上に該基板に垂直な棒状結晶体を形成する方
法で得られる実装体を例示し、詳細に説明するが、本発
明はこれらの例示に限定されるものではない。図１〜図
７は、後述する実施例１に係る発明品の各製造工程段階
での鳥瞰図を示し、図８が実施例１に係る発明品を、図
９〜図１５がそれぞれ実施例２〜実施例８に係る発明品
を示す図である。

【００３０】

【実施例】〔実施例１〕少なくとも表面が平坦な基板を
準備し、該基板表面の所望の位置に所望の大きさのバン
プを設ける。バンプを設ける方法は、従来公知の方法、
例えばフォトリソグラフィー技術、メッキ方法等のいず
れによっても構わない。

【００３１】基板としては、平坦な面を有するならばど
のようなものでも構わないが、入手しやすさ、半導体素
子と熱膨張率が近いこと等の理由からＳｉ、ＬａＢ₆、
Ｇｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＳｉＣ等が好まし
く、特に、後工程で配線回路を制御して形成できるよう
に体積抵抗率が１０³Ω・ｃｍ以上の電気絶縁性を有す
ること、安価であることからＳｉ、ことに棒状結晶体の
ＶＬＳ成長が容易な（１１１）単結晶Ｓｉが好ましい。

【００３２】バンプの材質については、棒状結晶体をＶ
ＬＳ成長させるときに、バンプが液相を形成し、該液相
には気相から供給される棒状結晶体の構成元素が溶解
し、液相と接する固相（基板或いは既に成長した棒状結
晶体）に棒状結晶体が析出されるものであればどのよう
なものでも構わない。一般的には、金、銀、白金等の低
融点金属或いは基板構成材料と反応して液相を形成する
金属が用いられ、基板がＳｉの場合には金、白金等が一
般に選択されるが、棒状結晶体の成長の制御性が優れる
ことから金が特に好ましい。本実施例においては、基板
に体積抵抗率が１０³Ω・ｃｍ以上の（１１１）単結晶
Ｓｉ基板を用い、バンプ材質として金を選択した（図１
参照）。

【００３３】次に、前記のバンプを設けた基板を、棒状
結晶体を構成する元素を含む雰囲気下で加熱する従来公
知のＶＬＳ成長法を適用して、棒状結晶体をＶＬＳ成長
させれば良い。又、本発明に於いて、棒状結晶体の材質
についてはどの様なものでも構わないが、Ｓｉ、ＬａＢ
₆、Ｇｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＳｉＣ等が好ま
しく、特に、基板材質と同じものが基板と棒状結晶体と
の界面での両者の接合強さが高いことから好ましい。本
実施例においては、四塩化珪素と水素の混合ガス雰囲気
下で基板を９２０℃に加熱することで、単結晶Ｓｉから
なる棒状結晶体を成長させた。尚、棒状結晶体を作成す
る方法としては、塩素系ガスを用いた反応性イオンエッ
チング法（ＲＩＥ）を用いることもできるが、生産性の
点で本実施例で開示するＶＬＳ成長法によるのがより好
ましい。上記操作で、Ａｕ−Ｓｉ合金等のＶＬＳ成長時
に液相を形成し固化した部分２３を有する棒状結晶体８
及び段差付き棒状結晶体９の下部が基板表面に対して略
垂直に成長している基板が得られる（図２参照）。

【００３４】次に、段差付き棒状結晶体９の下部につい
て、その先端部に存在しているＶＬＳ成長時に液相を形
成し固化した部分２３をトリミングして平坦部を形成
（図３参照）し、該平坦部にバンプ２２を形成する（図
４参照）。前記平坦部の高さは、後述するとおりに、部
品を構成する要素（以下、単に構成要素という）を載置
する部分にする際には、構成要素と位置合わせするべき
他の構成要素との寸法、位置を考慮して、予め設定され
る。トリミングは、前記の液相を形成し固化した部分２
３を選択的にエッチングする方法でも良いし、機械的に
研磨或いは研削する方法でも構わない。更に、段差付き
棒状結晶体９の一部自身を除去するものであっても構わ
ない。また、この段階でのバンプ２２の形成方法は、前
述したものと同様である。

【００３５】前記処理を行った基板について、再びＶＬ
Ｓ成長を行うことで、棒状結晶体８の成長は継続される
し、新たに段差付き棒状結晶体９の上部を形成すること
ができる（図５参照）。図６は、ＶＬＳ成長を終了し、
棒状結晶体８と段差付き棒状結晶体９について、それぞ
れの先端部に存在した液相を形成し固化した部分２３を
トリミングし、除去したものである。本実施例におい
て、棒状結晶体８の寸法は直径２０μｍ、長さ１６０μ
ｍであり、段差を有する棒状結晶体９の寸法は段差の下
側について直径８０μｍ、長さ６０μｍ、段差の上側に
ついて直径２０μｍ、長さ１００μｍとした。尚、本実
施例では、段差付き棒状結晶体を形成する方法を例示し
ているが、ＶＬＳ成長時に、例えば温度条件を制御する
こと等により棒状結晶体の太さを成長方向について連続
的に変化させることも可能である。そして、ＶＬＳ成長
法、ＲＩＥのいずれによる場合であっても、高度に位置
制御、寸法制御された棒状結晶体が基板上の任意の位置
に設けることができるので、この棒状結晶体を実装体組
立時の位置基準として採用することで、微細寸法の構成
要素からなる電子部品、光学部品或いは機構部品等の部
品を位置精度高く実装できる。即ち、±０．２μｍ以下
の誤差しか許容されない前記部品を搭載した実装品を容
易に得ることができる。

【００３６】図７は、上記操作で得た基板の所望の位置
に、配線回路を設ける。配線回路を構成する物質は、導
電性であればどのようなものでも構わないが、導電性に
優れ、長期信頼性に富み、入手可能であることからＡ
ｕ、Ｃｕ、Ｃｒ、Ｎｉ等の金属が単独若しくは組み合わ
されて好ましく採用される。前記金属を設ける方法に関
しては、周知の蒸着法、スパッタリング法、メッキ法、
エッチング法、或いはこれらを組み合わせる方法が用い
られる。本実施例では、基板１の一部、並びに段差付き
棒状結晶体の一部に、スパッタリング法より、Ｃｒ（５
０ｎｍ厚さ）、Ｎｉ（２００ｎｍ厚さ）及びＡｕ（３０
０ｎｍ厚さ）を順次積層した後、湿式エッチング法を用
いて所定の形状を有する電極パターン７と表面が導電被
覆された段差付き棒状結晶体１１を形成した。また、一
部の段差付き棒状結晶体１１については、段差よりも先
端部の前記金属層をエッチング除去した。この操作で得
られた表面の一部を導電被覆した段差付き棒状結晶体１
０、及び表面全体を導電被覆した段差付き棒状結晶体１
１はいずれも位置決めに用いた後は、電極取り出し配線
としても使用できる。

【００３７】前述の操作で得られた基板を用いて、該基
板上に電子部品、機構部品又は光学部品等の部品を位置
精度高く載置することができる。図８は、前記操作で得
られた図７に示した基板上に、半導体発光素子２と光フ
ァイバー３とを搭載してなる実装体を示している。

【００３８】半導体発光素子２は、図示していないが、
厚さ０．１〜０.５μｍのＡｕ８０ｗｔ％−Ｓｎ２０ｗ
ｔ％半田を介して、段差付き棒状結晶体９、１０及び１
１の段差上面及び上部側面に接するように、ジャンクシ
ョンダウンで固定してある。段差より下部の高さ（本実
施例では６１μｍ）を予め定めておくことで、半導体発
光素子２の発光中心部と光ファイバー３（直径１２５μ
ｍ）のコア中心部との高さ調整が簡単にでき、両者の結
合作業においては調整作業を必要としない。又、棒状結
晶体９、１０及び１１に囲まれる箇所に半導体発光素子
２を挿入することで、簡便に位置合わせができるので、
従来必須であった温度変化と風が無い作業環境の確保が
不要であるという特徴をも有する。更に、載置時ロボッ
トアームを外す際にも半導体発光素子２がズレじないの
で、極めて高精度に保つことができるという特徴を発揮
する。上記構成を採用しているので、棒状結晶体を設け
る位置を制御することで基板面と平行な面での２次元的
な位置制御が、また棒状結晶体に設ける段差の高さ、或
いは断面が連続的に変化する棒状結晶体の太さといった
棒状結晶体の形状を制御することで棒状結晶体の軸方向
（基板面と垂直方向）での１次元的な位置制御が容易に
達成でき、半導体発光素子と光ファイバーとからなり両
者の位置精度が±０．２μｍ以下の光結合が調整作業を
要することなく得ることができる。

【００３９】又、光ファイバー３についても、棒状結晶
体８で囲まれる空間に、光ファイバー側面と棒状結晶体
側面とが接するように載置されるが、上述したとおり
に、予め棒状結晶体８を設ける位置と棒状結晶体８の太
さを制御することで、半導体発光素子２が高度に位置制
御されているので、載置時に位置調整作業をすることな
く、基板１上に載置することができる。尚、光ファイバ
ー３は基板１上に載置するに際し、接着剤を介して固定
されることが一般的である。

【００４０】段付き棒状結晶体の段差面とその段差より
下部側面が導電被覆した棒状結晶体１０を半導体発光素
子２の下面電極に電気的に接続し、該半導体発光素子の
上面電極をワイヤ１２により全面導電被覆された段差付
き棒状結晶体１１と電気的に接続している。このような
構成を採用することで、半導体発光素子２はその電極部
が基板１上の段差付き棒状結晶体１０、１１表面の導電
被覆層、外部取り出し電極７を介して、容易に外部回路
と結線することができる。

【００４１】〔実施例２〕図９は本実施例に係る実装体
の図である。棒状結晶体８が段差１３を設けた基板１上
に設けられている。半導体発光素子２は、前記段差の上
面に設けられた棒状結晶体と該半導体発光素子の外面に
設けられたマーカー５とで接し、位置合わせされながら
基板１上に載置されている。基板の前記段差上面の一部
には外部引き出し電極７が設けられ、半導体発光素子の
電極と電気的に接続されている。一方、光ファイバー３
が前記段差の下にある基板面上に設けられた棒状結晶体
が形成する空間部に納められ固定されている。このよう
な構成を採用することで、部品を構成する要素の一部を
棒状結晶体の軸と垂直な面内の２次元方向で位置制御
を、前記段差の高さを調整することで基板面と垂直方向
での位置制御をすることが極めて容易となる。また、部
品を載置する際に、半導体発光素子２の上面にフォーカ
スした画像認識が使用できるため、位置検出がし易く、
位置精度を容易に向上させることができる。更に、棒状
単結晶体により構成される基準面が少なくとも１面存在
させ、これに部品の構成要素の一部を接して配置するこ
とで、部品の位置合わせが一層簡便になり、載置時のロ
ボットアームを外す際にも半導体発光素子２がズレるこ
となく、位置精度を高く維持できる。

【００４２】また、本実施例において、基板に設ける段
差の高さについては、基板上に載置する部品の形状、寸
法に応じて変更すれば良く、半導体発光素子と光ファイ
バーとの光結合の場合は、現行の光ファイバーが直径１
２５μｍ程度であり、半導体発光素子の発光部がジャン
クションダウンする場合底面から約数μｍの高さ以下で
あることから、６０μｍ程度とすることが一般的であ
る。基板１に段差を設ける方法については、ダイシング
等の従来公知の方法を適用することができる。また、基
板１に段差１３を設けることに代えて台座を設ける方法
も採用することができる。即ち、基板上の半導体発光素
子を搭載する部分に台座を設け、該台座上に棒状結晶
体、必要ならば外部取り出し電極等の配線回路を設ける
こともできる。逆に、段差より下となる基板面の棒状結
晶体に代えて、実施例３に後述するとおりに、溝を設け
ても良い。

【００４３】本実施例に係る実装体は、以下に示す方法
で得た。即ち、体積抵抗率が１０³Ω・ｃｍ以上である
平坦なシリコン（１１１）基板１上にダイシングにより
６１μｍの段差１３を形成した。前記段差の上面及び下
面の所望の位置に、金バンプをメッキ法で形成し、実施
例１と同じ条件で棒状結晶体をＶＬＳ成長し、棒状結晶
体の先端部をトリミングし、半導体発光素子２の高さと
一致する高さに調整した。この結果、棒状結晶体は直径
２０μｍ、高さ１００μｍの形状となった。更に、基板
１の一部に、スパッタリング法によりＣｒ（厚さ５０ｎ
ｍ）、Ｎｉ（厚さ２００ｎｍ）並びにＡｕ（厚さ３００
ｎｍ）を順次積層形成した後、湿式エッチング法によ
り、所定の形状を有する外部取り出し電極７並びに配線
回路を形成した。

【００４４】次に、予め周知のフォトリソグラフィー技
術により該半導体発光素子上面に位置合わせマーク５を
形成した半導体発光素子２を用意し、該半導体発光素子
を、発光面を棒状結晶体８に突き当てながら位置合わせ
マーク５が棒状結晶体の先端と一致するように０．５μ
ｍ厚のＡｕ８０ｗｔ％−Ｓｎ２０ｗｔ％半田を用いジャ
ンクションダウンで基板上に固定した。更に、光ファイ
バー３を、棒状結晶体８で囲まれる空間に、該光ファイ
バー側面と該棒状結晶体側面とが接するように載置し、
接着剤をもって固定した。この実装体において、半導体
発光素子と光ファイバーとの最終位置精度は±０．２μ
ｍ以下である。尚、本実施例において、基板に段差を設
けることに代えて、所定厚さの台座を平坦な基板上に載
置しても、同様な効果をえることができる。

【００４５】〔実施例３〕図１０は、本実施例に係る実
装体を示す図である。光ファイバー３の側面が接して固
定されるための側壁がＶ字状の溝１４が設けられた基板
１上の所定の位置に棒状結晶体８が設けられ、該棒状結
晶体と予め半導体発光素子２の上面に設けられたマーカ
ー５とを用いて位置合わせされていて、更に該基板１上
に半導体発光素子２の電極と電気的に接続され、外部回
路に導通するための外部取り出し電極７が設けられてい
る実装体である。尚、図１０において、形状を理解しや
すくする目的で、光ファイバー３は基板１上に載置する
直前の状況で表している。

【００４６】基板１としては、体積抵抗率が１０³Ω・
ｃｍ以上である平坦なＳｉ（１１１）単結晶基板を用
い、ダイシングによりＶ字溝を形成した。溝は、光ファ
イバー３の位置を所定の位置に規定する機能を有するも
のならばどのような断面形状を有していても構わない
が、光ファイバー位置（基板表面での）、高さの調整が
容易であること、作製しやすいこと等から、光ファイバ
ー３と接触する溝上部がＶ字状となっているＶ字溝が好
まれる。本実施例ではＶ字溝の角度を７０度とし、溝開
口部の差し渡しを１５２μｍとすることで、半導体発光
素子２の発光部と光ファイバー３のコア部の高さを容易
に一致させることができた。Ｖ字溝の形成方法は、ダイ
シング等の機械的加工法が生産性に優れることから好ま
れるが、エッチングを利用する方法等も適用することが
できる。

【００４７】前記基板１上に、実施例２と同様じ方法
で、棒状結晶体８を形成し、その先端部をトリミングし
て直径２０μｍ、長さ１００μｍとし、外部取り出し電
極７や配線回路を設けた。尚、棒状結晶体の長さは半導
体発光素子２の厚さと一致するように設計している。一
方、半導体発光素子２については、その製造時に周知の
フォトリソグラフィー等により、該半導体発光素子の上
面に位置合わせ用マーク５を形成してある。

【００４８】上記構成を採用すると、半導体発光素子２
と棒状結晶体８が接することなく、該半導体発光素子の
上面に設けられた位置合わせマークと棒状結晶体８とを
用いて、半導体発光素子を基板１上の所定の位置に載置
することができるし、載置時の画像認識も該半導体発光
素子の上面にフォーカスするのみで行え、位置検出し易
く、その結果位置精度が従来に比し飛躍的に向上させる
ことができる。尚、半導体発光素子２は、０．１〜０.
５μｍ厚のＡｕ８０ｗｔ％−Ｓｎ２０ｗｔ％半田を用
い、ジャンクションダウンで基板１上に固定すれば良
い。又、光ファイバー３は、該光ファイバーの側面がＶ
字溝１４の側面と接するように載置され、接着剤で固定
すれば良い。

【００４９】〔実施例４〕図１１は、本実施例に係る実
装体の（ａ）平面図と（ｂ）正面図である。本実施例に
おいて、基板１５は、体積抵抗率が１０⁷Ω・ｃｍ以上
であるＩｎＰ（１００）単結晶基板からなり、該基板上
にｎ−ＩｎＰ/ｎ−ＧａＩｎＡｓＰ／ＧａＩｎＡｓＰ
（活性層）／ｐ−ＧａＩｎＡｓＰ／ｐ−ＩｎＰからなる
積層膜で構成され、発振波長が１．５５μｍとなる半導
体発光素子１７を有する棒状結晶体１６が設けられてい
る。前記棒状結晶体１６で囲まれた空間部に、棒状結晶
体のうちの一つの半導体発光素子１７が光ファイバー３
の軸上に位置し、該半導体発光素子の発する光が光ファ
イバー３に入射するように、光ファイバー３が載置さ
れ、更に、前記半導体発光素子１７より外部回路に結線
するための配線回路と外部取り出し電極７から構成され
ている。半導体発光素子１７の設けられている高さにつ
いては、ＩｎＰ基板１７上に光ファイバー３を載置する
とき、該半導体発光素子１７の活性層位置が光ファイバ
ーのコアの中心と一致するようにＩｎＰ基板１５表面よ
り概ね６０μｍ上方に位置するようにしている。

【００５０】上記の実装体の基板とその上の棒状結晶体
は、ＩｎＰ（１００）単結晶基板上に周知の有機金属気
相法を用いｎ−ＩｎＰ/ｎ−ＧａＩｎＡｓＰ／ＧａＩｎ
ＡｓＰ／ｐ−ＧａＩｎＡｓＰ／ｐ−ＩｎＰからなる積層
膜を形成し、フォトリソグラフィー、湿式エッチング法
を用いてＳｉＯ₂のパターンを形成して、ＣＨ₄／Ｈ₂混
合ガスを用いて反応性イオンエッチング（ＲＩＥ）によ
り一辺の長さ５μｍの断面が正方形の棒状結晶体を作製
したものである。棒状結晶体の長さは、１００μｍであ
る。このような構造を採用するとき、半導体発光素子１
７を有する棒状結晶体を用いて、部品を位置決めするこ
とができ、しかも位置決め後は半導体発光素子１７をそ
のままに使用することができる。このため、当該実装体
は、位置合わせ精度が極めて高く、しかも、半導体発光
素子１７の発光部が光ファイバー３のコア部と接して配
置することができ、９０％以上の結合効率が容易に達成
できる。尚、棒状結晶体１６はいずれも半導体発光素子
１７を有するが、光ファイバー３の位置制御にのみ用い
られる棒状結晶体に設けられた半導体素子１７について
は、その機能を利用してもしなくても良い。

【００５１】前記操作を施した基板について、更に、Ｉ
ｎＰ基板１５の所望の部分にスパッタリング法によりＣ
ｒ（厚さ５０ｎｍ）、Ｎｉ（厚さ２００ｎｍ）並びにＡ
ｕ（厚さ３００ｎｍ）を順次積層形成し、更に湿式エッ
チング法により所定の形状を有する電極パターン７と配
線回路を形成する。光ファイバー３は、棒状結晶体１６
で囲まれた空間に、光ファイバーの側面と棒状結晶体１
６の側面とが接するように、ＩｎＰ基板１５上に載置さ
れた後、接着剤で固定される。又、光ファイバー３のコ
ア部分と接触する半導体発光素子１７を有する棒状結晶
体を、ワイヤ１２により外部取り付け電極７と接続し、
半導体発光素子として機能するように電気的に接続す
る。

【００５２】〔実施例５〕図１２は、本実施例に係る実
装体を示す平面図である。Ｓｉ（１１１）単結晶基板１
上に、直径１００μｍ、長さ１００μｍの棒状結晶体８
を設け、該棒状結晶体を回転軸とするマイクロギア１８
が載置されている実装体である。マイクロギア１８は、
厚さ１００μｍとしたＳｉ単結晶基板から微細加工ワイ
ヤ放電法により作製したもので、最大３００μｍの直径
を有する。棒状結晶体は、実施例１と同様の操作で得た
ものである。本発明の実装体は、棒状結晶体が位置制御
性に優れるＶＬＳ成長法により形成されていて、部品搭
載時の位置合わせに用いられ、位置決め後にはギアシャ
フトとしてそのまま使用できるという特徴を有してい
る、各々のマイクロギアが高度に位置制御されたマイク
ロギア列（ボックス）である。また、本発明品は、マイ
クロギア１８を棒状結晶体８に嵌合させるだけで容易に
得ることができ、量産性に富むことから、低価格化を達
成できる。

【００５３】〔実施例６〕本実施例は、実施例２におけ
る半導体発光素子２の基板１上への位置合わせ、載置の
方法を一層改良するためになされた発明であり、実施例
２と差異のある点について図１３に示した。本実施例で
は、基板１上に、半導体発光素子２の高さと同じ長さの
棒状結晶体８を設け、該棒状結晶体８の側面に接して前
記半導体発光素子２を載置するに際し、予め設けられた
前記半導体素子２上面の低融点金属１９からなるマーク
を棒状結晶体８に位置合わせし、更に、マークと棒状結
晶体８の先端部に低融点金属を設けてなることを特徴と
している。上記構成を採用するとき、半導体発光素子２
上の低融点金属と棒状結晶体８先端部の低融点金属１９
とが接触するようにジャンクションダウンで仮固定し、
無酸素雰囲気下で３２０℃程度の低融点金属の融点以上
に加熱して、表面張力による自己整合効果を利用するこ
とで、高精度な位置合わせを容易に行うことができるか
らである。

【００５４】上記構成を採用することで、半導体発光素
子２をシリコン基板１上に載置する際の画像認識を半導
体発光素子上面フォーカスで行え、位置検出し易くな
り、且つ仮固定時に位置精度を厳密に制御しなくてもか
まわない利点があるし、高価格化に繋がる温度変化と風
が無い作業環境が不必要となる。また、載置時にロボッ
トアームを外す際に生じる半導体発光素子２の位置ズレ
についても、低融点金属を加熱する際に回復でき、部品
間の最終位置精度が±０．２μｍ以下に組立たれた実装
体となる。

【００５５】上記構造の実装体を得る方法については、
半導体発光素子２の製造時に、該半導体発光素子上面
に、周知のフォトリソグラフィー技術、スクリーン印刷
法により低融点金属、例えば、Ａｕ８０ｗｔ％−Ｓｎ２
０ｗｔ％等からなる、位置合わせマーク１４を形成すれ
ば良いし、同様に棒状結晶体８先端にも低融点金属を付
着させれば良い。

【００５６】〔実施例７〕本実施例は、実施例２におけ
る半導体発光素子２の基板１上への位置合わせ、載置の
方法を一層改良するためになされた他の発明であり、実
施例２と差異のある点について図１４に示した。基板１
上に棒状結晶体８が設けられており、更に、前記棒状結
晶体に嵌合する孔２０（直径約２０μｍ）を有する半導
体発光素子２が基板１上に設けられている。棒状結晶体
８の長さは、半導体発光素子２の高さと同じであって
も、異なっていても構わない。半導体発光素子２に棒状
結晶体８に嵌合する孔２０を設けるには、フォトリソグ
ラフィー技術とＣＨ₄／Ｈ₂混合ガスを用いた反応性イオ
ンエッチング法（ＲＩＥ）とを適用すれば良い。

【００５７】上記の構成を採用することで、半導体発光
素子を棒状結晶体に嵌合することにより極めて簡単に高
精度な位置合わせが可能となる。高価格化に繋がる温度
変化と風が無い作業環境が不必要であり、載置時ロボッ
トアームを外す際も半導体発光素子２がズレることな
く、得られる実装体は部品間の位置精度が±０．２μｍ
以下の極めて優れる特性を有する。

【００５８】〔実施例８〕本実施例は、実施例２におけ
る半導体発光素子２の基板１上への位置合わせ、載置の
方法を一層改良するためになされた他の発明であり、実
施例２と差異のある点について図１５に示した。ここで
は、半導体発光素子２及び光ファイバー３に、溝２１を
形成したものを用いること、そして、基板１上に設けら
れた棒状結晶体８が前記溝２１に嵌合するように位置合
わせし、部品を基板上に載置している。溝２１は、ダイ
シング等の公知の技術を適用して形成すれば良い。

【００５９】このような構成を採用することで、半導体
発光素子２の溝並びに光ファイバー３の溝２１を棒状結
晶体８に嵌合することにより、極めて簡単に、高精度な
位置合わせがされ、部品間の最終位置精度が±０．２μ
ｍ以下の実装体が得られる。

【００６０】

【発明の効果】以上説明したように、本発明の実装体は
部品間の位置精度が±０．２μｍ以下と極めて高いの
で、従来適用できなかった電子部品、機構部品或いは光
学部品用途に適用でき、産業上極めて有用である。ま
た、本発明の実装体は、精緻な位置、寸法制御性に富む
ＶＬＳ成長法で得た棒状結晶体を用いているので、いろ
いろな部品、或いはその構成要素を搭載するのが極めて
容易であり、生産性に優れるので、低価格で前記実装体
を提供できる。

【図面の簡単な説明】

【図１】、

【図２】、

【図３】、

【図４】、

【図５】、

【図６】、

【図７】本発明の実施例１に係る実装体の製造過程を説
明する図。

【図８】本発明の実施例１に係る実装体の（ａ）鳥瞰図
と（ｂ）平面図。

【図９】本発明の実施例２に係る実装体の（ａ）鳥瞰図
と（ｂ）平面図。

【図１０】本発明の実施例３に係る実装体の（ａ）鳥瞰
図と（ｂ）平面図。

【図１１】本発明の実施例４に係る実装体の（ａ）平面
図と（ｂ）側面図。

【図１２】本発明の実施例５に係る実装体の平面図。

【図１３】本発明の実施例６係る実装体の鳥瞰図。

【図１４】本発明の実施例７係る実装体の鳥瞰図。

【図１５】本発明の実施例７係る実装体の平面図。

【図１６】（ａ）従来公知の実装体の鳥瞰図と、（ｂ）
（ａ）に用いられている半導体発光素子部分の拡大図。

【符号の説明】

１基板２半導体発光素子３光ファイバー４溝５位置合わせ用マーク（半導体発光素子側）６位置合わせ用マーク（基板側）７外部取り出し電極８棒状結晶体９段差付き棒状結晶体１０段差付き棒状結晶体（段差面及び下部が導電被覆
されている）１１段差付き棒状結晶体（全表面が導電被覆されてい
る）１２ワイヤー１３段差１４溝１５基板（ＩｎＰ）１６棒状結晶体１７ＧａＩｎＡｓＰ半導体発光素子１８マイクロギア１９低融点金属２０孔２１溝

Claims

【特許請求の範囲】

【請求項１】基板と、基板上に垂直に設けた棒状結晶体
と、棒状結晶体により位置制御され、載置される電子部
品、機構部品又は光学部品とからなることを特徴とする
実装体。
【請求項２】電子部品、機構部品又は光学部品が棒状結
晶体により、棒状結晶体の軸と垂直な面内の２次元方向
で位置制御されてなることを特徴とする請求項１記載の
実装体。
【請求項３】電子部品、機構部品又は光学部品が、棒状
結晶体により、棒状結晶体の軸と垂直な面内の２次元方
向並びに棒状結晶体の軸方向で位置制御されてなること
を特徴とする請求項１記載の実装体。
【請求項４】棒状結晶体の太さが先端方向で減少してい
ることを特徴とする請求項３記載の実装体。
【請求項５】電子部品、機構部品又は光学部品が、棒状
結晶体と基板上面に設けられた溝及び／又は段差によ
り、棒状結晶体の軸と垂直な面内の２次元方向並びに棒
状の軸方向で位置制御されてなることを特徴とする請求
項１記載の実装体。
【請求項６】電子部品、機構部品又は光学部品を構成す
る要素の少なくとも一部が台座を介して基板に固定され
てなることを特徴とする請求項５記載の実装体。
【請求項７】棒状結晶体が、上面に段差を設けた基板若
しくは台座を固定し段差を設けた基板の複数の段差面に
設けられてなることを特徴とする請求項５又は請求項６
記載の実装体。
【請求項８】棒状結晶体が上面に段差と溝を設けた基板
若しくは溝を有し、該溝以外の部分に台座を固定し段差
を設けた基板の上に設けられ、しかも棒状結晶体と溝が
互いに異なる段差面に設けられてなることを特徴とする
請求項５又は請求項６記載の実装体。
【請求項９】溝に光ファイバーを載置してなることを特
徴とする請求項５乃至請求項８記載の実装体。
【請求項１０】棒状結晶体の表面を導電化処理してなる
ことを特徴とする請求項１、請求項２、請求項３又は請
求項５記載の実装体。
【請求項１１】棒状結晶体に能動素子又は受動素子を設
けてなることを特徴とする請求項１０記載の実装体。
【請求項１２】基板表面に配線回路が設けられ、該配線
回路と棒状結晶体が電気的に接続されてなる請求項１０
又は請求項１１記載の実装体。
【請求項１３】棒状結晶体を電子部品、機構部品又は光
学部品を構成する要素の少なくとも一部分が載置する位
置に設けられてなることを特徴とする請求項２、請求項
３、請求項５又は請求項１０記載の実装体。
【請求項１４】電子部品、機構部品又は光学部品を構成
し外面を有する要素の少なくとも一部分が棒状結晶体と
該外面で接してなることを特徴とする請求項１３記載の
実装体。
【請求項１５】電子部品、機構部品又は光学部品を構成
する要素の少なくとも一部分が溝若しくは孔を有し、棒
状結晶体が前記溝若しくは孔に嵌合してなることを特徴
とするを特徴とする請求項１３記載の実装体。
【請求項１６】電子部品、機構部品又は光学部品を構成
する要素の少なくとも一部分と棒状結晶体とが低融点金
属を介して固定されてなることを特徴とする請求項１
３、請求項１４又は請求項１５記載の実装体。
【請求項１７】基板がＳｉ、ＬａＢ₆、Ｇｅ、ＧａＡｓ、
ＩｎＰ、ＧａＰ、ＳｉＣからなる群から選ばれるいずれ
かであることを特徴とする請求項１乃至請求項１６記載
の実装体。
【請求項１８】棒状結晶体がＳｉ、ＬａＢ₆、Ｇｅ、Ｇａ
Ａｓ、ＩｎＰ、ＧａＰ、ＳｉＣからなる群から選ばれる
いずれかであることを特徴とする請求項１乃至請求項１
７記載の実装体。
【請求項１９】棒状結晶体がＶＬＳ成長法により形成さ
れてなることを特徴とする請求項１８記載の実装体。
【請求項２０】電子部品、機構部品又は光学部品を構成
する要素の少なくとも一部にマークを付し、該マークと
棒状結晶体とを用いて位置合わせすることを特徴とする
請求項１乃至請求項１９記載の実装体の製造方法。