JPH11225244A - Dc recovery circuit for ccd analog signal processing circuit - Google Patents

Dc recovery circuit for ccd analog signal processing circuit

Info

Publication number
JPH11225244A
JPH11225244A JP10023072A JP2307298A JPH11225244A JP H11225244 A JPH11225244 A JP H11225244A JP 10023072 A JP10023072 A JP 10023072A JP 2307298 A JP2307298 A JP 2307298A JP H11225244 A JPH11225244 A JP H11225244A
Authority
JP
Japan
Prior art keywords
input
analog
analog switch
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10023072A
Other languages
Japanese (ja)
Inventor
Toru Kanno
透 管野
Osamu Inage
修 稲毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP10023072A priority Critical patent/JPH11225244A/en
Publication of JPH11225244A publication Critical patent/JPH11225244A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Abstract

PROBLEM TO BE SOLVED: To integrate the DC recovery circuit into an IC at low cost by devising an offset holding capacitor for line clamping so as to be integrated into the IC in the case of integrating the circuitry into the monolithic IC. SOLUTION: A droop produced in a DC holding capacitor C1 is divided by 1st and 2nd resistors R1 , R2 and the resulting droop is given to a signal amplification differential amplifier 2. A voltage division circuit consists of the 1st and 2nd resistors R1 , R2 in series connection to a feedback path of the signal amplification differential amplifier 2. Since the absolute value of the droop is reduced, the effect of a leakage current of an analog switch 4 is decreased, and the capacitance of the DC holding capacitor C1 is decreased so as to be built in an IC.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、デジタル複写機、
スキャナ、ファクシミリ等の機器の画像情報読取部にお
けるCCDアナログ信号処理回路の直流再生回路に関す
る。
The present invention relates to a digital copying machine,
The present invention relates to a DC reproduction circuit of a CCD analog signal processing circuit in an image information reading section of a device such as a scanner or a facsimile.

【0002】[0002]

【従来の技術】一般に、この種の画像情報読取部では読
取素子としてCCDリニアイメージセンサを用いて原稿
画像を読取り、CCDリニアイメージセンサから出力さ
れるアナログ信号から入力光量に応じた画像信号成分の
みをA/D変換器を通してデジタルデータに変換して出
力させるようにしている。
2. Description of the Related Art Generally, in this type of image information reading section, an original image is read using a CCD linear image sensor as a reading element, and only an image signal component corresponding to an input light amount is obtained from an analog signal output from the CCD linear image sensor. Is converted to digital data through an A / D converter and output.

【0003】この場合、CCDリニアイメージセンサの
出力(アナログ信号)は、接地レベル(GNDレベル)
に対してオフセット電圧をもって出力されるのが一般的
であり、通常は、この出力信号のレベルと出力幅とをA
/D変換器の変換範囲(ダイナミックレンジ)に調整す
る必要がある。
In this case, the output (analog signal) of the CCD linear image sensor is at a ground level (GND level).
Is generally output with an offset voltage with respect to the output signal.
It is necessary to adjust to the conversion range (dynamic range) of the / D converter.

【0004】このため、CCDアナログ信号処理回路の
直流再生回路に関しては、従来よりライン型のクランプ
回路を用いて対策している。その方法には、パッシブ型
のラインクランプ回路とフィードバック型のラインクラ
ンプ回路とがある。
For this reason, a direct current reproduction circuit of a CCD analog signal processing circuit has been conventionally treated by using a line type clamp circuit. The methods include a passive type line clamp circuit and a feedback type line clamp circuit.

【0005】前者のパッシブ型ラインクランプ回路は、
例えば、特開平6−253091号公報、特開平8−8
4252号公報、特開平9−9149号公報等に開示さ
れており、その原理的構成例を図8に示す。このクラン
プ回路100は、CCDリニアイメージセンサ(図示せ
ず)からのアナログ信号(入力)が非反転入力端子に入
力される信号増幅用差動増幅器101と、この信号増幅
用差動増幅器101の非反転入力端子の信号入力側に介
在された交流結合用コンデンサC11と、これらの非反転
入力端子と交流結合用コンデンサC11との接続点と基準
電圧VBとの間に接続されたクランプスイッチ102と
よりなり、クランプスイッチ102はクランプ信号によ
りオン・オフ制御される。
The former passive type line clamp circuit is
For example, JP-A-6-253091 and JP-A-8-8
No. 4252, Japanese Unexamined Patent Publication No. 9-9149, and the like, and FIG. 8 shows an example of the principle configuration thereof. The clamp circuit 100 includes a differential amplifier 101 for signal amplification in which an analog signal (input) from a CCD linear image sensor (not shown) is input to a non-inverting input terminal. the AC coupling capacitor C 11 which is interposed in the signal input side of the inverting input terminal, the clamp switch 102 connected between the connection point and the reference voltage VB of these non-inverting input terminal and the AC coupling capacitor C 11 The ON / OFF control of the clamp switch 102 is controlled by the clamp signal.

【0006】後者のフィードバック型ラインクランプ回
路は、例えば、特開平5−103224号公報等に開示
されており、その原理的構成例を図9に示す。このクラ
ンプ回路110は、CCDリニアイメージセンサ(図示
せず)からのアナログ信号(入力)が抵抗RSを介して
反転入力端子に入力される信号増幅用差動増幅器111
と、この信号増幅用差動増幅器111の出力が反転入力
端子に入力され基準電圧としてクランプ電圧が非反転入
力端子に入力された誤差増幅器112と、この誤差増幅
器112の出力側に接続されてクランプ信号によりオン
・オフ制御されるクランプスイッチ113と、このクラ
ンプスイッチ113の他端側と基準電圧VBとの間に接
続されたオフセット電圧保持用コンデンサC12とよりな
り、このオフセット電圧保持用コンデンサC12とクラン
プスイッチ113との接続点が信号増幅用差動増幅器1
11の非反転入力端子に接続されている。
The latter feedback type line clamp circuit is disclosed in, for example, Japanese Patent Application Laid-Open No. 5-103224, and FIG. 9 shows an example of the principle configuration thereof. The clamp circuit 110 is a signal amplification differential amplifier 111 in which an analog signal (input) from a CCD linear image sensor (not shown) is input to an inverting input terminal via a resistor RS.
And an error amplifier 112 in which the output of the differential amplifier 111 for signal amplification is input to an inverting input terminal and a clamp voltage is input to a non-inverting input terminal as a reference voltage. a clamp switch 113 is turned on and off controlled by a signal becomes more the other end side and the reference voltage offset voltage holding capacitor C 12 connected between the VB of the clamp switch 113, the capacitor C for the offset voltage holding 12 and the clamp switch 113 are connected to the differential amplifier 1 for signal amplification.
11 non-inverting input terminals.

【0007】[0007]

【発明が解決しようとする課題】ところが、図8に示す
ようなパッシブ型ラインクランプ回路100の場合、信
号経路に交流結合用コンデンサC11が介在されており、
クランプ時にはクランプスイッチ102によりシャント
されるので、前段の出力抵抗(図示せず)とこのクラン
プスイッチ102のオン抵抗とにより信号が分圧される
ので、クランプ時と非クランプ時とで信号波形が変化し
てオフセット誤差を生じてしまう欠点がある。
[SUMMARY OF THE INVENTION However, in the case of passive line clamp circuit 100 as shown in FIG. 8, and the AC coupling capacitor C 11 to the signal path is interposed,
Since the signal is shunted by the clamp switch 102 at the time of clamping, the signal is divided by the output resistance (not shown) of the preceding stage and the on-resistance of the clamp switch 102, so that the signal waveform changes between when clamping and when not clamping. There is a disadvantage that an offset error is caused.

【0008】この点、図9に示すようなフィードバック
型のクランプ回路110によれば、このような欠点は解
消し得るが、クランプスイッチ113のオフリーク電流
が大きいため、オフセット電圧保持用コンデンサC12
して容量の大きなものが必要となる。このため、信号処
理回路をモノリシックIC化しようとする場合に、この
オフセット電圧保持用コンデンサC12を外付け部品とす
る必要がある。この結果、端子の静電破壊保護ダイオー
ドやプリント配線基板のリーク電流のため、現実にはさ
らに大きな容量が必要となってしまい、クランプスイッ
チ113に関する低オン抵抗化、誤差増幅器112に関
する駆動能力強化が必要となり、低コストにてIC化を
実現するのが困難となる。
[0008] In this respect, according to the clamp circuit 110 of the feedback type as shown in FIG. 9, but this disadvantage may be eliminated, because the off-leak current of the clamp switch 113 is large, as the offset voltage holding capacitor C 12 A large capacity is required. Therefore, when attempting to monolithic IC the signal processing circuit, it is necessary to the offset voltage holding capacitor C 12 and the external components. As a result, a larger capacitance is actually required due to the leakage current of the electrostatic discharge protection diode of the terminal and the printed wiring board. Therefore, the on-resistance of the clamp switch 113 is reduced, and the driving capability of the error amplifier 112 is enhanced. It becomes necessary, and it is difficult to realize an IC at low cost.

【0009】そこで、本発明は、回路構成をモノリシッ
クIC化しようとする場合にラインクランプのためのオ
フセット保持用コンデンサをICに内蔵可能とすること
で、低コストにてIC化を実現し得るCCDアナログ信
号処理回路の直流再生回路を提供することを目的とす
る。
In view of the above, the present invention provides a CCD capable of realizing an IC at a low cost by making it possible to incorporate an offset holding capacitor for line clamping into the IC when the circuit configuration is to be a monolithic IC. An object of the present invention is to provide a DC regeneration circuit for an analog signal processing circuit.

【0010】また、本発明は、IC化構成した場合にそ
のICの動作可能な周波数範囲を広げることで、適用可
能な機種を広げることができ、ICの量産効果によるさ
らなるコストダウンを図れるCCDアナログ信号処理回
路の直流再生回路を提供することを目的とする。
Further, the present invention provides a CCD analog circuit that can be applied to a wider range of models by expanding the operable frequency range of the IC when it is configured as an IC. An object of the present invention is to provide a DC regeneration circuit of a signal processing circuit.

【0011】[0011]

【課題を解決するための手段】請求項1記載の発明は、
CCDリニアイメージセンサから出力されるアナログ信
号から入力光量に応じた画像信号成分のみをデジタルデ
ータに変換するCCDアナログ信号処理回路の直流再生
回路において、前記アナログ信号が一方の入力に入力さ
れる信号増幅用差動増幅器と、一方の入力に前記信号増
幅用差動増幅器の出力が接続され他方の入力に基準電圧
が接続された誤差増幅器と、この誤差増幅器の出力側に
接続されてクランプ時にオンされるアナログスイッチ
と、一端に前記基準電圧が接続され他端に前記アナログ
スイッチを介して前記誤差増幅器の出力が接続された直
流保持用コンデンサと、入力側がこれらのアナログスイ
ッチと直流保持用コンデンサとの接続点に接続された電
圧バッファと、この電圧バッファの出力と前記信号増幅
用差動増幅器の他方の入力との間に接続された第1の抵
抗と、これらの第1の抵抗と前記信号増幅用差動増幅器
との接続点と前記基準電圧との間の接続された第2の抵
抗とを備える。
According to the first aspect of the present invention,
In a DC reproduction circuit of a CCD analog signal processing circuit for converting only an image signal component corresponding to an input light amount into digital data from an analog signal output from a CCD linear image sensor, a signal amplification in which the analog signal is input to one input Differential amplifier, an error amplifier having one input connected to the output of the differential amplifier for signal amplification and the other input connected to a reference voltage, and connected to the output side of the error amplifier to be turned on during clamping. An analog switch, a DC holding capacitor having one end connected to the reference voltage and the other end connected to the output of the error amplifier via the analog switch, and an input side including the analog switch and the DC holding capacitor. A voltage buffer connected to the connection point, an output of the voltage buffer and the other of the signal amplification differential amplifier A first resistor connected between the first resistor and the input; and a second resistor connected between a connection point between the first resistor and the signal amplification differential amplifier and the reference voltage. .

【0012】従って、直流保持用コンデンサで生じたド
ループは直列接続された第1,2の抵抗により分圧され
て信号増幅用差動増幅器に入力されるので、ドループの
絶対値が小さくなり、アナログスイッチのリーク電流の
影響が軽減される。即ち、低いドループ電圧を維持した
まま、直流保持用コンデンサなるクランプ容量を内蔵し
て処理回路全体をモノリシックIC化することができ、
外付けのクランプ容量を不要とすることができ、結果と
して、外付けのクランプ容量に伴う誤差増幅器の負荷駆
動能力の増大等を回避することができ、低コストにてI
C化を実現できる。
Therefore, the droop generated by the DC holding capacitor is divided by the first and second resistors connected in series and is inputted to the differential amplifier for signal amplification. The effect of switch leakage current is reduced. In other words, while maintaining a low droop voltage, the entire processing circuit can be made into a monolithic IC with a built-in clamp capacitor serving as a DC holding capacitor.
It is possible to eliminate the need for an external clamp capacitance, and as a result, it is possible to avoid an increase in the load driving capability of the error amplifier due to the external clamp capacitance.
C can be realized.

【0013】請求項2記載の発明は、CCDリニアイメ
ージセンサから出力されるアナログ信号から入力光量に
応じた画像信号成分のみをデジタルデータに変換するC
CDアナログ信号処理回路の直流再生回路において、前
記アナログ信号が一方の入力に入力される信号増幅用差
動増幅器と、一方の入力に前記信号増幅用差動増幅器の
出力が接続され他方の入力に基準電圧が接続された誤差
増幅器と、この誤差増幅器の出力側に接続されてクラン
プ時にオンされる第1のアナログスイッチと、この第1
のアナログスイッチに直列に接続されてクランプ時にオ
ンされる第2のアナログスイッチと、一端に前記基準電
圧が接続され他端に前記第2及び第1のアナログスイッ
チを介して前記誤差増幅器の出力が接続された直流保持
用コンデンサと、入力側がこれらの直流保持用コンデン
サと第2のアナログスイッチとの接続点に接続され出力
側が前記信号増幅用差動増幅器の他方の入力に接続され
た電圧バッファと、この電圧バッファの出力と前記第1
及び第2のアナログスイッチ間の接続点との間に接続さ
れた第3のアナログスイッチとを備える。
According to a second aspect of the present invention, only an image signal component corresponding to an input light amount is converted from an analog signal output from a CCD linear image sensor into digital data.
In a DC reproduction circuit of a CD analog signal processing circuit, a differential amplifier for signal amplification in which the analog signal is input to one input, an output of the differential amplifier for signal amplification to one input, and an input to the other input An error amplifier connected to a reference voltage, a first analog switch connected to the output side of the error amplifier and turned on at the time of clamping,
A second analog switch connected in series to the analog switch and turned on at the time of clamping, and an output of the error amplifier via the second and first analog switches at one end to which the reference voltage is connected and at the other end. A connected DC holding capacitor, a voltage buffer having an input side connected to a connection point between these DC holding capacitors and the second analog switch, and an output side connected to the other input of the signal amplification differential amplifier. , The output of this voltage buffer and the first
And a third analog switch connected between the second analog switch and a connection point between the second analog switches.

【0014】従って、非クランプ動作時には第2のアナ
ログスイッチの両端は同電位となるので、この第2のア
ナログスイッチのオフリーク電流は大幅に軽減される。
また、この第2のアナログスイッチに対して第1のアナ
ログスイッチが直列接続されており応答時間が大きくな
ることが想定されるが、この第1のアナログスイッチの
オフリーク電流はドループには影響せず、十分に小さな
オン抵抗とすることができるので、第2のアナログスイ
ッチのオン抵抗は僅かに減らせばよく、よって、第2の
アナログスイッチのオフリークはオン抵抗の低減に見合
うだけの僅かな増加に留めることができる。即ち、低い
ドループ電圧を維持したまま、直流保持用コンデンサな
るクランプ容量を内蔵して処理回路全体をモノリシック
IC化することができ、外付けのクランプ容量を不要と
することができ、結果として、外付けのクランプ容量に
伴う誤差増幅器の負荷駆動能力の増大等を回避すること
ができ、低コストにてIC化を実現できる。
Therefore, during the non-clamp operation, both ends of the second analog switch are at the same potential, so that the off-leak current of the second analog switch is greatly reduced.
Further, it is assumed that the first analog switch is connected in series to the second analog switch, and the response time is expected to be long. However, the off-leak current of the first analog switch does not affect the droop. Since the on-resistance can be made sufficiently small, the on-resistance of the second analog switch only needs to be slightly reduced, and the off-leakage of the second analog switch is slightly increased to justify the reduction of the on-resistance. Can be fastened. In other words, while maintaining a low droop voltage, the entire processing circuit can be made into a monolithic IC by incorporating a clamp capacitor serving as a DC holding capacitor, and an external clamp capacitor can be eliminated. It is possible to avoid an increase in the load driving capability of the error amplifier due to the attached clamp capacitance, and to realize an IC at low cost.

【0015】請求項3記載の発明は、CCDリニアイメ
ージセンサから出力されるアナログ信号から入力光量に
応じた画像信号成分のみをデジタルデータに変換するC
CDアナログ信号処理回路の直流再生回路において、前
記アナログ信号が一方の入力に入力される信号増幅用差
動増幅器と、一方の入力に前記信号増幅用差動増幅器の
出力が接続され他方の入力に基準電圧が接続された誤差
増幅器と、この誤差増幅器の出力側に接続されてクラン
プ時にオンされる第1のアナログスイッチと、この第1
のアナログスイッチに直列に接続されてクランプ時にオ
ンされる第2のアナログスイッチと、一端に前記基準電
圧が接続され他端に前記第2及び第1のアナログスイッ
チを介して前記誤差増幅器の出力が接続された直流保持
用コンデンサと、入力側がこれらの直流保持用コンデン
サと第2のアナログスイッチとの接続点に接続された電
圧バッファと、この電圧バッファの出力と前記第1及び
第2のアナログスイッチ間の接続点との間に接続されて
非クランプ時にオンされる第3のアナログスイッチと、
前記電圧バッファの出力と前記信号増幅用差動増幅器の
他方の入力との間に接続された第1の抵抗と、これらの
第1の抵抗と前記信号増幅用差動増幅器との接続点と前
記基準電圧との間の接続された第2の抵抗とを備える。
According to a third aspect of the present invention, there is provided a C converter for converting only an image signal component corresponding to an input light amount from an analog signal output from a CCD linear image sensor into digital data.
In a DC reproduction circuit of a CD analog signal processing circuit, a differential amplifier for signal amplification in which the analog signal is input to one input, an output of the differential amplifier for signal amplification to one input, and an input to the other input An error amplifier connected to a reference voltage, a first analog switch connected to the output side of the error amplifier and turned on at the time of clamping,
A second analog switch connected in series to the analog switch and turned on at the time of clamping, and an output of the error amplifier via the second and first analog switches at one end to which the reference voltage is connected and at the other end. A connected DC holding capacitor, a voltage buffer having an input side connected to a connection point between the DC holding capacitor and the second analog switch, an output of the voltage buffer, and the first and second analog switches. A third analog switch that is connected between the first and second connection points and is turned on when unclamping;
A first resistor connected between the output of the voltage buffer and the other input of the signal amplification differential amplifier; a connection point between the first resistor and the signal amplification differential amplifier; A second resistor connected to the reference voltage.

【0016】従って、請求項1及び2記載の発明の効果
を併有する。特に、直列接続された第1,2の抵抗によ
る分圧により直流保持用コンデンサの端子でのドループ
を分圧比に応じて小さくできるとともに、第3のアナロ
グスイッチにより非クランプ動作時の第2のアナログス
イッチの端子間電圧を殆どゼロとすることができ、第2
のアナログスイッチのオフリーク電流自体を小さくする
ことができる。即ち、低いドループ電圧を維持したま
ま、直流保持用コンデンサなるクランプ容量を内蔵して
処理回路全体をモノリシックIC化することができ、外
付けのクランプ容量を不要とすることができ、結果とし
て、外付けのクランプ容量に伴う誤差増幅器の負荷駆動
能力の増大等を回避することができ、低コストにてIC
化を実現できる。
Therefore, the present invention has the advantages of the first and second aspects. In particular, the voltage drop at the terminal of the DC holding capacitor can be reduced according to the voltage division ratio by the voltage division by the first and second resistors connected in series, and the second analog switch during the non-clamp operation by the third analog switch. The voltage between the terminals of the switch can be almost zero, and the second
The off-leak current itself of the analog switch can be reduced. In other words, while maintaining a low droop voltage, the entire processing circuit can be made into a monolithic IC by incorporating a clamp capacitor serving as a DC holding capacitor, and an external clamp capacitor can be eliminated. It is possible to avoid an increase in the load driving capability of the error amplifier due to the attached clamp capacitance, and to reduce the cost of the IC.
Can be realized.

【0017】請求項4記載の発明は、請求項1,2又は
3記載のCCDアナログ信号処理回路の直流再生回路に
おいて、各アナログスイッチは、直流再生区間で高速に
オン・オフされる。
According to a fourth aspect of the present invention, in the DC reproduction circuit of the CCD analog signal processing circuit according to the first, second or third aspect, each analog switch is turned on / off at a high speed in a DC reproduction section.

【0018】従って、画素周波数が遅い場合でもライン
クランプ領域の平均値に近い値を各ラインのクランプレ
ベルとすることができる。よって、広い画素周波数範囲
に対して、モノリシックIC化した当該信号処理回路を
適用することができるので、当該信号処理回路に関する
ICの量産効果により、より一層のコストダウンを図れ
る。
Therefore, even when the pixel frequency is low, a value close to the average value of the line clamp area can be set as the clamp level of each line. Therefore, the signal processing circuit in the form of a monolithic IC can be applied to a wide range of pixel frequencies, so that the cost can be further reduced by the mass production effect of the IC relating to the signal processing circuit.

【0019】[0019]

【発明の実施の形態】本発明の第一の実施の形態を図1
及び図2に基づいて説明する。本実施の形態のCCDア
ナログ信号処理回路の直流再生回路は、基本的には、図
9に示したようなフィードバック型のラインクランプ回
路をベースとして構成されている。このラインクランプ
回路1は、CCDリニアイメージセンサ(図示せず)か
らのアナログ信号(入力)が抵抗RSを介して反転入力
端子に入力される信号増幅用差動増幅器2と、この信号
増幅用差動増幅器2の出力が反転入力端子に入力され基
準電圧としてクランプ電圧が非反転入力端子に入力され
た誤差増幅器3と、この誤差増幅器3の出力側に接続さ
れてクランプ信号によりクランプ時にオンされるアナロ
グスイッチ構成のクランプスイッチ4と、このクランプ
スイッチ4の他端側と基準電圧VBとの間に接続された
クランプ用コンデンサ(直流保持用コンデンサ)C1
を備えている他、入力側がクランプスイッチ4とクラン
プ用コンデンサC1 との接続点に接続されたゲイン1倍
の電圧バッファ5と、この電圧バッファ5の出力と信号
増幅用差動増幅器2の非反転入力端子との間に接続され
た第1の抵抗R1 と、これらの第1の抵抗R1 と信号増
幅用差動増幅器2との接続点と基準電圧VBとの間の接
続された第2の抵抗R2 とを備えた構成とされている。
即ち、クランプ用コンデンサC1 の端子電圧は第1,2
の抵抗R1 ,R2 による分圧回路を介して信号増幅用差
動増幅器2にフィードバックされている。
FIG. 1 shows a first embodiment of the present invention.
A description will be given based on FIG. The DC regeneration circuit of the CCD analog signal processing circuit of the present embodiment is basically configured based on a feedback type line clamp circuit as shown in FIG. The line clamp circuit 1 includes a signal amplification differential amplifier 2 in which an analog signal (input) from a CCD linear image sensor (not shown) is input to an inversion input terminal via a resistor RS, and a signal amplification differential amplifier 2. An error amplifier 3 in which the output of the operational amplifier 2 is input to an inverting input terminal and a clamp voltage is input to a non-inverting input terminal as a reference voltage, and is connected to the output side of the error amplifier 3 to be turned on during clamping by a clamp signal a clamp switch 4 analog switch configuration, in addition to and a clamp capacitor (DC storage capacitor) C 1 connected between the other end side and the reference voltage VB of the clamp switch 4, an input-side clamp switch 4 and a gain 1 times the voltage buffer 5 connected to the connection point between the clamp capacitor C 1, the output signal of the voltage buffer 5 A first resistor R 1 connected between the non-inverting input terminal of the differential amplifier 2 for amplification, a connection point between the first resistor R 1 and the differential amplifier 2 for signal amplification, and a reference voltage VB there is a connected second resistor R 2 and configuration with between.
That is, the terminal voltage of the clamp capacitor C 1 is the first and second
Is fed back to the signal amplification differential amplifier 2 via a voltage dividing circuit formed by the resistors R 1 and R 2 .

【0020】このような構成において、図2に示すタイ
ムチャートを参照しながら動作を説明する。CCDリニ
アイメージセンサからのアナログ信号は所定の画素クロ
ックに同期したタイミングで信号増幅用差動増幅器2の
非反転入力端子に入力される。このとき、クランプ信号
が出るまで(クランプスイッチ4がオンするまで)の間
は、クランプ用コンデンサC1 の端子電圧は所定の一定
電圧を保ち、この端子電圧を第1,2の抵抗R1 ,R2
で分圧してなる電圧が信号増幅用差動増幅器2の反転入
力端子に入力される。従って、この間の信号増幅用差動
増幅器2の出力電圧は入力に対応した波形の出力とな
る。
The operation in such a configuration will be described with reference to the time chart shown in FIG. An analog signal from the CCD linear image sensor is input to a non-inverting input terminal of the signal amplification differential amplifier 2 at a timing synchronized with a predetermined pixel clock. At this time, until the clamp signal exits (up clamp switch 4 is turned on), the terminal voltage of the clamp capacitor C 1 keeps the predetermined constant voltage, resistors R 1 the terminal voltage of the first and second, R 2
Is input to the inverting input terminal of the differential amplifier 2 for signal amplification. Accordingly, the output voltage of the signal amplification differential amplifier 2 during this time is an output having a waveform corresponding to the input.

【0021】その後、所定のタイミングでクランプ信号
が与えられてクランプスイッチ4がオンすると、クラン
プ用コンデンサC1 の端子電圧は信号増幅用差動増幅器
2の出力と基準電圧(クランプ電圧)とを入力とする誤
差増幅器3の出力に基づき徐々に上昇する。このような
クランプ用コンデンサC1 に生じたドループは、第1,
2の抵抗R1 ,R2 により分圧されて信号増幅用差動増
幅器2の反転入力端子への入力とされる。よって、ドル
ープの絶対値は小さくなり、クランプスイッチ4のリー
ク電流の影響が軽減される。即ち、本実施の形態によれ
ば、低いドループ電圧を維持したまま、クランプ用コン
デンサC1 なるクランプ容量を内蔵して処理回路全体を
モノリシックIC化することができ、外付けのクランプ
容量を不要とすることができるので、結果として、外付
けのクランプ容量に伴う誤差増幅器の負荷駆動能力を大
幅に削減することができ、誤差増幅器に必要なチップエ
リアを大幅に削減することができ、チップサイズを小型
化でき、低コストにてIC化を実現できる。
[0021] Input Then, the clamp switch 4 clamp signal is provided at a predetermined timing to turn on, the terminal voltage of the clamp capacitor C 1 is the output and the reference voltage signal amplifying differential amplifier 2 (clamp voltage) Gradually rises based on the output of the error amplifier 3. Such droop generated in the clamp capacitor C 1 has a first,
The voltage is divided by the two resistors R 1 and R 2 and input to the inverting input terminal of the differential amplifier 2 for signal amplification. Therefore, the absolute value of the droop becomes small, and the influence of the leak current of the clamp switch 4 is reduced. That is, according to this embodiment, while maintaining a low droop voltage, the entire internal to the processing circuit the capacitor C 1 becomes clamp capacitor clamps can be monolithic IC form, eliminates the need for clamping capacity external As a result, the load driving capability of the error amplifier due to the external clamp capacitance can be greatly reduced, the chip area required for the error amplifier can be greatly reduced, and the chip size can be reduced. The size can be reduced, and the IC can be realized at low cost.

【0022】本発明の第二の実施の形態を図3及び図4
に基づいて説明する。前記実施の形態で示した部分と同
一部分は同一符号を用いて示し、説明も省略する(以下
の実施の形態でも同様とする)。本実施の形態のライン
クランプ回路11では、クランプスイッチ(第1のアナ
ログスイッチ)4とクランプ用コンデンサC1 との間に
クランプスイッチ(第2のアナログスイッチ)12が接
続され、さらに、電圧バッファ5の出力とクランプスイ
ッチ4,12間の接続点との間にスイッチ(第3のアナ
ログスイッチ)13が接続されている。クランプスイッ
チ12はクランプスイッチ4とともにクランプ信号によ
りオンするが、スイッチ13は非クランプ信号によりオ
ンするように逆極性に設定されている。また、本実施の
形態では電圧バッファ5の出力が信号増幅用差動増幅器
2の非反転入力端子に直接的にフィードバック接続され
ている。
FIGS. 3 and 4 show a second embodiment of the present invention.
It will be described based on. The same parts as those described in the above embodiment are denoted by the same reference numerals, and description thereof is omitted (the same applies to the following embodiments). The line clamp circuit 11 of the present embodiment, the clamp switch (second analog switch) 12 between the clamp switch (first analog switch) 4 and the clamp capacitor C 1 is connected, furthermore, a voltage buffer 5 A switch (third analog switch) 13 is connected between the output of the switch and the connection point between the clamp switches 4 and 12. The clamp switch 12 is turned on by a clamp signal together with the clamp switch 4, but the switch 13 is set to the opposite polarity so as to be turned on by a non-clamp signal. Further, in the present embodiment, the output of the voltage buffer 5 is directly fed back to the non-inverting input terminal of the differential amplifier 2 for signal amplification.

【0023】このような構成において、その動作を図4
のタイムチャートに示すが、基本的には前記実施の形態
の場合と同様に動作する。ここに、スイッチ13がオン
する非クランプ動作時には、クランプスイッチ12の両
端は同電位となるので、オフに転じるこのクランプスイ
ッチ12のオフリーク電流は大幅に軽減される。このク
ランプスイッチ12に対してクランプスイッチ4が直列
接続されており応答時間が大きくなることが想定される
が、このクランプスイッチ4のオフリーク電流はドルー
プには影響せず、十分に小さなオン抵抗とすることがで
きるので、クランプスイッチ12のオン抵抗は僅かに減
らせばよい。よって、クランプスイッチ12のオフリー
クはオン抵抗の低減に見合うだけの僅かな増加に留める
ことができる。即ち、低いドループ電圧を維持したま
ま、クランプ用コンデンサC1 なるクランプ容量を内蔵
して処理回路全体をモノリシックIC化することがで
き、外付けのクランプ容量を不要とすることができるの
で、結果として、外付けのクランプ容量に伴う誤差増幅
器の負荷駆動能力を大幅に削減することができ、誤差増
幅器に必要なチップエリアを大幅に削減することがで
き、チップサイズを小型化でき、低コストにてIC化を
実現できる。
In such a configuration, the operation is shown in FIG.
The operation is basically the same as that of the embodiment described above. Here, at the time of the non-clamp operation in which the switch 13 is turned on, both ends of the clamp switch 12 have the same potential, so that the off-leak current of the clamp switch 12 which is turned off is greatly reduced. It is assumed that the clamp switch 4 is connected in series to the clamp switch 12 and the response time is long. However, the off-leak current of the clamp switch 4 does not affect the droop, and has a sufficiently small on-resistance. Therefore, the ON resistance of the clamp switch 12 may be slightly reduced. Therefore, the off-leak of the clamp switch 12 can be limited to a slight increase corresponding to the reduction of the on-resistance. That is, while maintaining a low droop voltage, internal to the entire processing circuit capacitor C 1 becomes clamp capacitor clamps can be monolithic IC form, since the clamp capacitor external can be eliminated, as a result , The load driving capability of the error amplifier due to the external clamp capacitance can be greatly reduced, the chip area required for the error amplifier can be significantly reduced, the chip size can be reduced, and the cost can be reduced. IC can be realized.

【0024】本発明の第三の実施の形態を図5及び図6
に基づいて説明する。本実施の形態のラインクランプ回
路21は、第一及び第二の実施の形態のラインクランプ
回路1,11を組み合わせたものである。即ち、図3に
示したラインクランプ回路11に対して第1,2の抵抗
1 ,R2 を付加した構成とされている。
FIGS. 5 and 6 show a third embodiment of the present invention.
It will be described based on. The line clamp circuit 21 of the present embodiment is a combination of the line clamp circuits 1 and 11 of the first and second embodiments. That is, the first and second resistors R 1 and R 2 are added to the line clamp circuit 11 shown in FIG.

【0025】従って、その動作を示す図6のタイムチャ
ートも図2及び図4に準じたものとなっており、第一及
び第二の実施の形態の効果を併有する。特に、直列接続
された第1,2の抵抗R1 ,R2 による分圧によりクラ
ンプ用コンデンサC1 の端子でのドループを分圧比に応
じて小さくできるとともに、スイッチ13により非クラ
ンプ動作時のクランプスイッチ12の端子間電圧を殆ど
ゼロとすることができ、このクランプスイッチ12のオ
フリーク電流自体を小さくすることができる。
Therefore, the time chart of FIG. 6 showing the operation is based on FIGS. 2 and 4, and has the effects of the first and second embodiments. In particular, it is possible to reduce in accordance with the droop voltage division ratio at the first and second resistors R 1, R 2 by the partial pressure by the clamp capacitor C 1 terminal which are connected in series, the clamp in the non-clamping operation by the switch 13 The voltage between the terminals of the switch 12 can be almost zero, and the off-leak current itself of the clamp switch 12 can be reduced.

【0026】本発明の第四の実施の形態を図7に基づい
て説明する。本実施の形態は、前述した各実施の形態の
ような構成におけるスイッチ4,12,13をオン・オ
フさせるタイミングに関するもので、直流再生区間では
高速にオン・オフさせるようにしたものである。
A fourth embodiment of the present invention will be described with reference to FIG. This embodiment relates to the timing of turning on / off the switches 4, 12, and 13 in the configuration as in each of the above-described embodiments, and is designed to turn on / off at high speed in a DC regeneration section.

【0027】即ち、図7中の入力に示すように、画素周
波数がラインクランプ回路1,11又は21の応答速度
に対して近い値、又は、遅い場合には、1画素毎の雑音
にラインクランプ回路1,11又は21が応答してしま
い、各ラインのクランプレベルはクランプをオフした時
の画素のノイズレベルにクランプされてしまう。そこ
で、本実施の形態では、図7中のクランプ信号に示すよ
うにクランプ期間を1画素に対して25%(=1/4)
の領域だけとして高速化させることで、ラインクランプ
回路1,11又は21の等価的な応答速度を約1/4と
させ、この結果、画素周波数が遅い場合でもラインクラ
ンプ領域の平均値に近い値が各ラインのクランプレベル
となる。このことは、モノリシックICC化したライン
クランプ回路1,11又は21を広い画素周波数範囲に
対して適用することができることを意味し、当該信号処
理回路に関するICの量産効果により、より一層のコス
トダウンを図ることができる。
That is, as shown in the input of FIG. 7, when the pixel frequency is close to the response speed of the line clamp circuits 1, 11, or 21, or is low, the line clamp is applied to the noise of each pixel. The circuit 1, 11, or 21 responds, and the clamp level of each line is clamped to the noise level of the pixel when the clamp is turned off. Thus, in the present embodiment, as shown by the clamp signal in FIG. 7, the clamp period is 25% (= 1/4) for one pixel.
, The equivalent response speed of the line clamp circuits 1, 11, or 21 is reduced to about 1/4. As a result, even when the pixel frequency is low, the value is close to the average value of the line clamp area. Is the clamp level of each line. This means that the line clamp circuits 1, 11, or 21 made into a monolithic ICC can be applied to a wide pixel frequency range, and further cost reduction can be achieved by the mass production effect of the ICs related to the signal processing circuit. Can be planned.

【0028】[0028]

【発明の効果】請求項1記載の発明によれば、直流保持
用コンデンサで生じたドループを直列接続された第1,
2の抵抗により分圧させて信号増幅用差動増幅器に入力
させるようにしたので、ドループの絶対値を小さくし
て、アナログスイッチのリーク電流の影響を軽減させる
ことができ、よって、低いドループ電圧を維持したま
ま、直流保持用コンデンサなるクランプ容量を内蔵して
処理回路全体をモノリシックIC化することができるた
め、外付けのクランプ容量を不要にでき、結果として、
外付けのクランプ容量に伴う誤差増幅器の負荷駆動能力
の増大等を回避することができ、低コストにてIC化を
実現することができる。
According to the first aspect of the present invention, the first and second series-connected droops generated by the DC holding capacitor are connected.
Since the voltage is divided by the resistor 2 and input to the differential amplifier for signal amplification, the absolute value of the droop can be reduced to reduce the influence of the leak current of the analog switch. With the built-in clamp capacitance as a DC holding capacitor, the entire processing circuit can be made into a monolithic IC while maintaining an external clamp capacitance.
It is possible to avoid an increase in the load driving capability of the error amplifier due to the external clamp capacitance and the like, and it is possible to realize an IC at low cost.

【0029】請求項2記載の発明によれば、非クランプ
動作時には第3のアナログスイッチをオンさせることで
第2のアナログスイッチの両端を同電位とし、この第2
のアナログスイッチのオフリーク電流を大幅に軽減させ
ることができ、よって、低いドループ電圧を維持したま
ま、直流保持用コンデンサなるクランプ容量を内蔵して
処理回路全体をモノリシックIC化することができるた
め、外付けのクランプ容量を不要にでき、結果として、
外付けのクランプ容量に伴う誤差増幅器の負荷駆動能力
の増大等を回避することができ、低コストにてIC化を
実現することができ、また、第2のアナログスイッチに
対して第1のアナログスイッチが直列接続されており応
答時間が大きくなることが想定されるものの、この第1
のアナログスイッチのオフリーク電流はドループには影
響せず、十分に小さなオン抵抗とすることができるの
で、第2のアナログスイッチのオン抵抗は僅かに減らせ
ばよく、よって、第2のアナログスイッチのオフリーク
はオン抵抗の低減に見合うだけの僅かな増加に留めるこ
とができる。
According to the second aspect of the present invention, both ends of the second analog switch are set to the same potential by turning on the third analog switch at the time of the non-clamp operation.
The off-leak current of the analog switch can be greatly reduced, and therefore, the entire processing circuit can be formed into a monolithic IC with a built-in clamp capacitor serving as a DC holding capacitor while maintaining a low droop voltage. No additional clamping capacity is required, resulting in
It is possible to avoid an increase in the load driving capability of the error amplifier due to the external clamp capacitance, to realize an IC at low cost, and to provide the first analog switch with the second analog switch. Although the switches are connected in series and the response time is expected to be long, this first
Since the off-leak current of the analog switch does not affect the droop and can be set to a sufficiently small on-resistance, the on-resistance of the second analog switch only needs to be slightly reduced. Can be limited to a slight increase corresponding to the reduction of the on-resistance.

【0030】請求項3記載の発明によれば、請求項1及
び2記載の発明の構成を併有するので、請求項1及び2
記載の発明の効果を併有することができ、一層、効果的
となる。
According to the third aspect of the present invention, since the configuration of the first and second aspects of the present invention are combined, the first and second aspects of the present invention are provided.
The effects of the described invention can be provided together, and the effects are further enhanced.

【0031】請求項4記載の発明によれば、請求項1,
2又は3記載のCCDアナログ信号処理回路の直流再生
回路において、各アナログスイッチを直流再生区間で高
速にオン・オフさせるようにしたので、画素周波数が遅
い場合でもラインクランプ領域の平均値に近い値を各ラ
インのクランプレベルとすることができ、よって、広い
画素周波数範囲に対して、モノリシックIC化した当該
信号処理回路を適用することができることとなり、当該
信号処理回路に関するICの量産効果により、より一層
のコストダウンを図ることができる。
According to the invention described in claim 4, claim 1 and claim 1
In the DC reproduction circuit of the CCD analog signal processing circuit described in 2 or 3, each analog switch is turned on / off at high speed in the DC reproduction section, so that even if the pixel frequency is low, the value close to the average value of the line clamp area is obtained. Can be used as the clamp level of each line, so that the signal processing circuit in the form of a monolithic IC can be applied to a wide range of pixel frequencies. Further cost reduction can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第一の実施の形態を示す回路図であ
る。
FIG. 1 is a circuit diagram showing a first embodiment of the present invention.

【図2】その動作を示すタイムチャートである。FIG. 2 is a time chart showing the operation.

【図3】本発明の第二の実施の形態を示す回路図であ
る。
FIG. 3 is a circuit diagram showing a second embodiment of the present invention.

【図4】その動作を示すタイムチャートである。FIG. 4 is a time chart showing the operation.

【図5】本発明の第三の実施の形態を示す回路図であ
る。
FIG. 5 is a circuit diagram showing a third embodiment of the present invention.

【図6】その動作を示すタイムチャートである。FIG. 6 is a time chart showing the operation.

【図7】本発明の第四の実施の形態を示すタイムチャー
トである。
FIG. 7 is a time chart showing a fourth embodiment of the present invention.

【図8】従来例を示す回路図である。FIG. 8 is a circuit diagram showing a conventional example.

【図9】異なる従来例を示す回路図である。FIG. 9 is a circuit diagram showing a different conventional example.

【符号の説明】[Explanation of symbols]

2 信号増幅用差動増幅器 3 誤差増幅器 4 アナログスイッチ、第1のアナログスイッチ 5 電圧バッファ 12 第2のアナログスイッチ 13 第3のアナログスイッチ C1 直流保持用コンデンサ R1 第1の抵抗 R2 第2の抵抗2 Differential amplifier for signal amplification 3 Error amplifier 4 Analog switch, first analog switch 5 Voltage buffer 12 Second analog switch 13 Third analog switch C 1 DC holding capacitor R 1 First resistor R 2 Second Resistance

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 CCDリニアイメージセンサから出力さ
れるアナログ信号から入力光量に応じた画像信号成分の
みをデジタルデータに変換するCCDアナログ信号処理
回路の直流再生回路において、 前記アナログ信号が一方の入力に入力される信号増幅用
差動増幅器と、 一方の入力に前記信号増幅用差動増幅器の出力が接続さ
れ他方の入力に基準電圧が接続された誤差増幅器と、 この誤差増幅器の出力側に接続されてクランプ時にオン
されるアナログスイッチと、 一端に前記基準電圧が接続され他端に前記アナログスイ
ッチを介して前記誤差増幅器の出力が接続された直流保
持用コンデンサと、 入力側がこれらのアナログスイッチと直流保持用コンデ
ンサとの接続点に接続された電圧バッファと、 この電圧バッファの出力と前記信号増幅用差動増幅器の
他方の入力との間に接続された第1の抵抗と、 これらの第1の抵抗と前記信号増幅用差動増幅器との接
続点と前記基準電圧との間の接続された第2の抵抗と、
を備えることを特徴とするCCDアナログ信号処理回路
の直流再生回路。
1. A DC reproduction circuit of a CCD analog signal processing circuit for converting only an image signal component corresponding to an input light amount from an analog signal output from a CCD linear image sensor into digital data, wherein the analog signal is supplied to one input. A differential amplifier for signal amplification to be input; an error amplifier having one input connected to the output of the differential amplifier for signal amplification and the other input connected to a reference voltage; An analog switch that is turned on at the time of clamping, a DC holding capacitor having one end connected to the reference voltage, and the other end connected to the output of the error amplifier via the analog switch, A voltage buffer connected to a connection point with a holding capacitor; and an output of the voltage buffer and a signal for amplifying the signal. A first resistor connected between the other input of the differential amplifier, and a second resistor connected between a connection point between the first resistor and the signal amplification differential amplifier and the reference voltage. Two resistors,
A DC regeneration circuit for a CCD analog signal processing circuit, comprising:
【請求項2】 CCDリニアイメージセンサから出力さ
れるアナログ信号から入力光量に応じた画像信号成分の
みをデジタルデータに変換するCCDアナログ信号処理
回路の直流再生回路において、 前記アナログ信号が一方の入力に入力される信号増幅用
差動増幅器と、 一方の入力に前記信号増幅用差動増幅器の出力が接続さ
れ他方の入力に基準電圧が接続された誤差増幅器と、 この誤差増幅器の出力側に接続されてクランプ時にオン
される第1のアナログスイッチと、 この第1のアナログスイッチに直列に接続されてクラン
プ時にオンされる第2のアナログスイッチと、 一端に前記基準電圧が接続され他端に前記第2及び第1
のアナログスイッチを介して前記誤差増幅器の出力が接
続された直流保持用コンデンサと、 入力側がこれらの直流保持用コンデンサと第2のアナロ
グスイッチとの接続点に接続され出力側が前記信号増幅
用差動増幅器の他方の入力に接続された電圧バッファ
と、 この電圧バッファの出力と前記第1及び第2のアナログ
スイッチ間の接続点との間に接続された第3のアナログ
スイッチと、を備えることを特徴とするCCDアナログ
信号処理回路の直流再生回路。
2. A DC reproduction circuit of a CCD analog signal processing circuit for converting only an image signal component corresponding to an input light amount from an analog signal output from a CCD linear image sensor into digital data, wherein the analog signal is supplied to one input. A differential amplifier for signal amplification to be input; an error amplifier having one input connected to the output of the differential amplifier for signal amplification and the other input connected to a reference voltage; A first analog switch that is turned on at the time of clamping, a second analog switch that is connected in series to the first analog switch and is turned on at the time of clamping, the reference voltage is connected to one end, and the second analog switch is connected to the other end. 2nd and 1st
A DC holding capacitor to which the output of the error amplifier is connected through an analog switch, an input side connected to a connection point between the DC holding capacitor and the second analog switch, and an output side connected to the signal amplifying differential. A voltage buffer connected to the other input of the amplifier; and a third analog switch connected between an output of the voltage buffer and a connection point between the first and second analog switches. Characteristic DC regeneration circuit of CCD analog signal processing circuit.
【請求項3】 CCDリニアイメージセンサから出力さ
れるアナログ信号から入力光量に応じた画像信号成分の
みをデジタルデータに変換するCCDアナログ信号処理
回路の直流再生回路において、 前記アナログ信号が一方の入力に入力される信号増幅用
差動増幅器と、 一方の入力に前記信号増幅用差動増幅器の出力が接続さ
れ他方の入力に基準電圧が接続された誤差増幅器と、 この誤差増幅器の出力側に接続されてクランプ時にオン
される第1のアナログスイッチと、 この第1のアナログスイッチに直列に接続されてクラン
プ時にオンされる第2のアナログスイッチと、 一端に前記基準電圧が接続され他端に前記第2及び第1
のアナログスイッチを介して前記誤差増幅器の出力が接
続された直流保持用コンデンサと、 入力側がこれらの直流保持用コンデンサと第2のアナロ
グスイッチとの接続点に接続された電圧バッファと、 この電圧バッファの出力と前記第1及び第2のアナログ
スイッチ間の接続点との間に接続されて非クランプ時に
オンされる第3のアナログスイッチと、 前記電圧バッファの出力と前記信号増幅用差動増幅器の
他方の入力との間に接続された第1の抵抗と、 これらの第1の抵抗と前記信号増幅用差動増幅器との接
続点と前記基準電圧との間の接続された第2の抵抗と、 を備えることを特徴とするCCDアナログ信号処理回路
の直流再生回路。
3. A DC reproduction circuit of a CCD analog signal processing circuit for converting only an image signal component corresponding to an input light amount from an analog signal output from a CCD linear image sensor into digital data, wherein the analog signal is supplied to one input. A differential amplifier for signal amplification to be input; an error amplifier having one input connected to the output of the differential amplifier for signal amplification and the other input connected to a reference voltage; A first analog switch that is turned on at the time of clamping, a second analog switch that is connected in series to the first analog switch and is turned on at the time of clamping, the reference voltage is connected to one end, and the second analog switch is connected to the other end. 2nd and 1st
A DC holding capacitor to which the output of the error amplifier is connected via an analog switch, a voltage buffer having an input side connected to a connection point between the DC holding capacitor and the second analog switch, A third analog switch that is connected between the output of the first and second analog switches and is turned on during unclamping; and the output of the voltage buffer and the differential amplifier for signal amplification. A first resistor connected between the other input; a second resistor connected between a connection point between the first resistor and the differential amplifier for signal amplification and the reference voltage; A DC regeneration circuit for a CCD analog signal processing circuit, comprising:
【請求項4】 各アナログスイッチは、直流再生区間で
高速にオン・オフされることを特徴とする請求項1,2
又は3記載のCCDアナログ信号処理回路の直流再生回
路。
4. The system according to claim 1, wherein each analog switch is turned on / off at a high speed in a DC regeneration section.
Or a DC reproduction circuit of the CCD analog signal processing circuit according to 3.
JP10023072A 1998-02-04 1998-02-04 Dc recovery circuit for ccd analog signal processing circuit Pending JPH11225244A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10023072A JPH11225244A (en) 1998-02-04 1998-02-04 Dc recovery circuit for ccd analog signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10023072A JPH11225244A (en) 1998-02-04 1998-02-04 Dc recovery circuit for ccd analog signal processing circuit

Publications (1)

Publication Number Publication Date
JPH11225244A true JPH11225244A (en) 1999-08-17

Family

ID=12100207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10023072A Pending JPH11225244A (en) 1998-02-04 1998-02-04 Dc recovery circuit for ccd analog signal processing circuit

Country Status (1)

Country Link
JP (1) JPH11225244A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11005484B2 (en) 2018-07-13 2021-05-11 Samsung Electronics Co., Ltd. Integrated circuit including phase locked loop circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11005484B2 (en) 2018-07-13 2021-05-11 Samsung Electronics Co., Ltd. Integrated circuit including phase locked loop circuit

Similar Documents

Publication Publication Date Title
US6091292A (en) High efficiency power amplifying apparatus
US6259300B1 (en) Differential input interface circuit and method for adjusting DC levels of differential input signals
US6922474B2 (en) Shock sound prevention circuit
US4943736A (en) Waveform converting apparatus
US6940985B2 (en) Shock sound prevention circuit
JPH0194646A (en) Semiconductor device
JP3135283B2 (en) Signal processing circuit device for absolute value detection
JPH11225244A (en) Dc recovery circuit for ccd analog signal processing circuit
JPS6184913A (en) High-pass circuit device
US6717538B2 (en) DA converter and data reproducing apparatus
JP2711411B2 (en) Operational amplifier circuit
JPH08147050A (en) Power circuit
JP2874610B2 (en) 90 degree phase shifter
JP3097464B2 (en) Acceleration sensor
KR20070080554A (en) Circuit for outputting image signal
KR890003485B1 (en) Intergrated circuits for separate digital report signals
JPS6165513A (en) Low pass filter
JP2001103380A (en) Solid-state image pickup element driver
JPS6031298Y2 (en) Transient noise prevention circuit
JPS5921546Y2 (en) variable filter circuit
JP3789367B2 (en) Power circuit
JPH07297677A (en) Filter circuit
JPH0342002B2 (en)
KR950001174Y1 (en) Image signal distortion compensation circuit
JPH02309805A (en) Attenuation circuit