JPH07297677A - Filter circuit - Google Patents

Filter circuit

Info

Publication number
JPH07297677A
JPH07297677A JP10622094A JP10622094A JPH07297677A JP H07297677 A JPH07297677 A JP H07297677A JP 10622094 A JP10622094 A JP 10622094A JP 10622094 A JP10622094 A JP 10622094A JP H07297677 A JPH07297677 A JP H07297677A
Authority
JP
Japan
Prior art keywords
frequency
voltage
circuit
filter
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10622094A
Other languages
Japanese (ja)
Inventor
Akihiko Satokata
昭彦 里方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP10622094A priority Critical patent/JPH07297677A/en
Publication of JPH07297677A publication Critical patent/JPH07297677A/en
Pending legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

PURPOSE:To control the frequency characteristics of a filter based on a frequency inputted from an outside with simple constitution by providing a frequency/voltage conversion means, a voltage/current conversion means and a filter means. CONSTITUTION:An F/V converter 2 converts the frequency of reference clocks fin to a voltage and outputs a DC voltage Vp inversely proportional to the frequency of the reference clocks fin. A V/I converter 3 converts the output Vp of the F/V converter 2 to a current by a resistor Rp. The current value is used as the current value of a constant current source in a gm-C filter 1. The gm-C filter 1 is provided with the frequency characteristics corresponding to the current value and the characteristics are decided by the transconductance and capacitance of a circuit. The F/V converter 2 is constituted of an integration circuit and a peak holding circuit. Also, the F/V converter 2 is constituted of the integration circuit and a sample-and-hold circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、ある基準周波数によ
って周波数特性が決まるフィルタ回路に関し、特に集積
化された容量及び抵抗を用いても、そのばらつきの調整
が不要なフィルタ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a filter circuit whose frequency characteristics are determined by a certain reference frequency, and more particularly to a filter circuit which does not require adjustment of its variation even if integrated capacitors and resistors are used.

【0002】[0002]

【従来の技術】従来、フィルタ回路を構成する方法とし
ては、いくつかの方法が知られているが、その中で、ト
ランジスタのトランスコンダクタンス(以下gmと呼
ぶ)と容量とを用いたフィルタ回路(以下gm−Cフィ
ルタ回路と呼ぶ)は、比較的高い周波数まで特性を確保
でき、且つgmを変えることで帯域を変化できることな
どの理由から、現在でも広く用いられている。特にフィ
ルタ機能の集積化を考えた場合、スイッチトキャパシタ
手法などと並び、最も適していると言える。〔特公昭6
1−55806号公報、及び「アナログICの機能回路
設計入門」(CQ出版社発行、第157頁)参照〕
2. Description of the Related Art Conventionally, there are known several methods for constructing a filter circuit. Among them, a filter circuit using a transistor transconductance (hereinafter referred to as gm) and a capacitor ( The gm-C filter circuit) is still widely used today because of its ability to secure characteristics up to relatively high frequencies and the ability to change the band by changing gm. Especially when considering the integration of the filter function, it can be said that it is the most suitable along with the switched capacitor method and the like. [Japanese Patent Publication Sho 6
1-55806, and "Introduction to functional circuit design of analog IC" (published by CQ publisher, page 157)]

【0003】次に、gm−Cフィルタの構成例を図7に
基づいて説明する。図7において、Q1及びQ2は入力
トランジスタで、トランジスタQ1のベースは入力端子
101に接続されており、トランジスタQ1,Q2のエ
ミッタ間には抵抗102が接続されている。またトラン
ジスタQ1,Q2の各コレクタには、それぞれ負荷トラ
ンジスタQ3,Q4のエミッタが接続されており、トラ
ンジスタQ1,Q2のエミッタには、それぞれ定電流源
103,104が接続されており、また負荷トランジス
タQ3,Q4のベースは共通にバイアス電源105に接
続されている。Q5,Q6は差動アンプを構成するトラ
ンジスタで、各エミッタは共通にして定電流源106に
接続されており、トランジスタQ5のコレクタは電源V
ccに、トランジスタQ6のコレクタは定電流源107に
接続されている。またトランジスタQ5のベースはトラ
ンジスタQ2のコレクタに、トランジスタQ6のベース
はトランジスタQ1のコレクタに、それぞれ接続されて
いる。またトランジスタQ6のコレクタは、一端を接地
したコンデンサ108の他端と、コレクタを電源Vcc
エミッタを前記トランジスタQ2のベース及び定電流源
109に接続したトランジスタQ7のベースに、それぞ
れ接続して、gm−Cフィルタを構成している。
Next, a configuration example of the gm-C filter will be described with reference to FIG. In FIG. 7, Q1 and Q2 are input transistors, the base of the transistor Q1 is connected to the input terminal 101, and the resistor 102 is connected between the emitters of the transistors Q1 and Q2. The collectors of the transistors Q1 and Q2 are connected to the emitters of the load transistors Q3 and Q4, respectively, and the emitters of the transistors Q1 and Q2 are connected to the constant current sources 103 and 104, respectively. The bases of Q3 and Q4 are commonly connected to the bias power supply 105. Q5 and Q6 are transistors forming a differential amplifier, each emitter is commonly connected to the constant current source 106, and the collector of the transistor Q5 is a power source V.
The collector of the transistor Q6 is connected to the constant current source 107 at cc . The base of the transistor Q5 is connected to the collector of the transistor Q2, and the base of the transistor Q6 is connected to the collector of the transistor Q1. The collector of the transistor Q6 is connected to the other end of the capacitor 108 whose one end is grounded, the collector is connected to the power supply Vcc, and the emitter is connected to the base of the transistor Q2 and the base of the transistor Q7 connected to the constant current source 109, respectively. It constitutes a gm-C filter.

【0004】次に、上記構成のgm−Cフィルタの動作
について説明する。トランジスタQ1,Q2の小信号エ
ミッタ抵抗をreとすると、入力信号の差動成分Vinに対
して、トランジスタQ1,Q2のコレクタ電流I1 ,I
2 は、それぞれ次式(1)のように表される。 I1 =IA +Vin/(RS +2re) I2 =IA −Vin/(RS −2re)・・・・・(1) ここで、IA は定電流源103,104の電流値、RS
は抵抗102の抵抗値である。
Next, the operation of the gm-C filter having the above configuration will be described. Assuming that the small signal emitter resistances of the transistors Q1 and Q2 are re, the collector currents I 1 and I of the transistors Q1 and Q2 correspond to the differential component Vin of the input signal.
Each of 2 is represented by the following equation (1). I 1 = I A + Vin / (R S + 2re) I 2 = I A -Vin / (R S -2re) ····· (1) where the current value of I A constant current source 103 and 104, R S
Is the resistance value of the resistor 102.

【0005】したがって、トランジスタQ1,Q2のコ
レクタ電位V1 ,V2 は、それぞれ次式(2)で表され
る。ここで、IS はトランジスタの逆方向飽和電流、V
T は熱電圧、VB はトランジスタQ3,Q4のベースに
接続されているバイアス電源105の電圧である。 V1 =VB −VT ln(I1 /IS ) V2 =VB −VT ln(I2 /IS )・・・・・(2)
Therefore, the collector potentials V 1 and V 2 of the transistors Q1 and Q2 are expressed by the following equation (2), respectively. Where I S is the reverse saturation current of the transistor, V
T is a thermal voltage, and V B is a voltage of the bias power supply 105 connected to the bases of the transistors Q3 and Q4. V 1 = V B -V T ln (I 1 / I S) V 2 = V B -V T ln (I 2 / I S) ····· (2)

【0006】したがって、差動アンプを構成するトラン
ジスタQ5,Q6においては、次式(3)が成立する。 V2 −VT ln(I5 /IS )=V1 −VT ln(I6 /IS ) I5 +I6 =2IB ∴I6 =IB /IA ・〔IA −Vin/(RS +2re)〕・・・・・(3) ここで、I5 ,I6 はトランジスタQ5,Q6のコレク
タ電流、IB は定電流源107の電流値である。
Therefore, the following equation (3) is established in the transistors Q5 and Q6 forming the differential amplifier. V 2 -V T ln (I 5 / I S) = V 1 -V T ln (I 6 / I S) I 5 + I 6 = 2I B ∴I 6 = I B / I A · [I A -Vin / (R S + 2re)] (3) Here, I 5 and I 6 are collector currents of the transistors Q5 and Q6, and I B is a current value of the constant current source 107.

【0007】したがって、出力電流Iout は次式(4)
で表される。 Iout =IB −I6 =(IB /IA )・〔Vin/(RS +2re)〕・・(4) すなわち、このフィルタ回路のgmは次式(5)で表さ
れる。 gm=Iout /Vin=(IB /IA )・〔1/(RS +2re)〕・・・(5)
Therefore, the output current Iout is expressed by the following equation (4).
It is represented by. Iout = I B -I 6 = ( I B / I A) · [Vin / (R S + 2re)] ... (4) i.e., gm of the filter circuit is expressed by the following equation (5). gm = Iout / Vin = (I B / I A) · [1 / (R S + 2re)] (5)

【0008】上記式(5)より、gmは定電流源103
及び104と107の電流比IB /IA と、入力のエミ
ッタ抵抗re及び抵抗102の抵抗値RS とで決まること
が分かる。ここで1/gmを出力抵抗と見なすと、コン
デンサ108の容量CC との間で次式(6)で示す伝達
関数F(s)が成り立つ。 F(s)=(1/sCC )/(1/gm+1/sCC ) =1/〔1+s(CC /gm)〕 =1/〔1+sCC (RS +2re)・IA /IB 〕・・・・・(6)
From the above equation (5), gm is the constant current source 103
And the current ratio I B / I A of 104 and 107 and the emitter resistance re of the input and the resistance value R S of the resistor 102. Here, when 1 / gm is regarded as the output resistance, the transfer function F (s) represented by the following equation (6) holds with the capacitance C C of the capacitor 108. F (s) = (1 / sC C) / (1 / gm + 1 / sC C) = 1 / [1 + s (C C / gm ) ] = 1 / [1 + sC C (R S + 2re) · I A / I B ] (6)

【0009】これより、図7に示したフィルタ回路は1
次のローパスフィルタを構成していることが分かる。ま
た定電流源103,104,106と107の電流値I
A ,IB の比を変えることにより、gmが可変でき、結
果として周波数特性を変えることができる。更にIA
B の比の値が保たれる範囲内であれば、CC が小さく
ても、比較的広い周波数範囲をカバーすることができる
という特徴があるため、周波数特性が可変できるフィル
タとして広く用いられている。
From this, the filter circuit shown in FIG.
It can be seen that the following low pass filter is constructed. Also, the current value I of the constant current sources 103, 104, 106 and 107
A, by varying the ratio of I B, gm can variable can change the result as a frequency characteristic. Furthermore, I A ,
As long as the value of the ratio of I B is maintained within the range, it has a characteristic that it can cover a relatively wide frequency range even if C C is small. Therefore, it is widely used as a filter whose frequency characteristic can be changed. ing.

【0010】ところで、定電流源の電流値IA ,IB
比を変える方法は、いくつか実現されている。最も単純
なものとして、DAコンバータを利用する方法がある。
すなわち、(6)式のIA ,IB の内、いずれかの電流
をDAコンバータで可変することにより、フィルタの周
波数特性を変えることができる。この時、電流出力タイ
プのDAコンバータであれば、フィルタ回路に直接接続
すればよいが、電圧出力タイプの場合には、一旦電圧・
電流変換を行ってから接続する必要がある。
By the way, several methods of changing the ratio of the current values I A and I B of the constant current source have been realized. The simplest method is to use a DA converter.
That is, the frequency characteristic of the filter can be changed by changing the current of either I A or I B of the equation (6) by the DA converter. At this time, if it is a current output type DA converter, it may be directly connected to the filter circuit.
It is necessary to convert the current before connecting.

【0011】また、精度の高い周波数を持つ信号(以下
基準クロックと呼ぶ)が利用できる場合、これを用いて
VCO(電圧制御された発振回路)とPD(位相検出回
路)とでPLL(Phase Locked Loop )を構成し、VC
Oの出力電圧をフィルタの制御電圧として用いる方法
が、公知となっている(IEEE 1993 CICC "Integrated C
ontinuous Time Filter Design" by Yannis P. Tsividi
s 参照)。この方法によれば、周波数を変化することに
よりVCOの出力電圧が変わり、先の定電流源の電流値
A ,IB のいずれかを、この電圧を基準に生成するこ
とによって、精度の高い制御が可能となる。
When a signal having a highly accurate frequency (hereinafter referred to as a reference clock) can be used, a PLL (Phase Locked) is used between the VCO (voltage controlled oscillation circuit) and the PD (phase detection circuit) by using this signal. Loop) and VC
A method of using the output voltage of O as the control voltage of the filter is known (IEEE 1993 CICC "Integrated C").
ontinuous Time Filter Design "by Yannis P. Tsividi
s). According to this method, the output voltage of the VCO is changed by changing the frequency, and one of the current values I A and I B of the constant current source is generated with this voltage as a reference, so that the accuracy is high. It becomes possible to control.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、定電流
源の電流値の比を変える上記2つの方式は、ともに回路
が複雑となり、特に集積化した場合には素子数の増大を
招くという問題点がある。
However, both of the above two methods of changing the ratio of the current values of the constant current source have a problem that the circuit becomes complicated and the number of elements increases especially when integrated. is there.

【0013】また、周波数特性は容量CC 及び抵抗RS
がばらつくと大きく変化する。例えばCC 及びRS とし
て集積化されたコンデンサと抵抗を使用した場合、一般
的にその絶対値ばらつきは±20%程度と大きいため、
仕様によっては希望の特性が得られないことがある。そ
のためこのような場合には、ばらつき分をトリミング等
の手法を用いて吸収する手段が必要となる。例えば図7
に示したフィルタ回路においては、IB の値をツェナー
ザッピング等の手法を用いて調整し、最終的に所望の周
波数特性が得られるようにする。しかし、一般的にトリ
ミングは、ICのウエハの状態で、ICテスターなどと
連動して自動的に行われるが、この作業は時間を要する
ため、結局その分はチップのコストアップにつながると
いう問題点がある。
Further, the frequency characteristics are the capacitance C C and the resistance R S
If it fluctuates, it will change greatly. For example, when integrated capacitors and resistors are used as C C and R S , the absolute value variation is generally as large as about ± 20%.
Depending on the specifications, desired characteristics may not be obtained. Therefore, in such a case, a means for absorbing the variation using a method such as trimming is required. For example, in FIG.
In the filter circuit shown in (1), the value of I B is adjusted by using a technique such as Zener zapping so that a desired frequency characteristic is finally obtained. However, generally, trimming is automatically performed in the state of an IC wafer in conjunction with an IC tester or the like, but since this work requires time, the problem leads to an increase in chip cost. There is.

【0014】本発明は、従来の周波数特性を制御するよ
うにしたフィルタ回路における上記問題点を解消するた
めなされたもので、本願請求項1〜3記載の発明は、従
来より簡単な手段を用い、外部より入力される周波数で
フィルタの周波数特性を制御することの可能なフィルタ
回路を提供することを目的とし、また請求項4記載の発
明は、集積化された容量及び抵抗を用いても、トリミン
グなどの特別な調整を行うことなく、精度の高い周波数
特性が得られるフィルタ回路を提供することを目的とす
る。
The present invention has been made to solve the above problems in the conventional filter circuit for controlling the frequency characteristic, and the invention according to claims 1 to 3 of the present application uses means simpler than the conventional one. An object of the present invention is to provide a filter circuit capable of controlling the frequency characteristic of a filter with a frequency input from the outside, and the invention according to claim 4 uses an integrated capacitor and resistor. An object of the present invention is to provide a filter circuit that can obtain highly accurate frequency characteristics without performing special adjustment such as trimming.

【0015】[0015]

【課題を解決するための手段及び作用】上記問題点を解
決するため、請求項1記載の発明は、入力周波数に逆比
例した直流電圧を出力する周波数・電圧変換手段と、該
周波数・電圧変換手段の出力電圧値を電流値に変換する
電圧・電流変換手段と、該電圧・電流変換手段の出力電
流値に応じた周波数特性を持ち、回路のトランスコンダ
クタンスと容量でその特性の決まるフィルタ手段とでフ
ィルタ回路を構成するものである。
In order to solve the above problems, the invention according to claim 1 provides a frequency / voltage converting means for outputting a DC voltage inversely proportional to an input frequency, and the frequency / voltage converting means. A voltage / current converting means for converting the output voltage value of the means into a current value, and a filter means having frequency characteristics according to the output current value of the voltage / current converting means, the characteristics of which are determined by the transconductance and the capacitance of the circuit. To form a filter circuit.

【0016】このように構成したフィルタ回路において
は、周波数・電圧変換手段により、入力周波数に逆比例
した電圧を発生し、電圧・電流変換手段により、その電
圧を電流に変換し、その変換された電流を、電流に応じ
た周波数特性を持ち、回路のトランスコンダクタンスと
容量とで特性の決まるフィルタの基準電流として使うこ
とにより、入力周波数でフィルタの周波数特性を決める
ことが可能となる。
In the filter circuit thus constructed, the frequency / voltage converting means generates a voltage inversely proportional to the input frequency, the voltage / current converting means converts the voltage into a current, and the voltage is converted. The frequency characteristic of the filter can be determined by the input frequency by using the current as the reference current of the filter having the frequency characteristic corresponding to the current and the characteristic of which is determined by the transconductance and the capacitance of the circuit.

【0017】請求項2記載の発明は、前記周波数・電圧
変換手段を、積分回路とピークホールド回路とで構成す
るものであり、また請求項3記載の発明は、前記周波数
・電圧変換手段を、積分回路とサンプルホールド回路と
で構成するものである。これらの構成により、簡単な回
路構成で請求項1記載の発明の作用を行わせることがで
きる。
According to a second aspect of the present invention, the frequency / voltage converting means is composed of an integrating circuit and a peak hold circuit, and the third aspect of the invention comprises the frequency / voltage converting means. It is composed of an integrating circuit and a sample hold circuit. With these configurations, the operation of the invention according to claim 1 can be performed with a simple circuit configuration.

【0018】また請求項4記載の発明においては、前記
周波数・電圧変換手段とフィルタ手段とは、ともに集積
化された容量及び抵抗を備えて構成するものである。こ
のように入力周波数を電圧に変換する容量と、その電圧
を電流に変換する抵抗と、フィルタ内の容量及び抵抗と
に、ともに集積化された素子を使用することにより、容
量及び抵抗のばらつきが相殺され、フィルタの周波数特
性を入力周波数における絶対値ばらつきのみで決めるこ
とが可能となる。
Further, in the invention of claim 4, the frequency / voltage converting means and the filter means are both provided with integrated capacitors and resistors. As described above, by using the integrated elements for the capacitance that converts the input frequency into the voltage, the resistor that converts the voltage into the current, and the capacitance and the resistance in the filter, the variation in the capacitance and the resistance can be reduced. These are canceled out, and the frequency characteristic of the filter can be determined only by the variation in absolute value at the input frequency.

【0019】[0019]

【実施例】次に実施例について説明する。図1は、本発
明に係るフィルタ回路の基本的な第1実施例を示すブロ
ック構成図で、この実施例は請求項1記載の発明に対応
するものである。すなわち、この実施例においては、基
準クロックfinの周波数を電圧変換するF/Vコンバー
タ2と、該F/Vコンバータ2の電圧値を電流変換する
V/Iコンバータ3と、該V/Iコンバータ3の出力電
流を定電流源として利用するgm−Cフィルタ1とで、
フィルタ回路を構成しており、ここでgm−Cフィルタ
1としては、図7に示した従来の回路を使うものとす
る。なお、図2において、CP ,RP は、F/Vコンバ
ータ2に接続された容量、V/Iコンバータ3に接続さ
れた抵抗である。
EXAMPLES Next, examples will be described. 1 is a block diagram showing a basic first embodiment of a filter circuit according to the present invention, and this embodiment corresponds to the invention described in claim 1. In FIG. That is, in this embodiment, the F / V converter 2 for converting the frequency of the reference clock fin into a voltage, the V / I converter 3 for converting the voltage value of the F / V converter 2 into a current, and the V / I converter 3 are used. With the gm-C filter 1 that uses the output current of
The filter circuit is configured, and the conventional circuit shown in FIG. 7 is used as the gm-C filter 1. In FIG. 2, C P and R P are a capacitor connected to the F / V converter 2 and a resistor connected to the V / I converter 3.

【0020】次に、上記構成のフィルタ回路の動作につ
いて説明する。まずF/Vコンバータ2の出力VP を基
準クロックfinの周波数に逆比例した直流電圧にする。
すなわち、次式(7)が成り立つような回路構成が採用
されている。 VP =A・IP /(fin・CP )・・・・・(7) ここでAは定数である。
Next, the operation of the filter circuit having the above configuration will be described. First, the output V P of the F / V converter 2 is set to a DC voltage inversely proportional to the frequency of the reference clock fin.
That is, a circuit configuration is adopted in which the following equation (7) is established. V P = A · I P / (fin · C P ) ... (7) Here, A is a constant.

【0021】次に、V/Iコンバータ3は、F/Vコン
バータ2の出力VP を抵抗RP で電流変換し、この電流
値をgm−Cフィルタ1における定電流源の電流値IA
として用いる。したがって次式(8)が成立する。 IA =(A/RP )・〔IP /(fin・CP )〕・・・・・(8) 上記(8)式を(6)式に代入すると、次式(9)が得
られる。 F(s)=1/〔1+s・CC /CP ・(RS +2re)/RP ・IP /IB ・A /fin〕・・・・・・・(9)
Next, the V / I converter 3 current-converts the output V P of the F / V converter 2 with the resistor R P , and this current value is the current value I A of the constant current source in the gm-C filter 1.
Used as. Therefore, the following equation (8) is established. I A = (A / R P ) · [I P / (fin · C P )] (8) Substituting equation (8) into equation (6) yields equation (9) below. To be F (s) = 1 / [1 + s · C C / C P · (R S + 2re) / R P · I P / I B · A / fin] ··· (9)

【0022】上記(9)式において、reはRS に対して
十分小さいとすると、gm−Cフィルタの周波数特性
は、2つの容量及び抵抗の比、CC /CP 及びRS /R
P 、2つの電流源の電流比IP /IB 、及び基準クロッ
クの周波数finで決まる。したがって各素子の比が一定
であれば、特にDAコンバータやPLLなどの複雑な回
路構成にすることなく、基準クロックの周波数finだけ
でgm−Cフィルタの周波数特性を決めることが可能と
なる。
In the above equation (9), assuming that re is sufficiently smaller than R S , the frequency characteristic of the gm-C filter has a ratio of two capacitances and resistances, C C / C P and R S / R.
P , the current ratio I P / I B of the two current sources, and the frequency fin of the reference clock. Therefore, if the ratio of each element is constant, it is possible to determine the frequency characteristic of the gm-C filter only by the frequency fin of the reference clock without using a complicated circuit configuration such as a DA converter or a PLL.

【0023】さらに集積回路の場合、一般に同一チップ
内の容量や抵抗の比精度は高い。すなわち同じチップ内
に作られた素子は、それらの絶対値自体は大きくばらつ
くものの、互いのばらつく傾向はほとんど同一である。
そのため実力的には1%以下の比精度が得られる。また
上記2つの電流源の電流比も、同じ電圧源を基準にして
作成することにより、結局抵抗の比精度で決めることが
できる。更に、基準クロックの周波数も一般的にその絶
対精度は高く、そのばらつきは、せいぜい数パーセント
以下に収まる。したがって、前記(9)式より、本発明
に係るフィルタ回路は、各素子を集積化した場合でも、
それらの比の値と基準クロックの精度だけで周波数特性
が決まるため、トリミング等のコストのかかる手段は必
要なくなる。
Further, in the case of an integrated circuit, the ratio accuracy of capacitance and resistance in the same chip is generally high. In other words, the elements manufactured in the same chip have large variations in their absolute values, but their variations tend to be almost the same.
Therefore, a specific accuracy of 1% or less is practically obtained. Further, the current ratio of the above two current sources can also be determined with the accuracy ratio of the resistors after all by making the same voltage source as a reference. Further, the frequency of the reference clock is also generally high in absolute accuracy, and its variation is at most a few percent or less. Therefore, from the above formula (9), the filter circuit according to the present invention is
Since the frequency characteristic is determined only by the value of these ratios and the accuracy of the reference clock, costly means such as trimming is unnecessary.

【0024】次に、本発明の第2実施例を図2に基づい
て説明する。この実施例は、F/Vコンバータを積分回
路4とピークホールド回路5で構成したものを示してい
る。また、もちろん原理的には先の図1に示した第1実
施例と同じであるが、この実施例では3個のgm−Cフ
ィルタ1−1,1−2,1−3を接続した場合を想定し
て示している。
Next, a second embodiment of the present invention will be described with reference to FIG. In this embodiment, an F / V converter is composed of an integrating circuit 4 and a peak hold circuit 5. Further, of course, the principle is the same as that of the first embodiment shown in FIG. 1, but in this embodiment, when three gm-C filters 1-1, 1-2, 1-3 are connected. Is assumed and shown.

【0025】次に、このような構成の第2実施例の動作
について説明する。基準クロック信号finは積分回路4
に入力されるが、この積分回路4は図3に示すように、
基準クロック信号finで駆動されるスイッチSWと、こ
のスイッチSWに並列に接続された容量CP と、容量C
P に直列に接続された電流源IP とで構成されている。
この積分回路4の動作を図4に基づいて説明する。まず
クロックがLOの場合は、スイッチSWはオフとなり、
電流源IP で容量CP をチャージする。そしてクロック
がHIの場合は、スイッチSWはオンとなり、容量CP
を瞬時にディスチャージする。この時の容量の端子電圧
C のピーク値をVP とすると、次式(10)が得られ
る。 VP =IP /(2fin・CP )・・・・・・・(10)
Next, the operation of the second embodiment having such a configuration will be described. The reference clock signal fin is supplied to the integrating circuit 4
Is input to the integration circuit 4, as shown in FIG.
A switch SW driven by the reference clock signal fin, a capacitance C P connected in parallel with the switch SW, and a capacitance C P.
And a current source I P connected in series with P.
The operation of the integrating circuit 4 will be described with reference to FIG. First, when the clock is LO, the switch SW is off,
The capacitor C P is charged by the current source I P. When the clock is HI, the switch SW turns on and the capacitance C P
To instantly discharge. When the peak value of the terminal voltage V C of the capacitance at this time is V P , the following formula (10) is obtained. V P = I P / (2fin · C P ) ... (10)

【0026】上記(10)式は、前記(7)式において
A=1/2と置いた場合のものと等価である。次に、こ
のピーク電圧VP をホールド容量Ch を備えたピークホ
ールド回路5を用いて直流化する。当然のことながら、
ピークホールド回路5の出力も(10)式と同じ値にな
る。V/Iコンバータ3以降の動作は、図1に示した第
1実施例と同じであるが、このV/Iコンバータ3の出
力を複数(この実施例では3)取ることにより、複数
(この実施例では3個)のgm−Cフィルタ1−1,1
−2,1−3を同時に補償することができる。
The above equation (10) is equivalent to the equation (7) where A = 1/2. Next, the peak voltage V P is converted into a direct current by using the peak hold circuit 5 having the hold capacitance C h . As a matter of course,
The output of the peak hold circuit 5 also has the same value as in the expression (10). The operation after the V / I converter 3 is the same as that of the first embodiment shown in FIG. 1, but a plurality (three in this embodiment) of the outputs of the V / I converter 3 are used to obtain a plurality (this embodiment). (3 in the example) gm-C filters 1-1, 1
-2 and 1-3 can be compensated at the same time.

【0027】次に、本発明の第3実施例を図5に基づい
て説明する。この実施例は、F/Vコンバータ2を積分
回路4とサンプルホールド回路6を用いて構成したもの
である。図2に示したピークホールド回路5を用いた第
2実施例と比較した場合、この実施例におけるサンプル
ホールド回路6は、任意のタイミングにおける積分電圧
出力が得られるという特徴がある。
Next, a third embodiment of the present invention will be described with reference to FIG. In this embodiment, the F / V converter 2 is constructed by using an integrating circuit 4 and a sample hold circuit 6. When compared with the second embodiment using the peak hold circuit 5 shown in FIG. 2, the sample hold circuit 6 in this embodiment is characterized in that an integrated voltage output can be obtained at any timing.

【0028】次に、この第3実施例の動作について説明
する。基準クロック信号finは積分回路4に入力され
る。積分回路4の構成は、図3に示した第2実施例のも
のと同様であり、その動作を図6に基づいて説明する。
まず基準クロックfinがLOの場合は、スイッチSWは
オフとなり、電流源IP で容量CP をチャージする。そ
して基準クロックfinがHIの場合は、スイッチSWは
オンとなり、容量CP を瞬時にディスチャージする。積
分回路4の出力は、サンプルホールド回路6に入力され
る。サンプルホールド信号Vh は基準クロックfinに同
期しているものとし、そのタイミングを基準クロックf
inがLOの時からth 後であるとすると、ホールド電圧
P は次式(11)で表される。 VP =(IP /CP )・th ・・・・・・・・(11)
Next, the operation of the third embodiment will be described. The reference clock signal fin is input to the integrating circuit 4. The configuration of the integrating circuit 4 is similar to that of the second embodiment shown in FIG. 3, and its operation will be described with reference to FIG.
First, when the reference clock fin is LO, the switch SW is turned off and the capacitance C P is charged by the current source I P. When the reference clock fin is HI, the switch SW is turned on, and the capacitance C P is instantly discharged. The output of the integration circuit 4 is input to the sample hold circuit 6. Sample-and-hold signal V h is assumed to be synchronized with the reference clock fin, the reference clock f and the timing
When in is referred to as being t h later from the time of the LO, the hold voltage V P is expressed by the following equation (11). V P = (I P / C P) · t h ········ (11)

【0029】この時間th は、基準クロックfinの周波
数に逆比例するため、aを定数として次式(12)のよ
うに表すことができる。 VP =IP /(a・fin・CP )・・・・・・(12) 上記(12)式は、前記(7)式で、A=1/aと置い
た場合のものと等価である。次に、このホールド電圧V
P をホールド容量Ch を備えたサンプルホールド回路6
を使って直流化する。当然のことながら、サンプルホー
ルド回路6の出力も(12)式と同じ値になる。V/I
コンバータ3以降の動作は、図1に示した第1実施例と
同じであるが、このV/Iコンバータ3の出力を複数
(この実施例では3)取ることにより、複数(この実施
例では3個)のgm−Cフィルタ1−1,1−2,1−
3を同時に補償することができる。
[0029] The time t h is inversely proportional to the frequency of the reference clock fin, can be expressed by the following equation (12) a as a constant. V P = I P / (a · fin · C P ) ... (12) The above equation (12) is equivalent to the equation (7) when A = 1 / a. Is. Next, this hold voltage V
Sample hold circuit 6 with P hold capacitor C h
Use to convert to direct current. As a matter of course, the output of the sample and hold circuit 6 also has the same value as the expression (12). V / I
The operation after the converter 3 is the same as that of the first embodiment shown in FIG. 1, but by taking a plurality of outputs (3 in this embodiment) of the V / I converter 3, a plurality (3 in this embodiment) can be obtained. Gm-C filters 1-1, 1-2, 1-
3 can be compensated at the same time.

【0030】[0030]

【発明の効果】以上実施例に基づいて説明したように、
請求項1〜3に記載した発明によれば、精度の高い基準
クロックがあれば、gm−Cフィルタの周波数特性を決
める回路として、DAコンバータやPLLなどの複雑な
構成の回路を用いなくても実現できるため、フィルタ回
路の素子数の削減が達成できる。また請求項4記載の発
明によれば、集積化された容量及び抵抗を用いても、そ
の絶対値ばらつきが相殺されるため、フィルタの周波数
特性が容量や抵抗のばらつきによらず正確に設定でき、
したがって、トリミングなどの特別な手段は不要になる
などの利点が得られる。
As described above on the basis of the embodiments,
According to the invention described in claims 1 to 3, if a highly accurate reference clock is provided, a circuit having a complicated configuration such as a DA converter or a PLL is not used as a circuit for determining the frequency characteristic of the gm-C filter. Since it can be realized, the number of elements of the filter circuit can be reduced. According to the invention of claim 4, even if the integrated capacitance and resistance are used, the variation in absolute value is canceled out, so that the frequency characteristic of the filter can be accurately set regardless of the variation in capacitance and resistance. ,
Therefore, there is an advantage that special means such as trimming is unnecessary.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るフィルタ回路の第1実施例を示す
概略ブロック構成図である。
FIG. 1 is a schematic block configuration diagram showing a first embodiment of a filter circuit according to the present invention.

【図2】第2実施例を示す概略ブロック構成図である。FIG. 2 is a schematic block configuration diagram showing a second embodiment.

【図3】図2に示した第2実施例における積分回路の構
成例を示す図である。
FIG. 3 is a diagram showing a configuration example of an integrating circuit in the second embodiment shown in FIG.

【図4】第2実施例の動作を説明するためのタイミング
チャートである。
FIG. 4 is a timing chart for explaining the operation of the second embodiment.

【図5】第3実施例を示す概略ブロック構成図である。FIG. 5 is a schematic block configuration diagram showing a third embodiment.

【図6】第3実施例の動作を説明するためのタイミング
チャートである。
FIG. 6 is a timing chart for explaining the operation of the third embodiment.

【図7】従来のgm−Cフィルタの構成例を示す回路構
成図である。
FIG. 7 is a circuit configuration diagram showing a configuration example of a conventional gm-C filter.

【符号の説明】[Explanation of symbols]

1 gm−Cフィルタ 2 F/Vコンバータ 3 V/Iコンバータ 4 積分回路 5 ピークホールド回路 6 サンプルホールド回路 1 gm-C filter 2 F / V converter 3 V / I converter 4 integrating circuit 5 peak hold circuit 6 sample hold circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 入力周波数に逆比例した直流電圧を出力
する周波数・電圧変換手段と、該周波数・電圧変換手段
の出力電圧値を電流値に変換する電圧・電流変換手段
と、該電圧・電流変換手段の出力電流値に応じた周波数
特性を持ち、回路のトランスコンダクタンスと容量でそ
の特性の決まるフィルタ手段とを備えたことを特徴とす
るフィルタ回路。
1. A frequency / voltage converting means for outputting a DC voltage inversely proportional to an input frequency, a voltage / current converting means for converting an output voltage value of the frequency / voltage converting means into a current value, and the voltage / current. A filter circuit having a frequency characteristic according to an output current value of a converting means, and a filter means having the characteristic determined by the transconductance and the capacitance of the circuit.
【請求項2】 前記周波数・電圧変換手段は、積分回路
とピークホールド回路とで構成されていることを特徴と
する請求項1記載のフィルタ回路。
2. The filter circuit according to claim 1, wherein the frequency / voltage converting means includes an integrating circuit and a peak hold circuit.
【請求項3】 前記周波数・電圧変換手段は、積分回路
とサンプルホールド回路とで構成されていることを特徴
とする請求項1記載のフィルタ回路。
3. The filter circuit according to claim 1, wherein the frequency / voltage converting means includes an integrating circuit and a sample hold circuit.
【請求項4】 前記周波数・電圧変換手段とフィルタ手
段とは、ともに集積化された容量及び抵抗を備えている
ことを特徴とする請求項1〜3のいずれか1項に記載の
フィルタ回路。
4. The filter circuit according to claim 1, wherein the frequency / voltage converting means and the filter means both have integrated capacitors and resistors.
JP10622094A 1994-04-22 1994-04-22 Filter circuit Pending JPH07297677A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10622094A JPH07297677A (en) 1994-04-22 1994-04-22 Filter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10622094A JPH07297677A (en) 1994-04-22 1994-04-22 Filter circuit

Publications (1)

Publication Number Publication Date
JPH07297677A true JPH07297677A (en) 1995-11-10

Family

ID=14428069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10622094A Pending JPH07297677A (en) 1994-04-22 1994-04-22 Filter circuit

Country Status (1)

Country Link
JP (1) JPH07297677A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002296A (en) * 1996-09-12 1999-12-14 Nec Corporation Filter circuit with an intermittent constant current with constant period
US6512414B2 (en) 2000-07-12 2003-01-28 Matsushita Electric Industrial Co., Ltd. Automatic filter tuning control system
JP2005538597A (en) * 2002-09-05 2005-12-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Self-calibration of continuous time filters and systems with such filters

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002296A (en) * 1996-09-12 1999-12-14 Nec Corporation Filter circuit with an intermittent constant current with constant period
US6512414B2 (en) 2000-07-12 2003-01-28 Matsushita Electric Industrial Co., Ltd. Automatic filter tuning control system
JP2005538597A (en) * 2002-09-05 2005-12-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Self-calibration of continuous time filters and systems with such filters

Similar Documents

Publication Publication Date Title
Van De Plassche Dynamic element matching for high-accuracy monolithic D/A converters
JPH05181556A (en) Sample band-gap voltage reference circuit
EP0911978A1 (en) Generation of temperature compensation low noise symmetrical reference voltages
JPS61214615A (en) Integrated circuit
US5192884A (en) Active filter having reduced capacitor area but maintaining filter characteristics
US6111533A (en) CMOS analog-to-digital converter and temperature sensing device using the same
Van De Plassche et al. A monolithic 14 bit A/D converter
JPH07297677A (en) Filter circuit
JP2753422B2 (en) Full-wave rectifier circuit
US6392454B1 (en) Shunt regulated push-pull circuit having wide frequency range
EP1110322B1 (en) Electronic circuit
JPH06104666A (en) Variable voltage/current conversion circuit
JP3067286B2 (en) Monolithic filter circuit
JP2004064262A (en) Differential amplifier circuit and reception circuit for radio controlled watch
JPH0575387A (en) Variable delay circuit
US20240204761A1 (en) Discrete time analog circuit
JPH0225286B2 (en)
JP2004007706A (en) Variable current dividing circuit
JP2971613B2 (en) Comparator circuit
GB2220092A (en) Integrating circuit
JP3809716B2 (en) Voltage-current conversion circuit
JP2001154749A (en) Reference voltage generation circuit
JP2957796B2 (en) Phase shift circuit
JPH044285Y2 (en)
JPH06252695A (en) Automatic filter adjustment circuit and reference current generating circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021029