KR20070080554A - Circuit for outputting image signal - Google Patents

Circuit for outputting image signal Download PDF

Info

Publication number
KR20070080554A
KR20070080554A KR1020060134716A KR20060134716A KR20070080554A KR 20070080554 A KR20070080554 A KR 20070080554A KR 1020060134716 A KR1020060134716 A KR 1020060134716A KR 20060134716 A KR20060134716 A KR 20060134716A KR 20070080554 A KR20070080554 A KR 20070080554A
Authority
KR
South Korea
Prior art keywords
output
circuit
video signal
signal
output circuit
Prior art date
Application number
KR1020060134716A
Other languages
Korean (ko)
Other versions
KR100983611B1 (en
Inventor
도시유키 오카와
나가요시 도바시
Original Assignee
미쓰미덴기가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰미덴기가부시기가이샤 filed Critical 미쓰미덴기가부시기가이샤
Publication of KR20070080554A publication Critical patent/KR20070080554A/en
Application granted granted Critical
Publication of KR100983611B1 publication Critical patent/KR100983611B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Picture Signal Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

An image signal output circuit is provided to make it unnecessary to install a coupling capacitor at an output terminal, thereby minimizing the mounting area by using an amplification circuit for amplifying an image signal and an output circuit for setting an output of the amplification circuit as a ground level when no signal is inputted. An image signal output circuit comprises an amplification circuit(41) for amplifying an image signal, and an output circuit(131) for setting an output of the amplification circuit as a ground level when no signal is inputted. The output circuit(131) includes a transistor(Q11) for supplying current according to the image signal, and a resistor(R31) having one end, to which the current is supplied, and the other end as the ground level. The image signal is outputted from a connection point between the transistor(Q11) and the resistor(R31).

Description

영상 신호 출력 회로{CIRCUIT FOR OUTPUTTING IMAGE SIGNAL}Image signal output circuit {CIRCUIT FOR OUTPUTTING IMAGE SIGNAL}

도 1은 본 발명의 일 실시예의 블록 구성도이다. 1 is a block diagram of an embodiment of the present invention.

도 2는 연산 증폭기(124)의 회로 구성도이다. 2 is a circuit diagram of the operational amplifier 124.

도 3은 본 발명의 일 실시예의 동작 파형도이다. 3 is an operational waveform diagram of an embodiment of the present invention.

도 4는 종래의 일례의 블록 구성도이다. 4 is a block diagram of a conventional example.

도 5는 연산 증폭기(34)의 블록 구성도이다. 5 is a block diagram of the operational amplifier 34.

도 6은 종래의 일례의 동작 파형도이다. 6 is an operational waveform diagram of a conventional example.

<부호의 설명><Description of the code>

11, 12, 100 : 영상 기기 21 : 처리 회로 11, 12, 100: video equipment 21: processing circuit

23 : 전지 31, 32 : 앰프, 23: battery 31, 32: amplifier,

33 : 클램프 회로 22, 111 : 영상 드라이버 IC33: clamp circuit 22, 111: image driver IC

34, 121 : 연산 증폭기 41 : 앰프 회로34, 121: operational amplifier 41: amplifier circuit

42, 131 : 출력 회로 Q11, Q12 : 트랜지스터 42, 131: output circuit Q11, Q12: transistor

R11∼R15, R31 : 저항R11 to R15, R31: resistance

본 발명은 영상 신호 출력 회로에 관한 것으로서, 특히 영상 신호를 출력 단자로부터 출력하는 영상 신호 출력 회로에 관한 것이다. The present invention relates to a video signal output circuit, and more particularly, to a video signal output circuit for outputting a video signal from an output terminal.

최근 디지털 스틸 카메라, 카메라가 달린 휴대 전화 등의 영상 신호를 다루는 휴대 영상 기기가 보급되고 있으며, 이들 기기에는 영상 신호를 출력하는 영상 출력 단자가 설치되어 있다. 이 때, JEITA 규격의 규정에 의해 무신호 시에 출력되는 직류 성분을 0±0.1V로 하는 규정이 있다. 따라서, 영상 기기로부터 영상 신호를 출력하는 영상 출력 회로와 출력 단자 사이에 직렬로 커플링 용량이 접속되었었다. Background Art Recently, portable video devices dealing with video signals, such as digital still cameras and mobile phones with cameras, have become widespread, and these devices are provided with video output terminals for outputting video signals. At this time, there is a regulation that the DC component output at the time of no signal is 0 ± 0.1V according to JEITA standard. Therefore, the coupling capacitor was connected in series between the video output circuit for outputting the video signal from the video device and the output terminal.

도 4는 종래의 일례의 블록 구성도를 나타낸다. 4 shows a block diagram of a conventional example.

영상 기기(11)는 영상 출력 단자(Tvout)를 가지며, 처리 회로(21)로부터 공급되는 영상 신호를 영상 드라이버 IC(22) 및 커플링 콘덴서(C0)를 통하여 출력 단자(Tvout)로부터 다른 영상 기기(12)로 영상 신호를 출력한다. The video device 11 has a video output terminal Tvout, and the video signal supplied from the processing circuit 21 is transferred from the output terminal Tvout to another video device via the video driver IC 22 and the coupling capacitor C0. The video signal is output to (12).

영상 드라이버 IC(22)는 예컨대 하나의 칩의 반도체 집적 회로로 구성되어 있으며, 앰프(31, 32), 클램프 회로(33), 연산 증폭기(34), 저항(R11∼R15)으로 구성되어 있다. 영상 드라이버 IC(22)는 전지(23)로부터 공급되는 전원 전압에 의해 구동되며, 처리 회로(21)로부터 공급되는 영상 신호를 출력 단자(Ticout)로부터 출력한다. The video driver IC 22 is composed of, for example, a semiconductor integrated circuit of one chip, and is composed of amplifiers 31 and 32, a clamp circuit 33, an operational amplifier 34, and resistors R11 to R15. The image driver IC 22 is driven by the power supply voltage supplied from the battery 23, and outputs an image signal supplied from the processing circuit 21 from the output terminal Ticout.

또한 영상 드라이버 IC(22)는 파워 세이브 단자(Tps)를 갖는다. 파워 세이브 단자(Tps)에는 처리 회로(21)로부터 파워 세이브 신호가 공급되고 있다. 영상 드라이버 IC(22)는 처리 회로(21)로부터 파워 세이브 신호가 공급되면, 신호를 무 신호 상태로 한다. The image driver IC 22 also has a power save terminal Tps. The power save signal is supplied from the processing circuit 21 to the power save terminal Tps. When the power save signal is supplied from the processing circuit 21, the video driver IC 22 sets the signal to the no signal state.

영상 드라이버 IC(22)는 입력 단자(Ticin)에서 처리 회로(21)로부터 영상 신호가 공급된다. 입력 단자(Ticin)로 공급된 영상 신호는 연산 증폭기(34)의 비 반전 입력 단자로 공급된다. 연산 증폭기(34)는 저항(R11∼R14), 앰프(31, 32) 및 클램프 회로(33)에 의해 비 반전 입력 단자 및 반전 입력 단자가 바이어스되고, 저항(R15)에 의해 궤환이 되는 구성으로 되어 있으며, 저항(R11∼R15), 앰프(31, 32) 및 클램프 회로(33)와 함께 비 반전 증폭 회로를 구성하고 있다. The image driver IC 22 The video signal is supplied from the processing circuit 21 at the input terminal Ticin. The video signal supplied to the input terminal Ticin is supplied to the non-inverting input terminal of the operational amplifier 34. The operational amplifier 34 is configured such that the non-inverting input terminal and the inverting input terminal are biased by the resistors R11 to R14, the amplifiers 31 and 32, and the clamp circuit 33, and are fed back by the resistor R15. A non-inverting amplifier circuit is formed together with the resistors R11 to R15, the amplifiers 31 and 32, and the clamp circuit 33.

저항(R11∼R13)은 직렬로 접속되어 있고, 일단이 전원 단자(Tvcc)에 접속되고 타단이 접지된 구성으로 되어 있으며, 전원 전압(Vcc)을 분할하고, 저항(R11)과 저항(R12) 사이의 접속점에 전압(V11)을 발생하고, 저항(R13)과 저항(R12) 사이의 접속점에 전압(V12)을 발생한다. The resistors R11 to R13 are connected in series, and one end is connected to the power supply terminal Tvcc and the other end is grounded. The power supply voltage Vcc is divided to divide the resistors R11 and R12. The voltage V11 is generated at the connection point between them, and the voltage V12 is generated at the connection point between the resistor R13 and the resistor R12.

저항(R11)과 저항(R12) 사이의 접속점에 발생하는 전압(V11)은 1.2V로서 앰프(31)를 통하여 연산 증폭기(34)의 비 반전 입력 단자로 공급된다. 저항(R12)과 저항(R13) 사이의 접속점에 발생하는 전압(V12)은 2.1V이다. 전압(V12)은 앰프(32)를 통하여 저항(R14)의 일단으로 공급된다. 앰프(32)의 출력 전압(Va)은 2.1V이다. 앰프(32)의 출력 전압(Va)은 저항(R14)에 의해 전압 강하되어 연산 증폭기(34)의 반전 입력 단자에 인가된다. The voltage V11 generated at the connection point between the resistor R11 and the resistor R12 is 1.2V and is supplied to the non-inverting input terminal of the operational amplifier 34 through the amplifier 31. The voltage V12 generated at the connection point between the resistor R12 and the resistor R13 is 2.1V. The voltage V12 is supplied to one end of the resistor R14 through the amplifier 32. The output voltage Va of the amplifier 32 is 2.1V. The output voltage Va of the amplifier 32 is dropped by the resistor R14 and applied to the inverting input terminal of the operational amplifier 34.

저항(R14)에 의해 전압 강하되어 연산 증폭기(34)의 반전 입력 단자에 공급된다. 연산 증폭기(34)의 반전 입력 단자의 바이어스 전압(Vc)은 1.2V이다. The voltage is dropped by the resistor R14 and supplied to the inverting input terminal of the operational amplifier 34. The bias voltage Vc of the inverting input terminal of the operational amplifier 34 is 1.2V.

클램프 회로(33)는 연산 증폭기(34)의 비 반전 입력 단자에 접속되어 있으 며, 연산 증폭기(34)의 비 반전 입력 단자의 전압을 클램프한다. 연산 증폭기(34)의 출력은 출력 회로(35)에 공급된다. The clamp circuit 33 is connected to the non-inverting input terminal of the operational amplifier 34 and clamps the voltage of the non-inverting input terminal of the operational amplifier 34. The output of the operational amplifier 34 is supplied to the output circuit 35.

도 5는 연산 증폭기(34)의 블록 구성도를 나타낸다. 5 shows a block diagram of the operational amplifier 34.

연산 증폭기(34)는 앰프 회로(41) 및 출력 회로(42)로 구성되어 있다. 앰프 회로(41)는 영상 신호를 증폭하여 출력 회로(42)로 공급한다. The operational amplifier 34 is composed of an amplifier circuit 41 and an output circuit 42. The amplifier circuit 41 amplifies the video signal and supplies it to the output circuit 42.

앰프 회로(41)는 입력 단자(Ticin)로부터 공급된 신호를 증폭하여 출력 회로(42)로 공급한다. The amplifier circuit 41 amplifies the signal supplied from the input terminal Ticin and supplies it to the output circuit 42.

출력 회로(42)는 트랜지스터(Q11) 및 트랜지스터(Q12)로 구성되어 있다. The output circuit 42 is composed of a transistor Q11 and a transistor Q12.

트랜지스터(Q11)는 PNP 트랜지스터로 구성되어 있으며, 이미터가 전원 단자(Tvcc)에 접속되고, 콜렉터가 출력 단자(Ticout)에 접속되고, 베이스로 앰프 회로(41)의 출력이 공급된다. 트랜지스터(Q12)는 NPN 트랜지스터로 구성되어 있으며, 콜렉터가 출력 단자(Ticout)에 접속되고, 이미터가 접지되고, 베이스로 앰프 회로(41)의 출력이 공급되고 있다. The transistor Q11 is composed of a PNP transistor, the emitter is connected to the power supply terminal Tvcc, the collector is connected to the output terminal Ticout, and the output of the amplifier circuit 41 is supplied to the base. The transistor Q12 is composed of an NPN transistor, the collector is connected to the output terminal Ticout, the emitter is grounded, and the output of the amplifier circuit 41 is supplied to the base.

출력 회로(42)는 앰프 회로(41)로부터의 영상 신호에 따라 트랜지스터(Q11, Q12)가 구동되고, 출력 0단자(Ticout)로부터 영상 신호에 따른 신호가 출력된다. In the output circuit 42, the transistors Q11 and Q12 are driven in accordance with the video signal from the amplifier circuit 41, and a signal corresponding to the video signal is output from the output 0 terminal (Ticout).

도 6은 종래의 일례의 동작 파형도를 나타낸다. 도 6(A)는 입력 단자(Ticin)로 공급되는 영상 신호, 도 6(B)는 영상 드라이버 IC(22)의 출력 단자(Ticout)로부터 출력되는 영상 신호, 도 6(C)는 외부 영상 출력 단자(Tvout)로부터 출력되는 영상 신호를 나타내고 있다. 6 shows an operation waveform diagram of a conventional example. FIG. 6A shows an image signal supplied to an input terminal Ticin, FIG. 6B shows an image signal output from an output terminal Ticout of the image driver IC 22, and FIG. 6C shows an external image output. The video signal output from the terminal Tvout is shown.

입력 단자(Ticin)는 클램프 회로(33)에 의해 1.2V로 클램프되어 있기 때문 에, 입력 단자(Ticin)는 도 6(A)에 도시한 바와 같이 영상 신호의 싱크 칩 레벨이 1.2V가 되고, 무신호 시에서는 직류 성분이 1.2V가 된다. Since the input terminal Ticin is clamped at 1.2 V by the clamp circuit 33, the input terminal Ticin has a sink chip level of the video signal of 1.2 V as shown in Fig. 6A, At no signal, the DC component is 1.2V.

연산 증폭기(34)는 저항(R14, R15)과 함께 비 반전 증폭 회로를 구성하고 있으며, 영상 신호를 비 반전 증폭하여 출력 단자(Ticout)로부터 출력한다. 이 때, 연산 증폭기(34)의 출력 회로(42)는 도 6에 도시한 바와 같이 트랜지스터(Q12)를 통하여 접지에 접속되어 있기 때문에, 무신호 시라도 트랜지스터(Q12)의 콜렉터- 이미터 간 전압, 약 0.3V 정도의 직류 성분이 발생한다. 이 상태에서는 JEITA 규격의 규정에 의해 무신호 시의 직류 성분은 0±0.1V에 적합하지 않다. 이러한 경우, 일반적으로는 커플링 용량을 통하여 직류 성분을 제거한 신호를 부하에 공급하였었다(특허 문헌 1 참조). The operational amplifier 34, together with the resistors R14 and R15, constitutes a non-inverting amplifier circuit. The operational amplifier 34 non-inverts and amplifies the video signal and outputs it from the output terminal Ticout. At this time, since the output circuit 42 of the operational amplifier 34 is connected to the ground through the transistor Q12 as shown in Fig. 6, the collector-emitter voltage of the transistor Q12 even when there is no signal. , DC component of about 0.3V is generated. In this state, the DC component at the time of no signal is not suitable for 0 ± 0.1V according to JEITA standard. In this case, generally, the signal which removed the DC component through the coupling capacitance was supplied to the load (refer patent document 1).

따라서 영상 드라이버 IC(22)와 외부 영상 출력 단자(Tvout) 사이에 커플링 용량(C0)이 마련되어 있었다. 커플링 용량(C0)에 의해 직류 성분은 커트되며, 무신호 시에는 외부 영상 출력 단자(Tvout)의 출력을 0V로 할 수 있다. Therefore, the coupling capacitor C0 was provided between the video driver IC 22 and the external video output terminal Tvout. The DC component is cut by the coupling capacitor C0, and the output of the external video output terminal Tvout can be set to 0V at no signal.

한편, 영상 신호가 커플링 용량(C0)를 통과함으로써 도 6(C)에 도시한 바와 같이 영상 신호의 음극성 측의 면적(S11)과 영상 신호의 양극성 측의 면적(S12)이 동일해지는 레벨의 파형으로 신호가 출력된다. On the other hand, as the video signal passes through the coupling capacitor C0, as shown in Fig. 6C, the area S11 on the negative side of the video signal and the area S12 on the positive side of the video signal are the same. The signal is output in the waveform of.

[특허 문헌 1] 일본 특허 공개 평 11-298991호[Patent Document 1] Japanese Patent Laid-Open No. 11-298991

그런데, 종래의 영상 출력 회로는 JEITA 규격의 규정에 적합하기 때문에, 영상 드라이버 IC(22)의 출력과 출력 단자(Tvout) 사이에 직류 성분을 제거하기 위한 커플링 용량을 직렬로 삽입할 필요가 있었으므로 영상 기기의 소형화가 어려웠다. However, since the conventional video output circuit conforms to the regulations of the JEITA standard, it is necessary to insert a coupling capacitor in series between the output of the video driver IC 22 and the output terminal Tvout to remove the DC component. Therefore, it was difficult to miniaturize the video equipment.

본 발명은 상기한 점을 감안하여 이루어진 것으로서, 출력 단자에 커플링 용량 등의 직류 성분을 제거하는 부품이 불필요해지는 영상 신호 출력 회로를 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made in view of the above point, and an object thereof is to provide a video signal output circuit in which a component for removing a direct current component such as a coupling capacitance is unnecessary at an output terminal.

본 발명은 영상 신호를 출력하는 영상 신호 출력 회로에 있어서, 영상 신호를 증폭하는 앰프 회로(41)와, 앰프 회로(41)의 출력이 무신호 시에 출력을 접지 레벨로 하는 출력 회로(131)를 갖는 것을 특징으로 한다. The present invention provides a video signal output circuit for outputting a video signal, comprising: an amplifier circuit 41 for amplifying a video signal, and an output circuit 131 for setting the output to the ground level when the output of the amplifier circuit 41 is free of signals. Characterized in having a.

출력 회로(131)는 영상 신호의 기준 전위를 접지 레벨로서 출력하는 것을 특징으로 한다. 한편, 영상 신호의 기준 전위는 싱크 칩 레벨인 것을 특징으로 한다. The output circuit 131 outputs the reference potential of the video signal as the ground level. On the other hand, the reference potential of the video signal is characterized in that the sync chip level.

또한 출력 회로(131)는 영상 신호에 따른 전류를 공급하는 트랜지스터(Q11)와, 일단에 트랜지스터(Q11)로부터 영상 신호에 따른 전류가 공급되고, 타단이 접지 레벨로 된 저항(R31)을 가지며, 트랜지스터(Q11)와 저항(R31) 사이의 접속점으로부터 영상 신호를 출력하는 것을 특징으로 한다. In addition, the output circuit 131 includes a transistor Q11 for supplying a current according to an image signal, a resistor R31 at one end of which is supplied with a current according to the image signal from the transistor Q11, and the other end to a ground level. A video signal is output from the connection point between the transistor Q11 and the resistor R31.

출력 회로(131)는 출력 신호를 외부 출력 단자(Tvout)로부터 출력하도록 접속된 것을 특징으로 한다. The output circuit 131 is characterized in that it is connected to output an output signal from an external output terminal Tvout.

한편 상기 참조 부호는 어디까지나 참고이며, 이에 의해 특허 청구 범위가 한정되는 것은 아니다. The above reference numerals are for reference only, and the claims are not limited thereto.

도 1은 본 발명의 일 실시예의 블록 구성도를 나타낸다. 동 도면에서, 도 4 와 동일 구성 부분에는 동일 부호를 붙이고 그 설명은 생략한다. 1 shows a block diagram of an embodiment of the present invention. In the same figure, the same components as those in FIG. 4 are denoted by the same reference numerals and description thereof will be omitted.

본 실시예의 영상 기기(100)는 영상 드라이버 IC(111)의 구성이 도 4와 다르다. 본 실시예의 영상 드라이버 IC(111)는 하나의 칩의 반도체 집적 회로로 구성되어 있으며, 연산 증폭기(121)의 구성이 도 4에 도시한 영상 드라이브 회로(22)와 다르다. In the video device 100 of the present embodiment, the configuration of the video driver IC 111 is different from that in FIG. The image driver IC 111 of this embodiment is composed of a semiconductor integrated circuit of one chip, and the configuration of the operational amplifier 121 is different from that of the image drive circuit 22 shown in FIG.

도 2는 연산 증폭기(121)의 블록 구성도를 나타낸다. 동 도면에서 도 5와 동일 구성 부분에는 동일한 부호를 붙이고 그 설명은 생략한다. 2 shows a block diagram of the operational amplifier 121. In FIG. 5, the same components as those in FIG. 5 are denoted by the same reference numerals and description thereof will be omitted.

본 실시예의 연산 증폭기(121)는 출력 회로(131)의 구성이 도 5에 도시한 출력 회로(42)와 다르다. 본 실시예의 출력 회로(131)는 앰프 회로(41)로부터의 영상 신호의 기준 전위를 접지 레벨로서 출력한다. 이 때, 영상 신호의 기준 전위는 싱크 칩 레벨이다. In the operational amplifier 121 of this embodiment, the configuration of the output circuit 131 is different from that of the output circuit 42 shown in FIG. The output circuit 131 of this embodiment outputs the reference potential of the video signal from the amplifier circuit 41 as the ground level. At this time, the reference potential of the video signal is at the sink chip level.

출력 회로(131)는 도 5에 도시한 출력 회로(42)의 트랜지스터(Q12) 대신 트랜지스터(Q11)의 콜렉터와 출력 단자(Ticout) 사이의 접속점과 접지와의 사이에 저항(R31)을 접속한 구성으로 되어 있다. The output circuit 131 connects the resistor R31 between the connection point between the collector of the transistor Q11 and the output terminal Ticout and the ground instead of the transistor Q12 of the output circuit 42 shown in FIG. It is composed.

저항(R31)은 예컨대 500Ω 정도이다. 트랜지스터(Q12) 대신 저항(R31)을 접속함으로써 무신호 시의 전압을 약 0V, 더욱 구체적으로는 0.05V 정도로 하는 것이 가능해진다. 따라서, 영상 드라이버 IC(111)의 출력을 커플링 용량(C0) 등을 통하지 않고 그대로 출력시켜도 JEITA 규격의 규정인 무신호 시 0±0.1V를 만족하는 것이 가능해진다. The resistance R31 is about 500 Ω, for example. By connecting the resistor R31 instead of the transistor Q12, the voltage at the time of no signal can be set to about 0V, more specifically, about 0.05V. Therefore, even if the output of the video driver IC 111 is output as it is without passing through the coupling capacitor C0 or the like, it becomes possible to satisfy 0 ± 0.1 V at no signal specified by the JEITA standard.

출력 회로(131)의 출력인 영상 드라이버 IC(111)의 출력 단자(Ticout)는 영 상 기기(100)의 외부 출력 단자(Tvout)에 직접 접속되어 있으며, 출력 회로(131)의 출력 신호가 영상 기기(100)의 외부 출력 단자(Tvout)로부터 직접 출력되게 되어 있다. The output terminal Ticout of the image driver IC 111, which is the output of the output circuit 131, is directly connected to the external output terminal Tvout of the video device 100, and the output signal of the output circuit 131 is an image. It is output directly from the external output terminal Tvout of the apparatus 100.

도 3은 본 발명의 일 실시예의 동작 파형도를 나타낸다. 도 3(A)는 입력 단자(Ticin)에 공급되는 영상 신호, 도 3(B)는 출력 단자(Ticout)로부터 출력되는 영상 신호를 나타낸다. 3 shows an operational waveform diagram of an embodiment of the invention. FIG. 3A shows a video signal supplied to an input terminal Ticin, and FIG. 3B shows a video signal output from an output terminal Ticout.

입력 단자(Ticin)는 클램프 회로(33)에 의해 1.2V로 클램프되어 있기 때문에, 입력 단자(Ticin)는 도 3(A)에 도시한 바와 같이 영상 신호의 싱크 칩 레벨이 1.2V가 되고, 무신호 시에는 직류 성분이 1.2V가 된다. Since the input terminal Ticin is clamped at 1.2 V by the clamp circuit 33, as shown in Fig. 3A, the input terminal Ticin has a sink chip level of 1.2 V in the video signal. At the time of signal, the DC component is 1.2V.

연산 증폭기(34)의 출력 회로(131)는 도 2에 도시한 바와 같이 출력 단자(Ticout)를 저항(R31)을 통하여 접지하고 있기 때문에, 영상 신호의 싱크 칩 레벨 및 무신호 시에 트랜지스터(Q11)가 대략 오프 상태가 되면, 대략 접지 레벨, 약 0V가 된다. 따라서, 커플링 용량(C0)을 마련하지 않고, JEITA 규격의 규정인 무신호 시의 직류 성분은 0±0.1V에 적합하다. Since the output circuit 131 of the operational amplifier 34 grounds the output terminal Ticout through the resistor R31 as shown in FIG. 2, the transistor Q11 at the sink chip level of the video signal and at the no signal. Is approximately off, the ground level is approximately 0V. Therefore, the DC component at the time of no signal specified by JEITA standard is suitable for 0 ± 0.1V without providing the coupling capacitance C0.

이에 따라, 영상 드라이버 IC(111)의 출력 단자(Ticout)와 외부 출력 단자(Tvout) 사이에 커플링 용량(C0)을 마련할 필요가 없어진다. 따라서, 외장 부품을 삭감할 수 있음과 동시에, 영상 기기의 실장 면적을 축소화할 수 있다. 또한 비용을 저감할 수 있다. Accordingly, there is no need to provide the coupling capacitor C0 between the output terminal Ticout and the external output terminal Tvout of the image driver IC 111. Therefore, the external parts can be reduced, and the mounting area of the video device can be reduced. In addition, the cost can be reduced.

나아가 본 실시예에 의하면, 커플링 용량(C0)을 통하지 않고 영상 신호를 출력할 수 있기 때문에, 커플링 용량(C0)에 의한 영상 신호의 저주파 성분의 감쇄를 억제할 수 있고, 따라서 출력 단자(vout)로부터 출력되는 영상 신호의 일그러짐을 저감할 수 있다. Furthermore, according to the present embodiment, since the video signal can be output without passing through the coupling capacitor C0, the attenuation of the low frequency component of the video signal by the coupling capacitor C0 can be suppressed, so that the output terminal ( The distortion of the video signal output from vout) can be reduced.

〔기타〕 〔Etc〕

한편, 파워 세이브 시에 영상 드라이버 IC(111)는 오프가 된다. 이 때, 저항(R31)을 고저항, 예컨대 2MΩ 정도로 함으로써 파워 세이브 시에 외부 출력 단자(Tvout)로부터의 누설 전류를 2μA 정도로 억제할 수 있다. 또한 출력 단자(Tvout)로부터 다른 신호를 입력시켜 영상 기기(100) 내부의 다른 회로로 공급하는 것도 가능해진다. 이에 따라, 파워 세이브 시에 출력 단자(Tvout)를 입력 단자와 겸용하는 것도 가능해진다. On the other hand, the video driver IC 111 is turned off at the time of power saving. At this time, by setting the resistor R31 at a high resistance, for example, about 2 MΩ, the leakage current from the external output terminal Tvout at the time of power saving can be suppressed to about 2 μA. It is also possible to input another signal from the output terminal Tvout and to supply it to another circuit in the video device 100. As a result, the output terminal Tvout can also be used as the input terminal during power save.

본 발명에 의하면, 영상 신호를 출력하는 영상 신호 출력 회로에 영상 신호를 증폭하는 앰프 회로와 앰프 회로의 출력이 무신호 시에 출력을 접지 레벨로 하는 출력 회로를 설치함으로써 무신호 시의 직류 성분을 약 0V로 할 수 있기 때문에, 출력 단자에 커플링 용량을 마련할 필요가 없어지며, 따라서 외장 부품을 삭감할 수 있음과 동시에, 그 실장 면적을 축소화할 수 있고, 또한 비용을 저감할 수 있다.  According to the present invention, a direct current component at the time of no signal is provided by providing an amplifier circuit for amplifying the video signal and an output circuit having the output level as the ground level when the output of the amplifier circuit is no signal. Since it can be set to about 0 V, it is not necessary to provide a coupling capacitance at the output terminal, so that external components can be reduced, the mounting area can be reduced, and the cost can be reduced.

Claims (5)

영상 신호를 출력하는 영상 신호 출력 회로에 있어서, In a video signal output circuit for outputting a video signal, 상기 영상 신호를 증폭하는 앰프 회로와, An amplifier circuit for amplifying the video signal; 상기 앰프 회로의 출력이 무신호 시에 출력을 접지 레벨로 하는 출력 회로를 갖는 것을 특징으로 하는 영상 신호 출력 회로. And an output circuit having the output as the ground level when the output of the amplifier circuit is non-signaled. 제1항에 있어서, 상기 출력 회로는 상기 영상 신호의 기준 전위를 접지 레벨로서 출력하는 것을 특징으로 하는 영상 신호 출력 회로. The video signal output circuit according to claim 1, wherein the output circuit outputs a reference potential of the video signal as a ground level. 제2항에 있어서, 상기 영상 신호의 기준 전위는 싱크 칩 레벨인 것을 특징으로 하는 영상 신호 출력 회로. The video signal output circuit according to claim 2, wherein the reference potential of the video signal is a sync chip level. 제1항에 있어서, 상기 출력 회로는, The method of claim 1, wherein the output circuit, 상기 영상 신호에 따른 전류를 공급하는 트랜지스터와, A transistor for supplying a current according to the video signal; 일단에 상기 트랜지스터로부터 상기 영상 신호에 따른 전류가 공급되고, 타단이 접지 레벨로 된 저항을 가지며, One end is supplied with a current according to the video signal from the transistor, and the other end has a resistance of ground level, 상기 트랜지스터와 상기 저항과의 접속점으로부터 상기 영상 신호를 출력하는 것을 특징으로 하는 영상 신호 출력 회로. And the video signal is output from the connection point between the transistor and the resistor. 제1항에 있어서, 상기 출력 회로는 출력 신호를 외부 출력 단자로부터 출력하도록 접속된 것을 특징으로 하는 영상 신호 출력 회로. The video signal output circuit according to claim 1, wherein the output circuit is connected to output an output signal from an external output terminal.
KR1020060134716A 2006-02-07 2006-12-27 Circuit for outputting image signal KR100983611B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006029777A JP4747862B2 (en) 2006-02-07 2006-02-07 Video signal output circuit
JPJP-P-2006-00029777 2006-02-07

Publications (2)

Publication Number Publication Date
KR20070080554A true KR20070080554A (en) 2007-08-10
KR100983611B1 KR100983611B1 (en) 2010-09-24

Family

ID=38492746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134716A KR100983611B1 (en) 2006-02-07 2006-12-27 Circuit for outputting image signal

Country Status (4)

Country Link
JP (1) JP4747862B2 (en)
KR (1) KR100983611B1 (en)
CN (1) CN101018288B (en)
TW (1) TW200746802A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5088099B2 (en) * 2007-11-07 2012-12-05 ミツミ電機株式会社 Video signal amplifier circuit and semiconductor integrated circuit for amplification
JP5578048B2 (en) * 2010-11-29 2014-08-27 ミツミ電機株式会社 Video signal output circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63157571A (en) 1986-12-22 1988-06-30 Sony Corp Synchronizing signal sampling circuit
JPH01233968A (en) * 1988-03-15 1989-09-19 Nec Corp Picture signal dc recovery circuit
JPH09148848A (en) * 1995-11-27 1997-06-06 Hitachi Ltd Broadband signal transmission circuit and amplifier
JP3894603B2 (en) * 1996-12-12 2007-03-22 ローム株式会社 Image sensor
JPH11112345A (en) * 1997-09-30 1999-04-23 Nec Corp Agc circuit for video
JPH11136039A (en) 1997-10-31 1999-05-21 Sanyo Electric Co Ltd Power amplifying device
JP3529022B2 (en) * 1998-01-30 2004-05-24 シャープ株式会社 Charge transfer element
JP2004248200A (en) * 2003-02-17 2004-09-02 Sanyo Electric Co Ltd Video recording apparatus

Also Published As

Publication number Publication date
JP2007214658A (en) 2007-08-23
CN101018288A (en) 2007-08-15
KR100983611B1 (en) 2010-09-24
JP4747862B2 (en) 2011-08-17
CN101018288B (en) 2010-09-08
TW200746802A (en) 2007-12-16

Similar Documents

Publication Publication Date Title
US7800443B2 (en) Circuit arrangement for providing an analog signal, and electronic apparatus
EP0669717A1 (en) Comparator capable of preventing large noise voltage
US20130279725A1 (en) Headphone detection circuit and electronic device with headphone detection circuit
US4539441A (en) Hearing-aid with integrated circuit electronics
US6970044B2 (en) Audio signal amplifier circuit and electronic apparatus having the same
US20080240735A1 (en) Symmetrical Optical Receiver
WO2008100055A2 (en) Microphone amplifier
KR100983611B1 (en) Circuit for outputting image signal
KR20040095662A (en) Audio amplifier circuit and audio ic having the same
US7940940B2 (en) Muting circuit and semiconductor integrated circuit
JP5433357B2 (en) Cable connection detection circuit
EP0969593A1 (en) Signal processor
US6434243B1 (en) Power amplifier
US6313884B1 (en) Gamma correction
US6091294A (en) Amplifier circuit
JPS59207712A (en) Amplifier
KR19990087874A (en) Clamp circuit
EP3151423A1 (en) Input stage of chip and method for controlling source driver of chip
EP0508711A1 (en) Transistor direct-coupled amplifier
US20120207330A1 (en) Audio signal amplifying circuit
JPH09148848A (en) Broadband signal transmission circuit and amplifier
KR960010488B1 (en) Caption signal generating circuit of tv receiver
JP2008067187A (en) Muting circuit and semiconductor integrated circuit equipped with the same
JPH1127786A (en) Power supply impedance conversion circuit
US20070013443A1 (en) Compartmental gain limiter and controlling method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130710

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140819

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190903

Year of fee payment: 10