JP2007214658A - Video signal output circuit - Google Patents

Video signal output circuit Download PDF

Info

Publication number
JP2007214658A
JP2007214658A JP2006029777A JP2006029777A JP2007214658A JP 2007214658 A JP2007214658 A JP 2007214658A JP 2006029777 A JP2006029777 A JP 2006029777A JP 2006029777 A JP2006029777 A JP 2006029777A JP 2007214658 A JP2007214658 A JP 2007214658A
Authority
JP
Japan
Prior art keywords
output
video signal
circuit
video
output circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006029777A
Other languages
Japanese (ja)
Other versions
JP4747862B2 (en
Inventor
Toshiyuki Ogawa
利行 小川
Nagayoshi Dobashi
永祥 土橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2006029777A priority Critical patent/JP4747862B2/en
Priority to TW095144816A priority patent/TW200746802A/en
Priority to KR1020060134716A priority patent/KR100983611B1/en
Priority to CN2006101567005A priority patent/CN101018288B/en
Publication of JP2007214658A publication Critical patent/JP2007214658A/en
Application granted granted Critical
Publication of JP4747862B2 publication Critical patent/JP4747862B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Picture Signal Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a video signal output circuit for outputting a video signal from its output terminal wherein a circuit component for eliminating a DC component such as a coupling capacitor is not required for the output terminal. <P>SOLUTION: The video signal output circuit for outputting the video signal is characterized in including: an amplifier circuit (41) for amplifying the video signal; and an output circuit (131) for bringing an output to a ground level when an output of the amplifier circuit (41) indicates no signal. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は映像信号出力回路に係り、特に、映像信号を出力端子から出力する映像信号出力回路に関する。   The present invention relates to a video signal output circuit, and more particularly to a video signal output circuit that outputs a video signal from an output terminal.

近年、ディジタルスチルカメラ、カメラ付き携帯電話などの映像信号を扱う携帯映像機器が普及しており、これらの機器には映像信号を出力する映像出力端子が設けられている。このとき、ＪＥＩＴＡ規格の規定により無信号時に出力される直流成分は０±０．１Ｖとする規定がある。このため、映像機器から映像信号を出力する映像出力回路と出力端子との間に直列にカップリング容量が接続されていた。   In recent years, portable video devices that handle video signals, such as digital still cameras and mobile phones with cameras, have become widespread, and these devices are provided with video output terminals for outputting video signals. At this time, the DC component output when there is no signal is defined as 0 ± 0.1 V according to the JEITA standard. For this reason, a coupling capacitor is connected in series between the video output circuit that outputs the video signal from the video equipment and the output terminal.

図４は従来の一例のブロック構成図を示す。   FIG. 4 shows a block diagram of an example of the prior art.

映像機器１１は映像出力端子Ｔvoutを有し、処理回路２１から供給される映像信号を映像ドライバＩＣ２２及びカップリングコンデンサＣ0を介して出力端子Ｔvoutから他の映像機器１２に映像信号を出力する。   The video equipment 11 has a video output terminal Tvout, and outputs the video signal supplied from the processing circuit 21 from the output terminal Tvout to the other video equipment 12 through the video driver IC 22 and the coupling capacitor C0.

映像ドライバＩＣ２２は、例えば、１チップの半導体集積回路から構成されており、アンプ３１、３２、クランプ回路３３、オペアンプ３４、抵抗Ｒ11〜Ｒ15から構成されている。映像ドライバＩＣ２２は、電池２３から供給される電源電圧により駆動され、処理回路２１から供給される映像信号を出力端子Ｔicoutから出力する。   The video driver IC 22 is composed of, for example, a one-chip semiconductor integrated circuit, and is composed of amplifiers 31 and 32, a clamp circuit 33, an operational amplifier 34, and resistors R11 to R15. The video driver IC 22 is driven by the power supply voltage supplied from the battery 23 and outputs the video signal supplied from the processing circuit 21 from the output terminal Ticout.

また、映像ドライバＩＣ２２は、パワーセーブ端子Ｔpsを有する。パワーセーブ端子Ｔpsには、処理回路２１からパワーセーブ信号が供給されている。映像ドライバＩＣ２２は、処理回路２１からパワーセーブ信号が供給されると、信号を無信号状態とする。   The video driver IC 22 has a power save terminal Tps. A power save signal is supplied from the processing circuit 21 to the power save terminal Tps. When the power save signal is supplied from the processing circuit 21, the video driver IC 22 sets the signal to a no-signal state.

映像ドライバＩＣ２２は、入力端子Ｔicinに処理回路２１から映像信号が供給される。入力端子Ｔicinに供給された映像信号は、オペアンプ３４の非反転入力端子に供給される。オペアンプ３４は、抵抗Ｒ11〜Ｒ14、アンプ３１、３２並びにクランプ回路３３により非反転入力端子及び反転入力端子がバイアスされ、抵抗Ｒ15により帰還がかけられた構成とされており、抵抗Ｒ11〜Ｒ15、アンプ３１、３２並びにクランプ回路３３とともに非反転増幅回路を構成している。   The video driver IC 22 is supplied with a video signal from the processing circuit 21 to the input terminal Ticin. The video signal supplied to the input terminal Ticin is supplied to the non-inverting input terminal of the operational amplifier 34. The operational amplifier 34 has a configuration in which the non-inverting input terminal and the inverting input terminal are biased by the resistors R11 to R14, the amplifiers 31 and 32, and the clamp circuit 33, and feedback is applied by the resistor R15. The resistors R11 to R15, the amplifier A non-inverting amplifier circuit is configured together with 31, 32 and the clamp circuit 33.

抵抗Ｒ11〜Ｒ13は、直列に接続されており、一端が電源端子Ｔvccに接続され、他端が接地された構成とされており、電源電圧Ｖccを分割し、抵抗Ｒ11と抵抗Ｒ12との接続点に電圧Ｖ11を発生し、抵抗Ｒ13と抵抗Ｒ12との接続点に電圧Ｖ12を発生する。   The resistors R11 to R13 are connected in series, one end is connected to the power supply terminal Tvcc and the other end is grounded. The power supply voltage Vcc is divided, and the connection point between the resistors R11 and R12 A voltage V11 is generated at a connection point between the resistor R13 and the resistor R12.

抵抗Ｒ11と抵抗Ｒ12との接続点に発生する電圧Ｖ11は、１．２Ｖでアンプ３１を介してオペアンプ３４の非反転入力端子に供給される。抵抗Ｒ12と抵抗Ｒ13との接続点に発生する電圧Ｖ12は、２．１Ｖである。電圧Ｖ12は、アンプ３２を介して抵抗Ｒ14の一端に供給される。アンプ３２の出力電圧Ｖaは、２．１Ｖである。アンプ３２の出力電圧Ｖaは抵抗Ｒ14により電圧降下されて、オペアンプ３４の反転入力端子に印加される。   A voltage V11 generated at the connection point between the resistor R11 and the resistor R12 is 1.2 V and is supplied to the non-inverting input terminal of the operational amplifier 34 via the amplifier 31. The voltage V12 generated at the connection point between the resistor R12 and the resistor R13 is 2.1V. The voltage V12 is supplied to one end of the resistor R14 through the amplifier 32. The output voltage Va of the amplifier 32 is 2.1V. The output voltage Va of the amplifier 32 is dropped by the resistor R14 and applied to the inverting input terminal of the operational amplifier 34.

抵抗Ｒ14により電圧降下されてオペアンプ３４の反転入力端子に供給される。オペアンプ３４の反転入力端子のバイアス電圧Ｖcは１．２Ｖである。   The voltage is dropped by the resistor R14 and supplied to the inverting input terminal of the operational amplifier 34. The bias voltage Vc at the inverting input terminal of the operational amplifier 34 is 1.2V.

クランプ回路３３は、オペアンプ３４の非反転入力端子に接続されており、オペアンプ３４の非反転入力端子の電圧をクランプする。オペアンプ３４の出力は出力回路３５に供給される。   The clamp circuit 33 is connected to the non-inverting input terminal of the operational amplifier 34 and clamps the voltage at the non-inverting input terminal of the operational amplifier 34. The output of the operational amplifier 34 is supplied to the output circuit 35.

図５はオペアンプ３４のブロック構成図を示す。   FIG. 5 shows a block diagram of the operational amplifier 34.

オペアンプ３４は、アンプ回路４１及び出力回路４２から構成されている。アンプ回路４１は、映像信号を増幅して出力回路４２に供給する。   The operational amplifier 34 includes an amplifier circuit 41 and an output circuit 42. The amplifier circuit 41 amplifies the video signal and supplies it to the output circuit 42.

アンプ回路４１は、入力端子Ｔicinから供給された信号を増幅し、出力回路４２に供給する。   The amplifier circuit 41 amplifies the signal supplied from the input terminal Ticin and supplies the amplified signal to the output circuit 42.

出力回路４２は、トランジスタＱ11及びトランジスタＱ12から構成されている。   The output circuit 42 includes a transistor Q11 and a transistor Q12.

トランジスタＱ11は、ＰＮＰトランジスタから構成されており、エミッタが電源端子Ｔvccに接続され、コレクタが出力端子Ｔicoutに接続され、ベースにアンプ回路４１の出力が供給される。トランジスタＱ12は、ＮＰＮトランジスタから構成されており、コレクタが出力端子Ｔicoutに接続され、エミッタが接地され、ベースにアンプ回路４１の出力が供給されている。   The transistor Q11 is composed of a PNP transistor, the emitter is connected to the power supply terminal Tvcc, the collector is connected to the output terminal Ticout, and the output of the amplifier circuit 41 is supplied to the base. The transistor Q12 is composed of an NPN transistor, the collector is connected to the output terminal Ticout, the emitter is grounded, and the output of the amplifier circuit 41 is supplied to the base.

出力回路４２はアンプ回路４１からの映像信号に応じてトランジスタＱ11、Ｑ12がドライブし、出力端子Ｔicoutから映像信号に応じた信号が出力される。   In the output circuit 42, the transistors Q11 and Q12 are driven according to the video signal from the amplifier circuit 41, and a signal corresponding to the video signal is output from the output terminal Ticout.

図６は従来の一例の動作波形図を示す。図６（Ａ）は入力端子Ｔicinに供給される映像信号、図６（Ｂ）は映像ドライバＩＣ２２の出力端子Ｔicoutから出力される映像信号、図６（Ｃ）は外部映像出力端子Ｔvoutから出力される映像信号を示している。   FIG. 6 shows an operation waveform diagram of a conventional example. 6A is a video signal supplied to the input terminal Ticin, FIG. 6B is a video signal output from the output terminal Ticout of the video driver IC 22, and FIG. 6C is output from the external video output terminal Tvout. The video signal is shown.

入力端子Ｔicinはクランプ回路３３により１．２Ｖにクランプされているため、入力端子Ｔicinは、図６（Ａ）に示すように映像信号のシンクチップレベルが１．２Ｖとされ、無信号時では直流成分が１．２Ｖとされる。   Since the input terminal Ticin is clamped to 1.2V by the clamp circuit 33, the input terminal Ticin has a sync tip level of the video signal of 1.2V as shown in FIG. The component is 1.2V.

オペアンプ３４は抵抗Ｒ14、Ｒ15とともに非反転増幅回路を構成しており、映像信号を非反転増幅して出力端子Ｔicoutから出力する。このとき、オペアンプ３４の出力回路４２は、図６に示すようにトランジスタＱ12を通して接地に接続されているため、無信号時でもトランジスタＱ12のコレクタ−エミッタ間電圧、略０．３Ｖ程度の直流成分が発生する。このままでは、ＪＥＩＴＡ規格の規定により無信号時の直流成分は０±０．１Ｖに適合しない。このような場合、一般的にはカップリング容量を介して直流成分を除去した信号を負荷に供給していた（特許文献１参照）。   The operational amplifier 34 forms a non-inverting amplifier circuit together with the resistors R14 and R15, and non-inverts and amplifies the video signal and outputs it from the output terminal Ticout. At this time, since the output circuit 42 of the operational amplifier 34 is connected to the ground through the transistor Q12 as shown in FIG. 6, even when there is no signal, the collector-emitter voltage of the transistor Q12, a DC component of about 0.3V is applied. appear. As it is, the DC component at the time of no signal does not conform to 0 ± 0.1V according to the JEITA standard. In such a case, generally, a signal from which a direct current component has been removed is supplied to a load via a coupling capacitor (see Patent Document 1).

よって、映像ドライバＩＣ２２と外部映像出力端子Ｔvoutとの間にカップリング容量Ｃ0が設けられていた。カップリング容量Ｃ0によって直流成分はカットされ、無信号時には、外部映像出力端子Ｔvoutの出力を０Ｖとすることができる。   Therefore, the coupling capacitor C0 is provided between the video driver IC 22 and the external video output terminal Tvout. The direct current component is cut by the coupling capacitor C0, and when there is no signal, the output of the external video output terminal Tvout can be set to 0V.

なお、映像信号がカップリング容量Ｃ0を通過することにより図６（Ｃ）に示すように映像信号の負極性側の面積Ｓ11と映像信号の正極性側の面積Ｓ12とが同じになるようなレベルの波形で信号が出力される。
特開平１１−２９８９９１号公報 As shown in FIG. 6C, when the video signal passes through the coupling capacitor C0, the level S11 on the negative polarity side of the video signal and the area S12 on the positive polarity side of the video signal become the same. A signal is output with the waveform.
JP-A-11-298991

しかるに、従来の映像出力回路は、ＪＥＩＴＡ規格の規定に適合するために、映像ドライバＩＣ２２の出力と出力端子Ｔvoutとの間に直流成分を取り除くためのカップリング容量を直列に挿入する必要があったため、映像機器の小型化が困難であった。   However, in order for the conventional video output circuit to conform to the provisions of the JEITA standard, it is necessary to insert a coupling capacitor for removing a DC component in series between the output of the video driver IC 22 and the output terminal Tvout. It was difficult to reduce the size of video equipment.

本発明は上記の点に鑑みてなされたもので、出力端子にカップリング容量などの直流成分を除去する部品が不要となる映像信号出力回路を提供することを目的とする。   The present invention has been made in view of the above points, and an object of the present invention is to provide a video signal output circuit in which a component for removing a direct current component such as a coupling capacitor is not required at an output terminal.

本発明は映像信号を出力する映像信号出力回路において、映像信号を増幅するアンプ回路（４１）と、アンプ回路（４１）の出力が無信号時に出力を接地レベルとする出力回路（１３１）とを有することを特徴とする。   According to the present invention, in a video signal output circuit for outputting a video signal, an amplifier circuit (41) for amplifying the video signal and an output circuit (131) for setting the output to a ground level when the output of the amplifier circuit (41) is no signal are provided. It is characterized by having.

出力回路（１３１）は、映像信号の基準電位を接地レベルとして出力することを特徴とする。なお、映像信号の基準電位は、シンクチップレベルであることを特徴とする。   The output circuit (131) outputs the reference potential of the video signal as a ground level. Note that the reference potential of the video signal is a sync chip level.

また、出力回路（１３１）は、映像信号に応じた電流を供給するトランジスタ（Ｑ11）と、一端にトランジスタ（Ｑ11）から映像信号に応じた電流が供給され、他端が接地レベルとされた抵抗（Ｒ31）とを有し、トランジスタ（Ｑ11）と抵抗（Ｒ31）との接続点から映像信号を出力することを特徴とする。   The output circuit (131) includes a transistor (Q11) for supplying a current corresponding to the video signal, a resistor whose one end is supplied with a current corresponding to the video signal from the transistor (Q11), and the other end is set to the ground level. (R31), and a video signal is output from a connection point between the transistor (Q11) and the resistor (R31).

出力回路（１３１）は、出力信号を外部出力端子（Ｔvout）から出力するように接続されたことを特徴とする。   The output circuit (131) is connected to output an output signal from an external output terminal (Tvout).

なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。   In addition, the said reference code is a reference to the last, This does not limit a claim.

本発明によれば、映像信号を出力する映像信号出力回路に映像信号を増幅するアンプ回路と、アンプ回路の出力が無信号時に出力を接地レベルとする出力回路とを設けることにより、無信号時の直流成分を略０Ｖにできるため、出力端子にカップリング容量を設ける必要がなくなり、よって、外付け部品を削減できるとともに、その実装面積を縮小化でき、また、コストを低減できる。   According to the present invention, the video signal output circuit for outputting the video signal is provided with the amplifier circuit for amplifying the video signal and the output circuit for setting the output to the ground level when the output of the amplifier circuit is no signal. Therefore, it is not necessary to provide a coupling capacitor at the output terminal, so that external parts can be reduced, the mounting area can be reduced, and the cost can be reduced.

図１は本発明の一実施例のブロック構成図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明は省略する。   FIG. 1 shows a block diagram of an embodiment of the present invention. In the figure, the same components as those in FIG.

本実施例の映像機器１００は、映像ドライバＩＣ１１１の構成が図４とは相違する。本実施例の映像ドライバＩＣ１１１は、１チップの半導体集積回路から構成されており、オペアンプ１２１の構成が図４に示す映像ドライブ回路２２とは相違する。   The video device 100 of the present embodiment is different from the configuration of the video driver IC 111 in FIG. The video driver IC 111 of this embodiment is composed of a one-chip semiconductor integrated circuit, and the configuration of the operational amplifier 121 is different from that of the video drive circuit 22 shown in FIG.

図２はオペアンプ１２１のブロック構成図を示す。同図中、図５と同一構成部分には同一符号を付し、その説明は省略する。   FIG. 2 is a block diagram of the operational amplifier 121. In the figure, the same components as those in FIG.

本実施例のオペアンプ１２１は、出力回路１３１の構成が図５に示す出力回路４２とは相違している。本実施例の出力回路１３１は、アンプ回路４１からの映像信号の基準電位を接地レベルにして出力する。このとき、映像信号の基準電位は、シンクチップレベルである。   The operational amplifier 121 of this embodiment is different from the output circuit 42 shown in FIG. 5 in the configuration of the output circuit 131. The output circuit 131 of this embodiment outputs the reference potential of the video signal from the amplifier circuit 41 with the ground level. At this time, the reference potential of the video signal is at the sync chip level.

出力回路１３１は、図５に示す出力回路４２のトランジスタＱ12に変えてトランジスタＱ11のコレクタと出力端子Ｔicoutとの接続点と接地との間に抵抗Ｒ31を接続した構成とされている。   The output circuit 131 has a configuration in which a resistor R31 is connected between the connection point between the collector of the transistor Q11 and the output terminal Ticout and the ground instead of the transistor Q12 of the output circuit 42 shown in FIG.

抵抗Ｒ31は、例えば、５００Ω程度である。トランジスタＱ12に変えて抵抗Ｒ31を接続することにより無信号時の電圧を略０Ｖ、さらに具体的には、０．０５Ｖ程度とすることが可能となる。したがって、映像ドライバＩＣ１１１の出力をカップリング容量Ｃ0など介さずにそのまま出力させても、ＪＥＩＴＡ規格の規定である無信号時０±０．１Ｖを満足することが可能となる。   The resistor R31 is, for example, about 500Ω. By connecting the resistor R31 instead of the transistor Q12, the voltage at the time of no signal can be set to about 0V, more specifically about 0.05V. Therefore, even if the output of the video driver IC 111 is output as it is without passing through the coupling capacitor C0 or the like, it is possible to satisfy 0 ± 0.1 V when there is no signal as defined in the JEITA standard.

出力回路１３１の出力である映像ドライバＩＣ１１１の出力端子Ｔicoutは、映像機器１００の外部出力端子Ｔvoutに直接的に接続されており、出力回路１３１の出力信号が映像機器１００の外部出力端子Ｔvoutから直接的に出力されるようにされている。   The output terminal Ticout of the video driver IC 111 that is the output of the output circuit 131 is directly connected to the external output terminal Tvout of the video device 100, and the output signal of the output circuit 131 is directly from the external output terminal Tvout of the video device 100. It is made to output automatically.

図３は本発明の一実施例の動作波形図を示す。図３（Ａ）は入力端子Ｔicinに供給される映像信号、図３（Ｂ）は出力端子Ｔicoutから出力される映像信号を示す。   FIG. 3 shows an operation waveform diagram of one embodiment of the present invention. 3A shows a video signal supplied to the input terminal Ticin, and FIG. 3B shows a video signal output from the output terminal Ticout.

入力端子Ｔicinはクランプ回路３３により１．２Ｖにクランプされているため、入力端子Ｔicinは、図３（Ａ）に示すように映像信号のシンクチップレベルが１．２Ｖとされ、無信号時には直流成分が１．２Ｖとされる。   Since the input terminal Ticin is clamped to 1.2V by the clamp circuit 33, the input terminal Ticin has a sync chip level of the video signal as 1.2V as shown in FIG. Is 1.2V.

オペアンプ３４の出力回路１３１は、図２に示すように出力端子Ｔicoutを、抵抗Ｒ31を介して接地しているため、映像信号のシンクチップレベル、及び、無信号時にトランジスタＱ11が略オフ状態になると、略接地レベル、略０Ｖとなる。よって、カップリング容量Ｃ0を設けることなく、ＪＥＩＴＡ規格の規定である無信号時の直流成分は０±０．１Ｖに適合する。   Since the output circuit 131 of the operational amplifier 34 has the output terminal Ticout grounded via the resistor R31 as shown in FIG. 2, when the transistor Q11 is substantially turned off at the sync chip level of the video signal and when there is no signal. , Approximately ground level, approximately 0V. Therefore, the DC component at the time of no signal, which is defined in the JEITA standard, conforms to 0 ± 0.1V without providing the coupling capacitor C0.

これによって、映像ドライバＩＣ１１１の出力端子Ｔicoutと外部出力端子Ｔvoutとの間にカップリング容量Ｃ0を設ける必要がなくなる。よって、外付け部品を削減できるとともに、映像機器の実装面積を縮小化できる。また、コストを低減できる。   This eliminates the need to provide a coupling capacitor C0 between the output terminal Ticout of the video driver IC 111 and the external output terminal Tvout. Therefore, external parts can be reduced and the mounting area of the video equipment can be reduced. Moreover, cost can be reduced.

さらに、本実施例によれば、カップリング容量Ｃ0を通さずに映像信号を出力できるため、カップリング容量Ｃ0による映像信号の低周波成分の減衰を抑制でき、よって、出力端子voutから出力される映像信号の歪みを低減できる。   Furthermore, according to the present embodiment, since the video signal can be output without passing through the coupling capacitor C0, the attenuation of the low frequency component of the video signal by the coupling capacitor C0 can be suppressed, and thus output from the output terminal vout. The distortion of the video signal can be reduced.

〔その他〕
なお、パワーセーブ時に映像ドライバＩＣ１１１はオフとなる。このとき、抵抗Ｒ31を高抵抗、例えば、２ＭΩ程度とすることにより、パワーセーブ時に外部出力端子Ｔvoutからのリーク電流を２μＡ程度に抑えることができる。また、出力端子Ｔvoutから他の信号を入力させ、映像機器１００内部の他の回路に供給することも可能となる。これによって、パワーセーブ時に出力端子Ｔvoutを入力端子と兼用することも可能となる。 [Others]
Note that the video driver IC 111 is turned off during power saving. At this time, by setting the resistance R31 to a high resistance, for example, about 2 MΩ, the leakage current from the external output terminal Tvout can be suppressed to about 2 μA during power saving. It is also possible to input another signal from the output terminal Tvout and supply it to another circuit inside the video equipment 100. As a result, the output terminal Tvout can also be used as the input terminal during power saving.

本発明の一実施例のブロック構成図である。It is a block block diagram of one Example of this invention. オペアンプ１２４の回路構成図である。2 is a circuit configuration diagram of an operational amplifier 124. FIG. 本発明の一実施例の動作波形図である。It is an operation | movement waveform diagram of one Example of this invention. 従来の一例のブロック構成図である。It is a block block diagram of an example of the past. オペアンプ３４のブロック構成図である。3 is a block configuration diagram of an operational amplifier 34. FIG. 従来の一例の動作波形図である。It is an operation | movement waveform diagram of an example of the past.

符号の説明Explanation of symbols

１１、１２、１００ 映像機器
２１ 処理回路、２３ 電池
３１、３２ アンプ、３３ クランプ回路
２２、１１１ 映像ドライバＩＣ、３４、１２１ オペアンプ
４１ アンプ回路、４２、１３１ 出力回路
Ｑ11、Ｑ12 トランジスタ、Ｒ11〜Ｒ15、Ｒ31 抵抗 11, 12, 100 Video equipment 21 Processing circuit, 23 Battery 31, 32 Amplifier, 33 Clamp circuit 22, 111 Video driver IC, 34, 121 Operational amplifier 41 Amplifier circuit, 42, 131 Output circuit Q11, Q12 Transistor, R11 to R15, R31 resistance

Claims (5)

映像信号を出力する映像信号出力回路において、
前記映像信号を増幅するアンプ回路と、
前記アンプ回路の出力が無信号時に出力を接地レベルとする出力回路とを有することを特徴とする映像信号出力回路。 In the video signal output circuit that outputs the video signal,
An amplifier circuit for amplifying the video signal;
An image signal output circuit comprising: an output circuit for setting an output to a ground level when an output of the amplifier circuit is no signal. 前記出力回路は、前記映像信号の基準電位を接地レベルとして出力することを特徴とする請求項１記載の映像信号出力回路。 2. The video signal output circuit according to claim 1, wherein the output circuit outputs a reference potential of the video signal as a ground level. 前記映像信号の基準電位は、シンクチップレベルであることを特徴とする請求項２記載の映像信号出力回路。 3. The video signal output circuit according to claim 2, wherein the reference potential of the video signal is a sync chip level. 前記出力回路は、前記映像信号に応じた電流を供給するトランジスタと、
一端に前記トランジスタから前記映像信号に応じた電流が供給され、他端が接地レベルとされた抵抗とを有し、
前記トランジスタと前記抵抗との接続点から前記映像信号を出力することを特徴とする請求項１記載の映像信号出力回路。 The output circuit includes a transistor for supplying a current corresponding to the video signal;
A current corresponding to the video signal is supplied from the transistor to one end, and the other end has a resistance at a ground level;
2. The video signal output circuit according to claim 1, wherein the video signal is output from a connection point between the transistor and the resistor. 前記出力回路は、出力信号を外部出力端子から出力するように接続されたことを特徴とする請求項１記載の映像信号出力回路。 2. The video signal output circuit according to claim 1, wherein the output circuit is connected to output an output signal from an external output terminal.
JP2006029777A 2006-02-07 2006-02-07 Video signal output circuit Active JP4747862B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006029777A JP4747862B2 (en) 2006-02-07 2006-02-07 Video signal output circuit
TW095144816A TW200746802A (en) 2006-02-07 2006-12-01 Video signal output circuit
KR1020060134716A KR100983611B1 (en) 2006-02-07 2006-12-27 Circuit for outputting image signal
CN2006101567005A CN101018288B (en) 2006-02-07 2006-12-30 Circuit for outputting image signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006029777A JP4747862B2 (en) 2006-02-07 2006-02-07 Video signal output circuit

Publications (2)

Publication Number Publication Date
JP2007214658A true JP2007214658A (en) 2007-08-23
JP4747862B2 JP4747862B2 (en) 2011-08-17

Family

ID=38492746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006029777A Active JP4747862B2 (en) 2006-02-07 2006-02-07 Video signal output circuit

Country Status (4)

Country Link
JP (1) JP4747862B2 (en)
KR (1) KR100983611B1 (en)
CN (1) CN101018288B (en)
TW (1) TW200746802A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114870A (en) * 2010-11-29 2012-06-14 Mitsumi Electric Co Ltd Video signal output circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5088099B2 (en) * 2007-11-07 2012-12-05 ミツミ電機株式会社 Video signal amplifier circuit and semiconductor integrated circuit for amplification

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148848A (en) * 1995-11-27 1997-06-06 Hitachi Ltd Broadband signal transmission circuit and amplifier
JPH11112345A (en) * 1997-09-30 1999-04-23 Nec Corp Agc circuit for video
JP2004248200A (en) * 2003-02-17 2004-09-02 Sanyo Electric Co Ltd Video recording apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63157571A (en) 1986-12-22 1988-06-30 Sony Corp Synchronizing signal sampling circuit
JPH01233968A (en) * 1988-03-15 1989-09-19 Nec Corp Picture signal dc recovery circuit
JP3894603B2 (en) * 1996-12-12 2007-03-22 ローム株式会社 Image sensor
JPH11136039A (en) 1997-10-31 1999-05-21 Sanyo Electric Co Ltd Power amplifying device
JP3529022B2 (en) * 1998-01-30 2004-05-24 シャープ株式会社 Charge transfer element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148848A (en) * 1995-11-27 1997-06-06 Hitachi Ltd Broadband signal transmission circuit and amplifier
JPH11112345A (en) * 1997-09-30 1999-04-23 Nec Corp Agc circuit for video
JP2004248200A (en) * 2003-02-17 2004-09-02 Sanyo Electric Co Ltd Video recording apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114870A (en) * 2010-11-29 2012-06-14 Mitsumi Electric Co Ltd Video signal output circuit

Also Published As

Publication number Publication date
CN101018288B (en) 2010-09-08
TW200746802A (en) 2007-12-16
CN101018288A (en) 2007-08-15
KR20070080554A (en) 2007-08-10
JP4747862B2 (en) 2011-08-17
KR100983611B1 (en) 2010-09-24

Similar Documents

Publication Publication Date Title
US20130279725A1 (en) Headphone detection circuit and electronic device with headphone detection circuit
EP2408105A1 (en) Mute control circuit and electronic device using the same
US7940940B2 (en) Muting circuit and semiconductor integrated circuit
US20100266140A1 (en) Voice input/output automatic switching circuit used in hand-held microphone with speaker of communication device such as transceiver
JP4747862B2 (en) Video signal output circuit
MY126916A (en) High-frequency amplifier circuit with negative impedance cancellation
JP5433357B2 (en) Cable connection detection circuit
JP2000022451A (en) Signal processing circuit device
US6434243B1 (en) Power amplifier
JP2005303823A (en) Amplification circuit
US8600081B2 (en) Audio signal amplifying circuit
US20070080737A1 (en) Switch
JP4522125B2 (en) Reference voltage generation circuit
TW200822537A (en) Input receiver and related method
TWI269136B (en) Stabilizing power circuit
JP2006270419A (en) Buffer amplifier for single power source, reference voltage supply circuit, and imaging apparatus
CN105915186B (en) Audio detection control and diagnostic circuit
US20050007094A1 (en) Two wire hall device output detection circuit
JP2008187482A (en) Video signal input clamp circuit
JPH09148848A (en) Broadband signal transmission circuit and amplifier
JP2008067187A (en) Muting circuit and semiconductor integrated circuit equipped with the same
JP2000236383A (en) Power supply system for electrostatic microphone, its amplifier circuit and telephone terminal using it
JP4774707B2 (en) Amplifier circuit and input circuit
KR100430344B1 (en) Bias circuit
JP2005078340A (en) Usb bus current limiting circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110502

R150 Certificate of patent or registration of utility model

Ref document number: 4747862

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250