JPH11220053A - 半導体プラスチックパッケージ用両面金属箔張積層板の製造方法 - Google Patents

半導体プラスチックパッケージ用両面金属箔張積層板の製造方法

Info

Publication number
JPH11220053A
JPH11220053A JP1909998A JP1909998A JPH11220053A JP H11220053 A JPH11220053 A JP H11220053A JP 1909998 A JP1909998 A JP 1909998A JP 1909998 A JP1909998 A JP 1909998A JP H11220053 A JPH11220053 A JP H11220053A
Authority
JP
Japan
Prior art keywords
plastic package
metal plate
resin
prepreg
semiconductor plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1909998A
Other languages
English (en)
Inventor
Morio Take
杜夫 岳
Nobuyuki Ikeguchi
信之 池口
Masakazu Mogi
雅一 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Priority to JP1909998A priority Critical patent/JPH11220053A/ja
Publication of JPH11220053A publication Critical patent/JPH11220053A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 放熱性、吸湿後の耐熱性などに優れた半導体
プラスチックパッケージ用両面金属箔張積層板を得る。 【解決手段】 両面平滑な金属板を中央にし、その両面
に基材補強プリプレグの樹脂が、片面は反対面より樹脂
層の厚さが50〜300 ％厚く、その厚い面を金属側に配置
し、さらに、外側に金属箔を置き、積層成形することに
より、吸湿後の耐熱性、放熱性等に優れた半導体プラス
チックパッケージ用両面金属箔張積層板を製造すること
ができた。 【効果】 放熱性、吸湿後の耐熱性に優れ、大量生産性
にも優れた、半導体プラスチックパッケージ用両面金属
箔張積層板を製造することができた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを小
型プリント配線板に搭載した形の、新規な半導体プラス
チックパッケージに使用する両面金属箔張積層板の製造
方法に関する。特に、マイクロプロセッサー、マイクロ
コントローラー、ASIC、グラフィック等の比較的高ワッ
トで、多端子高密度の半導体プラスチックパッケージに
使用する両面金属箔張積層板の製造方法に関するもので
ある。本半導体プラスチックパッケージは、ワイヤボン
ディングで半導体チップとプリント配線板の回路導体を
接続するものであり、ソルダーボールを用いてマザーボ
ードプリント配線板に実装して電子機器として使用され
る。
【０００２】
【従来の技術】従来、半導体プラスチックパッケージと
して、プラスチックボールグリッドアレイ(P-BGA）やプ
ラスチックランドグリッドアレイ(P-LGA）等、プラスチ
ックプリント配線板の上面にチップを固定し、チップ
を、プリント配線板上面に形成された導体回路にワイヤ
ボンディングで結合し、プリント配線板の下面にはソル
ダーボールを用いて、マザーボードプリント配線板と接
続するための導体パッドを形成し、表裏回路導体がメッ
キされたスルーホールで接続されて、半導体チップが樹
脂封止されている構造の半導体プラスチックパッケージ
が公知である。本公知構造において、半導体から発生す
る熱をマザーボードプリント配線板に拡散させるため、
半導体チップを固定するための上面の金属箔から下面に
接続するメッキされた熱拡散スルーホールが形成されて
いる。
【０００３】該スルーホールを孔を通して水分が半導体
固定に使われている銀粉入り樹脂接着剤に吸湿され、マ
ザーボードへの実装時の加熱により、また、半導体部品
をマザーボードから取り外す際の加熱により、層間フク
レを発生する危険性があり、これはポップコーン現象と
呼ばれている。このポップコーン現象が生じた場合に
は、パッケージは使用不能となることが多く、この現象
を大幅に改善する必要がある。
【０００４】また、半導体の高機能化、高密度化は、ま
すます発熱量の増大を意味し、熱放散用のための半導体
チップ直下のスルーホールのみでは熱の放散は不十分と
なってきている。これに対応するべく、金属芯両面金属
箔張積層板を用い、半導体プラスチックパッケージとす
る試みがなされているが、この樹脂層として、中にガラ
ス織布基材を用い、基材の両面の樹脂層の厚みがほぼ同
じプリプレグを使用し、その外両面に銅箔を用いて積層
成形して両面銅張積層板を作成しており、積層成形時に
金属板のクリアランスホールを埋め込むのに樹脂が使用
され、結果として基材が金属板に接触して、吸湿後の加
熱によるフクレが生じていた。この対策として、基材の
両面に樹脂層を厚く付着させ、積層成形に使用する試み
もあるが、この場合、多数枚を一度に成形すると、ズレ
が生じる、板厚みバラツキが大きい等の問題点が見ら
れ、量産性等に適さないものであった。
【０００５】
【発明が解決しようとする課題】本発明は、以上の問題
点を改善した半導体プラスチックパッケージ用のプリン
ト配線板を作成する両面金属箔張積層板を提供するもの
である。
【０００６】
【課題を解決するための手段】すなわち、本発明は、ス
ルーホール用クリアランスホールを形成してある金属板
の上下に、少なくとも1 枚ずつの基材補強プリプレグと
金属箔を用いて積層成形され、表面に形成された信号伝
播回路及び表裏の回路導通用スルーホール導体が、該金
属板と熱硬化性樹脂組成物で電気絶縁され、少なくとも
１個以上のスルーホールが直接金属板と接続してなる半
導体プラスチックパッケージ用プリント配線板を作成す
るための両面金属箔張積層板の製造方法であり、積層成
形に使用するプリプレグの樹脂が、基材の厚さ方向の中
心に対し、金属板に接する面の樹脂層の厚さが、その反
対面の樹脂層の厚さに対し50〜300 ％厚い、厚さ方向に
アンバランスな樹脂付着のプリプレグを使って積層成形
することを特徴とする半導体プラスチックパッケージ用
両面金属箔張積層板の製造方法である。
【０００７】本発明においては、該プリプレグの基材
が、厚さ50〜150 μｍのガラス織布であること、該絶縁
樹脂組成物が、多官能性シアン酸エステル、該シアン酸
エステルプレポリマーを必須成分とする熱硬化性樹脂組
成物であることが好ましい。本発明の半導体プラスチッ
クパッケージ用両面金属箔張積層板は、積層成形時の厚
み精度が良好で、成形後の金属板との接触もなく、得ら
れたプリント配線板を用いた半導体プラスチックパッケ
ージは、半導体下面からの吸湿がなく、ポップコーン現
象が大幅に改善できるとともに、多官能性シアン酸エス
テル樹脂組成物を使用することにより、耐熱性、プレッ
シャークッカー処理後の電気絶縁性、耐マイグレーショ
ン性等に優れ、且つ、熱放散性をも大幅に改善できた。
加えて大量生産性にも適しており、経済性の改善され
た、新規な構造の半導体プラスチックパッケージを得る
ことができる。
【０００８】
【発明の実施の形態】本発明で得られた両面金属箔張積
層板を用いたプラスチックパッケージ用プリント配線板
は、厚さ方向のほぼ中央に熱放散性の良好な金属板を配
置し、表裏の回路導体導通用のメッキされたスルーホー
ルは、金属板にあけられた該スルーホール径より大きめ
の径の孔とし、埋め込まれた樹脂のほぼ中央に形成する
ことにより、金属板との絶縁性を保持する。
【０００９】本発明で得られる両面銅張積層板を用いて
作成した半導体プラスチックパッケージ用プリント配線
板は、スルーホールを形成しようとする位置にスルーホ
ール径より大きめのクリアランスホールがあけてあり、
このクリアランスホールのほぼ中央に、クリアランスホ
ール径より小さいスルーホールを形成し、メッキで表裏
回路が導通されており、また、少なくとも、1 個以上の
スルーホールが内層金属板と直接接続した構造となって
いるため、半導体チップを固定し、ワイヤボンディン
グ、樹脂封止したプラスチックパッケージの、半導体か
ら発生する熱は、直接搭載する金属部分から金属板全体
に熱伝導されるために、半導体チップ直下以外の場所か
ら、この金属板に接続するスルーホールを通じて下面の
金属パッドに伝達し、マザーボードプリント配線板に拡
散する構造とする。
【００１０】本発明に用いる金属板は、特に限定しない
が、高弾性率、高熱伝導性で、厚さ30〜300 μｍのもの
が好適である。具体的には、純銅、無酸素銅、その他、
銅のFe,Sn,P,Cr,Zr,Zn等との合金、或いは合金の表面を
銅メッキした金属板等が好適には使用される。
【００１１】金属板にはスルーホールよりやや大きめの
クリアランスホールを、エッチング、ドリル、打ち抜
き、UVレーザー等、公知の方法であける。具体的には、
該スルーホール壁と金属板クリアランスホール壁とは、
50μｍ以上の距離が、熱硬化性樹脂で絶縁されているこ
とが好ましい。一般には、70〜200 μｍである。表裏回
路導通用スルーホール径については、特に限定はない
が、クリアランスホールより小さい径で、一般には50〜
300 μｍである。
【００１２】金属板全体には、好適には積層成形前に表
面化学処理を施す。具体的には、黒色酸化処理、褐色処
理、薬品による表面粗化処理等、一般に公知の処理が行
われ得る。
【００１３】本発明で使用される熱硬化性樹脂組成物の
樹脂としては、一般に公知の熱硬化性樹脂が使用され
る。具体的には、エポキシ樹脂、多官能性シアン酸エス
テル樹脂、多官能性マレイミド−シアン酸エステル樹
脂、多官能性マレイミド樹脂、不飽和基含有ポリフェニ
レンエーテル樹脂等が挙げられ、1 種或いは2 種類以上
が組み合わせて使用される。耐熱性、耐湿性、耐マイグ
レーション性、吸湿後の電気的特性等の点から多官能性
シアン酸エステル樹脂組成物が好適である。
【００１４】本発明の好適な熱硬化性樹脂分である多官
能性シアン酸エステル化合物とは、分子内に２個以上の
シアナト基を有する化合物である。具体的に例示する
と、1,3-又は1,4-ジシアナトベンゼン、1,3,5-トリシア
ナトベンゼン、1,3-、1,4-、1,6-、1,8-、2,6-又は2,7-
ジシアナトナフタレン、1,3,6-トリシアナトナフタレ
ン、4,4-ジシアナトビフェニル、ビス（4-ジシアナトフ
ェニル）メタン、2,2-ビス（4-シアナトフェニル）プロ
パン、2,2-ビス（3,5-ジブロモ-4- シアナトフェニル）
プロパン、ビス（4-シアナトフェニル）エーテル、ビス
（4-シアナトフェニル）チオエーテル、ビス（4-シアナ
トフェニル）スルホン、トリス（4-シアナトフェニル）
ホスファイト、トリス（4-シアナトフェニル）ホスフェ
ート、およびノボラックとハロゲン化シアンとの反応に
より得られるシアネート類などである。
【００１５】これらのほかに特公昭41-1928 、同43-184
68、同44-4791 、同45-11712、同46-41112、同47-26853
及び特開昭51-63149等に記載の多官能性シアン酸エステ
ル化合物類も用いられ得る。また、これら多官能性シア
ン酸エステル化合物のシアナト基の三量化によって形成
されるトリアジン環を有する分子量400 〜6,000 のプレ
ポリマーが使用される。このプレポリマーは、上記の多
官能性シアン酸エステルモノマーを、例えば鉱酸、ルイ
ス酸等の酸類；ナトリウムアルコラート等、第三級アミ
ン類等の塩基；炭酸ナトリウム等の塩類等を触媒として
重合させることにより得られる。このプレポリマー中に
は一部未反応のモノマーも含まれており、モノマーとプ
レポリマーとの混合物の形態をしており、このような原
料は本発明の用途に好適に使用される。一般には可溶な
有機溶剤に溶解させて使用する。
【００１６】エポキシ樹脂としては、一般に公知のもの
が使用できる。具体的には、液状或いは固形のビスフェ
ノールA 型エポキシ樹脂、ビスフェノールF 型エポキシ
樹脂、フェノールノボラック型エポキシ樹脂、クレゾー
ルノボラック型エポキシ樹脂、脂環式エポキシ樹脂；ブ
タジエン、ペンタジエン、ビニルシクロヘキセン、ジシ
クロペンチルエーテル等の二重結合をエポキシ化したポ
リエポキシ化合物類；ポリオール、水酸基含有シリコン
樹脂類とエポハロヒドリンとの反応によって得られるポ
リグリシジル化合物類等が挙げられる。これらは1 種或
いは2 種類以上が組み合わせて使用され得る。
【００１７】ポリイミド樹脂としては、一般に公知のも
のが使用され得る。具体的には、多官能性マレイミド類
とポリアミン類との反応物、特公昭57-005406 に記載の
末端三重結合のポリイミド類が挙げられる。
【００１８】これらの熱硬化性樹脂は、単独でも使用さ
れるが、特性のバランスを考え、適宜組み合わせて使用
するのが良い。
【００１９】本発明の熱硬化性樹脂組成物には、組成物
本来の特性が損なわれない範囲で、所望に応じて種々の
添加物を配合することができる。これらの添加物として
は、不飽和ポリエステル等の重合性二重結合含有モノマ
ー類及びそのプレポリマー類；ポリブタジエン、エポキ
シ化ブタジエン、マレイン化ブタジエン、ブタジエン−
アクリロニトリル共重合体、ポリクロロプレン、ブタジ
エン−スチレン共重合体、ポリイソプレン、ブチルゴ
ム、フッ素ゴム、天然ゴム等の低分子量液状〜高分子量
のelastic なゴム類；ポリエチレン、ポリプロピレン、
ポリブテン、ポリ-4- メチルペンテン、ポリスチレン、
AS樹脂、ABS 樹脂、MBS 樹脂、スチレン−イソプレンゴ
ム、ポリエチレン−プロピレン共重合体、4-フッ化エチ
レン-6- フッ化エチレン共重合体類；ポリカーボネー
ト、ポリフェニレンエーテル、ポリスルホン、ポリエス
テル、ポリフェニレンサルファイド等の高分子量プレポ
リマー若しくはオリゴマー；ポリウレタン等が例示さ
れ、適宜使用される。また、その他、公知の無機或いは
有機の充填剤、染料、顔料、増粘剤、滑剤、消泡剤、分
散剤、レベリング剤、光増感剤、難燃剤、光沢剤、重合
禁止剤、チキソ性付与剤等の各種添加剤が、所望に応じ
て適宜組み合わせて用いられる。必要により、反応基を
有する化合物は硬化剤、触媒が適宜配合される。
【００２０】本発明の熱硬化性樹脂組成物は、それ自体
は加熱により硬化するが硬化速度が遅く、作業性、経済
性等に劣るため使用した熱硬化性樹脂に対して公知の熱
硬化触媒を用い得る。使用量は、熱硬化性樹脂 100重量
部に対して 0.005〜10重量部、好ましくは0.01〜5 重量
部である。
【００２１】プリプレグの補強基材として使用するもの
は、一般に公知の無機或いは有機の織布、不織布が使用
される。具体的には、Ｅガラス、Ｓガラス、Ｄガラス等
の公知のガラス繊維布、全芳香族ポリアミド繊維布、液
晶ポリエステル繊維布等が挙げられる。これらは、混抄
でも良い。また、ポリイミドフィルム等のフィルムの表
裏に熱硬化性樹脂組成物を塗布、加熱して半硬化状態に
したものも使用できる。好適にはガラス織布が使用され
る。
【００２２】最外層の金属箔は、一般に公知のものが使
用できる。好適には厚さ 3〜100 μｍの銅箔、ニッケル
箔等が使用される。
【００２３】本発明の多層プリント配線板用プリプレグ
を作成する場合、基材に熱硬化性樹脂組成物を含浸、乾
燥し、半硬化状態の積層材料とする。基材の厚さ方向の
中心に対し、金属面に接する側のプリプレグの樹脂層の
厚さが、反対面の樹脂層の厚さに比べて20〜50％厚いも
のを作成する。この場合、半硬化状態の程度により、ハ
イフロー化、或いはローフロー化する。いずれにして
も、加熱、加圧して積層成形した時、クリアランスホー
ルへの樹脂の流れ込みがなされて十分充填され、内層金
属板には接触しないように積層成形する。プリプレグを
作成する時の加熱温度は一般的には 100〜180 ℃であ
る。時間は 5〜60分であり、目的とするフローの程度に
より、適宜選択する。
【００２４】本発明の、片面に樹脂層を多めに付ける方
法は、いかなる方法でも良い。例えば、ガラス織布の両
面に多めに樹脂層を付け、乾燥前に片面の樹脂をこすり
落とし、片面のみ樹脂層が多めのプリプレグとする方
法、一度両面少なめの樹脂量のもので、半硬化のものを
作成し、次に片面のみ樹脂層を塗布、乾燥してプリプレ
グを作成する方法等がある。
【００２５】本発明の金属芯の入った半導体プラスチッ
クパッケージ用プリント配線板に用いる両面金属箔張積
層板の製造方法は以下（図１）の方法による。 （１）まず、内層となる金属板の全面を液状エッチング
レジストで被覆し、加熱して溶剤を除去した後、クリア
ランスホール部の光が遮断できるように作成したネガフ
ィルムをあて、紫外線で露光する。クリアランスホール
部のエッチングレジストを溶解除去してから、エッチン
グ法にて両側からエッチングし、クリアランスホールを
作成する。 （２）エッチングレジストを除去後、金属板全面を化学
表面処理し、金属板面側にプリプレグの樹脂層の厚めに
付けた面を配置し、その外側に金属箔、片面金属箔張積
層板等を置いて、（３）加熱、加圧、真空下に積層成形
して両面金属箔張積層板を作成する。
【００２６】この両面金属箔張積層板を用いて、所定の
位置にドリル、或いはレーザー等でスルーホールを内層
金属箔に接触しないようにあけ、熱放散用スルーホール
は金属板に接続するようにあけ、デスミア処理を施した
後、金属メッキを行う。公知の方法にて上下に回路を作
成すると同時に、好適には金属板突起部の金属箔を除去
し、貴金属メッキを施し、内層金属板の突起部の表面に
半導体チップを接着する。その後、樹脂封止を行い、必
要によりハンダボールを接着する。
【００２７】半導体から発生する熱は、直接金属板に接
続するスルーホールを通して裏面の金属パッドに伝達
し、マザーボードプリント配線板に拡散する構造とす
る。
【００２８】金属板の側面については、熱硬化性樹脂組
成物で埋め込まれている形、露出している形、いずれの
形でも良い。
【００２９】半導体チップと反対面のソルダーボール接
続用導体パッドに、ソルダーボールを接続してP-BGA を
作り、マザーボードプリント配線板上の回路にソルダー
ボールを重ね、熱によってボールを熔融接続するか、ま
たはパッケージにソルダーボールをつけずにP-LGA を作
り、マザーボードプリント配線板に実装する時に、マザ
ーボードプリント配線板面に形成されたソルダーボール
接続用導体パッドとP-LGA 用のソルダーボール用導体パ
ッドとを、ソルダーボールを加熱熔融することにより接
続する。
【００３０】
【実施例】以下に実施例、比較例で本発明を具体的に説
明する。尚、特に断らない限り、『部』は重量部を表
す。 実施例１ 2,2-ビス（4-シアナトフェニル）プロパン 330部、ビス
（4-マレイミドフェニル）メタン20部を 150℃に熔融さ
せ、撹拌しながら 4時間反応させ、プレポリマーを得
た。これをメチルエチルケトンとジメチルホルムアミド
の混合溶剤に溶解した。これにクレゾールノボラック型
エポキシ樹脂（商品名：ESCN-220F 、住友化学工業
〈株〉製）350 部を加え、均一に溶解混合した。更に、
触媒としてオクチル酸亜鉛 0.3部を加え、溶解混合し、
これにブタジエン・メタクリル酸メチル・スチレン共重
合体（商品名：パラロイドEXL2655 、呉羽化学工業
〈株〉製）70部をエポキシ樹脂（商品名：DEN431、ダウ
・ケミカル〈株〉製） 230部に 130℃で加熱しながら加
え、さらに無機充填剤（商品名：焼成タルク BST-200)
200 部を加え、均一に撹拌混合し、ワニスＡを得た。
【００３１】このワニスＡを厚さ 100μｍのガラス織布
に、片面をバーでこすりながら塗布し、 150℃で乾燥し
て、ゲル化時間(at170℃）30秒、 170℃,20kgf/cm2,5分
間での樹脂流れ 4mmの半硬化状態のローフロープリプレ
グ（プリプレグＢ）を得た。この片面の樹脂層の厚さは
14μｍ、反対側の面の樹脂層の厚みは31μｍであった。
また、 145℃で乾燥し、ゲル化時間(at170℃）120 秒、
樹脂流れ13mm、両面の樹脂層の厚さが共に15μｍで、総
厚み 130μｍのハイフロープリプレグ（プリプレグＣ）
を作成した。
【００３２】一方、内層金属板となる厚さ 200μｍのC
u:97.3 ％、Fe:2.5％、P:0.1 ％、Zn:0.07 ％、Pb:0.03
％よりなる合金を用意し、金属板の全面に液状エッチ
ングレジストを厚さ25μｍ塗布し、乾燥して溶剤を飛ば
した後、ネガフィルムを重ね、クリアランスホール以外
を紫外線照射してからクリアランスホール部のレジスト
膜を 1％炭酸ナトリウム水溶液で除去した後、両側から
エッチングによって 0.6mmφのクリアランスホールをあ
けた。金属板全面に黒色酸化銅処理を施し、その両側に
上記プリプレグＢの樹脂層の厚い面を金属板側に被せ、
その両外側に厚さ12μｍの電解銅箔を配置し、 200℃,2
0kgf/cm2,30mmHg 以下の真空下で 2時間積層成形し、一
体化して両面銅張積層板を得た。
【００３３】クリアランスホール箇所は、クリアランス
ホール部の金属に接触しないように、中央に孔径0.25mm
のスルーホールをドリルにてあけ、熱放散箇所は、 4隅
に金属板に直接接触するように孔径0.25mmのスルーホー
ルをあけ、デスミア処理後、銅メッキを無電解、電解メ
ッキで行い、孔内に18μｍの銅メッキ層を形成した。表
裏に液状エッチングレジストを塗布、乾燥してからポジ
フィルムを重ねて露光、現像し、面積50mm角内の中央に
13mm角の半導体チップ搭載部を残し、その周囲及び裏面
に回路を形成し、半導体チップ搭載部、ボンディングパ
ッド部及びボールパッド部以外にメッキレジストを形成
し、ニッケル、金メッキを施してプリント配線板を完成
した。
【００３４】半導体チップ搭載部に大きさ13mm角の半導
体チップを銀ペーストで接着固定した後、ワイヤボンデ
ィングを行い、次いでシリカ入りエポキシ封止用コンパ
ウンドを用い、トランスファーモールドにて樹脂封止
し、ハンダボールを付けて半導体パッケージを作成した
（図１）。これをエポキシ樹脂マザーボードプリント配
線板にハンダボールを熔融して接続した。評価結果を表
１、２に示す。
【００３５】比較例１ 実施例１において、プリプレグＢの代わりにプリプレグ
C を用い、同様に積層成形して両面銅張積層板を作成
し、プリント配線板を作成し、半導体プラスチックパッ
ケージとした。さらに、マザーボードに搭載し、評価を
行った。
【００３６】比較例２ 実施例１のプリプレグＣを２枚使用し、上下に12μｍの
電解銅箔を配置し、200 ℃,20kgf/cm2,30mmHg 以下の真
空下に2 時間積層成形し、両面銅張積層板を得た。所定
の位置に孔径0.25mmφのスルーホールをドリルであけ、
デスミア処理後に銅メッキを施した。この板の上下に公
知の方法で回路を形成し、メッキレジストで被覆後、ニ
ッケル、金メッキを施した。これは半導体チップを搭載
する箇所に放熱用のスルーホールが形成されており、こ
の上に銀ペーストで半導体チップを接着し、ワイヤボン
ディング後、エポキシ封止用コンパウンドで実施例1 と
同様に樹脂封止し、ハンダボール接合した（図２) 。同
様にマザーボードに接合した。評価結果を表１、２に示
す。
【００３７】比較例３ エポキシ樹脂（商品名：エピコート1045）600 部、及び
エポキシ樹脂（商品名：ESCN220F）400 部、ジシアンジ
アミド 300部、2-エチル−4-メチルイミダゾール2 部を
メチルエチルケトンとジメチルホルムアミドの混合溶剤
に均一溶解させ、これを厚さ 100μｍのガラス織布に含
浸、乾燥させて、ゲル化時間(at170℃）10秒、樹脂流れ
98μm のノーフロープリプレグ（プリプレグＤ）、ゲル
化時間150 秒、樹脂流れ18mmのハイフロープリプレグ
（プリプレグＥ）を作成した。
【００３８】プリプレグＥを2 枚使用し、 170℃,20kgf
/cm2,30mmHg 以下の真空下で 2時間積層成形し、両面銅
張積層板を作成した。後は比較例1 と同様にしてプリン
ト配線板を作成し、半導体チップ搭載部分をザグリマシ
ーンにてくりぬき、裏面に厚さ200 μm の銅板を、上記
ノーフロープリプレグD を打ち抜いたものを使用して、
加熱、加圧下に同様に接着させ、放熱板付きプリント配
線板を作成した。これはややソリが発生した。この放熱
板に直接銀ペーストで半導体チップを接着させ、ワイヤ
ボンディングで接続後、液状エポキシ樹脂で封止した
（図３) 。同様にマザーボードプリント配線板に接合し
た。評価結果を表１、２に示す。
【００３９】
【表１】 実施例１ 比較例１ 比較例２ 比較例３ 吸湿後の耐熱性(1) 常態 異常なし 異常なし 異常なし 異常なし 72hrs 異常なし 異常なし 異常なし 異常なし 96hrs 異常なし 異常なし 異常なし 一部剥離 120hrs 異常なし 異常なし 一部剥離 一部剥離 144hrs 異常なし 異常なし 一部剥離 一部剥離 168hrs 異常なし 異常なし 一部剥離 一部剥離 吸湿後の耐熱性(2) 常態 異常なし 異常なし 異常なし 異常なし 24hrs 異常なし 異常なし 一部剥離 一部剥離 48hrs 異常なし 異常なし 剥離大 剥離大 72hrs 異常なし 異常なし ワイヤ 切れ ワイヤ 切れ 120hrs 異常なし 異常なし ワイヤ 切れ ワイヤ 切れ 144hrs 異常なし 一部剥離 − − 168hrs 異常なし 一部剥離 − −
【００４０】
【表２】 実施例１ 比較例１ 比較例２ 比較例３ ガラス転移温度 (℃) ２１５ ２１４ ２１５ １４４ プレッシャークッカー処理後 異常なし ミーズリ 異常なし ミーズリの耐熱性 ング発生 ング発生 プレッシャークッ 常態 ５×1014 ６×1014 ４×1014 ６×1014 カー処理後 200hrs ６×1012 ５×1012 ５×1012 ２×108 絶縁抵抗値 500hrs ４×1011 ３×1011 ２×1011 ＜ 108 （Ω） 700hrs ７×1010 ３×1010 ２×1010 − 1000hrs ３×1010 ９×109 ９×109 − 耐マイグレーシ 常態 ３×1013 ３×1013 ４×1013 ２×1013 ョン性 200hrs ５×1011 ３×1011 ４×1011 ７×109 （Ω） 500hrs ３×1011 １×1011 ２×1011 ＜ 108 700hrs ２×1011 ８×1010 ９×1010 − 1000hrs ９×1010 ２×1010 ３×1010 − 放熱性 (℃) ３８ ３９ ５７ ４８ ソリ （μｍ） ＜５ １２４ ＜５ ２５４
【００４１】＜測定方法＞ １）吸湿後の耐熱性 JEDEC STANDARD TEST METHOD A113-A LEVEL3:30 ℃・60
％RHで所定時間処理後、220 ℃リフローソルダー3 サイ
クル後の基板の異常の有無について、断面観察及び電気
的チェックによって確認した。 ２）吸湿後の電気絶縁性 JEDEC STANDARD TEST METHOD A113-A LEVEL2:85 ℃・60
％RHで所定時間(Max.168hrs.）処理後、220 ℃リフロー
ソルダー3 サイクル後の基板の異常の有無を断面観察及
び電気的チェックによって確認した。 ３）ガラス転移温度 DMA 法にて測定した。
【００４２】４）プレッシャークッカー処理後の耐熱性 121 ℃・2 気圧で5 時間プリント配線板を処理した後、
260 ℃のハンダ中に30秒浸せきし、冷却してから異常の
有無を観察した。 ５）プレッシャークッカー処理後の絶縁抵抗値 端子間（ラーン／スペース=70/70μm ）の櫛形パターン
を作成し、この上に、それぞれ使用したプリプレグを配
置して同様に積層成形したものを、121 ℃・2気圧で所
定時間処理した後、25℃・60％RHで2 時間後処理し、50
0VDCを印加60秒で、その端子間の絶縁抵抗値を測定し
た。 ６）耐マイグレーション性
【００４３】５）の試験片を用い、85℃・85％RH、50VD
C 印加して端子間の絶縁抵抗値を測定した。 ７）放熱性 パッケージを同一マザーボードプリント配線板にハンダ
ボールで接着させ、1000時間連続使用してから、パッケ
ージの温度を測定した。 ８）ソリ 250 ×250mm で積層成形し、多面付けプリント配線板と
したものを、パッケージごとに切断（50×50mm）してか
ら、定盤上に置き、ソリの最大値を測定した。
【００４４】
【発明の効果】スルーホール用クリアランスホールを形
成してある金属板の上下に、少なくとも1 枚ずつの基材
補強プリプレグと金属箔を用いて積層成形され、表面に
形成された信号伝播回路及び表裏の回路導通用スルーホ
ール導体が、該金属板と多官能性シアン酸エステル樹脂
組成物といった熱硬化性樹脂組成物で絶縁されてなる構
造の半導体プラスチックパッケージ用プリント配線板に
用いる両面金属箔張積層板の製造方法であり、積層成形
に使用するプリプレグの樹脂が、基材の厚さ方向の中心
に対し、金属板に接する面の樹脂層の厚さが、その反対
面の樹脂層の厚さに対し、50〜300 ％厚いものを使用す
ることにより、積層成形後の金属板への基材の接触がな
く、プリント配線板としたものの吸湿後の耐熱性に優
れ、半導体プラスチックパッケージとしたものの、半導
体チップの下面からの吸湿がなく、吸湿後の耐熱性、す
なわちポップコーン現象が大幅に改善できるとともに、
熱放散性も改善でき、加えて大量生産性にも適してお
り、経済性の改善された、新規な構造の半導体プラスチ
ックパッケージ用プリント配線板に使用する両面金属箔
張積層板を得ることができた。
【図面の簡単な説明】
【図１】本発明の両面金属箔張積層板の製造工程及びこ
れを用いたプリント配線板の製造工程と得られた半導体
プラスチックパッケージ。
【図２】比較例1 の半導体プラスチックパッケージ製造
工程。
【図３】比較例2 の半導体プラスチックパッケージ製造
工程。
【符号の説明】
ａ：金属板、ｂ：金属箔、ｃ：ローフロープリプレグシ
ートＢ、ｄ：放熱用スルーホール、ｅ：表裏回路導通用
スルーホール、ｆ：封止樹脂、ｇ：ボンディングワイ
ヤ、ｈ：半導体チップ、ｉ：銀ペースト、ｊ：ハンダボ
ール、ｋ：メッキレジスト、ｌ：ハイフロープリプレグ
シートＣ、ｍ：ノーフロープリプレグシートＤ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 スルーホール用クリアランスホールを形
    成してある金属板の上下に、少なくとも1 枚ずつの基材
    補強プリプレグと金属箔を用いて積層成形され、表面に
    形成された信号伝播回路及び表裏の回路導通用スルーホ
    ール導体が、該金属板と熱硬化性樹脂組成物で電気絶縁
    され、１個以上のスルーホールが直接金属板と接続して
    なる半導体プラスチックパッケージ用プリント配線板を
    作成するための両面金属箔張積層板の製造方法であり、
    積層成形に使用するプリプレグの樹脂が、基材の厚さ方
    向の中心に対し、金属板に接する面の樹脂層の厚さが、
    その反対面の樹脂層の厚さに対し50〜300 ％厚い、厚さ
    方向にアンバランスな樹脂付着のプリプレグを使って積
    層成形することを特徴とする半導体プラスチックパッケ
    ージ用両面金属箔張積層板の製造方法。
  2. 【請求項２】 該プリプレグの基材が、厚さ50〜150 μ
    ｍのガラス織布である請求項１記載の半導体プラスチッ
    クパッケージ用両面金属箔張積層板の製造方法。
  3. 【請求項３】 該絶縁樹脂組成物が、多官能性シアン酸
    エステル、該シアン酸エステルプレポリマーを必須成分
    とする熱硬化性樹脂組成物である請求項１または２記載
    の半導体プラスチックパッケージ用両面金属箔張積層板
    の製造方法。
JP1909998A 1998-01-30 1998-01-30 半導体プラスチックパッケージ用両面金属箔張積層板の製造方法 Pending JPH11220053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1909998A JPH11220053A (ja) 1998-01-30 1998-01-30 半導体プラスチックパッケージ用両面金属箔張積層板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1909998A JPH11220053A (ja) 1998-01-30 1998-01-30 半導体プラスチックパッケージ用両面金属箔張積層板の製造方法

Publications (1)

Publication Number Publication Date
JPH11220053A true JPH11220053A (ja) 1999-08-10

Family

ID=11990038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1909998A Pending JPH11220053A (ja) 1998-01-30 1998-01-30 半導体プラスチックパッケージ用両面金属箔張積層板の製造方法

Country Status (1)

Country Link
JP (1) JPH11220053A (ja)

Similar Documents

Publication Publication Date Title
WO1999059205A1 (fr) Boitier plastique pour semiconducteurs et procede de production de cartes imprimees
JPH11298143A (ja) 多層プリント配線板の製造方法
JPH11176973A (ja) 半導体プラスチックパッケージ
JPH11214572A (ja) 金属芯入り両面金属箔張多層板の製造方法
JP3852510B2 (ja) 半導体プラスチックパッケージ
JP3985342B2 (ja) 半導体プラスチックパッケージ
JP2000150714A (ja) 半導体プラスチックパッケージ用プリント配線板
JP2005085783A (ja) ボールグリッドアレイ半導体プラスチックパッケージ
JP4022972B2 (ja) 半導体プラスチックパッケージ
JPH11220053A (ja) 半導体プラスチックパッケージ用両面金属箔張積層板の製造方法
JPH11238827A (ja) 金属芯の製造方法
JP2005079516A (ja) 金属芯入りキャビティ型半導体プラスチックパッケージ
JP2000294678A (ja) 高熱放散型ボールグリッドアレイタイプ半導体プラスチックパッケージ用プリント配線板
JPH11195745A (ja) マルチチッププラスチックパッケージ
JPH11220063A (ja) 外周下部熱放散型半導体プラスチックパッケージ
JPH11214574A (ja) 金属芯入り両面金属箔張積層板の製造方法
JPH11214563A (ja) 半導体プラスチックパッケージ
JP2000077567A (ja) プリント配線板の製造方法
JPH11220066A (ja) 半導体プラスチックパッケージ用金属芯入り両面金属箔張積層板の製造方法
JPH11220068A (ja) 半導体プラスチックパッケージ用金属芯入り両面金属箔張積層板の製造方法
JPH11220064A (ja) 小型半導体プラスチックパッケージ
JP2000150715A (ja) 金属板入りプリント配線板用銅張板の製造方法
JPH11163208A (ja) 多層プリント配線板
JPH11220061A (ja) キャビティ型半導体プラスチックパッケージ
JP2000260901A (ja) 金属芯入半導体プラスチックパッケージ用多層プリント配線板