JPH11220068A - 半導体プラスチックパッケージ用金属芯入り両面金属箔張積層板の製造方法 - Google Patents

半導体プラスチックパッケージ用金属芯入り両面金属箔張積層板の製造方法

Info

Publication number
JPH11220068A
JPH11220068A JP10034238A JP3423898A JPH11220068A JP H11220068 A JPH11220068 A JP H11220068A JP 10034238 A JP10034238 A JP 10034238A JP 3423898 A JP3423898 A JP 3423898A JP H11220068 A JPH11220068 A JP H11220068A
Authority
JP
Japan
Prior art keywords
metal
metal plate
printed wiring
wiring board
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10034238A
Other languages
English (en)
Inventor
Morio Take
杜夫 岳
Nobuyuki Ikeguchi
信之 池口
Kozo Yamane
康三 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Priority to JP10034238A priority Critical patent/JPH11220068A/ja
Priority to US09/207,115 priority patent/US6376908B1/en
Priority to EP98310022A priority patent/EP0926729A3/en
Priority to KR1019980054122A priority patent/KR19990062959A/ko
Publication of JPH11220068A publication Critical patent/JPH11220068A/ja
Priority to US10/036,385 priority patent/US6720651B2/en
Priority to US10/790,039 priority patent/US20040171189A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 放熱性、吸湿後の耐熱性などに優れ、半導体
チップ搭載部金属面が周囲の回路面と平滑な半導体プラ
スチックパッケージ用両面金属箔張積層板を得る。 【解決手段】 ワイヤボンディングで接続される金属芯
入り半導体プラスチックパッケージ用金属箔張積層板の
製造方法において、半導体チップを搭載する金属突起部
とは反対側の、突起部の下部周辺にスリット加工をほど
こした金属板を使用し、突起部の高さを、使用するプリ
プレグの厚さより高くし、この上に金属箔を配置して加
熱、加圧積層の初期段階で、金属箔を金属板に接触させ
て突起部に圧力を集中し、金属板突起部の付け根の箇所
を変形させて反対面に押し下げ、表面突起部と周囲のプ
リプレグ樹脂面を平滑に成形することにより、金属突起
面上に樹脂の流れ込みが極めて少なく、表面平滑な半導
体プラスチックパッケージ用金属箔張積層板を得ること
ができた。 【効果】 放熱性、吸湿後の耐熱性などに優れ、大量生
産に適し、表面平滑な新規な構造の半導体プラスチック
パッケージ用の両面金属箔張積層板を得ることができ
た。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを小
型プリント配線板に搭載した形の、新規な半導体プラス
チックパッケージに使用する両面金属箔張積層板の製造
方法に関する。特に、マイクロプロセッサー、マイクロ
コントローラー、ASIC、グラフィック等の比較的高ワッ
トで、多端子高密度の半導体プラスチックパッケージに
使用する両面金属箔張多層板の製造方法に関する。本半
導体プラスチックパッケージは、ワイヤボンディングで
半導体チップとプリント配線板の回路導体を接続するも
のであり、ソルダーボールを用いてマザーボードプリン
ト配線板に実装して電子機器として使用される。
【０００２】
【従来の技術】従来、半導体プラスチックパッケージと
して、プラスチックボールグリッドアレイ（ P-BGA）や
プラスチックランドグリッドアレイ（ P-LGA）等、プラ
スチックプリント配線板の上面にチップを固定し、チッ
プを、プリント配線板上面に形成された導体回路にワイ
ヤボンディングで結合し、プリント配線板の下面にはソ
ルダーボールを用いて、マザーボードプリント配線板と
接続するための導体パッドを形成し、表裏回路導体がメ
ッキされたスルーホールで接続されて、半導体チップが
樹脂封止されている構造の半導体プラスチックパッケー
ジが公知である。本公知構造において、半導体から発生
する熱をマザーボードプリント配線板に拡散させるた
め、半導体チップを固定するための上面の金属箔から下
面に接続するメッキされた熱拡散スルーホールが形成さ
れている。該スルーホールを孔を通して水分が半導体固
定に使われている銀粉入り樹脂接着剤に吸湿され、マザ
ーボードへの実装時の加熱により、また、半導体部品を
マザーボードから取り外す際の加熱により、層間フクレ
を発生する危険性があり、これはポップコーン現象と呼
ばれている。このポップコーン現象が生じた場合、パッ
ケージは使用不能となることが多く、この現象を大幅に
改善する必要がある。また、半導体の高機能化、高密度
化は、ますます発熱量の増大を意味し、熱放散用のため
の半導体チップ直下のスルーホールのみでは熱の放散は
不十分となってきている。これらの半導体チップ搭載用
プリント配線板は、従来、中にガラス織布基材のプリプ
レグを使用し、両面に銅箔を用いて積層成形して得られ
た両面銅張積層板を用いて作成しており、どうしても上
記構造とならざるを得ない。
【０００３】
【発明が解決しようとする課題】本発明は、以上の問題
点を改善した半導体プラスチックパッケージ用のプリン
ト配線板を作成する両面金属箔張積層板を提供する。ま
た、半導体チップを接着するための金属板突起部の高さ
は、プリプレグの高さとほぼ同じか、やや低くする場合
が多いが、この場合、樹脂流れが大きいと、金属突起部
の上まで樹脂が流れ込み、研磨する必要性が生じる。そ
のために、この問題点が生じないような形態の成形を行
う必要がある。
【０００４】
【課題を解決するための手段】本発明は、プリント配線
板の厚さ方向のほぼ中央に、プリント配線板とほぼ同じ
大きさの金属板を配置し、プリント配線板の片面に、少
なくとも、１個以上の金属板の突起部を露出し、この突
起部上に半導体チップを固定し、半導体チップとその周
囲のプリント配線板表面に形成された回路導体とをワイ
ヤボンディングで接続し、少なくとも、該表面のプリン
ト配線板上の信号伝播回路導体を、プリント配線板の反
対面に形成された回路導体もしくはハンダボールでの接
続用導体パッドとメッキされたスルーホール導体で結線
し、少なくとも、１個以上のスルーホールが金属板と直
接接続した形態のプリント配線板であって、少なくと
も、半導体チップ、ワイヤ及びボンディングパッドが樹
脂封止されている構造の半導体プラスチックパッケージ
に用いる両面金属箔張積層板の製造方法において、金属
板の突起部の高さを、プリプレグもしくは半硬化状態の
熱硬化性樹脂層の厚さよりは厚く形成し、かつ、加圧に
よる積層成形の初期段階において、まず金属箔或いは片
面金属箔張積層板が突起部に接触し、突起部に圧力が集
中して、金属板の突起部の付け根のところが変形して、
反対面に押し下げられて成形され、一体化するとともに
金属突起部の上には樹脂が流れ込まず、研磨の必要性の
ないものが得られることを特徴とする両面金属箔張積層
板の製造方法を提供する。金属突起部のある側のプリプ
レグシートは、突起の位置に、その面積よりやや大きめ
の孔を形成し、金属突起の高さより低いプリプレグシー
ト等を用いる。好適には、ローフロー、又はノーフロー
のプリプレグシート、樹脂シートもしくは塗布樹脂層を
配置し、その外側に、金属箔或いは片面金属箔張積層板
を配置し、反対面にはクリアランスホールを埋め込むに
十分な樹脂量と樹脂流れを有するハイフロープリプレグ
シート、樹脂シート、樹脂付き銅箔もしくは塗布樹脂層
を配置し、その外側に、必要により、金属箔あるいは片
面金属箔張積層板を置き、加熱、加圧下、好ましくは真
空下に積層成形して一体化し、片面に金属突起部が露出
した金属板入り両面金属箔張積層板を作成し、この両面
金属箔張積層板を使用して、ドリル、レーザー等でクリ
アランスホール導体径よりやや小さいスルーホールをあ
け、孔壁と金属板とは樹脂組成物で絶縁されており、且
つ少なくとも１個以上のスルーホールが金属板と接続さ
せて熱放散用に使用し、これに金属メッキを施した後、
表裏に回路を形成し、少なくとも、ボンディングパッ
ド、ハンダボールパッド、半導体チップを固定する金属
突起部以外をメッキレジストで被覆して、ニッケル、金
メッキを実施してプリント配線板を作成し、このプリン
ト配線板の金属突起部に半導体チップを金属粉混合導電
性−熱伝導性接着剤で接着、固定し、ワイヤボンディン
グ、樹脂封止、ハンダボール付着を行ない、半導体プラ
スチックパッケージとすることにより、得られた半導体
プラスチックパッケージは、半導体下面からの吸湿がな
く、ポプコーン現象が大幅に改善できた。さらに熱硬化
性樹脂組成物として、多官能性シアン酸エステル樹脂組
成物を使用することにより、耐熱性、プレッシャークッ
カー処理後の電気絶縁性、耐マイグレーション性等に優
れ、且つ、熱放散性をも大幅に改善でき、加えて大量生
産にも適し、経済性の改善された、新規な構造の半導体
プラスチックパッケージ用両面金属箔張積層板が得られ
ることを見いだし、本発明を完成するに至った。
【０００５】本発明の該金属板は、積層時に圧力で変形
しやすいように、該金属板突起部と反対側の面の、突起
部下部周辺の金属板厚みを、他の部分より薄めにスリッ
ト加工したものを使用することにより、成形時に金属板
が変形し、表面が平滑になるとともに、樹脂が突起部に
流れ込まず、突起部の研磨等の手間が不要となる。ま
た、該絶縁樹脂組成物は、多官能性シアン酸エステル、
該シアン酸エステルプレポリマーを必須成分とする熱硬
化性樹脂組成物であることが好ましい。
【０００６】
【発明の実施の形態】本発明の半導体プラスチックパッ
ケージは、プリント配線板の厚み方向のほぼ中央に熱放
散性の良好な金属板を配置し、表裏の回路導体導通用の
メッキされたスルーホールは、金属板にあけられたクリ
アランスホールはスルーホール径より大きめの径の孔と
し、クリアランスホールに埋め込まれた樹脂のほぼ中央
にスルーホールを形成することにより、金属板との絶縁
性を保持する。公知のスルーホールを有する金属芯プリ
ント配線板の上面に半導体チップを固定する方法におい
ては、従来の P-BGAパッケージと同様に半導体チップか
らの熱直下の熱放散用スルーホールに落として熱放散せ
ざるを得ず、ポプコーン現象は改善できない。本発明で
得られる両面金属箔張多層板を用いて作成した半導体プ
ラスチックパッケージ用プリント配線板は、熱伝導性接
着剤で半導体チップを固定する金属突起部が、少なくと
も、１個以上表面に露出しており、スルーホールを形成
しようとする位置にスルーホール径より大きめのクリア
ランスホールがあけてあり、このクリアランスホールの
ほぼ中央に、クリアランスホール径より小さいスルーホ
ルを形成し、メッキで表裏回路が導通されており、ま
た、少なくとも、１個以上のスルーホールが内層金属板
と直接接続した構造となっている。このため、半導体チ
ップを固定し、ワイヤボンディング、樹脂封止したプラ
スチックパッケージの、半導体から発生する熱は、直接
搭載する金属部分から金属板全体に熱伝導されるため
に、半導体チップ直下以外の場所から、この金属板に接
続するスルーホールを通じて下面の金属パッドに伝達
し、マザーボードプリント配線板に拡散する構造とな
る。
【０００７】本発明に用いる金属板は、特に限定しない
が、高弾性率、高熱伝導性で、厚さ30〜 400μｍのもの
が好適である。具体的には、純銅、無酸素銅、その他、
銅95％以上のFe、Sn、Ｐ、Cr、Zr、Zn等との合金、或い
は42アロイ等の合金の表面を銅メッキした金属板等が好
適には使用される。また、平滑な金属の上に、所定の大
きさの同質、或いは異質の金属板を、熱伝導の良好な銅
ペースト等で接着することも可能である。
【０００８】本発明は、まず金属芯とする金属板をあら
かじめ公知のエッチング法、冷間機械加工法等の方法
で、少なくとも、１個以上の半導体チップ固定用に、半
導体チップとほぼ同じ大きさの突起を形成しておく。ま
た、平滑な金属板の上に、半導体チップとほぼ同じ大き
さの金属板を熱伝導の良好な接着剤等で接着させて突起
とすることも可能である。突起の大きさは5〜20mm角が
一般的である。さらに、突起部の反対面の、突起部の周
囲下部に、スリット加工等でスリットを作成しておく。
【０００９】本発明の金属突起部の高さは、 100〜250
μｍが好適である。また、突起部をくり抜いたローフロ
ー、またはノーフロープリプレグ、樹脂シート、或いは
スクリーン印刷等で形成する熱硬化性樹脂層の高さは、
突起部の高さより低くする。また、これ以上多層とする
場合、その上に使用する片面回路形成金属箔張積層板、
又は両面金属箔張多層板の高さと合わせた高さが、金属
突起部分の高さよりやや低めになるようにする。
【００１０】金属板にはスルーホールよりやや大きさの
クリアランスホールを、エッチング、ドリル、打ち抜
き、UVレーザー等、公知の方法てあける。具体的には、
該スルーホール壁と金属板クリアランスホール壁とは、
50μｍ以上の距離が、熱硬化性樹脂で絶縁されているこ
とが好ましい。一般には、70〜200μｍである。表裏回
路導通用スルーホール径については、特に限定はない
が、クリアランスホールより小さい径で、一般には50〜
300μｍである。
【００１１】金属板全体には、好適には積層成形前に表
面化学処理を施す。具体的には、黒色酸化処理、褐色処
理、薬品による表面粗化処理等、一般に公知の処理が行
なわれ得る。
【００１２】本発明で使用される熱硬化性樹脂組成物の
樹脂としては、一般に公知の熱硬化性樹脂が使用され
る。具体的には、エポキシ樹脂、多官能性シアン酸エス
テル樹脂、多官能性マレイミドーシアン酸エステル樹
脂、多官能性マレイミド樹脂、不飽和基含有ポリフェニ
レンエーテル樹脂等が挙げられ、１種或いは２種類以上
が組み合わせて使用される。耐熱性、耐湿性、耐マイグ
レーション性、吸湿後の電気的特性等の点から多官能性
シアン酸エステル樹脂組成物が好適である。
【００１３】本発明の好適な熱硬化性樹脂分である多官
能性シアン酸エステル化合物とは、分子内に２個以上の
シアナト基を有する化合物である。具体的に例示する
と、1,3 −又は1,4 −ジシアナトベンゼン、1,3,5 −ト
リシアナトベンゼン、1,3 −、1,4 −、1,6 −、1,8
−、2,6 −又は2,7 −ジシアナトナフタレン、1,3,6 −
トリシアナトナフタレン、4,4 −ジシアナトビフェニ
ル、ビス（４−ジシアナトフェニル）メタン、2,2 −ビ
ス（４−シアナトフェニル）プロパン、2,2 −ビス（3,
5 −ジブロモー４−シアナトフェニル）プロパン、ビス
（４−シアナトフェニル）エーテル、ビス（４−シアナ
トフェニル）チオエーテル、ビス（４−シアナトフェニ
ル）スルホン、トリス（４−シアナトフェニル）ホスフ
ァイト、トリス（４−シアナトフェニル）ホスフェー
ト、およびノボラックとハロゲン化シアンとの反応によ
り得られるシアネート類などである。
【００１４】これらのほかに特公昭 41-1928、同43-184
68、同 44-4791、同45-11712、同46-41112、同47-26853
及び特開昭51-63149等に記載の多官能性シアン酸エステ
ル化物類も用いら得る。また、これら多官能性シアン酸
エステル化合物のシアナト基の三量化によって形成され
るトリアジン環を有する分子量 400〜 6,000のプレポリ
マーが使用される。このプレポリマーは、上記の多官能
性シアン酸エステルモノマーを、例えば鉱酸、ルイス酸
等の酸類；ナトリウムアルコラート等、第三級アミン類
等の塩基；炭酸ナトリウム等の塩類等を触媒として重合
させることにより得られる。このプレポリマー中には一
部未反応のモノマーも含まれており、モノマーとプレポ
リマーとの混合物の形態をしており、このような原料は
本発明の用途に好適に使用される。一般にはプレポリマ
ーの可溶な有機溶剤に溶解させて使用する。
【００１５】エポキシ樹脂としては、一般に公知のもの
が使用できる。具体的には、液状或いは固形のビスフェ
ノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ
樹脂、フェノールノボラック型エポキシ樹脂、クレゾー
ルノボラック型エポキシ樹脂、脂環式エポキシ樹脂；ブ
タジエン、ペンタジエン、ビニルシクロヘキセン、ジシ
クロペンチルエーテル等の二重結合をエポキシ化したポ
リエポキシ化合物類；ポリオール、水酸基含有シリコン
樹脂類とエポハロヒドリンとの反応によって得られるポ
リグリシジル化合物類等が挙げられる。これらは１種或
いは２種類以上が組み合わせて使用され得る。
【００１６】ポリイミド樹脂としては、一般に公知のも
のが使用され得る。具体的には、多官能性マレイミド類
とポリアミン類との反応物、特公昭 57-005406に記載の
末端三重結合のポリイミド類が挙げられる。
【００１７】これらの熱硬化性樹脂は、単独でも使用さ
れるが、特性のバランスを考え、適宜組み合わせて使用
するのが良い。
【００１８】本発明の熱硬化性樹脂組成物には、組成物
本来の特性が損なわれない範囲で、所望に応じて種々の
添加物を配合することができる。これらの添加物として
は、不飽和ポリエステル等の重合性二重結合含有モノマ
ー類及びそのプレポリマー類；ポリブタジエン、エポキ
シ化ブタジエン、マレイン化ブタジエン、ブタジエン−
アクリロニトリル共重合体、ポリクロロプレン、ブタジ
エン−スチレン共重合体、ポリイソプレン、ブチルゴ
ム、フッ素ゴム、天然ゴム等の低分子量液状〜高分子量
の elasticなゴム類；ポリエチレン、ポリプロピレン、
ポリブテン、ポリ−４−メチルペンテン、ポリスチレ
ン、AS樹脂、 ABS樹脂、 MBS樹脂、スチレン−イソプレ
ンゴム、ポリエチレン−プロピレン共重合体、４−フッ
化エチレン−６−フッ化エチレン共重合体類；ポリカー
ボネート、ポリフェニレンエーテル、ポリスルホン、ポ
リエステル、ポリフェニレンサルファイド等の高分子量
プレポリマー若しくはオリゴマー；ポリウレタン等が例
示され、適宜使用される。また、その他、公知の無機或
いは有機の充填剤、染料、顔料、増粘剤、滑剤、消泡
剤、分散剤、レベリング剤、光増感剤、難燃剤、光沢
剤、重合禁止剤、チキソ性付与剤等の各種添加が、所望
に応じて適宜組み合わせて用いられる。必要により、反
応基を有する化合物は硬化剤、触媒が適宜配合される。
【００１９】本発明の熱硬化性樹脂組成物は、それ自体
は加熱により硬化するが硬化速度が遅く、作業性、経済
性に劣るため使用した熱硬化性樹脂に対して公知の熱硬
化触媒を用い得る。使用量は、熱硬化性樹脂 100重量部
に対して 0.005〜10重量部、好ましくは0.01〜５重量部
である。
【００２０】プリプレグの補強基材としては、一般に公
知の無機或いは有機の織布、不織布が使用される。具体
的には、Ｅガラス、Ｓガラス、Ｄガラス等の公知のガラ
ス繊維布、全芳香族ポリアミド繊維布、液晶ポリエステ
ル繊維布等が挙げられる。これらは、混抄でも良い。ま
た、ポリイミドフィルム等のフィルムの表裏に熱硬化性
樹脂組成物を塗布、加熱して半硬化状態にしたものも使
用できる。
【００２１】最外層の金属箔、又は片面金属張積層板の
金属箔は一般に公知のものが使用できる。好適には厚さ
３〜100μｍの銅箔、ニッケル箔等が使用される。
【００２２】本発明の多層プリント配線板用プリプレグ
を作成する場合、基材に熱硬化性樹脂組成物を含浸、乾
燥し、半硬化状態の積層材料とする。また基材を使用し
ない半硬化状態とした樹脂シート、銅箔に樹脂を塗布、
乾燥して半硬化したものも使用できる。或いは塗料も使
用できる。この場合、半硬化状態の程度により、ハイフ
ロー化、ローフロー化、或いはノーフロー化とする。ノ
ーフローとした場合、加熱、加圧して積層成形した時、
樹脂の流れ出しが 100μｍ以下、好ましくは50μｍ以下
とする。また、この際、銅板、銅箔とは接着し、ボイド
が発生しないことが肝要である。ハイフローとした場
合、加熱、加圧して積層成形した場合の樹脂流れ出し
が、５mm以上、好ましくは10mm以上である。この中間の
樹脂流れは、ローフローと称する。加熱温度は一般的に
は 100〜 180℃である。時間は５〜60分であり、目的と
するフローの程度により適宜選択する。
【００２３】半導体から発生する熱は、直接搭載する金
属部分から金属板全体に熱伝導されるために、半導体チ
ップ直下以外の場所から、少なくとも該金属板と下面の
金属パッドに接続したメッキされたスルーホールを１個
以上形成し、半導体チップからの熱がマザーボードプリ
ント配線板に拡散する構造とする。
【００２４】該突起とスルーホールが形成された金属板
の表面に公知の方法で酸化処理、微細凹凸形成、皮膜形
成等の接着性や電気絶縁性向上のための表面処理を必要
に応じて施す。該表面処理され、突起部とクリアランス
ホールが形成された金属板の、半導体チップを直接固定
する面以外は、すべて熱硬化性樹脂組成物で絶縁部を形
成する。熱硬化性樹脂組成物による絶縁部の形成は、基
材に熱硬化性樹脂組成物を含浸、乾燥し、積層成形した
時に、樹脂流れによって金属突起部に樹脂が流れ込まな
いように半硬化状態にしたローフロープリプレグ、ノー
フロープリプレグ、フィルム状シート等を用い、半導体
チップを直接固定する突起のある金属部分の面積よりや
や大きめの孔をあらかじめ打ち抜き等によってあけてお
いたものを配置し、その上に金属箔或いは片面金属箔張
積層板を配し、一方、突起部の反対面には全面を覆うよ
うに、積層成形時にクリアランスホール内に樹脂が流れ
込んで、十分充填できる樹脂量、樹脂流れのハイフロー
プリプレグシート、樹脂シート、樹脂付き銅箔等を重
ね、その外側に必要により金属箔、或いは片面金属箔張
積層板を置き、加熱、加圧、真空下に積層成形する。表
面のプリプレグシート、フィルム状シートの厚みは金属
突起の高さよりやや低めになるように作成する。加熱、
加圧行程中に、熱により１度熔融した半硬化状態の熱硬
化性樹脂を、表面からは少なく、裏面からは多く金属板
のクリアランスホール内に流し込んでクリアランスホー
ルの中を埋め込むと同時に、金属突起物の表面以外は熱
硬化性樹脂組成物で一体化する。
【００２５】また、無溶剤或いは溶剤タイプの熱硬化性
樹脂組成物を用い、スクリーン印刷等で該金属板突起場
所以外に塗布し、更には裏面も同様に塗布してから加熱
して半硬化状態とした後、このまま加熱して硬化する
か、加熱、加圧下に積層成形して一体化する。金属突起
部側の樹脂の半硬化状態は、積層成形した場合、ローフ
ロー或いはノーフローとなるように加熱して調整する。
裏面はハイフローとする。両外側に金属箔、或いは片面
金属箔張積層板を置き、加熱、加圧下に、好適には真空
下に積層成形する時に、上記と同様にクリアランスホー
ル内に樹脂を流し込むと同時に熱硬化させる。塗布する
場合、低圧にてクリアランスホールの中に樹脂を流し込
み、溶剤或いは空気を加熱しながら抜き、熱硬化させ
る。溶剤が入っている場合、クリアランスホール内の未
充填が起こり易いため、あらかじめ無溶剤液状の熱硬化
性樹脂組成物クリアランスホールに流し込み、硬化して
おく方法が一般的である。いずれの方法においても、金
属板のクリアランスホール内を熱硬化性樹脂組成物で充
填されるように加工する。
【００２６】金属板の側面については、熱硬化性樹脂組
成物で埋め込まれいてる形、露出している形、いずれの
形でも良い。
【００２７】表裏回路にワイヤボンディング用の貴金属
メッキを、少なくともワイヤボンディングパッド表面に
形成してプリント配線板を完成させる。この場合、貴金
属メッキの必要のない箇所は、事前にメッキレジストで
被覆しておく。また、メッキ後に、必要により公知の熱
硬化性樹脂組成物、或いは光選択熱硬化性樹脂組成物で
表面に被膜を形成する。
【００２８】該プリント配線板の金属突起部分の表面に
接着剤や金属粉混合接着剤を用いて、半導体チップを固
定し、さらに半導体チップとプリント配線板回路のボン
ディングパッドとをワイヤボンディング法で接続し、少
なくとも、半導体チップ、ボンディングワイヤ、及びボ
ンディングパッドを公知の封止樹脂で封止する。
【００２９】半導体チップと反対面のソルダーボール接
続用導体パッドに、ソルダーボールを接続して P-BGAを
作り、マザーボードプリント配線板上の回路にソルダー
ボールを重ね、熱によってボールを熔融接続するか、ま
たはパッケージにソルターボールをつけずに P-LGAを作
り、マザーボードプリント配線板に実装する時に、マザ
ーボードプリント配線板面に形成されたソルダーボール
接続用導体パッドと P-LGA用のソルダーボール用導体パ
ッドとを、ソルダーボールを加熱熔融することにより接
続する。
【００３０】
【実施例】以下に実施例、比較例で本発明を具体的に説
明する。尚、特に断らない限り、『部』は重量部を表
す。
【００３１】実施例１ ２，２−ビス（４−シアナトフェニル）プロパン 900
部、ビス（４−マレイミドフェニル）メタン 100部を 1
50℃に熔融させ、攪拌しながら４時間反応させ、プレポ
リマーを得た。これをメチルエチルケトンとジメチルホ
ルムアミドの混合溶剤に溶解した。これにビスフェノー
ルＡ型エポキシ樹脂（商品名：エピコート1001、油化シ
ェルエポキシ＜株＞製造） 400部、クレゾールノボラッ
ク型エポキシ樹脂（商品名： ESCN-220F、住友化学工業
＜株＞製） 600部を加え、均一に溶解混合した。更に触
媒としてオクチル酸亜鉛 0.4部を加え、溶解混合し、こ
れに無機充填剤（商品名：焼成タルクBST-200、日本タ
ルク＜株＞製） 500部を加え、均一攪拌混合してワニス
Ａを得た。このワニスを厚さ 100μｍのガラス織布に含
浸し 150℃で乾燥して、ゲル化時間（ at170℃）7 秒、
170℃、 20kgf/cm2、５分間での樹脂流れ 110μｍとな
るように作成した、厚さ 105μｍの半硬化状態のローフ
ロープリプレグ（プリプレグＢ）を得た。また、 145℃
で乾燥し、ゲル化時間（ at170℃） 120秒、樹脂流れ13
mm、厚さ 107μｍのハイフロープリプレグ（プリプレグ
Ｃ）を作成した。一方、内層金属板となる厚さ 300μｍ
のCU： 97.45％、Fe： 2.4％、Ｐ：0.03％、Zn：0.12％
よりなる合金を用意し、大きさ50mm角のパッケージの中
央に13mm角、高さ 130μｍの突起をエッチング法にて形
成した。その後、該金属板の全面に液状エッチングレジ
ストを厚さ25μｍ塗布し、乾燥して溶剤を飛ばした後、
突起部をくり抜いたネガフィルムを重ね、さらに下側に
は全面ネガフィルムをあて、クリアランスホール部及び
裏面の突起部周辺下スリット部以外を紫外線照射してか
ら未露光部分のレジスト膜を１％炭酸ナトリウム水溶液
で除去した後、両側からエッチングによって 0.6mmφの
クリアランスホール、及び裏面のスリット部分を作成し
た。金属板全面に黒色酸化銅処理を施し、この上面に
は、突起部分に相当する位置に、突起部より 110μｍ大
きめの孔をパンチングにてあけた上記プリプレグＢを被
せ、下側にはプリプレグＣを置いた。また、この両外側
に12μｍの電解銅箔を配置し、 200℃、 20kgf/cm2、30
mmHg以下の真空下で２時間積層成形し、凸となった突起
部を下側に押し下げると同時に一体化して、表面が平滑
な両面銅張積層板を得た。クリアランスホール箇所は、
クリアランスホール部の金属に接触しないように、中央
に孔径0.25mmのスルーホールをドリルにてあけ、熱放散
箇所は、４隅に金属板に直接接触するように孔径0.25mm
のスルーホールをあけ、デスミア処理後、銅メッキを無
電解、電解メッキで行い、孔内に18μｍの銅メッキ層を
形成した。表裏に液状エッチングレジストを塗布、乾燥
してからポジフィルムを重ねて露光、現像し、表裏回路
を形成した。突起部、ボンディングパッド部及びボール
パッド部以外にメッキレジストを形成し、ニッケル、金
メッキを施してプリント配線板を完成した。突起部に大
きさ13mm角の半導体チップを銀ペーストで接着固定した
後、ワイヤボンディングを行い、次いでシリカ入りエポ
キシ封止用コンパウンドを用い、トランスファーモール
ドにて樹脂封止し、ハンダボールを付けて半導体プラス
チックパッケージを作成した（図１、図２）。これをエ
ポキシ樹脂マザーボードプリント配線板にハンダボール
を熔融して接続した。評価結果を表１に示す。
【００３２】実施例２ 実施例１のプリプレグＣを１枚用い、片面に12μｍ電解
銅箔、反対面に離型フィルムを配置し、 200℃、 20kgf
/cm2、30mmHg以下の真空下で積層成形し、片面銅張積層
板を作成した。実施例１の銅箔の代わりに上記片面銅張
積層板を使用する以外は同様に積層成形して、両面銅張
積層板を作成した。これを実施例１と同様に加工し、最
後に半導体チップを搭載する突起部の上の基材を切削除
去し、半導体チップ接着、ワイヤボンディング、樹脂封
止、ハンダボール接合を行い、半導体プラスチックパッ
ケージを作成し、マザーボードプリント配線板に接合し
た。評価結果を表１に示す。
【００３３】比較例１ 実施例１のプリプレグＣを２枚使用し、上下に電解銅箔
を配置し、 200℃、 20kgf/cm2、30mmHg以下の真空下に
２時間積層成形し、両面銅張積層板を得た。所定の位置
に孔径0.25mmφのスルーホールをドリルであけ、デスミ
ア処理後に銅メッキを施した。この板の上下に公知の方
法で回路を形成し、メッキレジストを施し、ニッケルメ
ッキ、金メッキを付けた。これは半導体チップを搭載す
る箇所の下に放熱用のスルーホールが形成されており、
この上に銀ペーストで半導体チップを接着し、ワイヤボ
ンディング後、エポキシ封止用コンパウンドで実施例１
と同様に樹脂封止し、ハンダボールを付けた（図３）。
また、同様にマザーボードに接続した。この半導体プラ
スチックパッケージの評価結果を表１に示す。
【００３４】比較例２ エポキシ樹脂（商品名：エピコート1045） 500部、及び
エポキシ樹脂（商品名：ESCN220F） 500部、ジシアンジ
アミド 300部、２−エチルイミダゾール２部をメチルエ
チルケトンとジメチルホルムアミドの混合溶剤に溶解
し、これを厚さ 100μｍのガラス織布に含浸させて、ゲ
ル化時間（ at170℃）10秒、樹脂流れ98μｍのノーフロ
ープリプレグ（プリプレグＤ）、ゲル化時間 150秒、樹
脂流れ18mmのハイフロープリプレグ（プリプレグＥ）を
作成した。プリプレグＥを２枚使用し、 170℃、 20kgf
/cm2、30mmHg以下の真空下で２時間積層成形して片面銅
張積層板を作成した。後は比較例１と同様にプリント配
線板を作成し、半導体チップ搭載部分をザグリマシーン
にてくり抜いてから、裏面に厚さ 200μｍの銅板を、上
記ノーフロープリプレグＤを打ち抜いたものを使用し
て、加熱、加圧下に同様に接着させ、放熱板付きプリン
ト配線板を作成した。これはややソリが発生した。この
放熱板に直接銀ペーストで半導体チップを接着させ、ワ
イヤボンディングで接続後、液状エポキシ樹脂で封止
し、金属張り合わせ面とは反対側の面にハンダボールを
付けた（図４）。同様にハンダボールを用いてマザーボ
ードに接続した。この半導体プラスチックパッケージの
評価結果を表１に示す。
【００３５】＜測定方法＞ １）吸湿後の耐熱性・ JEDEC STANDARD TEST METHOD A113-A LEVEL3：30℃・60
％RHで所定時間処理後220℃リフローソルダー３サイク
ル後の基板の異常の有無について、断面観察及び電気的
チェックによって確認した。 ２）吸湿後の電気絶縁性・ JEDEC STANDARD TEST METHOD A113-A LEVEL2：85℃・60
％RHで所定時間（ Max.168hrs.）処理後、 220℃リフロ
ーソルダー３サイクル後の基板の異常の有無を断面観察
及び電気的チェックよって確認した。 ３）ガラス転移温度 DMA法にて測定した。 ４）プレッシャークッカー処理後の絶縁抵抗値 端子間（ライン／スペース＝７０／７０μｍ）の櫛形パ
ターンを作成し、この上に、それぞれ使用したプリプレ
グを配置して同様に積層成形したものを、121℃・２気
圧で所定時間処理した後、25℃・60％RHにて２時間後処
理を行い、500VDC印加60秒後に、その端子間の絶縁抵抗
値を測定した。 ５）耐マイグレーション性 上記４）の試験片を用い、85℃・85％RHにて、 50VDC印
加して端子間の絶縁抵抗値を測定した。 ６）放熱性 パッケージを同一マザーボードプリント配線板にハンダ
ボールで接着させ、1000時間連続使用してから、パッケ
ージの温度を測定した。
【００３６】
【表１】
【００３７】
【発明の効果】プリント配線板の厚さ方向のほぼ中央
に、プリント配線板とほぼ同じ大きさの金属板を配置
し、かつ、プリント配線板の片面に、少なくとも、１個
以上の金属板の突起部を露出し、この突起部上に半導体
チップを固定し、半導体回路導体をその周囲のプリント
配線板表面に形成された回路導体とワイヤボンディング
で接続し、少なくとも、該表面のプリント配線板上の信
号伝播回路導体を、プリント配線板の反対面に形成され
た回路導体もしくは該ハンダボールでの接続用導体パッ
ドとスルーホール導体で結線し、少なくとも、１個以上
のスルーホールを金属板と直接接続した形態のプリント
配線板であって、少なくとも、半導体チップ、ワイヤ及
びボンディングパッドを樹脂封止している構造の半導体
プラスチックパッケージ用プリント配線板に用いる両面
金属箔張積層板の製造方法において、金属板の突起部の
高さを、プリプレグもしくは半硬化状態の熱硬化性樹脂
層の厚さよりは厚く形成し、且つ、加熱、加圧による積
層成形の初期段階において、まず金属箔或いは片面金属
箔張積層板を突起部に接触させ、突起部に圧力を集中さ
せて、金属板の突起部の付け根のところを変形させ、反
対面に押し下げて成形することにより得られた両面金属
箔張積層板、かつ好ましくは、樹脂層に使用する熱硬化
性樹脂として多官能性シアン酸エステル樹脂組成物を用
いることにより、該両面金属箔張積層板を用いて作成さ
れたプリント配線板に半導体チップを固定し、半導体チ
ップ、ワイヤ、ボンディングパッドを樹脂封止して製造
されたパッケージは、表面平滑で、半導体チップの下面
からの吸湿がなく、吸湿処理後の耐熱性、すなわちポッ
プコーン現象が大幅に改善できるとともに、熱放散性も
改善でき、加えて大量生産にも適しており、経済性の改
善された、新規な構造の半導体プラスチックパッケージ
を得ることができた。
【図面の簡単な説明】
【図１】実施例１の表面平滑な両面金属箔張積層板の製
造工程を示す説明図である。
【図２】実施例１の表面平滑な両面金属張積層板の製造
工程およびこれを用いた半導体プラスチックパッケージ
を示す説明図である。
【図３】比較例１の半導体プラスチックパッケージの製
造工程を示す説明図である。
【図４】比較例２の半導体プラスチックパッケージの製
造工程を示す説明図である。
【符号の説明】
（ａ） エッチングレジスト （ｂ） 金属板 （ｃ） 露光されたエッチングレジスト （ｄ） 金属箔 （ｅ） ローフロープリプレグシートＢ （ｆ） ハイフロープリプレグシートＣ （ｇ） 表裏回路導通用スルーホール （ｈ） 封止樹脂 （ｉ） 半導体チップ （ｊ） ボンディングワイヤ （ｋ） 熱伝導性ペースト （ｌ） ハンダボール （ｍ） メッキレジスト （ｎ） 放熱用スルーホール （ｏ） 金属板スリット （P) ノーフロープリプレグシートＤ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 プリント配線板の厚さ方向のほぼ中央
    に、プリント配線板とほぼ同じ大きさの金属板を配置
    し、プリント配線板の片面に、少なくとも、１個以上の
    金属板の突起部を露出し、この突起部上に半導体チップ
    を固定し、半導体チップとその周囲のプリント配線板表
    面に形成された回路導体とをワイヤボンディングで接続
    し、少なくとも、該表面のプリント配線板上の信号伝播
    回路導体を、プリント配線板の反対面に形成された回路
    導体もしくはハンダボールでの接続用導体パッドとメッ
    キされたスルーホール導体で結線し、少なくとも、１個
    以上のスルーホールが金属板と直接接続した形態のプリ
    ント配線板であって、少なくとも、半導体チップ、ワイ
    ヤ及びボンディングパッドが樹脂封止されている構造の
    半導体プラスチックパッケージに用いる両面金属箔張積
    層板の製造方法において、 金属板の突起部の高さを、プリプレグもしくは半硬化状
    態の熱硬化性樹脂層の厚さよりは高く形成し、かつ、加
    熱、加圧による積層成形の初期段階において、まず金属
    箔或いは片面金属箔張積層板が突起部に接触し、突起部
    に圧力が集中して、金属板の突起部の付け根のところが
    変形して、反対面に押し下げられて成形されることを特
    徴とする両面金属箔張積層板の製造方法。
  2. 【請求項２】 積層加圧時に変形しやすいように、該金
    属板突起部の反対側の面の突起部下部周辺の金属板厚み
    を、他の部分より薄くスリット加工したものを使用する
    ことを特徴とする請求項１記載の両面金属箔張積層板の
    製造方法。
  3. 【請求項３】 該絶縁性樹脂組成物が、多官能性シアン
    酸エステル、該シアン酸エステルプレポリマーである請
    求項１または２記載の両面金属箔張積層板の製造方法。
JP10034238A 1997-12-10 1998-01-30 半導体プラスチックパッケージ用金属芯入り両面金属箔張積層板の製造方法 Pending JPH11220068A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP10034238A JPH11220068A (ja) 1998-01-30 1998-01-30 半導体プラスチックパッケージ用金属芯入り両面金属箔張積層板の製造方法
US09/207,115 US6376908B1 (en) 1997-12-10 1998-12-08 Semiconductor plastic package and process for the production thereof
EP98310022A EP0926729A3 (en) 1997-12-10 1998-12-08 Semiconductor plastic package and process for the production thereof
KR1019980054122A KR19990062959A (ko) 1997-12-10 1998-12-10 반도체 플라스틱 패키지 및 그 제조방법
US10/036,385 US6720651B2 (en) 1997-12-10 2002-01-07 Semiconductor plastic package and process for the production thereof
US10/790,039 US20040171189A1 (en) 1997-12-10 2004-03-02 Semiconductor plastic package and process for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10034238A JPH11220068A (ja) 1998-01-30 1998-01-30 半導体プラスチックパッケージ用金属芯入り両面金属箔張積層板の製造方法

Publications (1)

Publication Number Publication Date
JPH11220068A true JPH11220068A (ja) 1999-08-10

Family

ID=12408587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10034238A Pending JPH11220068A (ja) 1997-12-10 1998-01-30 半導体プラスチックパッケージ用金属芯入り両面金属箔張積層板の製造方法

Country Status (1)

Country Link
JP (1) JPH11220068A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110574502A (zh) * 2016-09-12 2019-12-13 麦斯卓有限公司 Mems致动系统和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110574502A (zh) * 2016-09-12 2019-12-13 麦斯卓有限公司 Mems致动系统和方法
CN110574502B (zh) * 2016-09-12 2023-04-18 麦斯卓微电子(南京)有限公司 Mems致动系统和方法

Similar Documents

Publication Publication Date Title
WO1999059205A1 (fr) Boitier plastique pour semiconducteurs et procede de production de cartes imprimees
JPH11298143A (ja) 多層プリント配線板の製造方法
JPH11176973A (ja) 半導体プラスチックパッケージ
JPH11214572A (ja) 金属芯入り両面金属箔張多層板の製造方法
JP3852510B2 (ja) 半導体プラスチックパッケージ
JPH11220068A (ja) 半導体プラスチックパッケージ用金属芯入り両面金属箔張積層板の製造方法
JP2000150714A (ja) 半導体プラスチックパッケージ用プリント配線板
JP3985342B2 (ja) 半導体プラスチックパッケージ
JP4022972B2 (ja) 半導体プラスチックパッケージ
JP2001007533A (ja) 放熱性に優れたボールグリッドアレイ型プリント配線板の製造方法
JPH11195745A (ja) マルチチッププラスチックパッケージ
JP2000260900A (ja) 半導体プラスチックパッケージ用サブストレート
JPH11220066A (ja) 半導体プラスチックパッケージ用金属芯入り両面金属箔張積層板の製造方法
JPH11238827A (ja) 金属芯の製造方法
JPH11220064A (ja) 小型半導体プラスチックパッケージ
JPH11220063A (ja) 外周下部熱放散型半導体プラスチックパッケージ
JP2000260901A (ja) 金属芯入半導体プラスチックパッケージ用多層プリント配線板
JP2000077567A (ja) プリント配線板の製造方法
JPH11220061A (ja) キャビティ型半導体プラスチックパッケージ
JP2000150715A (ja) 金属板入りプリント配線板用銅張板の製造方法
JPH11220062A (ja) 外周部熱放散型半導体プラスチックパッケージ
JPH11214574A (ja) 金属芯入り両面金属箔張積層板の製造方法
JPH11220065A (ja) 半導体プラスチックパッケージ
JPH11214563A (ja) 半導体プラスチックパッケージ
JP2000315749A (ja) 金属芯入りボールグリッドアレイ型半導体プラスチックパッケージ用プリント配線板