JPH11214570A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11214570A
JPH11214570A JP1460398A JP1460398A JPH11214570A JP H11214570 A JPH11214570 A JP H11214570A JP 1460398 A JP1460398 A JP 1460398A JP 1460398 A JP1460398 A JP 1460398A JP H11214570 A JPH11214570 A JP H11214570A
Authority
JP
Japan
Prior art keywords
solder
ball
substrate
semiconductor device
pieces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1460398A
Other languages
English (en)
Inventor
Tadashi Komiyama
忠 込山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1460398A priority Critical patent/JPH11214570A/ja
Publication of JPH11214570A publication Critical patent/JPH11214570A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns

Abstract

(57)【要約】 【課題】ボール状の半田片を使用したBGAの半田ボー
ル端子形成方法では、精密なボール搭載用の吸着ユニッ
トや球状の半田片が必要であり、コスト高になる。ま
た、半田片が球状なので所望の場所から転げ落ちてなく
なるなど歩留りの低下をもたらす。 【解決手段】基板1上に配線パターン16を形成し、I
Cチップ2を搭載し、金線3で配線パターン16と電気
的に接続し、さらにエポキシ樹脂などによって封止する
(封止部4)。外部との電気的コンタクトをとるための
半田ボールに関しては、半田シート6に対して、予めス
タンピング等によってプッシュバック方式で形成された
ボール形成用半田片7を、基板1上に設けられたソルダ
レジスト9の開口部分であるボール搭載部(メッキ部
分)5に、半田シート6からプッシャー8によって突き
出して、基板1上にボール形成用半田片7を転写する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関するもので、特に、基板上に配線パターンを形成
し、ICチップを搭載し、導電性接続手段で該配線パタ
ーンと電気的に接続した後樹脂封止し、外部との電気的
コンタクトをとるため、半田の端子を基板の所望の場所
に形成するような、BGAまたはCSPタイプの半導体
装置の製造方法における外部との電気的コンタクト端子
である半田端子(半田ボール)の形成に関する半導体装
置の製造方法。
【0002】
【従来の技術】図4に本発明に関する従来の半導体装置
の製造方法の関する一例の加熱接合前の側面図を示す
が、従来この種の半導体装置は、基板1上に配線パター
ン16を形成し、ICチップ2を搭載し、例えば金線3
等の導電性接続手段で該配線パターン16と電気的に接
続し、樹脂封止し(封止部4)、さらに外部との電気的
コンタクトをとるため、ボール状の半田片12を基板1
上の所望の場所へ搭載した後、図5に本発明に関する従
来の半導体装置の製造方法に関する一例の加熱接合後の
側面図を示すが、図4におけるボール状半田片12は、
図5に示すように、基板1上において、リフロー炉や恒
温槽等の加熱装置において、該加熱装置内の加熱ユニッ
ト10による熱18によって加熱溶融され基板1の配線
パターン16上に、外部との電気的接続端子としての半
田ボール(端子)11として接合されるようになってい
た。
【0003】図4に示すような本発明に関する従来の一
例の場合、図6に本発明に関する従来の半導体装置の製
造方法に関する一例のボール状半田片の搭載ユニットの
側面図を示すが、図6によると、ボール状の半田片12
は容器14に入れられた後、吸着パッド13に設けられ
た所望の搭載位置をトレースした吸着穴17に分離して
位置決め吸着される。動作について図6を用いて説明す
ると、図6においては、吸着パッド13は、図6の容器
19の上方向から容器19上に短い太矢印のごとく(図
6中では中央から)降下し、ボール状の半田片12をバ
キューム14によって吸着し、再び長い太矢印のごとく
容器19の上方向(図6中では最上段部)に上昇するよ
うになっていた。さらに図7に、本発明に関する従来の
半導体装置の製造方法に関する一例のボール状半田片搭
載時の側面図を示すが、図7によるとボール状の半田片
12は予めフラックス15を塗布された基板1上に吸着
ノズル13から転写され、その後は図5に示すとおり加
熱ユニット10によって加熱溶融され、基板1の配線パ
ターン16に外部との電気的接続用の端子として接合さ
れるようになっていた。
【0004】
【発明が解決しようとする課題】前述の従来の半導体装
置の製造方法は、ボール状の半田片の基板への搭載位置
精度を確保するため、位置決めに影響する吸着ノズルの
加工精度を上げるためにノズルの表面仕上げに精密な加
工が必要である上に、搭載されるボール状の半田片に関
しては、吸着ノズルと同様に基板への加熱接合後の寸法
精度を確保するため、ボールの形状に関して正確な球形
形状かつ正確な体積が要求される。また、搭載後のボー
ル状の半田片は、粘性のあるフラックスを使用すれば、
ある程度基板上に固定でき、接続用の加熱ユニットへの
搬送にも位置ずれせずに搬送することは可能ではある
が、フラックスの塗布状態(量が少ない、塗布位置がず
れているなど)によっては、基板搬送中にボール状の半
田片がずれたり基板上をころがって落下することがあ
り、結果として完成後の製品(半導体装置)として外部
との電気的接続端子となるべき半田ボールの位置がずれ
たり、最悪の場合半田ボール(端子)無しとなり、外部
との電気的コンタクト不可能すなわち不良品となり、歩
留り低下をもたらすという課題があった。
【0005】
【課題を解決するための手段】前述のような課題は、外
部との電気的コンタクト端子である半田ボールの形成
を、加熱接合後半田ボール(端子)となるべきサイズの
半田の断片を半田シートから基板上の所望の場所へ打ち
抜いて搭載し、加熱接合することを特徴とすることによ
って解決できる。
【0006】
【作用】基板上に配線パターンを形成し、ICチップを
搭載し、導電性接続手段で該配線パターンと電気的に接
続した後樹脂封止し、外部との電気的コンタクトをとる
ための半田ボールを基板の所望の場所に形成するよう
な、BGAまたはCSPタイプの半導体装置の製造方法
において、外部との電気的コンタクト端子である半田ボ
ールの形成方法を、加熱接合後該半田ボールとなるべき
サイズの半田の断片を半田シートから基板上の所望の場
所へ、打ち抜いて搭載することにより、正確な体積と球
状寸法が要求される高価なボール状の半田片が不要であ
り、また精密な加工を要して高価となる、ボール状半田
片搭載用の吸着パッドが不要であり、さらにシートから
の打ち抜きのため、基板上に打ち抜かれたボール形成用
の半田片は平坦な円筒状の形状をしているため、加熱ユ
ニットへの基板搬送時の半田片位置ずれも従来の例のよ
うなボール状の半田片に比較して発生しにくい。
【0007】
【発明の実施の形態】以下に本発明の半導体装置の製造
方法に関し、図を用いて説明する。
【0008】図1は本発明の半導体装置の製造方法の一
実施例に関する側面図であるが、図1によれば、本発明
による半導体装置は、基板1上に配線パターン16を形
成し、ICチップ2を搭載し、導電性接続手段の一つで
ある金線3で該配線パターン16と電気的に接続し、さ
らにエポキシ樹脂などの非導電性の樹脂によって封止さ
れ(封止部4)る。外部との電気的コンタクトをとるた
めの半田ボールに関しては、半田シート6に対して、予
めスタンピング等によってプッシュバック方式で形成さ
れたボール形成用半田片7を、基板1上に設けられたソ
ルダレジスト9の開口部分であるボール搭載部(メッキ
部分)5に、半田シート6からプッシャー8によって突
き出して、基板1上にボール形成用半田片7を転写す
る。転写後、残った半田シート6は回収して再度新しい
半田シートに再生すると効率がよい。また、半田シート
6におけるボール形成用半田片7の形成方法について
は、プッシュバック方式でなくても、ボール形成用半田
片7を基板上へ転写するときに金型等の抜き型で打ち抜
いても良い。
【0009】次に図2に本発明の半導体装置の製造方法
に関する加熱前の側面図を示すが、図2によればボール
形成用半田片7は、基板1上に設けられたボール搭載部
(メッキ部分)5に個片の形で搭載される。次に図3に
本発明の半導体装置の製造方法に関する加熱後の側面図
を示すが、図3によれば基板1上に設けられたボール搭
載部(メッキ部分)5に個片の形で搭載されたボール形
成用半田片7は、別に設けられた加熱ユニット10に搬
送され、加熱ユニット10からの熱18によって溶融す
るが、このとき液化による表面張力によって、球状化し
て外部への電気的接続端子である半田ボール(端子)1
1となると同時に、ボール搭載部(メッキ部分)5に電
気的にも接続される。
【0010】なお、ボール形成用半田片7と基板1上の
ボール搭載部(メッキ部分)5との接合を向上させるた
め、ボール搭載部(メッキ部分)5に予め印刷などの方
法でフラックスを塗布し、その上にボール形成用半田片
7を転写してもよい。
【0011】
【発明の効果】以上述べたように、本発明の半導体装置
の製造方法によれば、外部との電気的コンタクト端子で
ある半田ボールの形成方法を、加熱後該半田ボールとな
るべきサイズの半田の断片を該半田シートから基板上の
所望の場所へ、打ち抜いて搭載することにより、まず正
確な体積と球状寸法が要求される高価なボール状の半田
片が不要であり、また精密な加工を要して高価となる、
ボール状の半田片搭載用の吸着パッドが不要であり、さ
らにシートからの打ち抜きのため、基板上に打ち抜かれ
たボール形成用の半田片は平坦な円筒状の形状をしてい
るため、加熱ユニットへの基板搬送時の半田片位置ずれ
も従来の例のようなボール状の半田片に比較して発生し
にくくなり、治工具の投資の削減、材料費の低減、歩留
りの向上という効果を有する。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法に関する一実施
例の側面図。
【図2】本発明の半導体装置の製造方法に関する一実施
例の加熱前の側面図。
【図3】本発明の半導体装置の製造方法に関する一実施
例の加熱後の側面図。
【図4】本発明に係わる従来の半導体装置の製造方法に
関する一実施例の加熱前の側面図。
【図5】本発明に係わる従来の半導体装置の製造方法に
関する一実施例の加熱後の側面図。
【図6】本発明に係わる従来の半導体装置の製造方法に
関する一例のボール状半田片の搭載ユニットの側面図。
【図7】本発明に係わる従来の半導体装置の製造方法に
関するボール状半田片搭載時の側面図。
【符号の説明】
1.基板 2.ICチップ 3.金線 4.封止部 5.ボール搭載部(メッキ部分) 6.半田シート 7.ボール形成用半田片 8.プッシャー 9.ソルダレジスト 10.加熱ユニット 11.半田ボール(端子) 12.ボール状の半田片 13.吸着ノズル 14.バキューム 15.フラックス 16.配線パターン 17.吸着穴 18.熱 19.容器

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】基板上に配線パターンを形成し、ICチッ
    プを搭載し、導電性接続手段で該配線パターンと該IC
    チップを電気的に接続した後樹脂封止し、外部との電気
    的コンタクトをとるため、半田の端子を基板の所望の場
    所に形成するような、BGAまたはCSPタイプの半導
    体装置の製造方法において、外部との電気的コンタクト
    端子である半田端子(半田ボール)の形成に関し、該半
    田端子となるサイズの半田の断片を、半田シートから基
    板上の所望の場所へ打ち抜いて搭載し、加熱接合するこ
    とを特徴とする半導体装置の製造方法。
JP1460398A 1998-01-27 1998-01-27 半導体装置の製造方法 Withdrawn JPH11214570A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1460398A JPH11214570A (ja) 1998-01-27 1998-01-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1460398A JPH11214570A (ja) 1998-01-27 1998-01-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11214570A true JPH11214570A (ja) 1999-08-06

Family

ID=11865782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1460398A Withdrawn JPH11214570A (ja) 1998-01-27 1998-01-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11214570A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123702A (ja) * 2007-11-14 2009-06-04 Hon Hai Precision Industry Co Ltd 電気コネクタ組立体
KR101122137B1 (ko) 2009-09-04 2012-03-16 주식회사 프로텍 엘이디 본더의 접착제 스탬핑 장치
WO2014097661A1 (ja) * 2012-12-22 2014-06-26 株式会社小松精機工作所 金属粉末の製造方法及び金属粉末

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123702A (ja) * 2007-11-14 2009-06-04 Hon Hai Precision Industry Co Ltd 電気コネクタ組立体
KR101122137B1 (ko) 2009-09-04 2012-03-16 주식회사 프로텍 엘이디 본더의 접착제 스탬핑 장치
WO2014097661A1 (ja) * 2012-12-22 2014-06-26 株式会社小松精機工作所 金属粉末の製造方法及び金属粉末

Similar Documents

Publication Publication Date Title
CN100367496C (zh) 具有无凸块的叠片互连层的微电子组件和其制造方法
JP4729244B2 (ja) 半導体デバイス用非モールドパッケージ
US6030889A (en) Substrate-holding fixture of non-wettable material
US7838332B2 (en) Method of manufacturing a semiconductor package with a bump using a carrier
US20020192936A1 (en) Recessed tape and method for forming a BGA assembly
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
WO2004064144A2 (en) Semiconductor packaging with a partially prepatterned lead frame and method of manufacturing the same
US8524531B2 (en) System and method for improving solder joint reliability in an integrated circuit package
KR20030008616A (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
US6320254B1 (en) Plug structure
KR101041228B1 (ko) 플래시 메모리 카드 상의 테스트 패드
US20020022304A1 (en) Semiconductor device, method for fabricating the same, circuit board and electronic device
JPH10247700A (ja) 電子部品及びその実装方法並びにマスク
US20020003308A1 (en) Semiconductor chip package and method for fabricating the same
JP2515415B2 (ja) 半導体素子の外部リ―ドの成型方法
JPH11214570A (ja) 半導体装置の製造方法
JP2000114295A (ja) 半導体装置の製造方法
JPH03218039A (ja) 半導体素子の実装方法
JPH09223721A (ja) 半導体装置及びその製造方法及び実装基板及びその製造方法
US20240090130A1 (en) Leadframe mounting with lead insertion for lead wall bonding
KR200179419Y1 (ko) 반도체패키지
JPH10256421A (ja) 半導体装置及びその実装方法
JP3208846B2 (ja) タブデバイスのボンディング方法
KR19980042765A (ko) 볼 그리드 어레이 컨택트 형성 방법
JP2504466B2 (ja) 熱圧着ヘッド

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405