JPH11214256A - Multilayer three-terminal capacitor array - Google Patents

Multilayer three-terminal capacitor array

Info

Publication number
JPH11214256A
JPH11214256A JP3223498A JP3223498A JPH11214256A JP H11214256 A JPH11214256 A JP H11214256A JP 3223498 A JP3223498 A JP 3223498A JP 3223498 A JP3223498 A JP 3223498A JP H11214256 A JPH11214256 A JP H11214256A
Authority
JP
Japan
Prior art keywords
signal
electrodes
electrode
formed
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3223498A
Other languages
Japanese (ja)
Other versions
JP2976960B2 (en
Inventor
Takahiro Azuma
Yasuhiro Nakada
田 泰 弘 中
貴 博 東
Original Assignee
Murata Mfg Co Ltd
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Mfg Co Ltd, 株式会社村田製作所 filed Critical Murata Mfg Co Ltd
Priority to JP10032234A priority Critical patent/JP2976960B2/en
Publication of JPH11214256A publication Critical patent/JPH11214256A/en
Application granted granted Critical
Publication of JP2976960B2 publication Critical patent/JP2976960B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer three-terminal capacitor array having a small size and a small stroke.
SOLUTION: A multilayer three-terminal capacitor array includes a multilayer body 12. The multilayer body 12 is formed by stacking a plurality of dielectric layers 14, 18, 22, 26, 30, 34, 38, and 42. Signal electrodes 16, 24, 32, and 40 are formed on the dielectric layers 14, 22, 30, and 38, respectively, with one signal electrode on each dielectric layer. Ground electrodes 20, 28, and 36 are formed on the dielectric layers 18, 26, and 34, respectively, arranged between the signal electrodes 16, 24, 32, and 40. On the outer side of the multilayer body, an outer electrode connected to both ends of each of the signal electrodes 16, 24, 32, and 40, and an outer electrode connected to the ground electrodes 20, 28, and 36 are formed. The number of ground electrodes between the signal electrodes can be two or more.
COPYRIGHT: (C)1999,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】この発明は積層3端子コンデンサアレイに関し、特にたとえば、ノイズフィルタなどとして用いられる3端子コンデンサを1チップ内に複数個形成した積層3端子コンデンサアレイに関する。 Relates TECHNICAL FIELD The present invention relates to multilayer three-terminal capacitor array, in particular for example, a laminated three-terminal capacitor array in which a plurality formed in one chip three-terminal capacitor is used as such a noise filter.

【0002】 [0002]

【従来の技術】図9は、従来の積層3端子コンデンサアレイの一例を示す斜視図である。 BACKGROUND ART FIG. 9 is a perspective view showing an example of a conventional multilayer three-terminal capacitor array. 積層3端子コンデンサアレイ1は、積層体2を含む。 Laminated three-terminal capacitor array 1 includes a laminate 2. 積層体2は、図10に示すように、複数の誘電体層3a〜3dを含む。 Laminate 2, as shown in FIG. 10, includes a plurality of dielectric layers 3 a to 3 d. 第1の誘電体層3a上には、たとえば4つの直線状の信号電極4 On the first dielectric layer 3a, for example, four linear signal electrodes 4
a〜4dが形成される。 a~4d is formed. また、第2の誘電体層3b上には、信号電極4a〜4dが露出した両側を除いて、ほぼ全面にグランド電極5が形成される。 Further, on the second dielectric layer 3b, except for the sides where the signal electrodes 4a~4d are exposed, the ground electrode 5 is formed on substantially the entire surface. さらに、第3の誘電体層3c上には、信号電極4a〜4dに対応する位置に、別の信号電極6a〜6dが形成される。 Furthermore, on the third dielectric layer 3c, a position corresponding to the signal electrodes 4 a to 4 d, another signal electrode 6a~6d are formed. そして、これらの信号電極6a〜6dの上に、第4の誘電体層3d Then, over these signal electrodes 6 a to 6 d, the fourth dielectric layer 3d
が載置される。 There is placed. これらの誘電体層3a〜3dが積層されて、積層体2が形成される。 And these dielectric layers 3a~3d are laminated, the laminate 2 is formed.

【0003】積層体2の外面には、信号電極4a〜4d [0003] the outer surface of the laminate 2, the signal electrodes 4a~4d
および信号電極6a〜6dが接続される外部電極7a〜 And external electrodes 7a~ the signal electrodes 6a~6d are connected
7hが形成される。 7h is formed. さらに、積層体2の外面には、グランド電極5が接続される2つの外部電極8が形成される。 Furthermore, the outer surface of the laminate body 2, two external electrodes 8 the ground electrode 5 is connected is formed. 外部電極7a,7eには、信号電極4a,6aが接続される。 External electrodes 7a, the 7e, the signal electrode 4a, 6a are connected. したがって、外部電極7a,7e間は導通し、かつ外部電極7a,7eと外部電極8との間に静電容量が形成される。 Thus, between the external electrodes 7a, 7e conducts, and the external electrodes 7a, the capacitance between the 7e and the external electrode 8 is formed. 同様に、外部電極7b,7fには信号電極4b,6bが接続され、外部電極7c,7gには信号電極4c,6cが接続され、外部電極7d,7hには信号電極4d,6dが接続される。 Similarly, the external electrode 7b, 7f signal electrodes 4b, 6b is connected to the external electrode 7c, the 7g signal electrodes 4c, 6c are connected, the signal electrodes 4d, 6d are connected to the external electrodes 7d, 7h that.

【0004】この積層3端子コンデンサアレイ1は、たとえばノイズフィルタとして用いられる。 [0004] The multilayer three-terminal capacitor array 1 is used as, for example, a noise filter. つまり、外部電極8をグランド電位に接続し、外部電極7a,7e間に信号を流すことにより、外部電極7a,7eと外部電極8との間に形成された静電容量によって、信号中に含まれるノイズが除去される。 That is, to connect the external electrodes 8 to the ground potential, by passing a signal between the external electrodes 7a, 7e, external electrodes 7a, the capacitance formed between the 7e and the external electrode 8, contained in the signal noise is removed to be. 積層3端子コンデンサアレイ1では、このような3端子コンデンサが複数個形成されているため、1つのチップで複数の信号のノイズを除去することができる。 In the multilayer three-terminal capacitor array 1, such a three-terminal capacitor is because it is formed in plural, it is possible to remove noise of a plurality of signals on a single chip.

【0005】この積層3端子コンデンサアレイ1は、図11に示すように、同一面に信号電極4a〜4dが形成され、別の同一面に信号電極6a〜6dが形成されている。 [0005] The multilayer three-terminal capacitor array 1, as shown in FIG. 11, the signal electrode 4a~4d are formed on the same surface, the signal electrodes 6a~6d is formed on another same plane. そのため、信号電極4a〜4dの隣接するものの間に、浮遊容量が発生する。 Therefore, between adjacent ones of the signal electrodes 4 a to 4 d, the stray capacitance is generated. 同様に、信号電極6a〜6d Similarly, the signal electrode 6a~6d
の隣接するものの間に、浮遊容量が発生する。 Of between adjacent ones, stray capacitance is generated. この浮遊容量のため、複数の3端子コンデンサに信号を流すと、 For this stray capacitance, the flow signal into a plurality of three-terminal capacitor,
3端子コンデンサに流れる信号が別の3端子コンデンサに伝わり、いわゆるクロストークが発生する。 Signal flowing to the three-terminal capacitor is transferred to another 3-terminal capacitor, so-called cross-talk occurs. このような信号電極間の浮遊容量を小さくするため、図12に示すように、信号電極4a,4cと信号電極4b,4dとを異なる面上に形成し、信号電極6a,6cと信号電極6b,6dとを異なる面上に形成したものがある。 To reduce the stray capacitance between such signal electrodes, as shown in FIG. 12, the signal electrode 4a, 4c and the signal electrodes 4b, to form a 4d on different surfaces, the signal electrodes 6a, 6c and the signal electrode 6b , there is formed a 6d on different surfaces. そして、それぞれの信号電極が形成された面の間に、それぞれグランド電極5が形成されている。 Then, between the surfaces which are respective signal electrodes formed, the ground electrode 5 are formed.

【0006】この積層3端子コンデンサアレイ1では、 [0006] In the laminated three-terminal capacitor array 1,
たとえば2つの信号電極4a,4bの間にグランド電極5が形成されているため、これらの信号電極4a,4b For example, two signal electrodes 4a, since the ground electrode 5 is formed between the 4b, these signal electrodes 4a, 4b
間に浮遊容量が発生しない。 Stray capacitance is not generated between. また、同一面内で隣接する信号電極4a,4c間の距離が大きくなるため、これらの信号電極間4a,4c間に発生する浮遊容量は小さくなる。 Further, the signal electrode 4a which are adjacent in the same plane, the distance between 4c increases, these signals between the electrodes 4a, the stray capacitance generated between 4c decreases. 他の信号電極についても同様であり、グランド電極の両側にある信号電極間には浮遊容量が発生せず、同一面内で隣接する信号電極間の距離が大きいため、発生する浮遊容量は小さい。 The same is true for the other signal electrodes, between the signal electrodes on both sides of the ground electrode without stray capacitance occurs, due to the large distance between adjacent signal electrodes in the same plane, stray capacitance occurring is small. したがって、図12に示す積層3端子コンデンサアレイ1では、図11に示すものに比べて、クロストークを小さくすることができる。 Therefore, in the multilayer three-terminal capacitor array 1 shown in FIG. 12, as compared to that shown in FIG. 11, it is possible to reduce crosstalk.

【0007】 [0007]

【発明が解決しようとする課題】しかしながら、電子部品の小型化の要請により、積層3端子コンデンサアレイも小型化が進められている。 However [0007], at the request of miniaturization of electronic components, laminated three-terminal capacitor array downsize is underway. この場合、同一面内にある信号電極の間の距離が小さくなり、浮遊容量が大きくなって、クロストークが大きくなる。 In this case, the distance between the signal electrode in the same plane is reduced, and the stray capacitance becomes large, crosstalk is increased. さらに、グランド電極の両側にある信号電極は、同じグランド電極との間で静電容量を形成することになる。 Furthermore, the signal electrodes on both sides of the ground electrode will form a capacitance between the same ground electrode. そのため、グランド電極を介して、その両側にある信号電極間で信号が伝わることがあり、クロストークがやはり発生することがある。 Therefore, through the ground electrode, it may signal is transmitted between the signal electrodes on both sides, there is a crosstalk is also generated.

【0008】それゆえに、この発明の主たる目的は、小型でクロストークの小さい積層3端子コンデンサアレイを提供することである。 [0008] It is another object of the present invention is to provide a small laminated three-terminal capacitor array crosstalk compact.

【0009】 [0009]

【課題を解決するための手段】この発明は、複数の誘電体層と、誘電体層上に形成される複数の信号電極と、信号電極の形成されていない誘電体層の全面に形成されるグランド電極とを含む積層体を有し、信号電極が形成された誘電体層においては1つの誘電体層上に1つのみの信号電極が形成され、かつ複数の信号電極間にグランド電極が配置されるように誘電体層が積層されて積層体が形成され、積層体の外面に信号電極およびグランド電極のそれぞれに接続される外部電極が形成された、積層3 SUMMARY OF THE INVENTION This invention is formed with a plurality of dielectric layers, a plurality of signal electrodes formed on the dielectric layer, the entire surface of the dielectric layer not formed with the signal electrode It has a laminated body including a ground electrode, in the signal electrode formed dielectric layer is formed only one of the signal electrodes on one of the dielectric layer and the ground electrode disposed between a plurality of signal electrodes is laminate dielectric layer is laminated formed as an external electrode connected to respective outer surfaces to the signal electrode and the ground electrode of the laminated body is formed, laminated 3
端子コンデンサアレイである。 A terminal capacitor array. この積層3端子コンデンサアレイにおいて、信号電極間に複数のグランド電極が配置されるようにしてもよい。 In the laminated three-terminal capacitor array, a plurality of ground electrodes between the signal electrodes may be disposed. さらに、同一の外部電極に複数の信号電極を接続してもよい。 Further, it may be connected to a plurality of signal electrodes to the same external electrode.

【0010】1つの誘電体層上に1つのみの信号電極が形成され、かつ複数の信号電極間にグランド電極が配置されているため、複数の信号電極間に浮遊容量が発生しない。 [0010] Only one of the signal electrodes in one dielectric layer is formed, and since the ground electrode among a plurality of signal electrodes are arranged, the stray capacitance is not generated between the plurality of signal electrodes. そのため、信号電極間の浮遊容量によるクロストークを低減することができる。 Therefore, it is possible to reduce crosstalk due to the stray capacitance between the signal electrodes. しかも、1つの誘電体層には1つの信号電極しか形成されないため、小型化しても、信号電極間の浮遊容量の発生を防止することができる。 Moreover, since the single dielectric layer formed only one signal electrodes, also miniaturized, it is possible to prevent the occurrence of stray capacitance between the signal electrodes. このような積層3端子コンデンサアレイにおいて、 In such a laminated three-terminal capacitor array,
信号電極間に複数のグランド電極を形成すれば、それぞれの信号電極は異なるグランド電極との間で静電容量を形成することになり、グランド電極を介したクロストークを低減することができる。 By forming a plurality of ground electrodes between the signal electrodes, each of the signal electrodes will form a capacitance between the different ground electrode, it is possible to reduce crosstalk through the ground electrode. さらに、同一の外部電極に複数の信号電極を接続することにより、容量を大きくできるとともに、1つの3端子コンデンサの信号電極の断面積が大きくなり、電流容量を大きくすることができる。 Further, by connecting a plurality of signal electrodes to the same external electrode, it is possible to increase the capacitance, the cross-sectional area of ​​the signal electrode of one of the three-terminal capacitor is increased, it is possible to increase the current capacity.

【0011】この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。 [0011] The above described objects and other objects, features and advantages will become more apparent from the following detailed description of the embodiments with reference to the accompanying drawings.

【0012】 [0012]

【発明の実施の形態】図1は、この発明の積層3端子コンデンサアレイの一例を示す斜視図である。 Figure 1 DETAILED DESCRIPTION OF THE INVENTION is a perspective view showing an example of a laminated three-terminal capacitor array of the present invention. 積層3端子コンデンサアレイ10は、積層体12を含む。 Laminated three-terminal capacitor array 10 includes a laminate 12. 積層体1 Laminate 1
2は、図2に示すように、第1の誘電体層14を含む。 2, as shown in FIG. 2, includes a first dielectric layer 14.
第1の誘電体層14上には、幅方向に延びる直線状の第1の信号電極16が形成される。 On the first dielectric layer 14, a first signal electrode 16 straight extending in the width direction is formed. 第1の信号電極16 The first signal electrode 16
は、第1の誘電体層14の一端側に近い部分において、 In part, close to one end of the first dielectric layer 14,
その一端とほぼ平行となるように形成される。 It is formed so as to be substantially parallel to the one end thereof. そして、 And,
第1の信号電極16は、第1の誘電体層14の幅方向の両側に露出するように形成される。 The first signal electrode 16 is formed so as to be exposed on both sides in the width direction of the first dielectric layer 14.

【0013】第1の信号電極16の形成された第1の誘電体層14上には、第2の誘電体層18が積層される。 [0013] On the first dielectric layer 14 formed of the first signal electrode 16, the second dielectric layer 18 is laminated.
第2の誘電体層18上には、第1の信号電極16が露出した両側を除いて、ほぼ全面にグランド電極20が形成される。 On the second dielectric layer 18, except for the sides where the first signal electrode 16 is exposed, the ground electrode 20 is formed over substantially the entire surface. さらに、グランド電極20上には、第3の誘電体層22が積層される。 Further, on the ground electrode 20, the third dielectric layer 22 are laminated. 第3の誘電体層22上には、第1の信号電極16と平行に、第2の信号電極24が形成される。 On the third dielectric layer 22 is parallel to the first signal electrode 16, the second signal electrode 24 is formed. この第2の信号電極24は、第3の誘電体層2 The second signal electrode 24, the third dielectric layer 2
2の幅方向の両側に露出するように形成される。 It is formed so as to be exposed on both sides of the second width direction. そして、第2の信号電極24は、第1の信号電極16とずれた位置に形成される。 The second signal electrode 24 is formed at a position shifted from the first signal electrode 16.

【0014】第2の信号電極24の形成された第3の誘電体層22上には、第4の誘電体層26が積層される。 [0014] On the third dielectric layer 22 formed of the second signal electrode 24, the fourth dielectric layer 26 is laminated.
第4の誘電体層26上には、第1および第2の信号電極16,24が露出した両側を除いて、ほぼ全面にグランド電極28が形成される。 On the fourth dielectric layer 26, except for the sides where the first and second signal electrodes 16, 24 are exposed, the ground electrode 28 is formed over substantially the entire surface. さらに、グランド電極28上には、第5の誘電体層30が積層される。 Further, on the ground electrode 28, the fifth dielectric layer 30 is laminated. 第5の誘電体層30上には、第1および第2の信号電極16,24と平行に、第3の信号電極32が形成される。 On the fifth dielectric layer 30 is parallel to the first and second signal electrodes 16 and 24, the third signal electrode 32 is formed. この第3の信号電極32は、第5の誘電体層30の幅方向の両側に露出するように形成される。 The third signal electrode 32 is formed so as to be exposed on both sides in the width direction of the fifth dielectric layer 30. そして、第3の信号電極3 Then, the third signal electrode 3
2は、第1および第2の信号電極16,24とずれた位置に形成される。 2 is formed at a position shifted from the first and second signal electrodes 16 and 24.

【0015】第3の信号電極32の形成された第5の誘電体層30上には、第6の誘電体層34が積層される。 [0015] On the fifth dielectric layer 30 formed of the third signal electrode 32, the dielectric layer 34 of the sixth it is stacked.
第6の誘電体層34上には、第1,第2および第3の信号電極16,24,32が露出した両側を除いて、ほぼ全面にグランド電極36が形成される。 On the dielectric layer 34 of the sixth, first, with the exception of the sides second and third signal electrodes 16, 24, 32 are exposed, the ground electrode 36 is formed over substantially the entire surface. さらに、グランド電極36上には、第7の誘電体層38が積層される。 Further, on the ground electrode 36, the dielectric layer 38 of the seventh is laminated.
第7の誘電体層38上には、第1,第2および第3の信号電極16,24,32と平行に、第4の信号電極40 On the seventh dielectric layer 38, first, in parallel to the second and third signal electrodes 16, 24, 32, the fourth signal electrode 40
が形成される。 There is formed. この第4の信号電極40は、第7の誘電体層38の幅方向の両側に露出するように形成される。 The fourth signal electrode 40 is formed so as to be exposed on both sides in the width direction of the seventh dielectric layer 38.
そして、第4の信号電極40は、第1,第2および第3 The fourth signal electrode 40, first, second and third
の信号電極16,24,32とずれた位置に形成される。 Is formed at a position shifted from the signal electrodes 16, 24, 32. この第4の信号電極40の形成された第7の誘電体層38上には、第8の誘電体層42が積層される。 On this fourth seventh dielectric layer 38 formed of the signal electrode 40, the dielectric layer 42 of the first 8 are laminated.

【0016】積層体42の信号電極16,24,32, The signal electrodes 16, 24, 32 of the stack 42,
40の引き出された2つの側面には、外部電極44a, The two sides drawn of 40, external electrodes 44a,
44b,44c,44dおよび外部電極44e,44 44b, 44c, 44d and the external electrodes 44e, 44
f,44g,44hが形成される。 f, 44g, 44h are formed. 外部電極44aには第1の信号電極16の一端が接続され、外部電極44e One end of the first signal electrode 16 is connected to the external electrodes 44a, external electrodes 44e
には第1の信号電極16の他端が接続される。 The other end of the first signal electrode 16 is connected to. また、外部電極44bには第2の信号電極24の一端が接続され、外部電極44fには第2の信号電極24の他端が接続される。 Further, the external electrode 44b is connected to one end of the second signal electrode 24, the external electrode 44f is connected to the other end of the second signal electrode 24. 外部電極44cには第3の信号電極32の一端が接続され、外部電極44gには第3の信号電極32 The external electrode 44c is connected to one end of the third signal electrode 32, the third signal electrode to the external electrode 44 g 32
の他端が接続される。 The other end of it is connected. また、外部電極44dには第4の信号電極40の一端が接続され、外部電極44hには第4の信号電極40の他端が接続される。 Further, the external electrode 44d is connected to one end of a fourth signal electrode 40, the external electrode 44h is connected to the other end of the fourth signal electrode 40.

【0017】さらに、積層体12の外部電極44a〜4 Furthermore, external electrodes 44a~4 of the laminate 12
4hが形成されていない2つの側面には、別の外部電極46a,46bが形成される。 4h within the two sides is not formed, another external electrodes 46a, 46b are formed. これらの外部電極46 These external electrodes 46
a,46bには、3つのグランド電極20,28,36 a, the 46b, 3 single ground electrodes 20,28,36
が接続される。 There is connected. この積層3端子コンデンサアレイ10の内部は、図3に示すように、第1の信号電極16,第2 Inside the laminated three-terminal capacitor array 10, as shown in FIG. 3, the first signal electrode 16, the second
の信号電極24,第3の信号電極32および第4の信号電極40がステップ状に配置され、各信号電極16,2 Signal electrodes 24 of the third signal electrode 32 and the fourth signal electrodes 40 are arranged stepwise, the signal electrodes 16, 2
4,32,40の間に、グランド電極20,28,36 Between 4,32,40, ground electrode 20,28,36
が配置されている。 There has been placed.

【0018】この積層3端子コンデンサアレイ10では、外部電極46a,46bがグランド電位に接続される。 [0018] In the multilayer three-terminal capacitor array 10, the external electrodes 46a, 46b are connected to the ground potential. そして、外部電極44a,44e間、外部電極44 Then, the external electrodes 44a, between 44e, external electrodes 44
b,44f間、外部電極44c,44g間および外部電極44d,44h間に、信号が流される。 b, between 44f, the external electrodes 44c, 44 g and between the external electrodes 44d, between 44h, signal flows. したがって、 Therefore,
図4に示すように、信号電極16,24,32,40に信号が流され、これらの信号電極16,24,32,4 4, the signal is passed through the signal electrodes 16,24,32,40, these signal electrodes 16,24,32,4
0とグランド電極20,28,36との間に静電容量が形成される。 Capacitance is formed between the 0 and the ground electrode 20,28,36. したがって、外部電極44a,44b,4 Therefore, the external electrodes 44a, 44b, 4
4c,44dに信号を入力すると、その中に含まれるノイズが静電容量によって除去され、外部電極44e,4 4c, when inputting a signal to 44d, the noise contained therein is removed by the electrostatic capacitance, the external electrodes 44e, 4
4f,44g,44hからノイズのない信号が出力される。 4f, 44 g, signal without noise from 44h is output.

【0019】この積層3端子コンデンサアレイ10では、1つの誘電体層上に1つのみの信号電極が形成されており、それぞれの信号電極間にグランド電極が配置されている。 [0019] In the multilayer three-terminal capacitor array 10, one only one of the signal electrodes on the dielectric layer is formed, the ground electrode between the respective signal electrodes are arranged. つまり、隣接する信号電極間に必ずグランド電極が存在するため、信号電極間に浮遊容量が発生しない。 In other words, since there is always ground electrode between adjacent signal electrodes, stray capacitance is not generated between the signal electrodes. そのため、積層3端子コンデンサアレイ10を小型化しても、信号電極間の浮遊容量によって1つの信号電極から他の信号電極に信号が伝わることを防ぐことができ、いわゆるクロストークを減少させることができる。 Therefore, even when the size of the laminated three-terminal capacitor array 10, the signal is transmitted to other signal electrodes from one of the signal electrodes by a stray capacitance between the signal electrodes can be prevented, it is possible to reduce the so-called cross-talk .

【0020】しかしながら、図2および図3に示す積層3端子コンデンサアレイ10では、第1の信号電極16 [0020] However, in the multilayer three-terminal capacitor array 10 shown in FIGS. 2 and 3, the first signal electrode 16
と第2の信号電極24とがグランド電極20を共有し、 When the second signal electrode 24 share the ground electrode 20,
第2の信号電極24と第3の信号電極32とがグランド電極28を共有し、第3の信号電極32と第4の信号電極40とがグランド電極36を共有している。 A second signal electrode 24 and the third signal electrode 32 share the ground electrode 28, and the third signal electrode 32 and the fourth signal electrodes 40 share the ground electrode 36. そのため、これらのグランド電極20,28,36を介したクロストークを防止することができないことがある。 Therefore, it may not be possible to prevent crosstalk through these ground electrodes 20,28,36. そこで、図5に示すように、各信号電極間に複数のグランド電極を形成することが考えられる。 Therefore, as shown in FIG. 5, it is conceivable to form a plurality of ground electrodes between the signal electrodes.

【0021】この積層3端子コンデンサアレイ10では、第1の信号電極16と第2の信号電極24との間に、2つのグランド電極20a,20bが形成されている。 [0021] In the multilayer three-terminal capacitor array 10, between the first signal electrode 16 and the second signal electrode 24, two ground electrodes 20a, 20b are formed. 同様に、第2の信号電極24と第3の信号電極32 Similarly, the second signal electrode 24 third signal electrode 32
との間には2つのグランド電極28a,28bが形成され、第3の信号電極32と第4の信号電極40との間には2つのグランド電極36a,36bが形成されている。 The two ground electrodes 28a, 28b are formed, and the third signal electrode 32 is provided between the fourth signal electrodes 40 of two ground electrodes 36a, 36b are formed between the. そして、これらのグランド電極20a,20b,2 Then, these ground electrodes 20a, 20b, 2
8a,28b,36a,36bが外部電極46a,46 8a, 28b, 36a, 36b external electrode 46a, 46
bに接続され、外部電極46a,46bがグランド電位に接続される。 Connected to b, the external electrodes 46a, 46b are connected to the ground potential.

【0022】この積層3端子コンデンサアレイ10においても、各信号電極間にグランド電極が形成されているため、信号電極間に浮遊容量が発生せず、信号電極間のクロストークを減少させることができる。 [0022] Also in the laminated three-terminal capacitor array 10, since the ground electrode is formed between the signal electrodes, the stray capacitance is not generated between the signal electrodes, it is possible to reduce cross talk between the signal electrodes . さらに、各信号電極間に2つのグランド電極が形成されており、しかもこれらのグランド電極は同電位であるため、グランド電極間におけるクロストークを減少させることができる。 Furthermore, a two ground electrodes between the signal electrodes are formed, moreover these ground electrodes for the same potential, it is possible to reduce cross talk between the ground electrodes.

【0023】これを説明するために、信号電極間に2つのグランド電極を形成した場合の等価回路を図6に示し、信号電極間に1つのグランド電極を形成した場合の等価回路を図7に示す。 [0023] To illustrate this, an equivalent circuit in the case of forming the two ground electrodes between the signal electrode 6, an equivalent circuit in the case of forming a single ground electrode between the signal electrodes 7 show. これらの等価回路において、C In these equivalent circuits, C
1は1つの信号電極とグランド電極との間に形成される静電容量であり、C2は別の信号電極とグランド電極との間に形成される静電容量である。 1 is a capacitance formed between one of the signal electrodes and the ground electrode, C2 is the capacitance formed between the another signal electrode and the ground electrode. また、L1およびL In addition, L1 and L
2は、グランド電極の残留インダクタンスである。 2 is a residual inductance of the ground electrode. ここで、L1は、外部電極46aまたは46bとそれに近い信号電極との間に存在するインダクタンスであり、L2 Here, L1 is the inductance that exists between the external electrode 46a or 46b and the close signal electrodes thereto, L2
は、2つの信号電極の間隔の範囲に存在するグランド電極のインダクタンスである。 Is the inductance of the ground electrode existing in the range of the two signal electrodes intervals. さらに、L0は、積層3端子コンデンサアレイ10を実装する回路基板の電極の残留インダクタンスである。 Further, L0 is the residual inductance of the circuit board of the electrode mounting the multilayer three-terminal capacitor array 10.

【0024】図7では、信号電極間のグランド電極が1 [0024] In Figure 7, the ground electrode between the signal electrodes 1
つであるため、2つの静電容量C1,C2が、1つのインダクタンスL2で接続されている。 One in which order the two capacitances C1, C2 are connected by a single inductance L2. それに対して、図6では、信号電極間のグランド電極が2つであるため、 For contrast, in FIG. 6, the ground electrode between the signal electrodes is two,
2つの静電容量C1,C2が、2つのグランド電極に存在するインダクタンスL1と、1つのグランド電極に存在するインダクタンスL2とで接続されている。 Two capacitances C1, C2 is, the inductance L1 present in the two ground electrodes, are connected by an inductance L2 present on one ground electrode.

【0025】図7に示す等価回路においては、静電容量C2からグランド電極に伝わったノイズは、インダクタンスL2,L1,L0を介してグランドに流れ、静電容量C1から他の信号電極には伝わらない。 [0025] In the equivalent circuit shown in FIG. 7, noise transmitted from the capacitance C2 to the ground electrode, flows to ground through the inductor L2, L1, L0, transmitted to the other signal electrode from the capacitance C1 Absent. しかしながら、ノイズの周波数が高くなると、静電容量C1のインピーダンスが小さくなり、インダクタンスL1+L0のインピーダンスに近くなると、矢印で示すように、ノイズが静電容量C1を介して他の信号電極に伝わりやすくなる。 However, the frequency of the noise is high, the impedance of the capacitance C1 becomes smaller, the closer to the impedance of the inductance L1 + L0, as shown by the arrow, noise is easily transmitted to other signal electrodes through the capacitance C1 . それに対して、図6に示す等価回路においては、 In contrast, in the equivalent circuit shown in FIG. 6,
静電容量C1とC2とがインダクタンスL2のみで接続されていないため、高周波ノイズのために静電容量C1 Since the capacitance C1 and the C2 is not connected only by the inductance L2, capacitances C1 for high frequency noise
のインピーダンスが小さくなっても、静電容量C1と回路基板のインダクタンスL0との間のインダクタンスL Even if small impedance, inductance L between the capacitance C1 and the circuit inductance L0 of the substrate
1がL0より大きい限り、矢印で示すように、ノイズは静電容量C1側に伝わらない。 1 as long as greater than L0, as shown by the arrow, the noise is not transmitted to the capacitance C1 side.

【0026】このように、1つの誘電体層に1つのみの信号電極を形成し、かつ信号電極間に2つのグランド電極を形成することにより、信号電極間のクロストークおよびグランド電極を介したクロストークを減少させることができる。 [0026] Thus, to form only one of the signal electrodes in one dielectric layer, and by forming the two ground electrodes between the signal electrodes, through the cross-talk and the ground electrode between the signal electrodes it is possible to reduce the cross-talk. なお、信号電極間のグランド電極の数は、 The number of ground electrodes between the signal electrodes,
2つに限らず、3つ以上のグランド電極を形成してもよいことは言うまでもない。 Not limited to two, may of course be formed three or more ground electrodes.

【0027】また、信号電極の電流容量を増やすために、図8に示すように、入出力用の外部電極間に複数の信号電極を形成してもよい。 Further, in order to increase the current capacity of the signal electrodes, as shown in FIG. 8, it may be formed a plurality of signal electrodes between the external electrodes for input and output. ここでは、図5に示す積層3端子コンデンサアレイの積層構造に加えて、さらに多数の誘電体層を積層し、信号電極48,50,52,5 Here, in addition to the laminated structure of the laminated three-terminal capacitor array shown in FIG. 5, and further stacking a plurality of dielectric layers, the signal electrodes 48,50,52,5
4が形成されている。 4 is formed. さらに、グランド電極22a,2 Further, the ground electrode 22a, 2
2b,28a,28b,36a,36bに加えて、グランド電極56a,56b,58a,58b,60a,6 2b, 28a, 28b, 36a, in addition to 36b, the ground electrode 56a, 56b, 58a, 58b, 60a, 6
0b,62a,62bが形成されている。 0b, 62a, 62b are formed. これらのグランド電極は、各信号電極の間に、それぞれ2つずつ形成される。 These ground electrodes, between the signal electrodes, are formed two each.

【0028】信号電極16,48は、互いに対応する位置に形成され、外部電極44a,44eに接続される。 The signal electrodes 16,48 are formed at positions corresponding to each other, are connected to the external electrodes 44a, to 44e.
同様に、信号電極24,50、信号電極32,52および信号電極40,54は、互いに対応する位置に形成され、それぞれ外部電極44b,44f、外部電極44 Similarly, the signal electrodes 24, 50, the signal electrodes 32, 52 and the signal electrodes 40, 54 are formed at positions corresponding to each other, the external electrodes 44b, respectively, 44f, external electrodes 44
c,44gおよび外部電極44d,44hに接続される。 c, 44 g and the external electrode 44d, is connected to 44h. この積層3端子コンデンサアレイ10では、たとえば外部電極44a,44e間に2つの信号電極16,4 In the multilayer three-terminal capacitor array 10, for example, the two signal electrodes external electrodes 44a, between 44e 16,4
8が接続されているため、1つの信号電極16のみが接続された図5に示す積層3端子コンデンサアレイに比べて、高容量で信号電極の断面積が2倍となる。 Since 8 is connected, as compared to the laminated three-terminal capacitor array shown in FIG. 5 only one signal electrode 16 is connected, the cross-sectional area of ​​the signal electrode is doubled at high capacity. そのため、外部電極44a,44e間の信号電極の電流容量が大きくなり、大電流の信号を流すことができる。 Therefore, it is possible to external electrodes 44a, current capacity of the signal electrodes between 44e increases, flow signal high current.

【0029】もちろん、外部電極間に接続される信号電極の数は3つ以上であってもよく、所望の電流容量に応じて、外部電極間に接続される信号電極の数を調整すればよい。 [0029] Of course, the number of the signal electrodes which are connected between the external electrodes may be three or more, depending on desired current capacity may be adjusted to the number of signal electrodes which are connected between the external electrodes . 外部電極間の信号電極の数を増やすには、信号電極を形成した誘電体層の積層数を増やせばよく、各信号電極間にグランド電極を形成するようにすることにより、上述のように、クロストークを防止することができる。 To increase the number of signal electrodes between the external electrodes may be increased number of laminated dielectric layers forming the signal electrodes, by so forming the ground electrode between the signal electrodes, as described above, it is possible to prevent the cross-talk. なお、信号電極間に1つのグランド電極を形成した積層3端子コンデンサアレイについても、外部電極間に接続される信号電極の数を増やすことにより、その電流容量を大きくすることができる。 Here, also for the multilayer three-terminal capacitor array forming one ground electrode between the signal electrodes, by increasing the number of signal electrodes which are connected between the external electrodes, it is possible to increase its current capacity.

【0030】 [0030]

【発明の効果】この発明によれば、1つの誘電体層上に1つのみの信号電極が形成されており、しかも信号電極間にグランド電極を形成することにより、信号電極間に浮遊容量が発生せず、信号電極間におけるクロストークを抑えることができる。 Effects of the Invention According to the present invention, one only one of the signal electrodes on the dielectric layer is formed, moreover by forming the ground electrode between the signal electrodes, the stray capacitance between the signal electrodes It does not occur, it is possible to suppress the cross-talk between the signal electrodes. そのため、信号電極間の距離を小さくすることができ、積層3端子コンデンサアレイの小型化を図ることができる。 Therefore, it is possible to reduce the distance between the signal electrode, it is possible to miniaturize the multilayer three-terminal capacitor array. さらに、信号電極間に形成されるグランド電極を2つ以上にすることにより、隣接するグランド電極が同電位となり、グランド電極を介したクロストークを抑えることができる。 Further, by the ground electrode formed between the signal electrodes to two or more adjacent ground electrode becomes the same potential, it is possible to suppress the crosstalk via the ground electrode. また、1つの3 In addition, one of the 3
端子コンデンサを構成する外部電極間に複数の信号電極を接続することにより、電流容量を大きくすることができ、大電流の信号を流すことができる。 By connecting a plurality of signal electrodes between the external electrodes of the terminal capacitor, it is possible to increase the current capacity, it can flow signal high current.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】この発明の積層3端子コンデンサアレイの一例を示す斜視図である。 1 is a perspective view showing an example of a laminated three-terminal capacitor array of the present invention.

【図2】図1に示す積層3端子コンデンサアレイの積層体を示す分解斜視図である。 2 is an exploded perspective view of a stack of laminated three-terminal capacitor array shown in FIG.

【図3】図1に示す積層3端子コンデンサアレイの断面図解図である。 3 is a cross-sectional schematic view of a laminated three-terminal capacitor array shown in FIG.

【図4】図1に示す積層3端子コンデンサアレイの等価回路図である。 Figure 4 is an equivalent circuit diagram of the multilayer three-terminal capacitor array shown in FIG.

【図5】この発明の積層3端子コンデンサアレイの他の例を示す断面図解図である。 5 is a sectional illustrative view showing another example of the laminated three-terminal capacitor array of the present invention.

【図6】図5に示す積層3端子コンデンサアレイに形成される2つの3端子コンデンサの間の関係を示す等価回路図である。 6 is an equivalent circuit diagram showing the relationship between the two three-terminal capacitor is formed in the stacked three-terminal capacitor array shown in FIG.

【図7】図3に示す積層3端子コンデンサアレイに形成される2つの3端子コンデンサの間の関係を示す等価回路図である。 7 is an equivalent circuit diagram showing the relationship between the two three-terminal capacitor is formed in the stacked three-terminal capacitor array shown in FIG.

【図8】図5に示す積層3端子コンデンサアレイの変形例を示す断面図解図である。 8 is a sectional illustrative view showing a modified example of the multilayer three-terminal capacitor array shown in FIG.

【図9】従来の積層3端子コンデンサアレイの一例を示す斜視図である。 9 is a perspective view showing an example of a conventional multilayer three-terminal capacitor array.

【図10】図9に示す従来の積層3端子コンデンサアレイに用いられる積層体の分解斜視図である。 10 is an exploded perspective view of a laminate used in the conventional laminated three-terminal capacitor array shown in FIG.

【図11】図9に示す従来の積層3端子コンデンサアレイの断面図解図である。 11 is a cross-sectional schematic view of a conventional laminated three-terminal capacitor array shown in FIG.

【図12】図11に示す積層3端子コンデンサアレイのクロストークを改善した積層3端子コンデンサアレイを示す断面図解図である。 12 is a sectional illustrative view showing a laminated three-terminal capacitor array having improved crosstalk laminated three-terminal capacitor array shown in FIG. 11.

【符号の説明】 DESCRIPTION OF SYMBOLS

10 積層3端子コンデンサアレイ 12 積層体 14 第1の誘電体層 16 第1の信号電極 18 第2の誘電体層 20 グランド電極 22 第3の誘電体層 24 第2の信号電極 26 第4の誘電体層 28 グランド電極 30 第5の誘電体層 32 第3の信号電極 34 第6の誘電体層 36 グランド電極 38 第7の誘電体層 40 第4の信号電極 42 第8の誘電体層 44a〜44h 外部電極 46a,46b 外部電極 48,50,52,54 信号電極 56a,56b,58a,58b グランド電極 60a,60b,62a,62b グランド電極 10 laminated three-terminal capacitor array 12 laminate 14 first dielectric layer 16 a first signal electrode 18 and the second dielectric layer 20 ground electrode 22 third dielectric layer 24 and the second signal electrode 26 fourth dielectric body layer 28 ground electrode 30 fifth dielectric layer 32 third signal electrode 34 sixth dielectric layer 36 ground electrode 38 seventh dielectric layer 40 fourth signal electrode 42 eighth dielectric layer 44a~ 44h external electrodes 46a, 46b external electrode 48, 50, 52, 54 signal electrodes 56a, 56b, 58a, 58b ground electrodes 60a, 60b, 62a, 62b ground electrode

【手続補正書】 [Procedure amendment]

【提出日】平成11年2月15日 [Filing date] 1999 February 15,

【手続補正1】 [Amendment 1]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】特許請求の範囲 [Correction target item name] the scope of the appended claims

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【特許請求の範囲】 [The claims]

【手続補正2】 [Amendment 2]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0009 [Correction target item name] 0009

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【0009】 [0009]

【課題を解決するための手段】この発明は、複数の誘電体層と、誘電体層上に形成される複数の信号電極と、信号電極の形成されていない誘電体層の全面に形成されるグランド電極とを含む積層体を有し、信号電極が形成された誘電体層においては1つの誘電体層上に1つのみの信号電極が形成され、かつ隣接する信号電極間に複数の SUMMARY OF THE INVENTION This invention is formed with a plurality of dielectric layers, a plurality of signal electrodes formed on the dielectric layer, the entire surface of the dielectric layer not formed with the signal electrode has a laminated body including a ground electrode, in the signal electrode dielectric layer formed is only one of the signal electrodes in one dielectric layer is formed, and a plurality between adjacent signal electrodes
グランド電極が配置されるように誘電体層が積層されて積層体が形成され、積層体の外面に信号電極およびグランド電極のそれぞれに接続される外部電極が形成された A ground electrode are laminated body dielectric layer is laminated form so as to be disposed, the external electrodes are formed which are connected to the respective outer surface to the signal electrode and the ground electrode of the laminate
積層3端子コンデンサアレイであって、隣接する信号電 A laminated three-terminal capacitor array, adjacent signal electric
極は積層方向において互いに対向する面を有していない Electrode does not have a mutually opposing surfaces in the laminating direction
ように配置される、積層3端子コンデンサアレイである。 It is arranged to a laminated three-terminal capacitor array. この積層3端子コンデンサアレイにおいて、同一の外部電極に複数の信号電極を接続してもよい。 The laminated three-terminal capacitor array odor Te, may be connected to a plurality of signal electrodes to the same external electrode.

Claims (3)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 複数の誘電体層、 前記誘電体層上に形成される複数の信号電極、および前記信号電極の形成されていない前記誘電体層の全面に形成されるグランド電極を含む積層体を有し、 前記信号電極が形成された前記誘電体層においては1つの前記誘電体層上に1つのみの前記信号電極が形成され、かつ複数の前記信号電極間に前記グランド電極が配置されるように前記誘電体層が積層されて積層体が形成され、前記積層体の外面に前記信号電極および前記グランド電極のそれぞれに接続される外部電極が形成された、積層3端子コンデンサアレイ。 1. A plurality of dielectric layers, the laminate comprising a plurality of signal electrodes, and said ground electrode is formed on the entire surface of the dielectric layer is not formed of said signal electrode formed on the dielectric layer has, above the said dielectric layer signal electrodes are formed only one of the signal electrodes in one of said dielectric layer is formed, and the ground electrode is disposed between a plurality of said signal electrodes the laminate dielectric layer are laminated is formed, external electrodes connected to each of the signal electrode and the ground electrode on the outer surface of the laminate has been formed, the laminated three-terminal capacitor array so that.
  2. 【請求項2】 前記信号電極間に複数の前記グランド電極が配置される、請求項1に記載の積層3端子コンデンサアレイ。 Wherein said signal electrode a plurality of the ground electrode between is arranged, stacked three-terminal capacitor array of claim 1.
  3. 【請求項3】 同一の前記外部電極に複数の前記信号電極が接続された、請求項1または請求項2に記載の積層3端子コンデンサアレイ。 Wherein the same said plurality of said signal electrodes to the external electrode is connected, stacked three-terminal capacitor array according to claim 1 or claim 2.
JP10032234A 1998-01-28 1998-01-28 Laminated three-terminal capacitor array Expired - Fee Related JP2976960B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10032234A JP2976960B2 (en) 1998-01-28 1998-01-28 Laminated three-terminal capacitor array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10032234A JP2976960B2 (en) 1998-01-28 1998-01-28 Laminated three-terminal capacitor array

Publications (2)

Publication Number Publication Date
JPH11214256A true JPH11214256A (en) 1999-08-06
JP2976960B2 JP2976960B2 (en) 1999-11-10

Family

ID=12353300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10032234A Expired - Fee Related JP2976960B2 (en) 1998-01-28 1998-01-28 Laminated three-terminal capacitor array

Country Status (1)

Country Link
JP (1) JP2976960B2 (en)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331926B1 (en) 1997-04-08 2001-12-18 Anthony A. Anthony Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US6373673B1 (en) 1997-04-08 2002-04-16 X2Y Attenuators, Llc Multi-functional energy conditioner
US6498710B1 (en) 1997-04-08 2002-12-24 X2Y Attenuators, Llc Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US6509807B1 (en) * 1997-04-08 2003-01-21 X2Y Attenuators, Llc Energy conditioning circuit assembly
JP2003100552A (en) * 2001-09-20 2003-04-04 Murata Mfg Co Ltd Three-terminal ceramic capacitor
US6580595B2 (en) 1997-04-08 2003-06-17 X2Y Attenuators, Llc Predetermined symmetrically balanced amalgam with complementary paired portions comprising shielding electrodes and shielded electrodes and other predetermined element portions for symmetrically balanced and complementary energy portion conditioning
US6603646B2 (en) 1997-04-08 2003-08-05 X2Y Attenuators, Llc Multi-functional energy conditioner
EP1334543A1 (en) * 2000-11-15 2003-08-13 X2Y Attenuators, L.L.C. Energy pathway arrangement
EP1346087A2 (en) * 2000-11-29 2003-09-24 X2Y Attenuators, L.L.C. Energy pathway arrangement
US6636406B1 (en) 1997-04-08 2003-10-21 X2Y Attenuators, Llc Universal multi-functional common conductive shield structure for electrical circuitry and energy conditioning
US6650525B2 (en) 1997-04-08 2003-11-18 X2Y Attenuators, Llc Component carrier
US6687108B1 (en) 1997-04-08 2004-02-03 X2Y Attenuators, Llc Passive electrostatic shielding structure for electrical circuitry and energy conditioning with outer partial shielded energy pathways
US6738249B1 (en) 1997-04-08 2004-05-18 X2Y Attenuators, Llc Universal energy conditioning interposer with circuit architecture
WO2005020256A1 (en) * 2003-08-22 2005-03-03 Murata Manufacturing Co., Ltd. Laminated electronic component
GB2383198B (en) * 2001-06-21 2005-05-25 Murata Manufacturing Co Noise filter
US6995983B1 (en) 1997-04-08 2006-02-07 X2Y Attenuators, Llc Component carrier
KR100877485B1 (en) 2005-09-27 2009-01-12 티디케이가부시기가이샤 Feedthrough multilayer capacitor array
US9001486B2 (en) 2005-03-01 2015-04-07 X2Y Attenuators, Llc Internally overlapped conditioners
US9019679B2 (en) 1997-04-08 2015-04-28 X2Y Attenuators, Llc Arrangement for energy conditioning
US9036319B2 (en) 1997-04-08 2015-05-19 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995983B1 (en) 1997-04-08 2006-02-07 X2Y Attenuators, Llc Component carrier
US6373673B1 (en) 1997-04-08 2002-04-16 X2Y Attenuators, Llc Multi-functional energy conditioner
US6498710B1 (en) 1997-04-08 2002-12-24 X2Y Attenuators, Llc Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US6509807B1 (en) * 1997-04-08 2003-01-21 X2Y Attenuators, Llc Energy conditioning circuit assembly
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US6580595B2 (en) 1997-04-08 2003-06-17 X2Y Attenuators, Llc Predetermined symmetrically balanced amalgam with complementary paired portions comprising shielding electrodes and shielded electrodes and other predetermined element portions for symmetrically balanced and complementary energy portion conditioning
US6594128B2 (en) 1997-04-08 2003-07-15 X2Y Attenuators, Llc Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US6603646B2 (en) 1997-04-08 2003-08-05 X2Y Attenuators, Llc Multi-functional energy conditioner
US9036319B2 (en) 1997-04-08 2015-05-19 X2Y Attenuators, Llc Arrangement for energy conditioning
US9019679B2 (en) 1997-04-08 2015-04-28 X2Y Attenuators, Llc Arrangement for energy conditioning
US6636406B1 (en) 1997-04-08 2003-10-21 X2Y Attenuators, Llc Universal multi-functional common conductive shield structure for electrical circuitry and energy conditioning
US6650525B2 (en) 1997-04-08 2003-11-18 X2Y Attenuators, Llc Component carrier
US6687108B1 (en) 1997-04-08 2004-02-03 X2Y Attenuators, Llc Passive electrostatic shielding structure for electrical circuitry and energy conditioning with outer partial shielded energy pathways
US6738249B1 (en) 1997-04-08 2004-05-18 X2Y Attenuators, Llc Universal energy conditioning interposer with circuit architecture
US6331926B1 (en) 1997-04-08 2001-12-18 Anthony A. Anthony Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US9373592B2 (en) 1997-04-08 2016-06-21 X2Y Attenuators, Llc Arrangement for energy conditioning
EP1334543A1 (en) * 2000-11-15 2003-08-13 X2Y Attenuators, L.L.C. Energy pathway arrangement
EP1334543A4 (en) * 2000-11-15 2008-10-29 X2Y Attenuators Llc Energy pathway arrangement
EP1346087A2 (en) * 2000-11-29 2003-09-24 X2Y Attenuators, L.L.C. Energy pathway arrangement
EP1346087A4 (en) * 2000-11-29 2008-10-29 X2Y Attenuators Llc Energy pathway arrangement
GB2383198B (en) * 2001-06-21 2005-05-25 Murata Manufacturing Co Noise filter
US7091800B2 (en) 2001-06-21 2006-08-15 Murata Manufacturing Co., Ltd. Noise filter
JP4682491B2 (en) * 2001-09-20 2011-05-11 株式会社村田製作所 Three-terminal ceramic capacitor
JP2003100552A (en) * 2001-09-20 2003-04-04 Murata Mfg Co Ltd Three-terminal ceramic capacitor
WO2005020256A1 (en) * 2003-08-22 2005-03-03 Murata Manufacturing Co., Ltd. Laminated electronic component
US9001486B2 (en) 2005-03-01 2015-04-07 X2Y Attenuators, Llc Internally overlapped conditioners
KR100877485B1 (en) 2005-09-27 2009-01-12 티디케이가부시기가이샤 Feedthrough multilayer capacitor array

Also Published As

Publication number Publication date
JP2976960B2 (en) 1999-11-10

Similar Documents

Publication Publication Date Title
KR100467167B1 (en) Multilayered lc composite component and method for manufacturing the same
US6998951B2 (en) Common mode choke coil array
CN1062377C (en) Multilayer through type capacitor array
CN100385584C (en) Laminated capacitor
EP0917165B1 (en) Multilayer capacitor
US6038121A (en) Monolithic capacitor
US5822174A (en) Multilayer feedthrough capacitor
JP2991175B2 (en) Multilayer capacitor
US5144526A (en) Low temperature co-fired ceramic structure containing buried capacitors
US5197170A (en) Method of producing an LC composite part and an LC network part
EP1297543B1 (en) Ceramic multilayer capacitor array
KR100462698B1 (en) Laminated filter
CN1993783B (en) Laminated capacitor and packaging structure thereof
JP3548821B2 (en) Multilayer capacitor, and an electronic device and a high frequency circuit using the same
US5668511A (en) Low-pass filter
US4904967A (en) LC composite component
US6542052B2 (en) Monolithic LC components
US20050041368A1 (en) Multilayer capacitor
CN1150674C (en) Multi-layer inductance and capacitance composite element
KR100920614B1 (en) Multilayer chip capacitor
JP2662742B2 (en) Band-pass filter
JP2878919B2 (en) Chip type capacitor for high frequency noise reduction
CN1311486C (en) Multilayer feed-through capacitor
JP3988651B2 (en) The multilayer capacitor, the wiring board, the decoupling circuit and a high frequency circuit
US6784762B2 (en) Laminated LC filter where the pattern widths of the central portion air is greater than the end portions

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090910

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100910

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100910

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees