JP2976960B2 - Stacked three-terminal capacitor array - Google Patents

Stacked three-terminal capacitor array

Info

Publication number
JP2976960B2
JP2976960B2 JP10032234A JP3223498A JP2976960B2 JP 2976960 B2 JP2976960 B2 JP 2976960B2 JP 10032234 A JP10032234 A JP 10032234A JP 3223498 A JP3223498 A JP 3223498A JP 2976960 B2 JP2976960 B2 JP 2976960B2
Authority
JP
Japan
Prior art keywords
signal
electrodes
electrode
ground
capacitor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10032234A
Other languages
Japanese (ja)
Other versions
JPH11214256A (en
Inventor
田 泰 弘 中
貴 博 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP10032234A priority Critical patent/JP2976960B2/en
Publication of JPH11214256A publication Critical patent/JPH11214256A/en
Application granted granted Critical
Publication of JP2976960B2 publication Critical patent/JP2976960B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は積層3端子コンデ
ンサアレイに関し、特にたとえば、ノイズフィルタなど
として用いられる3端子コンデンサを1チップ内に複数
個形成した積層3端子コンデンサアレイに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer three-terminal capacitor array, and more particularly to a multilayer three-terminal capacitor array in which a plurality of three-terminal capacitors used as a noise filter or the like are formed in one chip.

【0002】[0002]

【従来の技術】図9は、従来の積層3端子コンデンサア
レイの一例を示す斜視図である。積層3端子コンデンサ
アレイ1は、積層体2を含む。積層体2は、図10に示
すように、複数の誘電体層3a〜3dを含む。第1の誘
電体層3a上には、たとえば4つの直線状の信号電極4
a〜4dが形成される。また、第2の誘電体層3b上に
は、信号電極4a〜4dが露出した両側を除いて、ほぼ
全面にグランド電極5が形成される。さらに、第3の誘
電体層3c上には、信号電極4a〜4dに対応する位置
に、別の信号電極6a〜6dが形成される。そして、こ
れらの信号電極6a〜6dの上に、第4の誘電体層3d
が載置される。これらの誘電体層3a〜3dが積層され
て、積層体2が形成される。
FIG. 9 is a perspective view showing an example of a conventional laminated three-terminal capacitor array. The multilayer three-terminal capacitor array 1 includes a multilayer body 2. The stacked body 2 includes a plurality of dielectric layers 3a to 3d as shown in FIG. On the first dielectric layer 3a, for example, four linear signal electrodes 4
a to 4d are formed. On the second dielectric layer 3b, a ground electrode 5 is formed on almost the entire surface except for both sides where the signal electrodes 4a to 4d are exposed. Further, on the third dielectric layer 3c, other signal electrodes 6a to 6d are formed at positions corresponding to the signal electrodes 4a to 4d. Then, a fourth dielectric layer 3d is formed on these signal electrodes 6a to 6d.
Is placed. These dielectric layers 3a to 3d are laminated to form a laminate 2.

【0003】積層体2の外面には、信号電極4a〜4d
および信号電極6a〜6dが接続される外部電極7a〜
7hが形成される。さらに、積層体2の外面には、グラ
ンド電極5が接続される2つの外部電極8が形成され
る。外部電極7a,7eには、信号電極4a,6aが接
続される。したがって、外部電極7a,7e間は導通
し、かつ外部電極7a,7eと外部電極8との間に静電
容量が形成される。同様に、外部電極7b,7fには信
号電極4b,6bが接続され、外部電極7c,7gには
信号電極4c,6cが接続され、外部電極7d,7hに
は信号電極4d,6dが接続される。
[0003] The signal electrodes 4a to 4d
And external electrodes 7a to which signal electrodes 6a to 6d are connected.
7h are formed. Further, two external electrodes 8 to which the ground electrode 5 is connected are formed on the outer surface of the laminate 2. The signal electrodes 4a, 6a are connected to the external electrodes 7a, 7e. Therefore, conduction is provided between the external electrodes 7a and 7e, and a capacitance is formed between the external electrodes 7a and 7e and the external electrode 8. Similarly, signal electrodes 4b and 6b are connected to external electrodes 7b and 7f, signal electrodes 4c and 6c are connected to external electrodes 7c and 7g, and signal electrodes 4d and 6d are connected to external electrodes 7d and 7h. You.

【0004】この積層3端子コンデンサアレイ1は、た
とえばノイズフィルタとして用いられる。つまり、外部
電極8をグランド電位に接続し、外部電極7a,7e間
に信号を流すことにより、外部電極7a,7eと外部電
極8との間に形成された静電容量によって、信号中に含
まれるノイズが除去される。積層3端子コンデンサアレ
イ1では、このような3端子コンデンサが複数個形成さ
れているため、1つのチップで複数の信号のノイズを除
去することができる。
[0004] The laminated three-terminal capacitor array 1 is used, for example, as a noise filter. That is, by connecting the external electrode 8 to the ground potential and flowing a signal between the external electrodes 7a and 7e, the signal is included in the signal by the capacitance formed between the external electrodes 7a and 7e and the external electrode 8. Noise is removed. In the laminated three-terminal capacitor array 1, a plurality of such three-terminal capacitors are formed, so that noise of a plurality of signals can be removed by one chip.

【0005】この積層3端子コンデンサアレイ1は、図
11に示すように、同一面に信号電極4a〜4dが形成
され、別の同一面に信号電極6a〜6dが形成されてい
る。そのため、信号電極4a〜4dの隣接するものの間
に、浮遊容量が発生する。同様に、信号電極6a〜6d
の隣接するものの間に、浮遊容量が発生する。この浮遊
容量のため、複数の3端子コンデンサに信号を流すと、
3端子コンデンサに流れる信号が別の3端子コンデンサ
に伝わり、いわゆるクロストークが発生する。このよう
な信号電極間の浮遊容量を小さくするため、図12に示
すように、信号電極4a,4cと信号電極4b,4dと
を異なる面上に形成し、信号電極6a,6cと信号電極
6b,6dとを異なる面上に形成したものがある。そし
て、それぞれの信号電極が形成された面の間に、それぞ
れグランド電極5が形成されている。
As shown in FIG. 11, the laminated three-terminal capacitor array 1 has signal electrodes 4a to 4d formed on the same surface and signal electrodes 6a to 6d formed on another same surface. Therefore, a stray capacitance is generated between adjacent signal electrodes 4a to 4d. Similarly, the signal electrodes 6a to 6d
A stray capacitance is generated between adjacent ones. Due to this stray capacitance, when a signal flows through a plurality of three-terminal capacitors,
A signal flowing through the three-terminal capacitor is transmitted to another three-terminal capacitor, and so-called crosstalk occurs. In order to reduce the stray capacitance between such signal electrodes, as shown in FIG. 12, the signal electrodes 4a and 4c and the signal electrodes 4b and 4d are formed on different surfaces, and the signal electrodes 6a and 6c and the signal electrode 6b are formed. , 6d are formed on different surfaces. The ground electrodes 5 are formed between the surfaces on which the signal electrodes are formed.

【0006】この積層3端子コンデンサアレイ1では、
たとえば2つの信号電極4a,4bの間にグランド電極
5が形成されているため、これらの信号電極4a,4b
間に浮遊容量が発生しない。また、同一面内で隣接する
信号電極4a,4c間の距離が大きくなるため、これら
の信号電極間4a,4c間に発生する浮遊容量は小さく
なる。他の信号電極についても同様であり、グランド電
極の両側にある信号電極間には浮遊容量が発生せず、同
一面内で隣接する信号電極間の距離が大きいため、発生
する浮遊容量は小さい。したがって、図12に示す積層
3端子コンデンサアレイ1では、図11に示すものに比
べて、クロストークを小さくすることができる。
In this laminated three-terminal capacitor array 1,
For example, since the ground electrode 5 is formed between the two signal electrodes 4a and 4b, these signal electrodes 4a and 4b
No stray capacitance occurs between them. Further, since the distance between the adjacent signal electrodes 4a and 4c in the same plane increases, the stray capacitance generated between the signal electrodes 4a and 4c decreases. The same applies to other signal electrodes. Since no stray capacitance is generated between the signal electrodes on both sides of the ground electrode and the distance between adjacent signal electrodes in the same plane is large, the generated stray capacitance is small. Therefore, in the multilayer three-terminal capacitor array 1 shown in FIG. 12, crosstalk can be reduced as compared with the one shown in FIG.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、電子部
品の小型化の要請により、積層3端子コンデンサアレイ
も小型化が進められている。この場合、同一面内にある
信号電極の間の距離が小さくなり、浮遊容量が大きくな
って、クロストークが大きくなる。さらに、グランド電
極の両側にある信号電極は、同じグランド電極との間で
静電容量を形成することになる。そのため、グランド電
極を介して、その両側にある信号電極間で信号が伝わる
ことがあり、クロストークがやはり発生することがあ
る。
However, with the demand for miniaturization of electronic components, miniaturization of multilayer three-terminal capacitor arrays has been promoted. In this case, the distance between the signal electrodes in the same plane decreases, the stray capacitance increases, and the crosstalk increases. Further, the signal electrodes on both sides of the ground electrode form a capacitance with the same ground electrode. Therefore, a signal may be transmitted between the signal electrodes on both sides of the ground electrode via the ground electrode, and crosstalk may still occur.

【0008】それゆえに、この発明の主たる目的は、小
型でクロストークの小さい積層3端子コンデンサアレイ
を提供することである。
SUMMARY OF THE INVENTION Therefore, a main object of the present invention is to provide a laminated three-terminal capacitor array having a small size and a small crosstalk.

【0009】[0009]

【課題を解決するための手段】この発明は、複数の誘電
体層と、誘電体層上に形成される複数の信号電極と、信
号電極の形成されていない誘電体層の全面に形成される
グランド電極とを含む積層体を有し、信号電極が形成さ
れた誘電体層においては1つの誘電体層上に1つのみの
信号電極が形成され、かつ隣接する信号電極間に複数の
グランド電極が配置されるように誘電体層が積層されて
積層体が形成され、積層体の外面に信号電極およびグラ
ンド電極のそれぞれに接続される外部電極が形成された
積層3端子コンデンサアレイであって、隣接する信号電
極は積層方向において互いに対向する面を有していない
ように配置される、積層3端子コンデンサアレイであ
る。この積層3端子コンデンサアレイにおいて、同一
外部電極に複数の信号電極を接続してもよい。
According to the present invention, a plurality of dielectric layers, a plurality of signal electrodes formed on the dielectric layers, and an entire surface of the dielectric layer where no signal electrodes are formed are formed. In a dielectric layer including a ground electrode and a signal electrode formed thereon, only one signal electrode is formed on one dielectric layer, and a plurality of signal electrodes are provided between adjacent signal electrodes. The dielectric layers were laminated so that the ground electrodes were arranged to form a laminate, and external electrodes connected to the signal electrode and the ground electrode were formed on the outer surface of the laminate.
A multilayer three-terminal capacitor array, wherein adjacent signal
Poles do not have faces facing each other in the stacking direction
Is a stacked three-terminal capacitor array. The laminated three-terminal capacitor array odor Te, may be connected to a plurality of signal electrodes to the same external electrode.

【0010】1つの誘電体層上に1つのみの信号電極が
形成され、かつ複数の信号電極間にグランド電極が配置
されているため、複数の信号電極間に浮遊容量が発生し
ない。そのため、信号電極間の浮遊容量によるクロスト
ークを低減することができる。しかも、1つの誘電体層
には1つの信号電極しか形成されないため、小型化して
も、信号電極間の浮遊容量の発生を防止することができ
る。このような積層3端子コンデンサアレイにおいて、
信号電極間に複数のグランド電極を形成すれば、それぞ
れの信号電極は異なるグランド電極との間で静電容量を
形成することになり、グランド電極を介したクロストー
クを低減することができる。さらに、同一の外部電極に
複数の信号電極を接続することにより、容量を大きくで
きるとともに、1つの3端子コンデンサの信号電極の断
面積が大きくなり、電流容量を大きくすることができ
る。
Since only one signal electrode is formed on one dielectric layer and the ground electrode is arranged between the plurality of signal electrodes, no stray capacitance occurs between the plurality of signal electrodes. Therefore, crosstalk due to stray capacitance between signal electrodes can be reduced. Moreover, since only one signal electrode is formed on one dielectric layer, generation of stray capacitance between the signal electrodes can be prevented even if the size is reduced. In such a laminated three-terminal capacitor array,
If a plurality of ground electrodes are formed between signal electrodes, each signal electrode forms a capacitance with a different ground electrode, and crosstalk via the ground electrode can be reduced. Further, by connecting a plurality of signal electrodes to the same external electrode, the capacity can be increased, and at the same time, the cross-sectional area of the signal electrode of one three-terminal capacitor can be increased, and the current capacity can be increased.

【0011】この発明の上述の目的,その他の目的,特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings.

【0012】[0012]

【発明の実施の形態】図1は、この発明の積層3端子コ
ンデンサアレイの一例を示す斜視図である。積層3端子
コンデンサアレイ10は、積層体12を含む。積層体1
2は、図2に示すように、第1の誘電体層14を含む。
第1の誘電体層14上には、幅方向に延びる直線状の第
1の信号電極16が形成される。第1の信号電極16
は、第1の誘電体層14の一端側に近い部分において、
その一端とほぼ平行となるように形成される。そして、
第1の信号電極16は、第1の誘電体層14の幅方向の
両側に露出するように形成される。
FIG. 1 is a perspective view showing an example of a multilayer three-terminal capacitor array according to the present invention. The multilayer three-terminal capacitor array 10 includes a multilayer body 12. Laminate 1
2 includes a first dielectric layer 14, as shown in FIG.
On the first dielectric layer 14, a linear first signal electrode 16 extending in the width direction is formed. First signal electrode 16
Is at a portion near one end of the first dielectric layer 14,
It is formed so as to be substantially parallel to one end thereof. And
The first signal electrode 16 is formed so as to be exposed on both sides of the first dielectric layer 14 in the width direction.

【0013】第1の信号電極16の形成された第1の誘
電体層14上には、第2の誘電体層18が積層される。
第2の誘電体層18上には、第1の信号電極16が露出
した両側を除いて、ほぼ全面にグランド電極20が形成
される。さらに、グランド電極20上には、第3の誘電
体層22が積層される。第3の誘電体層22上には、第
1の信号電極16と平行に、第2の信号電極24が形成
される。この第2の信号電極24は、第3の誘電体層2
2の幅方向の両側に露出するように形成される。そし
て、第2の信号電極24は、第1の信号電極16とずれ
た位置に形成される。
On the first dielectric layer 14 on which the first signal electrode 16 is formed, a second dielectric layer 18 is laminated.
On the second dielectric layer 18, a ground electrode 20 is formed on almost the entire surface except for both sides where the first signal electrode 16 is exposed. Further, a third dielectric layer 22 is laminated on the ground electrode 20. A second signal electrode 24 is formed on the third dielectric layer 22 in parallel with the first signal electrode 16. The second signal electrode 24 is connected to the third dielectric layer 2
2 are formed so as to be exposed on both sides in the width direction. Then, the second signal electrode 24 is formed at a position shifted from the first signal electrode 16.

【0014】第2の信号電極24の形成された第3の誘
電体層22上には、第4の誘電体層26が積層される。
第4の誘電体層26上には、第1および第2の信号電極
16,24が露出した両側を除いて、ほぼ全面にグラン
ド電極28が形成される。さらに、グランド電極28上
には、第5の誘電体層30が積層される。第5の誘電体
層30上には、第1および第2の信号電極16,24と
平行に、第3の信号電極32が形成される。この第3の
信号電極32は、第5の誘電体層30の幅方向の両側に
露出するように形成される。そして、第3の信号電極3
2は、第1および第2の信号電極16,24とずれた位
置に形成される。
On the third dielectric layer 22 on which the second signal electrode 24 is formed, a fourth dielectric layer 26 is laminated.
On the fourth dielectric layer 26, a ground electrode 28 is formed on almost the entire surface except on both sides where the first and second signal electrodes 16 and 24 are exposed. Further, on the ground electrode 28, a fifth dielectric layer 30 is laminated. A third signal electrode 32 is formed on the fifth dielectric layer 30 in parallel with the first and second signal electrodes 16 and 24. The third signal electrode 32 is formed so as to be exposed on both sides of the fifth dielectric layer 30 in the width direction. And the third signal electrode 3
2 is formed at a position shifted from the first and second signal electrodes 16 and 24.

【0015】第3の信号電極32の形成された第5の誘
電体層30上には、第6の誘電体層34が積層される。
第6の誘電体層34上には、第1,第2および第3の信
号電極16,24,32が露出した両側を除いて、ほぼ
全面にグランド電極36が形成される。さらに、グラン
ド電極36上には、第7の誘電体層38が積層される。
第7の誘電体層38上には、第1,第2および第3の信
号電極16,24,32と平行に、第4の信号電極40
が形成される。この第4の信号電極40は、第7の誘電
体層38の幅方向の両側に露出するように形成される。
そして、第4の信号電極40は、第1,第2および第3
の信号電極16,24,32とずれた位置に形成され
る。この第4の信号電極40の形成された第7の誘電体
層38上には、第8の誘電体層42が積層される。
On the fifth dielectric layer 30 on which the third signal electrode 32 is formed, a sixth dielectric layer 34 is laminated.
On the sixth dielectric layer 34, a ground electrode 36 is formed on almost the entire surface except for both sides where the first, second, and third signal electrodes 16, 24, and 32 are exposed. Further, a seventh dielectric layer 38 is stacked on the ground electrode 36.
On the seventh dielectric layer 38, in parallel with the first, second and third signal electrodes 16, 24, 32, a fourth signal electrode 40
Is formed. The fourth signal electrode 40 is formed so as to be exposed on both sides of the seventh dielectric layer 38 in the width direction.
Further, the fourth signal electrode 40 includes the first, second, and third signal electrodes.
Are formed at positions displaced from the signal electrodes 16, 24, 32. On the seventh dielectric layer 38 on which the fourth signal electrode 40 is formed, an eighth dielectric layer 42 is laminated.

【0016】積層体42の信号電極16,24,32,
40の引き出された2つの側面には、外部電極44a,
44b,44c,44dおよび外部電極44e,44
f,44g,44hが形成される。外部電極44aには
第1の信号電極16の一端が接続され、外部電極44e
には第1の信号電極16の他端が接続される。また、外
部電極44bには第2の信号電極24の一端が接続さ
れ、外部電極44fには第2の信号電極24の他端が接
続される。外部電極44cには第3の信号電極32の一
端が接続され、外部電極44gには第3の信号電極32
の他端が接続される。また、外部電極44dには第4の
信号電極40の一端が接続され、外部電極44hには第
4の信号電極40の他端が接続される。
The signal electrodes 16, 24, 32,
External electrodes 44a,
44b, 44c, 44d and external electrodes 44e, 44
f, 44g and 44h are formed. One end of the first signal electrode 16 is connected to the external electrode 44a.
Is connected to the other end of the first signal electrode 16. One end of the second signal electrode 24 is connected to the external electrode 44b, and the other end of the second signal electrode 24 is connected to the external electrode 44f. One end of the third signal electrode 32 is connected to the external electrode 44c, and the third signal electrode 32 is connected to the external electrode 44g.
Are connected to each other. One end of the fourth signal electrode 40 is connected to the external electrode 44d, and the other end of the fourth signal electrode 40 is connected to the external electrode 44h.

【0017】さらに、積層体12の外部電極44a〜4
4hが形成されていない2つの側面には、別の外部電極
46a,46bが形成される。これらの外部電極46
a,46bには、3つのグランド電極20,28,36
が接続される。この積層3端子コンデンサアレイ10の
内部は、図3に示すように、第1の信号電極16,第2
の信号電極24,第3の信号電極32および第4の信号
電極40がステップ状に配置され、各信号電極16,2
4,32,40の間に、グランド電極20,28,36
が配置されている。
Further, the external electrodes 44a-4
On the two side surfaces where 4h is not formed, another external electrode 46a, 46b is formed. These external electrodes 46
a, 46b have three ground electrodes 20, 28, 36
Is connected. As shown in FIG. 3, the inside of the multilayer three-terminal capacitor array 10 includes a first signal electrode 16 and a second signal electrode 16.
The signal electrodes 24, the third signal electrode 32, and the fourth signal electrode 40 are arranged in a step shape.
4, 32, 40, ground electrodes 20, 28, 36
Is arranged.

【0018】この積層3端子コンデンサアレイ10で
は、外部電極46a,46bがグランド電位に接続され
る。そして、外部電極44a,44e間、外部電極44
b,44f間、外部電極44c,44g間および外部電
極44d,44h間に、信号が流される。したがって、
図4に示すように、信号電極16,24,32,40に
信号が流され、これらの信号電極16,24,32,4
0とグランド電極20,28,36との間に静電容量が
形成される。したがって、外部電極44a,44b,4
4c,44dに信号を入力すると、その中に含まれるノ
イズが静電容量によって除去され、外部電極44e,4
4f,44g,44hからノイズのない信号が出力され
る。
In this laminated three-terminal capacitor array 10, the external electrodes 46a and 46b are connected to the ground potential. Then, between the external electrodes 44a and 44e,
Signals flow between b and 44f, between the external electrodes 44c and 44g, and between the external electrodes 44d and 44h. Therefore,
As shown in FIG. 4, a signal flows through the signal electrodes 16, 24, 32, 40, and the signal electrodes 16, 24, 32, 4
0 and the ground electrodes 20, 28, 36 form a capacitance. Therefore, the external electrodes 44a, 44b, 4
When a signal is input to the external electrodes 44e, 4d, the noise contained therein is removed by the capacitance.
Signals without noise are output from 4f, 44g, and 44h.

【0019】この積層3端子コンデンサアレイ10で
は、1つの誘電体層上に1つのみの信号電極が形成され
ており、それぞれの信号電極間にグランド電極が配置さ
れている。つまり、隣接する信号電極間に必ずグランド
電極が存在するため、信号電極間に浮遊容量が発生しな
い。そのため、積層3端子コンデンサアレイ10を小型
化しても、信号電極間の浮遊容量によって1つの信号電
極から他の信号電極に信号が伝わることを防ぐことがで
き、いわゆるクロストークを減少させることができる。
In this laminated three-terminal capacitor array 10, only one signal electrode is formed on one dielectric layer, and a ground electrode is arranged between each signal electrode. That is, since the ground electrode always exists between the adjacent signal electrodes, no stray capacitance occurs between the signal electrodes. Therefore, even if the laminated three-terminal capacitor array 10 is miniaturized, a signal can be prevented from being transmitted from one signal electrode to another signal electrode due to a stray capacitance between the signal electrodes, and so-called crosstalk can be reduced. .

【0020】しかしながら、図2および図3に示す積層
3端子コンデンサアレイ10では、第1の信号電極16
と第2の信号電極24とがグランド電極20を共有し、
第2の信号電極24と第3の信号電極32とがグランド
電極28を共有し、第3の信号電極32と第4の信号電
極40とがグランド電極36を共有している。そのた
め、これらのグランド電極20,28,36を介したク
ロストークを防止することができないことがある。そこ
で、図5に示すように、各信号電極間に複数のグランド
電極を形成することが考えられる。
However, in the multilayer three-terminal capacitor array 10 shown in FIG. 2 and FIG.
And the second signal electrode 24 share the ground electrode 20,
The second signal electrode 24 and the third signal electrode 32 share the ground electrode 28, and the third signal electrode 32 and the fourth signal electrode 40 share the ground electrode 36. Therefore, it may not be possible to prevent crosstalk via these ground electrodes 20, 28, 36. Therefore, it is conceivable to form a plurality of ground electrodes between each signal electrode as shown in FIG.

【0021】この積層3端子コンデンサアレイ10で
は、第1の信号電極16と第2の信号電極24との間
に、2つのグランド電極20a,20bが形成されてい
る。同様に、第2の信号電極24と第3の信号電極32
との間には2つのグランド電極28a,28bが形成さ
れ、第3の信号電極32と第4の信号電極40との間に
は2つのグランド電極36a,36bが形成されてい
る。そして、これらのグランド電極20a,20b,2
8a,28b,36a,36bが外部電極46a,46
bに接続され、外部電極46a,46bがグランド電位
に接続される。
In this laminated three-terminal capacitor array 10, two ground electrodes 20a and 20b are formed between the first signal electrode 16 and the second signal electrode 24. Similarly, the second signal electrode 24 and the third signal electrode 32
, Two ground electrodes 28 a and 28 b are formed, and between the third signal electrode 32 and the fourth signal electrode 40, two ground electrodes 36 a and 36 b are formed. And, these ground electrodes 20a, 20b, 2
8a, 28b, 36a, 36b are external electrodes 46a, 46
b, and the external electrodes 46a and 46b are connected to the ground potential.

【0022】この積層3端子コンデンサアレイ10にお
いても、各信号電極間にグランド電極が形成されている
ため、信号電極間に浮遊容量が発生せず、信号電極間の
クロストークを減少させることができる。さらに、各信
号電極間に2つのグランド電極が形成されており、しか
もこれらのグランド電極は同電位であるため、グランド
電極間におけるクロストークを減少させることができ
る。
Also in this laminated three-terminal capacitor array 10, since the ground electrode is formed between the signal electrodes, no stray capacitance occurs between the signal electrodes, and crosstalk between the signal electrodes can be reduced. . Further, since two ground electrodes are formed between the signal electrodes, and these ground electrodes have the same potential, crosstalk between the ground electrodes can be reduced.

【0023】これを説明するために、信号電極間に2つ
のグランド電極を形成した場合の等価回路を図6に示
し、信号電極間に1つのグランド電極を形成した場合の
等価回路を図7に示す。これらの等価回路において、C
1は1つの信号電極とグランド電極との間に形成される
静電容量であり、C2は別の信号電極とグランド電極と
の間に形成される静電容量である。また、L1およびL
2は、グランド電極の残留インダクタンスである。ここ
で、L1は、外部電極46aまたは46bとそれに近い
信号電極との間に存在するインダクタンスであり、L2
は、2つの信号電極の間隔の範囲に存在するグランド電
極のインダクタンスである。さらに、L0は、積層3端
子コンデンサアレイ10を実装する回路基板の電極の残
留インダクタンスである。
To explain this, an equivalent circuit when two ground electrodes are formed between signal electrodes is shown in FIG. 6, and an equivalent circuit when one ground electrode is formed between signal electrodes is shown in FIG. Show. In these equivalent circuits, C
Reference numeral 1 denotes a capacitance formed between one signal electrode and a ground electrode, and C2 denotes a capacitance formed between another signal electrode and a ground electrode. Also, L1 and L
2 is a residual inductance of the ground electrode. Here, L1 is the inductance existing between the external electrode 46a or 46b and the signal electrode close thereto, and L2
Is the inductance of the ground electrode existing in the range of the interval between the two signal electrodes. Further, L0 is a residual inductance of an electrode of a circuit board on which the laminated three-terminal capacitor array 10 is mounted.

【0024】図7では、信号電極間のグランド電極が1
つであるため、2つの静電容量C1,C2が、1つのイ
ンダクタンスL2で接続されている。それに対して、図
6では、信号電極間のグランド電極が2つであるため、
2つの静電容量C1,C2が、2つのグランド電極に存
在するインダクタンスL1と、1つのグランド電極に存
在するインダクタンスL2とで接続されている。
In FIG. 7, the ground electrode between the signal electrodes is 1
Therefore, the two capacitances C1 and C2 are connected by one inductance L2. On the other hand, in FIG. 6, since there are two ground electrodes between the signal electrodes,
Two capacitances C1 and C2 are connected by an inductance L1 present on two ground electrodes and an inductance L2 present on one ground electrode.

【0025】図7に示す等価回路においては、静電容量
C2からグランド電極に伝わったノイズは、インダクタ
ンスL2,L1,L0を介してグランドに流れ、静電容
量C1から他の信号電極には伝わらない。しかしなが
ら、ノイズの周波数が高くなると、静電容量C1のイン
ピーダンスが小さくなり、インダクタンスL1+L0の
インピーダンスに近くなると、矢印で示すように、ノイ
ズが静電容量C1を介して他の信号電極に伝わりやすく
なる。それに対して、図6に示す等価回路においては、
静電容量C1とC2とがインダクタンスL2のみで接続
されていないため、高周波ノイズのために静電容量C1
のインピーダンスが小さくなっても、静電容量C1と回
路基板のインダクタンスL0との間のインダクタンスL
1がL0より大きい限り、矢印で示すように、ノイズは
静電容量C1側に伝わらない。
In the equivalent circuit shown in FIG. 7, the noise transmitted from the capacitance C2 to the ground electrode flows to the ground via the inductances L2, L1, L0, and is transmitted from the capacitance C1 to other signal electrodes. Absent. However, when the frequency of the noise increases, the impedance of the capacitance C1 decreases. When the frequency approaches the impedance of the inductance L1 + L0, the noise is easily transmitted to other signal electrodes via the capacitance C1, as indicated by arrows. . In contrast, in the equivalent circuit shown in FIG.
Since the capacitances C1 and C2 are not connected only by the inductance L2, the capacitance C1
Is small, the inductance L between the capacitance C1 and the inductance L0 of the circuit board is small.
As long as 1 is larger than L0, noise does not propagate to the capacitance C1 side as indicated by the arrow.

【0026】このように、1つの誘電体層に1つのみの
信号電極を形成し、かつ信号電極間に2つのグランド電
極を形成することにより、信号電極間のクロストークお
よびグランド電極を介したクロストークを減少させるこ
とができる。なお、信号電極間のグランド電極の数は、
2つに限らず、3つ以上のグランド電極を形成してもよ
いことは言うまでもない。
As described above, since only one signal electrode is formed on one dielectric layer and two ground electrodes are formed between the signal electrodes, crosstalk between the signal electrodes and the ground electrode are interposed. Crosstalk can be reduced. The number of ground electrodes between signal electrodes is
It goes without saying that not only two but also three or more ground electrodes may be formed.

【0027】また、信号電極の電流容量を増やすため
に、図8に示すように、入出力用の外部電極間に複数の
信号電極を形成してもよい。ここでは、図5に示す積層
3端子コンデンサアレイの積層構造に加えて、さらに多
数の誘電体層を積層し、信号電極48,50,52,5
4が形成されている。さらに、グランド電極22a,2
2b,28a,28b,36a,36bに加えて、グラ
ンド電極56a,56b,58a,58b,60a,6
0b,62a,62bが形成されている。これらのグラ
ンド電極は、各信号電極の間に、それぞれ2つずつ形成
される。
In order to increase the current capacity of the signal electrode, a plurality of signal electrodes may be formed between input / output external electrodes as shown in FIG. Here, in addition to the multilayer structure of the multilayer three-terminal capacitor array shown in FIG.
4 are formed. Further, the ground electrodes 22a, 22
2b, 28a, 28b, 36a, 36b, and ground electrodes 56a, 56b, 58a, 58b, 60a, 6
0b, 62a and 62b are formed. Two of these ground electrodes are formed between each of the signal electrodes.

【0028】信号電極16,48は、互いに対応する位
置に形成され、外部電極44a,44eに接続される。
同様に、信号電極24,50、信号電極32,52およ
び信号電極40,54は、互いに対応する位置に形成さ
れ、それぞれ外部電極44b,44f、外部電極44
c,44gおよび外部電極44d,44hに接続され
る。この積層3端子コンデンサアレイ10では、たとえ
ば外部電極44a,44e間に2つの信号電極16,4
8が接続されているため、1つの信号電極16のみが接
続された図5に示す積層3端子コンデンサアレイに比べ
て、高容量で信号電極の断面積が2倍となる。そのた
め、外部電極44a,44e間の信号電極の電流容量が
大きくなり、大電流の信号を流すことができる。
The signal electrodes 16 and 48 are formed at positions corresponding to each other, and are connected to the external electrodes 44a and 44e.
Similarly, the signal electrodes 24 and 50, the signal electrodes 32 and 52, and the signal electrodes 40 and 54 are formed at positions corresponding to each other, and the external electrodes 44b and 44f and the external electrode 44, respectively.
c, 44g and external electrodes 44d, 44h. In this laminated three-terminal capacitor array 10, for example, two signal electrodes 16, 4 are provided between external electrodes 44a, 44e.
8 is connected, the cross-sectional area of the signal electrode is twice as large as that of the stacked three-terminal capacitor array shown in FIG. 5 in which only one signal electrode 16 is connected. Therefore, the current capacity of the signal electrode between the external electrodes 44a and 44e increases, and a large current signal can flow.

【0029】もちろん、外部電極間に接続される信号電
極の数は3つ以上であってもよく、所望の電流容量に応
じて、外部電極間に接続される信号電極の数を調整すれ
ばよい。外部電極間の信号電極の数を増やすには、信号
電極を形成した誘電体層の積層数を増やせばよく、各信
号電極間にグランド電極を形成するようにすることによ
り、上述のように、クロストークを防止することができ
る。なお、信号電極間に1つのグランド電極を形成した
積層3端子コンデンサアレイについても、外部電極間に
接続される信号電極の数を増やすことにより、その電流
容量を大きくすることができる。
Of course, the number of signal electrodes connected between the external electrodes may be three or more, and the number of signal electrodes connected between the external electrodes may be adjusted according to a desired current capacity. . In order to increase the number of signal electrodes between the external electrodes, the number of stacked dielectric layers on which the signal electrodes are formed may be increased, and by forming the ground electrode between each signal electrode, as described above, Crosstalk can be prevented. The current capacity of a three-terminal capacitor array in which one ground electrode is formed between signal electrodes can be increased by increasing the number of signal electrodes connected between external electrodes.

【0030】[0030]

【発明の効果】この発明によれば、1つの誘電体層上に
1つのみの信号電極が形成されており、しかも信号電極
間にグランド電極を形成することにより、信号電極間に
浮遊容量が発生せず、信号電極間におけるクロストーク
を抑えることができる。そのため、信号電極間の距離を
小さくすることができ、積層3端子コンデンサアレイの
小型化を図ることができる。さらに、信号電極間に形成
されるグランド電極を2つ以上にすることにより、隣接
するグランド電極が同電位となり、グランド電極を介し
たクロストークを抑えることができる。また、1つの3
端子コンデンサを構成する外部電極間に複数の信号電極
を接続することにより、電流容量を大きくすることがで
き、大電流の信号を流すことができる。
According to the present invention, only one signal electrode is formed on one dielectric layer, and by forming a ground electrode between the signal electrodes, a floating capacitance is formed between the signal electrodes. No crosstalk occurs between the signal electrodes without generation. Therefore, the distance between the signal electrodes can be reduced, and the size of the laminated three-terminal capacitor array can be reduced. Further, by providing two or more ground electrodes between the signal electrodes, adjacent ground electrodes have the same potential, and crosstalk via the ground electrodes can be suppressed. In addition, one of three
By connecting a plurality of signal electrodes between the external electrodes forming the terminal capacitor, the current capacity can be increased, and a large current signal can flow.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の積層3端子コンデンサアレイの一例
を示す斜視図である。
FIG. 1 is a perspective view showing an example of a multilayer three-terminal capacitor array of the present invention.

【図2】図1に示す積層3端子コンデンサアレイの積層
体を示す分解斜視図である。
FIG. 2 is an exploded perspective view showing a multilayer body of the multilayer three-terminal capacitor array shown in FIG.

【図3】図1に示す積層3端子コンデンサアレイの断面
図解図である。
FIG. 3 is an illustrative sectional view of the multilayer three-terminal capacitor array shown in FIG. 1;

【図4】図1に示す積層3端子コンデンサアレイの等価
回路図である。
FIG. 4 is an equivalent circuit diagram of the multilayer three-terminal capacitor array shown in FIG.

【図5】この発明の積層3端子コンデンサアレイの他の
例を示す断面図解図である。
FIG. 5 is an illustrative sectional view showing another example of the multilayer three-terminal capacitor array of the present invention.

【図6】図5に示す積層3端子コンデンサアレイに形成
される2つの3端子コンデンサの間の関係を示す等価回
路図である。
FIG. 6 is an equivalent circuit diagram showing a relationship between two three-terminal capacitors formed in the multilayer three-terminal capacitor array shown in FIG.

【図7】図3に示す積層3端子コンデンサアレイに形成
される2つの3端子コンデンサの間の関係を示す等価回
路図である。
FIG. 7 is an equivalent circuit diagram illustrating a relationship between two three-terminal capacitors formed in the multilayer three-terminal capacitor array illustrated in FIG. 3;

【図8】図5に示す積層3端子コンデンサアレイの変形
例を示す断面図解図である。
FIG. 8 is an illustrative sectional view showing a modification of the multilayer three-terminal capacitor array shown in FIG. 5;

【図9】従来の積層3端子コンデンサアレイの一例を示
す斜視図である。
FIG. 9 is a perspective view showing an example of a conventional laminated three-terminal capacitor array.

【図10】図9に示す従来の積層3端子コンデンサアレ
イに用いられる積層体の分解斜視図である。
FIG. 10 is an exploded perspective view of a multilayer body used in the conventional multilayer three-terminal capacitor array shown in FIG.

【図11】図9に示す従来の積層3端子コンデンサアレ
イの断面図解図である。
11 is an illustrative sectional view of the conventional multilayer three-terminal capacitor array shown in FIG.

【図12】図11に示す積層3端子コンデンサアレイの
クロストークを改善した積層3端子コンデンサアレイを
示す断面図解図である。
12 is an illustrative sectional view showing a multilayer three-terminal capacitor array in which crosstalk of the multilayer three-terminal capacitor array shown in FIG. 11 is improved.

【符号の説明】[Explanation of symbols]

10 積層3端子コンデンサアレイ 12 積層体 14 第1の誘電体層 16 第1の信号電極 18 第2の誘電体層 20 グランド電極 22 第3の誘電体層 24 第2の信号電極 26 第4の誘電体層 28 グランド電極 30 第5の誘電体層 32 第3の信号電極 34 第6の誘電体層 36 グランド電極 38 第7の誘電体層 40 第4の信号電極 42 第8の誘電体層 44a〜44h 外部電極 46a,46b 外部電極 48,50,52,54 信号電極 56a,56b,58a,58b グランド電極 60a,60b,62a,62b グランド電極 Reference Signs List 10 laminated three-terminal capacitor array 12 laminated body 14 first dielectric layer 16 first signal electrode 18 second dielectric layer 20 ground electrode 22 third dielectric layer 24 second signal electrode 26 fourth dielectric Body layer 28 Ground electrode 30 Fifth dielectric layer 32 Third signal electrode 34 Sixth dielectric layer 36 Ground electrode 38 Seventh dielectric layer 40 Fourth signal electrode 42 Eighth dielectric layer 44a to 44h External electrode 46a, 46b External electrode 48, 50, 52, 54 Signal electrode 56a, 56b, 58a, 58b Ground electrode 60a, 60b, 62a, 62b Ground electrode

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01G 4/38 H01G 4/35 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 6 , DB name) H01G 4/38 H01G 4/35

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の誘電体層、 前記誘電体層上に形成される複数の信号電極、および前
記信号電極の形成されていない前記誘電体層の全面に形
成されるグランド電極を含む積層体を有し、 前記信号電極が形成された前記誘電体層においては1つ
の前記誘電体層上に1つのみの前記信号電極が形成さ
れ、かつ隣接する前記信号電極間に複数の前記グランド
電極が配置されるように前記誘電体層が積層されて積層
体が形成され、前記積層体の外面に前記信号電極および
前記グランド電極のそれぞれに接続される外部電極が形
成された積層3端子コンデンサアレイであって、 隣接する前記信号電極は積層方向において互いに対向す
る面を有していないように配置される、 積層3端子コン
デンサアレイ。
1. A laminate comprising: a plurality of dielectric layers; a plurality of signal electrodes formed on the dielectric layer; and a ground electrode formed on the entire surface of the dielectric layer where the signal electrodes are not formed. In the dielectric layer on which the signal electrodes are formed, only one signal electrode is formed on one dielectric layer, and a plurality of ground electrodes are provided between adjacent signal electrodes. A stacked three-terminal capacitor array in which the dielectric layers are stacked so as to be arranged to form a stacked body, and external electrodes connected to the signal electrode and the ground electrode are formed on the outer surface of the stacked body. And the adjacent signal electrodes face each other in the stacking direction.
A stacked three-terminal capacitor array arranged so as not to have a flat surface .
【請求項2】 同一の前記外部電極に複数の前記信号電
極が接続された、請求項1に記載の積層3端子コンデン
サアレイ。
2. The multilayer three-terminal capacitor array according to claim 1, wherein a plurality of said signal electrodes are connected to the same external electrode.
JP10032234A 1998-01-28 1998-01-28 Stacked three-terminal capacitor array Expired - Fee Related JP2976960B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10032234A JP2976960B2 (en) 1998-01-28 1998-01-28 Stacked three-terminal capacitor array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10032234A JP2976960B2 (en) 1998-01-28 1998-01-28 Stacked three-terminal capacitor array

Publications (2)

Publication Number Publication Date
JPH11214256A JPH11214256A (en) 1999-08-06
JP2976960B2 true JP2976960B2 (en) 1999-11-10

Family

ID=12353300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10032234A Expired - Fee Related JP2976960B2 (en) 1998-01-28 1998-01-28 Stacked three-terminal capacitor array

Country Status (1)

Country Link
JP (1) JP2976960B2 (en)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6687108B1 (en) 1997-04-08 2004-02-03 X2Y Attenuators, Llc Passive electrostatic shielding structure for electrical circuitry and energy conditioning with outer partial shielded energy pathways
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US6018448A (en) 1997-04-08 2000-01-25 X2Y Attenuators, L.L.C. Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US6603646B2 (en) 1997-04-08 2003-08-05 X2Y Attenuators, Llc Multi-functional energy conditioner
US6498710B1 (en) 1997-04-08 2002-12-24 X2Y Attenuators, Llc Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US6373673B1 (en) 1997-04-08 2002-04-16 X2Y Attenuators, Llc Multi-functional energy conditioner
US6580595B2 (en) 1997-04-08 2003-06-17 X2Y Attenuators, Llc Predetermined symmetrically balanced amalgam with complementary paired portions comprising shielding electrodes and shielded electrodes and other predetermined element portions for symmetrically balanced and complementary energy portion conditioning
US6509807B1 (en) * 1997-04-08 2003-01-21 X2Y Attenuators, Llc Energy conditioning circuit assembly
US20020122286A1 (en) * 2000-10-17 2002-09-05 X2Y Attenuators, Llc Energy pathway arrangement
US6636406B1 (en) 1997-04-08 2003-10-21 X2Y Attenuators, Llc Universal multi-functional common conductive shield structure for electrical circuitry and energy conditioning
US6650525B2 (en) 1997-04-08 2003-11-18 X2Y Attenuators, Llc Component carrier
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US6995983B1 (en) 1997-04-08 2006-02-07 X2Y Attenuators, Llc Component carrier
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US6738249B1 (en) 1997-04-08 2004-05-18 X2Y Attenuators, Llc Universal energy conditioning interposer with circuit architecture
EP1334543A4 (en) * 2000-11-15 2008-10-29 X2Y Attenuators Llc Energy pathway arrangement
KR100516539B1 (en) 2001-06-21 2005-09-22 가부시키가이샤 무라타 세이사쿠쇼 Noise filter
JP4682491B2 (en) * 2001-09-20 2011-05-11 株式会社村田製作所 3-terminal ceramic capacitor
WO2005020256A1 (en) * 2003-08-22 2005-03-03 Murata Manufacturing Co., Ltd. Laminated electronic component
US7630188B2 (en) 2005-03-01 2009-12-08 X2Y Attenuators, Llc Conditioner with coplanar conductors
KR100877485B1 (en) 2005-09-27 2009-01-12 티디케이가부시기가이샤 Feedthrough multilayer capacitor array

Also Published As

Publication number Publication date
JPH11214256A (en) 1999-08-06

Similar Documents

Publication Publication Date Title
JP2976960B2 (en) Stacked three-terminal capacitor array
JP2598940B2 (en) LC composite parts
JP2662742B2 (en) Bandpass filter
JP2878919B2 (en) Chip type capacitor for high frequency noise removal
US6133809A (en) LC filter with a parallel ground electrode
JPH0935936A (en) Electronic part with built-in inductor
US5583470A (en) Laminated inductor array comprising a crosstalk inhibiting layer
JP2004014961A (en) Laminated through-type capacitor
JP3470566B2 (en) Multilayer electronic components
JP2003051729A (en) Layered filter array
JP2002237429A (en) Laminated lead-through capacitor and array thereof
JPH08162368A (en) Composite-type multilayer capacitor
JP2874695B1 (en) Stacked electronic component array
JP4089726B2 (en) Multilayer electronic components
JPH07161568A (en) Multilayer capacitor array
JP2000243646A (en) Multiply laminated ceramic capacitor
JPH0812963B2 (en) Dielectric filter
JP2982558B2 (en) Multilayer feedthrough capacitors
JP2000252164A (en) Multilayer ceramic filter
JP3197249B2 (en) Multilayer LC high-pass filter
JP3823406B2 (en) Multilayer filter and mobile phone using the same
JPH06231995A (en) Lamination electronic part
JPH0343712Y2 (en)
JP2773590B2 (en) Low-pass filter
JP2006128523A (en) Composite capacitor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees