JPH11212809A - プロセッサ共有方法および装置 - Google Patents

プロセッサ共有方法および装置

Info

Publication number
JPH11212809A
JPH11212809A JP10311865A JP31186598A JPH11212809A JP H11212809 A JPH11212809 A JP H11212809A JP 10311865 A JP10311865 A JP 10311865A JP 31186598 A JP31186598 A JP 31186598A JP H11212809 A JPH11212809 A JP H11212809A
Authority
JP
Japan
Prior art keywords
thread
processes
tickets
processor
ticket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10311865A
Other languages
English (en)
Inventor
Kelvin K Yue
ケルヴィン・ケイ・ユー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JPH11212809A publication Critical patent/JPH11212809A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • General Factory Administration (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】 単一プロセッサ・システムおよび／またはマ
ルチ・プロセッサ・システムにおいて比例的共有を実施
する方法および装置を提供する。 【解決手段】 マルチ・スレッド・コンピュータ・プロ
グラムを実行するシステム内において、比例的共有を実
施することを可能にする。「チケット」と称するメタフ
ァを用い、システム内の各プロセスは、ある数のチケッ
トを有し、各チケットは、プロセスにタイム・クアンタ
ムの期間にわたってプロセッサを使用する許可を与え
る。オペレーティング・システムは、最もチケット数が
多いプロセスに最初にプロセッサ（複数のプロセッサ）
を割り与える。各プロセス（またはスレッド）が所定の
時間量にわたって実行し終えると、当該プロセス／スレ
ッドのチケットをそれに応じて調節し、実行のために新
たなプロセス（またはスレッド）を選択する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願は、オペレーティング・
システムに関し、特に、複数のプロセスに１つ以上のプ
ロセッサを比例的に共有させる方法および装置に関する
ものである。
【０００２】
【従来の技術】最新のコンピュータ・システムは、その
殆どがマルチタスキング・システムである。即ち、これ
らは、１つ以上の「ジョブ」または「プロセス」を所与
の時点に同時にアクティブにすることを可能にする。シ
ステム内にはプロセッサが１つしかない（または、プロ
セッサの数がジョブ／プロセスの数よりも少ない）場合
が多いので、ジョブ／プロセスがプロセッサ資源を共有
することが必要となる。共有プロセッサ（ｓｈａｒｅｄ
ｐｒｏｃｅｓｓｏｒ）・システムでは、ある時間を費
やしてプロセッサは第１のジョブ／プロセスの一部を実
行し、その後他のジョブ／プロセスの一部を実行するよ
うに切り替える。したがって、人間のユーザには、１つ
以上のジョブ／プロセスが所与の時点に同時に実行され
ているように見える。
【０００３】複数のアプリケーション、プロセス、また
はジョブがコンピュータ・システム内の１つ以上のプロ
セッサを共有する場合、プロセッサを公平に共有する方
法を決定する必要がある。例えば、ジョブＡは、ジョブ
Ｂよりも２倍緊急性を要する場合がある。他の例とし
て、ユーザＸおよびユーザＹがコンピュータ・システム
を共有し、ユーザＸがユーザＹよりも３倍多く料金を支
払う場合、ユーザＸはユーザＹよりも３倍プロセッサ資
源が割り当てられることを望む。
【０００４】更に、コンピュータ・システムには、「マ
ルチ・スレッド」コンピュータ・プログラム（ｍｕｌｔ
ｉ−ｔｈｒｅａｄｅｄ ｃｏｍｐｕｔｅｒ ｐｒｏｇａ
ｒａｍ）を実行するものもあり、１つのプロセスの複数
の「スレッド」が同時に実行することができる。マルチ
・スレッド処理は、オペレーティング・システムおよび
プロセッサの共有に、余分な複雑度の負担（ｎｏｔｅ）
を付け加えることになる。
【０００５】一例として、多くの従来のオペレーティン
グ・システムは、優先度に基づく手法を用いて複数のジ
ョブ、スレッド、ユーザ、またはプロセスを１つ以上の
プロセッサに割り当てる。したがって、優先度が最も高
いジョブの実行は、それよりも優先度が低いジョブより
も前に行われる。従来のオペレーティング・システムの
中には、高優先度ジョブが終了するまでこれを実行し、
その後に低優先度ジョブを実行するものがある。
【０００６】
【発明が解決しようとする課題】Ｓｏｌａｒｉｓオペレ
ーティング・システム（サンマイクロシステムズ社から
入手可能）の少なくとも１つの実施態様では、優先度が
最高のジョブをある時間期間実行し、次いでその優先度
を判定し直す。従来のＳｏｌａｒｉｓシステムにおいて
アプリケーションの優先度を定義するスケジューリング
・クラスには現在４つの異なるものがあり、それらはリ
アル・タイム（Ｒｅａｌ Ｔｉｍｅ：ＲＴ）、システム
（Ｓｙｓｔｅｍ：ＳＹＳ）、インタラクティブ（Ｉｎｔ
ｅｒａｃｔｉｖｅ：ＩＡ）、およびタイムシェアリング
（Ｔｉｍｅｓｈａｒｉｎｇ：ＴＳ）である。あるジョブ
が、その実行後に未だシステム内における最高の優先度
を有する場合、更にある時間期間実行することを許され
（例えば、２０ないし２００ミリ秒）、その後、優先度
を再度判定し直す。再判定の後、それがもはやシステム
内で最も優先度が高いジョブではなくなった場合、より
高い優先度を有するジョブを実行する。しかしながら、
あるジョブが最高の優先度を維持する場合、他のアプリ
ケーションは実行の機会を全く得ることができない。
【０００７】
【課題を解決するための手段】本発明の第１の好適な実
施態様は、単一プロセッサ・システムおよび／またはマ
ルチ・プロセッサ・システムにおいて、単一スレッド・
アプリケーション間で、比例的共有を実施する方法およ
び装置を提供する。本発明の第２の好適な実施形態は、
単一プロセッサ・システムおよび／またはマルチ・プロ
セッサ・システムにおいて、マルチ・スレッド・アプリ
ケーション間で、比例的共有を実施する方法および装置
を提供する。本発明の第３の好適な実施形態は、単一プ
ロセッサ・システムおよび／または複数プロセッサ・シ
ステムにおいて、ユーザのジョブ間で階層的な共有を実
施する方法および装置を提供する。これらの好適な実施
形態の各々について、以下で詳しく説明する。
【０００８】本発明は、「チケット（ｔｉｃｋｅｔ）」
というメタファ（比喩的表現）を用いる。好適な実施形
態では、システム内の各プロセスはある数のチケットを
有し、各チケットは、当該プロセスのスレッドに、ある
時間間隔（「タイム・クアンタム（ｔｉｍｅ ｑｕａｎ
ｔｕｍ）」）プロセッサを使用する権利を与える。オペ
レーティング・システムは最も多くのチケットを有する
プロセスのスレッドに、最初にプロセッサ時間を割り当
てる。所定の時間量の間実行し、各スレッド（またはプ
ロセス）が終了する毎に、当該スレッドが属するプロセ
スのチケットを適宜調節し、新たなスレッドを選択し実
行する。
【０００９】一例として、プロセスＡおよびプロセスＢ
に対するプロセッサ割当て比率がｘ：ｙとすると、プロ
セスＡにはｘ個のチケットが与えられ、プロセスＢには
ｙ個のチケットが与えられる。プロセス（または当該プ
ロセスのスレッド）の優先度は、当該プロセスが現在有
するチケットの数に基づいて計算される。プロセスが現
在有するチケットが多いほど、そのスレッドの優先度は
高くなる。
【００１０】オペレーティング・システムは、最高の優
先度を有する待機中のスレッドを取り出し実行する。ス
レッドを取り出し実行する毎に、そのプロセスが現在有
するチケットの数は減少していく。あるプロセスが保持
するチケット数が０に達した場合、チケット数はその初
期のチケット数にリセットされる。チケットは、システ
ム内の各プロセスに割り当てることができる。あるい
は、チケットは、各プロセスに割り当て、そのプロセス
の全スレッドで共有することも可能である。あるいは、
チケットは、プロセス・グループに割り当て、このグル
ープ内の全プロセスによって共有することも可能であ
る。
【００１１】あるいは、チケットは、ユーザ・レベルで
割り当て、特定のユーザの全ジョブによって共有するこ
とも可能である。
【００１２】本発明の目的によれば、ここに具現化しか
つ概述するように、本発明は、複数のプロセス間で、デ
ータ処理システムにおける少なくとも１つのプロセッサ
を共有する方法を提供する。この方法は、最初に、ある
数のチケットを前記複数のプロセスの各々に割り当てる
ステップと、スレッドに関連するプロセスに割り当てら
れたチケットの数にしたがって、複数のプロセスの各々
のスレッドに、初期優先度を割り当てるステップと、ス
レッドのいずれの２つの間でも実行時間割合が、スレッ
ドに関連する２つのプロセスのチケット数の間の割合と
同一となるように、複数のプロセスに割り当てられたチ
ケットによって示される順序で複数のプロセスの各スレ
ッドを実行するステップを含み、これらは前述のデータ
処理システムによって実行される。
【００１３】更に本発明の目的によれば、ここに具現化
しかつ概述するように、本発明は、データ処理システム
において、複数のマルチ・スレッド・アプリケーション
の複数のスレッド間で１つのプロセッサを共有する方法
に関する。この方法は、最初に、複数のマルチ・スレッ
ド・アプリケーションの各々に、それぞれのチケット数
を割り当てるステップと、各マルチ・スレッド・アプリ
ケーションに割り当てたチケット数にしたがって、複数
のマルチスレッド・アプリケーションの各々に、優先度
を割り当てるステップと、ディスパッチ・キュー（ｄｉ
ｓｐａｔｃｈｑｕｅｕｅ）上で他のスレッドに使用可能
な余裕がない場合、複数のマルチ・スレッド・アプリケ
ーションの少なくとも１つのスレッドをチケット・キュ
ー（ｔｉｃｋｅｔ ｑｕｅｕｅ）に追加するステップ
と、ディスパッチ・キュー上に他のプロセスのための余
裕ができた場合、複数のマルチ・スレッド・アプリケー
ションの少なくとも１つのスレッドをディスパッチ・キ
ューに追加するステップを含み、これらのステップは前
述のデータ処理システムによって実行される。
【００１４】更に本発明の目的によれば、ここに具現化
しかつ概述するように、本発明は、データ処理システム
において、第１のマルチ・スレッド・プロセスの複数の
スレッドと第２のマルチ・スレッド・プロセスの複数の
スレッドとの間で少なくとも１つのプロセッサを共有す
る方法に関する。この方法は、最初に、第１および第２
のマルチ・スレッド・プロセスにそれぞれのチケット数
を割り当てるステップと、各マルチ・スレッド・プロセ
スに割り当てたチケット数にしたがって、第１および第
２のマルチ・スレッド・プロセスの各々の少なくとも１
つのスレッドの優先度を割り当てるステップと、プロセ
スのいずれか２つの間の実行時間の割合が、２つのマル
チ・スレッド・プロセスのチケット数の間の割合と同じ
となるように、各マルチ・スレッド・プロセスに割り当
てられたチケットによって示される順序で、第１および
第２のマルチ・スレッド・プロセスのスレッドを実行す
るステップとを含み、これらのステップは前述のデータ
処理システムによって実行される。
【００１５】更に本発明の目的によれば、ここに具現化
しかつ概述するように、本発明は、データ処理システム
のメモリ記憶エリアに格納するデータ構造に関し、この
データ構造は、マルチ・スレッド・プロセスの第１のス
レッドを表すデータ構造と、マルチ・スレッド・プロセ
スの第２のスレッドを表すデータ構造と、第１および第
２のスレッドが表すデータ構造によって指し示される、
チケット・キュー・データ構造であって、第１および第
２のスレッドが属するマルチ・スレッド・プロセスに対
して、初期チケット数を示す値を格納し、更にマルチ・
スレッド・プロセスに対して現チケット数を示す値を格
納するチケット・キュー・データ構造とから成る。
【００１６】本発明の一層深い理解は、添付図面と関連
付けながら以下の説明および特許請求の範囲を参照する
ことによって明らかとなり、認めることができよう。
【００１７】
【発明の実施の形態】これより、本発明の好適な実施形
態について詳細に検討する。その例を添付図面に示す。
好都合な場合には、図面全体で同一参照番号を用いて同
一または同様の部分を示すこととする。 １．概要 本発明は、単一スレッド・アプリケーションおよび／ま
たはマルチ・スレッド・アプリケーションを実行するシ
ステム、および単一プロセッサまたは複数のプロセッサ
を含むシステムを含む、多種多様のデータ処理システム
上で実施することができる。図１ないし図４は、これら
のシステム各々の例をそれぞれ示す。
【００１８】本発明は、「チケット」というメタファを
用いる。本発明の好適な実施形態では、システム内の各
プロセスはある数のチケットを有し、各チケットは、当
該プロセスのスレッドに、ある時間間隔（「タイム・ク
アンタム」）プロセッサを使用する権利を与える。オペ
レーティング・システムは最も多くのチケットを有する
プロセスのスレッドに、最初にプロセッサ時間を割り当
てる。所定の時間量の間実行し、各スレッド（またはプ
ロセス）が終了する毎に、当該スレッドが属するプロセ
スのチケットを適宜調節し、新たなスレッドを選択し実
行する。一実施形態では、チケット所有者は、正の整数
値の数のチケットのみを有することができる。代替実施
形態では、チケット所有者は、分数または負数のチケッ
トを有することができる。
【００１９】好適な実施形態では、システム内の各プロ
セスはある数のチケットを有し、各チケットは、当該プ
ロセスのスレッドに、ある時間間隔（「タイム・クアン
タム」）プロセッサを使用する権利を与える。
【００２０】図１は、データ処理システム１００のブロ
ック図である。データ処理システム１００は、単一のプ
ロセッサ１０２、メモリ１０４，入出力ライン１０５、
キーボード、マウス、または音声入力デバイスのような
入力デバイス１５０、表示端末のような表示装置１６０
を有する。また、データ処理システム１００は、フロッ
ピ・ディスク・ドライブ、ＣＤ ＲＯＭ読み取り装置、
またはＤＶＤ読み取り装置のような入力デバイス１６１
も含み、フロッピ・ディスク、ＣＤ ＲＯＭ、またはＤ
ＶＤドライブのようなコンピュータ読取可能媒体１６２
上に格納されたコンピュータ命令を読み取る。これらの
コンピュータ命令は、例えば、プロセス・スケジューラ
（ｓｃｈｅｄｕｌｅｒ）・ソフトウエア１０９の命令で
ある。
【００２１】メモリ１０４は、１つ以上の単一スレッド
・アプリケーション（「プロセス」とも呼ぶ）１０６を
含み、その各々はスレッド１０７を有する。また、メモ
リ１０４はオペレーティング・システム（ＯＳ）１０８
も含み、ＯＳ１０８はプロセス・スケジューラ・ソフト
ウエア１０９を含む。説明中の本発明の実施形態のステ
ップが実行されるのは、プロセッサ１０２がプロセス・
スケジューラ・ソフトウエア１０９内の命令を実行する
ときである。データ処理システム１００（およびここで
説明する他のデータ処理システム）は、例えば、ＳＰＡ
ＲＣチップを基本とするシステム、Ｕｌｔｒａサーバ、
またはＥｎｔｅｒｐｒｉｓｅサーバ（これらは全て、サ
ン マイクロシステムズ社から入手可能である）とする
ことができる。また、データ処理システム１００は、他
の適切なデータ処理システムのいずれかとすることも可
能である。
【００２２】オペレーティング・システム１０８は、例
えば、Ｕｎｉｘオペレーティング・システムの変形と
し、本発明を組み込むために修正したものとすることが
できる。ＵＮＩＸは、米国およびその他の国において登
録商標であり、Ｘ／オープン社（Ｘ／Ｏｐｅｎ Ｃｏｍ
ｐａｎｙ Ｌｔｄ．）により独占的にライセンスされ
る。オペレーティング・システム１０８は、例えば、サ
ンマイクロシステムズ社から入手可能なＳｏｌａｒｉｓ
オペレーティング・システムの変形とし、本発明のファ
ンクショナリティ（ｆｕｎｃｔｉｏｎａｌｉｔｙ）を組
み込んだものとすることができる。
【００２３】尚、本発明は、プロセッサ（複数のプロセ
ッサ）およびメモリが異なるマシンに位置する、分散型
データ処理システムにおいても実施可能であることは認
められよう。また、本発明は、プロセス、スレッド、お
よび／またはプロセッサが全て同一コンピュータ内には
ない、分散型システム内にも実施可能であることも理解
されよう。本発明は、プロセス１０６が比例的にプロセ
ッサ１０２を共有できるようにするものであり、これに
ついて以下に説明する。
【００２４】メモリ１０４は、アプリケーション・プロ
グラム、オペレーティング・システム、データ等のよう
な追加情報も含むが、これらは明確化のために図には示
されていないことを当業者は理解しよう。また、データ
処理システム１００（またはここに記載した他のいずれ
かのデータ処理システム）は、ディスク・ドライブ、キ
ーボード、表示装置、ネットワーク接続、追加メモリ、
追加ＣＰＵ、ＬＡＮ、入出力ライン等のような、図示し
ない多数のエレメントを含み得ることも理解されよう。
【００２５】以下の説明では、本発明は、いずれの特定
の実施形態またはプログラミング技法にも限定されず、
本発明は、ここに記載するファンクショナリティを実施
するためのあらゆる適切な技法を用いて実施可能である
ことは理解されよう。本発明は、適切なオペレーティン
グ・システムであればいずれにおいてでも、いずれの適
切なプログラミング言語またはプログラミング技法を用
いてでも、実施可能である。
【００２６】図２は、複数のプロセッサ１０２およびメ
モリ１０４を有するデータ処理システム２００のブロッ
ク図である。メモリ１０４は、１つ以上の単一スレッド
・アプリケーション（「プロセス」とも呼ぶ）１０６を
含み、その各々は１つのスレッド１０７を有する。ま
た、メモリ１０４はオペレーティング・システム（Ｏ
Ｓ）１０８も含み、これはプロセス・スケジューラ・ソ
フトウエア１０９を含む。説明中の本発明の実施形態の
ステップは、１つ以上のプロセッサ１０２’がプロセス
・スケジュール・ソフトウエア１０９内の命令を実行す
るときに行われる。本発明は、アプリケーション１０６
がプロセッサ１０２’を比例的に共有することを可能に
する。これについて以下に説明する。
【００２７】図３は、単一のプロセッサ１０２およびメ
モリ１０４を有するデータ処理システム３００のブロッ
ク図である。メモリ１０４は、１つ以上のマルチ・スレ
ッド・アプリケーション（「プロセス」とも呼ぶ）１１
０を含み、その少なくとも１つは、複数のスレッド１１
２を有する。また、メモリ１０４はオペレーティング・
システム（ＯＳ）１０８も含み、これはプロセス・スケ
ジューラ・ソフトウエア１０９を含む。説明中の本発明
の実施形態のステップは、プロセッサ１０２がプロセス
・スケジューラ・ソフトウエア１０９内の命令を実行す
るときに行われる。本発明は、各マルチ・スレッド・ア
プリケーション／プロセス１１０のスレッド１１２が、
以下に説明するように、プロセッサ１０２を比例的に共
有することを可能にする。
【００２８】図４は、多数のプロセッサ１０２’および
メモリ１０４を有するデータ処理システム４００のブロ
ック図である。メモリ１０４は、１つ以上のマルチ・ス
レッド・アプリケーション１１０（「プロセス」とも呼
ぶ）を含み、その少なくとも１つは複数のスレッド１１
２を有する。また、メモリ１０４はオペレーティング・
システム（ＯＳ）１０８も含み、これはプロセス・スケ
ジューラ・ソフトウエア１０９を含む。説明中の本発明
の実施形態のステップは、１つ以上のプロセッサ１０
２’がプロセス・スケジューラ・ソフトウエア１０９内
の命令を実行するときに行われる。本発明は、各マルチ
・スレッド・アプリケーション／プロセス１１０のスレ
ッド１１２が、以下に説明するように、プロセッサ１０
２’を比例的に共有することを可能にする。 ＩＩ．単一スレッド・アプリケーション 以下の章では、システムが単一スレッド・アプリケーシ
ョン（「プロセス」とも呼ぶ）を実行しているときに適
用可能な、本発明のいくつかの好適な実施形態につて説
明する。図５ないし図８は、単一スレッド・アプリケー
ションに関するものである。図９ないし図１２は、マル
チ・スレッド・アプリケーションに関するものである。
【００２９】単一スレッド・アプリケーションに関し
て、図５は、単一スレッド・アプリケーションが単一の
プロセッサを共有するシステム（図１のシステムのよう
な）において、本発明の好適な実施形態を実施するため
に用いられるデータ構造の一例を示す。図６は、単一ス
レッド・アプリケーションが多数のプロセッサ１０２’
を共有するシステムにおいて用いられるデータ構造を示
す。双方の図は、２つの単一スレッド・アプリケーショ
ン（プロセスＡおよびプロセスＢ）に対するデータ構造
を示すが、適切ないずれの数のプロセス／アプリケーシ
ョンでも本システムでは実行可能であることは理解され
よう。
【００３０】図５は、システムによって実行される各プ
ロセス１０６に対するｐｒｏｃ＿ｔデータ構造５０１、
およびシステムによって実行される各スレッドに対する
ｔｈｒｅａｄ＿ｔデータ構造５０２を示す。各ｐｒｏｃ
＿ｔデータ構造５０１は、スレッド・リスト・ポインタ
５１１を通じて、そのスレッドのｔｈｒｅａｄ＿ｔデー
タ構造５０２を指し示す。各単一スレッド・アプリケー
ションは、スレッドを１つだけ有する。各ｔｈｒｅａｄ
＿ｔデータ構造５０２は、フィールド５１０内のスレッ
ド・データ・ポインタを通じて、ｐｓ＿ｐｒｏｃ＿ｔデ
ータ構造５０４を指し示す。
【００３１】各ｐｓ＿ｐｒｏｃ＿ｔデータ構造５０４
は、好ましくは、タイム・クアンタム・フィールド５２
０、残り時間フィールド５２２、スレッド・ポインタ・
フィールド５２４、優先度フィールド５２６（当該プロ
セス／スレッドに対する優先度を収容する）、＃チケッ
ト・フィールド５２８（当該プロセス／スレッドに割り
当てられた初期チケット数を収容する）、および＃現チ
ケット・フィールド（現在当該プロセス／スレッドに保
持されているチケット数を収容する）５３０を含む。プ
ロセッサ１０２による実行を待っているプロセス／スレ
ッドは、一時的にディスパッチ・キュー１０３内に置か
れる。
【００３２】プロセス／スレッドは、好ましいタイム・
クアンタム５２０に対して、プロセッサ１０２によって
実行される。プロセス／スレッドの実行の間、現タイム
・クアンタムの残り時間量は残り時間フィールド５２２
に格納される。プロセッサ上で実行するためにスレッド
またはプロセスを取り出すと、当該スレッド／プロセス
の残り時間フィールド５２２は、そのタイム・クアンタ
ムに等しくセットされる。例えば、あるタイム・クアン
タムが１００ミリ秒（１０クロック・ティック（ｔｉｃ
ｋ））である場合、残り時間フィールド５２２は初めに
１０ティックにセットされる。残り時間フィールド５２
２は、プロセッサがスレッド／プロセスを実行する各ク
ロック・ティック毎に、ＯＳ１０８によって減分（ディ
クリメント）される。残り時間フィールド５２２が必要
とされるのは、他の何らかの機能を実行するために、ス
レッド／プロセスの実行の間、プロセッサは非常に頻繁
に割り込まれるからである。残り時間フィールド５２２
を用いて、あるスレッド／プロセスのためにタイム・ク
アンタムがどれ位使用されたかについて追跡する。残り
時間フィールド５２２が０になったときは、スレッド／
プロセスがプロセッサを放棄し、その優先度を計算し直
すときである。
【００３３】図６は、単一スレッド・アプリケーション
が複数のプロセッサ１０２’を共有するシステム（図２
のシステムのような）において、本発明の好適な実施形
態を実施するために用いられるデータ構造の一例を示
す。この図は、２つの単一スレッド・アプリケーション
（プロセスＡおよびプロセスＢ）に対するデータ構造を
示すが、適切であればいずれの数のプロセスでも本シス
テムでは実行可能であることは理解されよう。
【００３４】図７および図８は、図５または図６のデー
タ処理システムにおいて実行されるステップを示すフロ
ー・チャートである。この例では、図７および図８のス
テップは、プロセッサ１０２，１０２’またはその他の
何らかの適切なプロセッサが実行するプロセス・スケジ
ューリング・ソフトウエア１０９によって行われること
は理解されよう。本発明の好適な実施形態では、オペレ
ーティング・システム１０８は、サンマクロシステムズ
社から入手可能であるＳｏｌａｒｉｓオペレーティング
・システムに基づいている。図７および図８のステップ
は、好ましくは、ＳｏｌａｒｉｓのＲＴスケジューリン
グ・クラスを変更することによって実施する。かかる実
施態様では、２つの新たなフィールド（＃チケットおよ
び＃現チケット）をｒｔ＿ｐｒｏｃ構造（ここでは、ｐ
ｓ＿ｐｒｏｃ＿ｔと呼ぶ）に追加することが好ましい。
Ｓｏｌａｒｉｓのファンクションｒｔ＿ｔｉｃｋも、以
下に述べるように変更し、保持されているチケット数に
応じて新たな優先度を計算し、所定のタイム・クアンタ
ムの間プロセス／スレッドを実行した後チケット数を減
少させ、更に現スレッドがプロセッサ（複数のプロセッ
サ）を使用し続けるべきか否かについて判断を行うよう
にすることが好ましい。
【００３５】以下の表は、同時に実行しプロセスを２：
１の比率で共有するプロセスＡおよびプロセスＢという
２つのプロセスの一例を示す。この表について、図７お
よび図８のステップと関連付けて説明することにする。
【００３６】
【表１】
【００３７】最初に、図７のステップ６５２において、
プロセスＡに２チケットが割り当てられ、プロセスＢに
１チケットが割り当てられる。これらの値は、各プロセ
ス毎に、＃チケット・フィールド５２８および＃現チケ
ット・フィールド５３０に格納される。したがって、こ
れらの２つのプロセスのいずれのスレッド間でも、実行
時間の割合は２：１となる。何故なら、これは、２つの
プロセスに割り当てられたチケット数間の比率であるか
らである。プロセスＡのスレッドには、初期優先度５２
（５０＋２）が割り当てられ、プロセスＢのスレッドに
は初期優先度５１（５０＋１）が割り当てられる。初期
優先度「５０」はこの例では任意であり、本発明の実施
形態ではいずれの適切な数とすることも可能である。こ
れらの優先度は、各プロセス毎に、フィールド５２６に
格納される。
【００３８】ステップ６５４において、プロセスＡのス
レッドを実行（ラン）する準備ができていることが判定
される。プロセスＡのスレッドに対する優先度は、プロ
セスＡのチケット数に基づいて、ステップ６５８におい
て計算する。こうして、プロセスＡのスレッドは、ステ
ップ６６０において、ディスパッチ・キュー１０３（ま
たは１０３’）内に置かれる。
【００３９】図８に示すように、ステップ６７４におい
て、プロセスＡのスレッドは、ディスパッチ・キュー内
で最高の優先度を有する場合、プロセッサによる実行の
ために、最終的にディスパッチ・キューから取り出され
る。プロセスＡのスレッドは、所定のタイム・クアンタ
ムの間（例えば、１００ミリ秒。しかし、いずれの適切
なタイム・クアンタムでも使用可能である）、プロセッ
サ１０２，１０２’の一方によって実行される。実行の
間、プロセスのスレッドがそのタイム・クアンタムの間
に実行されている間、残り時間フィールド５２２が減分
されていく。実行の終了時には、残り時間フィールド５
２２は０となる。
【００４０】その実行中のスレッドのタイム・クアンタ
ムが終了した場合、ステップ６７６においてプロセスＡ
が保持しているチケット数が所定数（「１」のような）
だけ減分される。ステップ６７８において、プロセスが
保持しているチケット数が「０」となった場合、ステッ
プ６８０において当該プロセスに対するチケット数をそ
のプロセスの初期値にリセットし、制御はステップ６９
０に移る。その他の場合、制御はステップ６９０に移
る。この例では、チケット数は２から１に減分される。
この値は、プロセスＡに対する＃現チケット・フィール
ド５３０に格納される。
【００４１】ステップ６９０において、プロセスＡのス
レッドの優先度を計算し直す。この例では、プロセスＡ
のスレッドの優先度は５１である。これは、プロセスＡ
が保持する現チケット数が１であるからである。ステッ
プ６９２において、このスレッドを再度ディスパッチ・
キューに戻す（勿論、実行が完了していないからであ
る）。
【００４２】この例では、次に制御は図８のステップ６
７４に移り、ここで、プロセスＢのスレッドがプロセス
Ａのスレッドと同じ優先度を有するので、プロセスＡの
スレッドが待ち、プロセスＢのスレッドを実行すること
を判定する。（プロセスＢのスレッドは、以前よりディ
スパッチ・キューに置かれていた）。所定の時間量にわ
たってプロセスＢのスレッドを実行した後、プロセスＢ
が有するチケット数を「１」減らし、プロセスＢにゼロ
・チケットを与える。ステップ６８０において、プロセ
スＢが保持している＃現チケット５３０をその初期値
「１」にセットし直す。次に、プロセスＢのスレッドに
対する優先度を計算し直し、再び「５１」の優先度が得
られる。プロセスＡのスレッドは同じ優先度を有するの
で、次にプロセスＡのスレッドを実行する。プロセスＡ
のスレッドを実行した後、プロセスＡの現チケット数を
「０」に減らし、再び「２」にリセットする。
【００４３】図８のステップは、プロセスＡおよびプロ
セスＢ双方を完全に実行し終えるまで、表に示すように
繰り返される。尚、この例では、プロセスＡのスレッド
は４クアンタム・タイム単位で実行され、一方プロセス
Ｂのスレッドは２クアンタム・タイム単位で実行される
ことを注記しておく。これによって、プロセスがプロセ
ッサ（複数のプロセッサ）を競合している間、実行比率
２：１が得られる。
【００４４】追加の例として、プロセスＡが短い実行時
間を有するプロセスまたはアプリケーションであり、プ
ロセスＢが長い実行時間を有する（更に、２つの実行プ
ロセスしかないと仮定する）場合、プロセスＡの実行を
終了した後、プロセスＢは全実行時間を得る。本発明の
記載中の実施形態では、双方のアプリケーションがプロ
セッサを競合しているときはいつでも、比例性を保存す
る。
【００４５】追加の例として、プロセスＡ，Ｂが双方と
も長時間実行アプリケーションであるが、プロセスＡは
途中でユーザからの何らかの入力を待つために停止する
場合、プロセスＡ，Ｂは、プロセスＡが停止するまで、
２：１の比率を有する。次いで、プロセスＡが入力を待
っている間、プロセスＢが全てのプロセッサ時間を有す
る。ユーザが彼の入力を行った後、プロセッサＡ，Ｂは
再び２：１の比率を有する。しかしながら、各ジョブ毎
に費やされる全プロセッサ時間間の比率は、プロセッサ
Ａの待ち時間の長さによって変わってくる。この場合
も、説明中の本発明の実施形態は、双方のアプリケーシ
ョンがプロセッサを競合しているときはいつでも、比例
性を保存する。 ＩＩＩ．マルチ・スレッド・アプリケーション 図９は、マルチ・スレッド・アプリケーションを実行可
能な単一プロセッサ・システム（図３のシステムのよう
な）において、本発明の好適な実施形態を実施するため
に用いられるデータ構造の一例を示す。図１０は、マル
チ・スレッド・アプリケーションを実行可能な（図４の
システムのような）マルチ・プロセッサ・システムにお
いて、本発明の好適な実施形態を実施するために用いら
れるデータ構造の一例を示す。図１１および図１２は、
図９または図１０のデータ構造を用いて、ステップを示
すフロー・チャートである。
【００４６】図９および図１０のデータ構造は、図５お
よび図６のデータ構造と同様であるが、マルチ・スレッ
ド・アプリケーションを実行可能なシステムにおいて、
各アプリケーション／プロセス内の多数のスレッドが、
チケット・データ構造７０５を通じて、それらのプロセ
スのチケットをそれらの間で「共有」することを除く。
尚、図９および図１０のシステムは、マルチ・スレッド
・アプリケーションに加えて、単一スレッド・アプリケ
ーション（図示せず）を含むことも可能であることは理
解されよう。各スレッドはそれ自体の優先度７２６を有
するが、チケットは、チケット構造７０５のフィールド
７４０，７４２内のプロセス・レベルに保持される。ま
た、チケット・データ構造７０５は、チケット・キュー
・ポインタ７４８および＃スロット・フィールド７４６
も含む。＃スロット・フィールド７４６は、各プロセス
に割り当てられるプロセッサ・スロットの数を示す。単
一プロセッサ・システムの場合、スロット数は常に
「１」である。複数プロセッサ・システムは、プロセッ
サ１０２’の数以下のあらゆる数のスロットでも有する
ことができる。チケット・キュー・ポインタ７４８は、
チケット・キュー７５０を指し示す。チケット・キュー
７５０の機能は、プロセッサ・スロットが入手可能にな
るのを待っているプロセスのスレッドを保持することで
ある。実行すべきスレッドはチケット・キュー７５０か
ら取り出され、プロセッサ１０２（または１０２’）に
よる実行のために、ディスパッチ・キュー１０３（１０
３’）上に置かれる。
【００４７】図１１は、単一のプロセッサ１０２または
複数のプロセッサ１０２’を共有する、図９および図１
０のマルチ・スレッド・アプリケーションと共に実行す
るステップを示す。図１１のステップ８５２において、
ある数のチケットおよびある数のスロットが各プロセス
に割り当てられる。スレッドの優先度は、当該優先度が
割り当てられたときの、そのプロセスのチケット構造７
０５内にある現チケットの数に基づいて割り当てられ
る。したがって、同じプロセスの複数のスレッドが異な
る優先度を有する可能性がある。
【００４８】スレッドがプロセッサ１０２，１０２’を
使用したい場合、最初に、使用可能なプロセッサ・スロ
ットがあるか否かについて判定するためにチェックを行
う（ステップ８５６）。使用可能なスロットがある場合
（即ち、チケット・キュー７５０内に待っているスレッ
ドが他にない場合）、ステップ８５８においてこのスレ
ッドに優先度が決定される。この優先度は、当該スレッ
ドのｐｓ＿ｐｒｏｃ＿ｔデータ構造５０４’のフィール
ド７２６内に置かれ、ステップ８６０においてこのスレ
ッドを実行のためにディスパッチ・キュー１０３に入れ
る。その他の場合（使用可能なプロセッサ・スロットが
ない場合）、スレッドはこのプロセスのためのチケット
・キュー７５０に入れられる（ステップ８６２）。ステ
ップ８６４において、スロットが使用可能になったとき
に、スレッドをチケット・キュー７５０から取り出し、
そのプロセスが保持する現チケット数に基づいて、その
優先度７２６を計算する。次に、スレッドは、実行のた
めのディスパッチ・キュー１０３に入れられる。
【００４９】図１２は、プロセッサ１０２による実行の
ためにスレッドをシステムのディスパッチ・キュー上に
配置した後に、スレッドを実行するステップを示す。ス
テップ８７４において、所定数のタイム・クアンタムに
わたってこのスレッドを実行した後、ステップ８７６に
おいて、そのプロセスに対する＃現チケット７４２を
「１」だけ減少させる。ステップ８７８において、保持
されているチケットの数が「０」になった場合、チケッ
ト数をステップ８８０において当該プロセスの初期値に
リセットして、制御はステップ８８２に移る。その他の
場合、制御は直接ステップ８８２に移る。
【００５０】ステップ８８２において、このプロセスに
対する他のスレッドがチケット・キュー７５０上にない
場合、ステップ８８４において現スレッドはそのスロッ
トを放棄し、再度チケット・キュー７５０に戻される。
そのスロットは、チケット・キュー７５０の先頭にある
スレッドに与えられ、ステップ８８６において、この新
たなスレッドに対して、プロセスに対する現チケット７
４２数に基づいて新たな優先度が計算される。この新た
なスレッド（新たに割り当てられた優先度を有する）
は、ステップ８８８において、実行のためにディスパッ
チ・キュー１０３上に置かれる。
【００５１】一方、ステップ８８２において、現スレッ
ドが実行を終了したときにチケット・キュー７５０内に
待っているスレッドがない場合、ステップ８９０におい
て、現スレッドの優先度を、プロセスに対する現チケッ
ト数に基づいて計算し直し、ステップ８９２において、
現スレッドを再度実行のためにディスパッチ・キュー１
０３上に置く。尚、ステップ８８６，８９０は、スレッ
ドが属するプロセスが現在保持するチケット数に基づい
て、スレッドの優先度を計算し直すことを注記してお
く。
【００５２】図１０のシステムは複数のプロセッサ１０
２’を含むので、各プロセスには、例えば、システム内
のプロセスの数に等しい数７４６の「スロット」が割り
当てられる。本発明の他の実施態様では、他の数のスロ
ットを用いることも可能である。例えば、スロットの数
は、システム内のプロセッサ数よりも小さくして、プロ
セスの実行の同時性を減少させることも可能である。説
明中の実施形態では、システムに２つのプロセッサがあ
る場合、スロット数は「２」となる。したがって、例え
ば、システム内にあるプロセッサ１０２’が２つのみで
あり、プロセスが１０個のスレッドを有する場合、プロ
セスのスレッド２つのみを一度にシステムのディスパッ
チ・キューに入力することができる。残りのスレッド
は、チケット・キュー７５０上で待つことになる。
【００５３】このように、本発明の好適な実施形態で
は、チケットがプロセスに割り当てられる。この場合、
プロセスは、単一スレッド・アプリケーションまたはマ
ルチ・スレッド・アプリケーションのいずれかである。
プロセスは、単一プロセッサまたはマルチ・プロセッサ
・システムのいずれかによって実行することができる。
システムは、スレッドの優先度に基づいて、次に実行す
るスレッドを決定する。優先度は、当該スレッドが属す
るプロセスが保持する現チケット数にしたがって判定さ
れる。ある種のマルチ・プロセッサ・システムでは、シ
ステムは空いているプロセッサ・スロットの数を追跡
し、全てのプロセス・スロットが使用中の場合、待って
いるスレッドをチケット・キューに整列する。説明中の
実施態様では、チケット・キューはＦＩＦＯである。 ＩＶ．ユーザ間における階層的比例共有 図１３は、「階層的比例共有（ｈｉｅｒａｒｃｈｉｃａ
ｌ ｐｒｏｐｏｒｔｉｏｎａｌ ｓｈａｒｉｎｇ）」と
称する、本発明の他の変形を示す。この変形では、種々
のユーザに予めシステム資源の比例的共有分（ｐｒｏｐ
ｏｒｔｉｏｎａｌ ｓｈａｒｅ）を割り当てる。例え
ば、ユーザＡおよびユーザＢがシステムをｘ：ｙの比率
で共有し、ユーザＡが３つのジョブを有し、一方ユーザ
Ｂは１つのジョブを有すると仮定する。ユーザＡは例え
ば、１：２：４の比率で、ユーザＡの３つのジョブ間
で、彼のシステム共有分を分配することができる。ユー
ザＢは１つのジョブのみを有するので、ユーザＢのジョ
ブは、ユーザＢのシステム資源共有分の全てを得る。
尚、図１３は複数のプロセッサを示すが、この実施形態
は単一プロセッサ・システムにおいても実施可能であ
る。
【００５４】図１３のデータ構造は、図５ないし図１２
のデータ構造と同様であるが、チケットが各ユーザに割
り当てられ、次いでユーザのジョブによって共有される
点を除く。図１３は多プロセッサ・システムを示すが、
階層的比例共有は単一プロセッサ・システムのためにも
実施可能である。各ジョブはそれ自体の優先度９２８を
有するが、チケットはユーザのレベルで、チケット構造
９０５のフィールド９４０，９４２内に保持される。ま
た、チケット構造９０５は、チケット・キュー・ポイン
タ９４８および＃スロット・フィールド９４６も含む。
＃スロット・フィールドは、各ユーザに割り当てられた
スロット数を示す。単一プロセッサ・システムの場合、
スロット数は常に「１」である。マルチ・プロセッサ・
システムは、プロセッサ数以下のスロット数を有するこ
とができる。チケット・キュー・ポインタ９４８はチケ
ット・キュー９５０を指し示す。チケット・キュー９５
０の機能は、プロセッサ・スロットが使用可能となるの
を待っている、ユーザのジョブを保持することである。
実行すべきジョブはチケット・キュー９５０から取り出
され、プロセッサ１０２’の１つによる実行のために、
ディスパッチ・キュー１０３’上に置かれる。
【００５５】図１４は、複数のプロセッサ１０２’を共
有するユーザ間で共有する階層的プロセスと共に実行す
るステップを示す。図１４のステップ１０５２におい
て、ある数のチケットが各ユーザに割り当てられる。ジ
ョブの優先度は、当該優先度が割り当てられたときの、
そのユーザのチケット構造９０５内にある現チケットの
数に基づく。したがって、同じユーザのジョブでも、異
なる優先度を有する可能性がある。
【００５６】あるジョブがプロセッサ１０２’を使用し
たい場合、最初に、使用可能なプロセッサ・スロットが
あるか否かについて判定するためにチェックを行う（ス
テップ１０５６）。使用可能なスロットがある場合（即
ち、ジョブのユーザのチケット・キュー９５０内に待っ
ているスレッドが他にない場合）、ステップ１０５８に
おいてこのスレッドに優先度が決定され、ステップ１０
６０においてこのジョブは実行のためにディスパッチ・
キュー１０３’に入れられる。その他の場合（使用可能
なプロセッサ・スロットがない場合）、ジョブはこのユ
ーザのためのチケット・キュー９５０に入れられる（ス
テップ１０６２）。ステップ１０６４において、スロッ
トが使用可能になったときに、ジョブはチケット・キュ
ー９５０から取り出され、実行のためのディスパッチ・
キュー１０３’に入れられる。
【００５７】図１５は、プロセッサ１０２’の１つによ
る実行のためにジョブをシステムのディスパッチ・キュ
ー上に置いた後に、このジョブを実行するステップを示
す。ステップ１０７４において、所定のタイム・クアン
タム数にわたってジョブを実行した後、ステップ１０７
６において、＃現チケット９４２を「１」だけ減少させ
る。ステップ１０７８において、保持されているチケッ
ト数が「０」になった場合、ステップ１０８０におい
て、チケット数をユーザの初期値にリセットし、制御は
ステップ１０８２に移る。その他の場合、制御は直接ス
テップ１０８２に移る。
【００５８】ステップ１０８２において、他のジョブが
このユーザのチケット・キュー上にある場合、現ジョブ
はステップ１０８４においてそのスロットを放棄し、再
度チケット・キュー９５０上に戻される。そのスロット
は、チケット・キュー９５０の先頭にあるジョブに与え
られ、ステップ１０８６において、ユーザの現チケット
９４２の数に基づいて、この新たなジョブに新たな優先
度が計算される。この新たなジョブ（これに新たに割り
当てられた優先度を有する）は、ステップ１０８６にお
いて、実行のためにディスパッチ・キュー１０３’上に
置かれる。
【００５９】一方、ステップ１０８２において、現ジョ
ブが実行を終了したときに、チケット・キュー９５０内
に待っているジョブがない場合、ステップ１０９０にお
いてユーザの現チケット数に基づいて、現ジョブの優先
度を計算し直し、ステップ１０９２において現ジョブ
は、実行のためにディスパッチ・キュー１０３’上に戻
される。尚、ステップ１０８６，１０９０は、ジョブが
属するユーザが現在保持しているチケット数に基づい
て、当該ジョブの優先度を計算し直すことを注記してお
く。
【００６０】以上、本発明を具体的な実施形態に関連付
けて説明したが、前述の説明から多くの代替、変更およ
び変形も当業者には明白であることは明らかである。例
えば、多数のプロセスが単一のチケット・プールを共有
することが可能である（例えば、これらは共通のチケッ
ト構造を有してもよい）。同様に、複数のプロセスにお
けるスレッドが全て、単一のチケット・プールを共有す
ることも可能である。他の実施態様では、プロセスがそ
のチケットのいくつかを他のプロセスに転送することが
可能である。
【００６１】したがって、特許請求の精神および範囲な
らびにその均等の範囲に該当する代替、変更および変形
全てを包含することを意図するものである。
【００６２】尚、添付図面は、この明細書に組み込まれ
その一部を形成するが、本発明の種々の実施形態を例示
し、これまでの記載と合わせて、本発明の原理を説明す
る役割を果たすものである。
【図面の簡単な説明】
【図１】本発明の第１の好適な実施形態による、単一プ
ロセッサを有するデータ処理システム上で実行する複数
の単一スレッド・アプリケーションの一例を示す図であ
る。
【図２】本発明の第２の好適な実施形態による、複数の
プロセッサを有するデータ処理システム上で実行する複
数の単一スレッド・アプリケーションの一例を示す図で
ある。
【図３】本発明の第３の実施形態による、単一プロセッ
サを有するデータ処理システム上で実行する複数のマル
チ・スレッド・アプリケーションの一例を示す図であ
る。
【図４】本発明の第４の実施形態による、複数のプロセ
ッサを有するデータ処理システム上で実行する複数のマ
ルチ・スレッド・アプリケーションの一例を示す図であ
る。
【図５】複数の単一スレッド・アプリケーションが単一
プロセッサを共有する（図１のシステムのような）シス
テムにおいて、本発明の好適な実施形態を実施するため
に用いるデータ構造の一例を示す図である。
【図６】複数の単一スレッド・アプリケーションが複数
のプロセッサを共有する（図２のシステムのような）シ
ステムにおいて、本発明の好適な実施形態を実施するた
めに用いるデータ構造の一例を示す図である。
【図７】図５又は図６のデータ構造を用いるステップを
示すフロー・チャートである。
【図８】図５又は図６のデータ構造を用いるステップを
示すフロー・チャートである。
【図９】複数のマルチ・スレッド・アプリケーションが
単一のプロセッサを共有する（図３のシステムのよう
な）システムにおいて、本発明の好適な実施形態を実施
するために用いるデータ構造の一例を示す図である。
【図１０】複数のマルチ・スレッド・アプリケーション
が多数のプロセッサを共有する（図４のシステムのよう
な）システムにおいて、本発明の好適な実施形態を実施
するために用いるデータ構造の一例を示す図である。
【図１１】図９又は図１０のデータ構造を用いるステッ
プを示すフロー・チャートである。
【図１２】図９又は図１０のデータ構造を用いるステッ
プを示すフロー・チャートである。
【図１３】複数のプロセッサが複数のユーザのジョブ間
で共有されるシステムにおいて、本発明の好適な実施形
態を実施するために用いるデータ構造の一例を示す図で
ある。
【図１４】図１３のデータ処理システムにおいて実行さ
れるステップを示すフロー・チャートである。
【図１５】図１３のデータ処理システムにおいて実行さ
れるステップを示すフロー・チャートである。
【符号の説明】
１００，２００，３００，４００ データ処理システ
ム １０２，１０２’ プロセッサ １０３ ディスパッチ・キュー １０４ メモリ １０５ 入出力ライン １０６ 単一スレッド・アプリケーション １０７ スレッド １０８ オペレーティング・システム（ＯＳ） １０９ プロセス・スケジューラ・ソフトウエア １１０ マルチ・スレッド・アプリケーション／プロ
セス １１２ スレッド １５０，１６１ 入力デバイス １６０ 表示装置 １６２ コンピュータ読取可能媒体 ５０１，５０２，５０４ データ構造 ５１１ スレッド・リスト・ポインタ ５１０ フィールド ５２０ タイム・クアンタム・フィールド ５２２ 残り時間フィールド ５２４ スレッド・ポインタ・フィールド ５２６ 優先度フィールド５２６ ５２８ ＃チケット・フィールド ５３０ ＃現チケット・フィールド ７０５，９０５ チケット構造 ７４０，７４２，９４０，９４２ フィールド ７４８，９４８ チケット・キュー・ポインタ ７４６，９４６ ＃スロット・フィールド ７５０，９５０ チケット・キュー
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年１月１４日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１１】
【図１２】
【図９】
【図１０】
【図１３】
【図１４】
【図１５】
───────────────────────────────────────────────────── フロントページの続き (71)出願人 597004720 2550 Ｇａｒｃｉａ Ａｖｅｎｕｅ，ＭＳ ＰＡＬ１−521，Ｍｏｕｎｔａｉｎ Ｖ ｉｅｗ，Ｃａｌｉｆｏｒｎｉａ 94043− 1100，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 データ処理システムにおいて、複数のプ
    ロセス間で少なくとも１つのプロセッサを共有する方法
    であって、前記データ処理システムによって実行される
    以下のステップ，最初に、ある数のチケットを前記複数
    のプロセスの各々に割り当てるステップと、 スレッドに関連するプロセスに割り当てられたチケット
    数にしたがって、前記複数のプロセスの各々のスレッド
    に、初期優先度を割り当てるステップと、 前記スレッドのいずれか２つの間の実行時間割合が、前
    記スレッドに関連する２つのプロセスのチケット数間の
    割合と同一となるように、前記複数のプロセスに割り当
    てられた前記チケットによって示される順序で前記複数
    のプロセスの各スレッドを実行するステップ，を含む方
    法。
  2. 【請求項２】 請求項１記載の方法において、前記デー
    タ処理システムが複数のプロセッサを含み、前記データ
    処理システムが複数のプロセッサ・スロットを含み、 前記実行ステップが、使用可能なプロセッサ・スロット
    があるか否かについて判定を行うステップを含み、 更に、使用可能なプロセッサ・スロットがない場合、前
    記複数のプロセスの１つに関連するスレッドを、前記プ
    ロセスのチケット・キュー上に置き、前記スレッドが、
    前記チケット・キュー上で使用可能なプロセッサ・スロ
    ットを待つステップを含む、方法。
  3. 【請求項３】 請求項１記載の方法において、前記デー
    タ処理システムが複数のプロセッサを含み、前記データ
    処理システムが複数のプロセッサ・スロットを含み、 前記実行ステップが、使用可能なプロセッサ・スロット
    があるか否かについて判定を行うステップを含み、 更に、使用可能なプロセッサ・スロットがある場合、前
    記複数のプロセスの１つに関連するスレッドをプロセッ
    サ・ディスパッチ・キュー上に置くステップを含む、方
    法。
  4. 【請求項４】 請求項３記載の方法であって、更に、前
    記スレッドを前記ディスパッチ・キューに置く前に、前
    記スレッドのプロセスによって現在保持されているチケ
    ット数にしたがって、前記スレッドの優先度を計算する
    ステップを含む、方法。
  5. 【請求項５】 請求項４記載の方法において、前記実行
    ステップが、 所定時間期間にわたってスレッドが実行し終わった前記
    複数のプロセスの１つについて、ある数のチケットを減
    分するステップと、 前記減分ステップの後前記１つのプロセスに対するチケ
    ットの数が０に等しい場合、前記１つのプロセスに対す
    るチケット数を、当該１つのプロセスに対して最初に決
    定したチケット数に設定するステップと、を含む、方
    法。
  6. 【請求項６】 請求項４記載の方法において、前記実行
    ステップが、前記プロセスの前記スレッドを前記所定時
    間間隔にわたって実行した後、前記プロセスが保持する
    チケット数を計算し直すステップを含む、方法。
  7. 【請求項７】 請求項４記載の方法において、前記実行
    ステップが、前記スレッドを前記所定時間間隔にわたっ
    て実行し終えた後、より高い優先度を有する他のスレッ
    ドがあるか否かについてチェックを行うステップを含
    む、方法。
  8. 【請求項８】 請求項１記載の方法において、前記複数
    のプロセスの少なくとも１つが、マルチ・スレッド・ア
    プリケーションである、方法。
  9. 【請求項９】 データ処理システムにおいて、複数のマ
    ルチ・スレッド・アプリケーションの複数のスレッド間
    で１つのプロセッサを共有する方法であって、前記デー
    タ処理システムによって実行される以下のステップ、 最初に、前記複数のマルチ・スレッド・アプリケーショ
    ンの各々に、それぞれのチケット数を割り当てるステッ
    プと、 各マルチ・スレッド・アプリケーションに割り当てたチ
    ケット数にしたがって、前記複数のマルチ・スレッド・
    アプリケーションの各々に、優先度を割り当てるステッ
    プと、 ディスパッチ・キュー上で他のスレッドに使用可能な余
    裕ができた場合、前記複数のマルチ・スレッド・アプリ
    ケーションの少なくとも１つのスレッドをディスパッチ
    ・キューに追加するステップと、 前記ディスパッチ・キュー上に他のプロセスのための余
    裕がない場合、前記複数のマルチ・スレッド・アプリケ
    ーションの少なくとも１つのスレッドをチケット・キュ
    ーに追加するステップ、を含む方法。
  10. 【請求項１０】 データ処理システムにおいて、第１の
    マルチ・スレッド・プロセスの複数のスレッドと第２の
    マルチ・スレッド・プロセスの複数のスレッドとの間で
    少なくとも１つのプロセッサを共有する方法であって、
    前記データ処理システムによって実行される以下のステ
    ップ、 最初に、前記第１および第２のマルチ・スレッド・プロ
    セスにそれぞれのチケット数を割り当てるステップと、 各マルチ・スレッド・プロセスに割り当てたチケット数
    にしたがって、前記第１および第２のマルチ・スレッド
    ・プロセスの各々の少なくとも１つのスレッドの優先度
    を割り当てるステップと、 前記プロセスのいずれか２つの間の実行時間の割合が、
    前記２つのマルチ・スレッド・プロセスのチケット数の
    間の割合と同じとなるように、各マルチ・スレッド・プ
    ロセスに割り当てられたチケットによって示される順序
    で、前記第１および第２のマルチ・スレッド・プロセス
    の前記スレッドを実行するステップと、を含む方法。
  11. 【請求項１１】 データ処理システムのメモリ記憶エリ
    アに格納するデータ構造であって、 マルチ・スレッド・プロセスの第１のスレッドを表すデ
    ータ構造と、 マルチ・スレッド・プロセスの第２のスレッドを表すデ
    ータ構造と、 前記第１および第２のスレッドが表す前記データ構造に
    よって指し示される、チケット・キュー・データ構造で
    あって、前記第１および第２のスレッドが属する前記マ
    ルチ・スレッド・プロセスに対して、初期チケット数を
    示す値を格納し、更に前記マルチ・スレッド・プロセス
    に対して現チケット数を示す値を格納するチケット・キ
    ュー・データ構造と、を備えたデータ構造。
  12. 【請求項１２】 データ処理システムにおいて複数のユ
    ーザ間で少なくとも１つのプロセッサを共有する方法で
    あって、前記ユーザは各々実行すべき複数のジョブを有
    し、前記データ処理システムによって実行される以下の
    ステップ、 最初に、前記複数のユーザの各々にある数のチケットを
    割り当てるステップと、 各ユーザに割り当てたチケット数にしたがって、前記複
    数のジョブの各々に優先度を割り当てるステップと、 ２つのユーザのいずれかのジョブ間の実行時間の割合
    が、前記２つのユーザのチケット数の間の割合と同一と
    なるように、前記複数のユーザに割り当てられた前記チ
    ケットによって示される順序で、前記複数のユーザに属
    するジョブを実行するステップと、を含む方法。
  13. 【請求項１３】 複数のプロセスにおいて複数のスレッ
    ド間で少なくとも１つのプロセッサを共有する方法であ
    って、 最初に、前記複数のプロセスにある数のチケットを割り
    当て、前記チケットを前記複数のプロセスにプールとし
    て割り当てるステップと、 前記複数のプロセスに割り当てたチケット数にしたがっ
    て、前記複数のプロセスの２つに関連する２つのスレッ
    ドの優先度を割り当てるステップと、 前記２つのスレッド間の実行時間の割合が、前記２つの
    プロセスのチケット数の間の割合と同一となるように、
    前記スレッドと関連する前記プロセスに割り当てられた
    チケットによって示される順序で、前記２つのスレッド
    を実行するステップと、を含む方法。
  14. 【請求項１４】 コンピュータ・プログラム・プロダク
    トであって、 ２つのプロセスの２つのスレッド間で実行時間を比例さ
    せるように実施されたコンピュータ読取可能コードを内
    部に有するコンピュータ使用可能媒体を備え、該コンピ
    ュータ・プログラム・プロダクトが、コンピュータに、
    最初に前記複数のプロセスの各々にある数のチケットを
    割り当てさせるように構成されたコンピュータ読取可能
    プログラム・コード・デバイスと、 コンピュータに、各プロセスに割り当てたチケット数に
    したがって、前記複数のプロセスの各々に優先度を割り
    当てさせるように構成されたコンピュータ読取可能プロ
    グラム・コード・デバイスと、 前記プロセスのいずれか２つの間の実行時間の割合が、
    当該２つのプロセスのチケット数の間の割合と同一とな
    るように、コンピュータに、前記複数のプロセスに割り
    当てられたチケットによって示される順序で前記複数の
    プロセスを実行させるように構成されたコンピュータ読
    取可能プログラム・コード・デバイスと、を備えたコン
    ピュータ・プログラム・プロダクト。
  15. 【請求項１５】 キャリア波で表現されるコンピュータ
    ・データ信号であって、プロセッサによって実行される
    とき、 最初に、複数のプロセスの各々にある数のチケットを割
    り当てるステップと、各プロセスに割り当てたチケット
    数にしたがって、前記複数のプロセスの各々に優先度を
    割り当てるステップと、 前記プロセスのいずれか２つの間の実行時間の割合が、
    当該２つのプロセスのチケット数の間の割合と同一とな
    るように、前記複数のプロセスに割り当てられたチケッ
    トによって示される順序で前記複数のプロセスを実行す
    るステップと、を実行することによって、 前記プロセッサに、複数のプロセス間でデータ処理シス
    テム内の少なくとも１つのプロセッサを共有させる命令
    のシーケンスを表す、コンピュータ・データ信号。
  16. 【請求項１６】 複数のプロセス間で、データ処理シス
    テムにおける少なくとも１つのプロセッサを比例的に共
    有する装置であって、 最初に、前記複数のプロセスの各々にある数のチケット
    を割り当るように構成された部分と、 各プロセッサに割り当てたチケット数にしたがって、前
    記複数のプロセスの各々に優先度を割り当てるように構
    成された部分と、 前記プロセスのいずれか２つの間の実行時間の割合が、
    当該２つのプロセスのチケット数の間の割合と同一とな
    るように、前記複数のプロセスに割り当てられたチケッ
    トによって示される順序で前記複数のプロセスを実行す
    るように構成された部分と、を備えた装置。
  17. 【請求項１７】 複数のマルチ・スレッド・アプリケー
    ションの複数のスレッド間で少なくとも１つのプロセッ
    サを比例的に共有する装置であって、 最初に、前記複数のマルチ・スレッド・アプリケーショ
    ンの各々にそれぞれの数のチケットを割り当てるように
    構成された部分と、 各マルチ・スレッド・アプリケーションに割り当てたチ
    ケット数にしたがって、前記複数のマルチ・スレッド・
    アプリケーションの各々に優先度を割り当てるように構
    成された部分と、 ディスパッチ・キュー上で他のスレッドに使用可能な余
    裕ができた場合、前記複数のマルチ・スレッド・アプリ
    ケーションの少なくとも１つのスレッドをディスパッチ
    ・キューに追加するように構成された部分と、 前記ディスパッチ・キュー上に他のプロセスのための余
    裕がない場合、前記複数のマルチ・スレッド・アプリケ
    ーションの少なくとも１つのスレッドをチケット・キュ
    ーに追加するように構成された部分と、を備えた装置。
JP10311865A 1997-10-31 1998-11-02 プロセッサ共有方法および装置 Pending JPH11212809A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US962140 1997-10-31
US08/962,140 US5987492A (en) 1997-10-31 1997-10-31 Method and apparatus for processor sharing

Publications (1)

Publication Number Publication Date
JPH11212809A true JPH11212809A (ja) 1999-08-06

Family

ID=25505477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10311865A Pending JPH11212809A (ja) 1997-10-31 1998-11-02 プロセッサ共有方法および装置

Country Status (4)

Country Link
US (2) US5987492A (ja)
EP (1) EP0915418A3 (ja)
JP (1) JPH11212809A (ja)
CA (1) CA2252106A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299401A (ja) * 2006-04-27 2007-11-15 Internatl Business Mach Corp <Ibm> 個々のユーザの資源使用量およびその使用量の追跡に基づいた公平な共用分のスケジューリングを行う方法およびシステム
JP2007317171A (ja) * 2006-04-27 2007-12-06 Matsushita Electric Ind Co Ltd マルチスレッド計算機システム、マルチスレッド実行制御方法
JP2008123045A (ja) * 2006-11-08 2008-05-29 Matsushita Electric Ind Co Ltd プロセッサ
US8001549B2 (en) 2006-04-27 2011-08-16 Panasonic Corporation Multithreaded computer system and multithread execution control method
US8006244B2 (en) 2000-04-04 2011-08-23 International Business Machines Corporation Controller for multiple instruction thread processors
JP2013522724A (ja) * 2010-03-15 2013-06-13 クアルコム，インコーポレイテッド プロセッサにおいてスレッドを実行するシステムおよび方法
US8997106B2 (en) 2007-11-21 2015-03-31 Lenovo (Singapore) Pte Ltd Method of using tickets and use cost values to permit usage of a device by a process
US9703285B2 (en) 2006-04-27 2017-07-11 International Business Machines Corporation Fair share scheduling for mixed clusters with multiple resources

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5987492A (en) 1997-10-31 1999-11-16 Sun Microsystems, Inc. Method and apparatus for processor sharing
US6374285B1 (en) * 1998-05-15 2002-04-16 Compaq Computer Corporation Method for mutual exclusion of locks in a remote-write globally ordered network of processors
US7805724B1 (en) * 1998-05-27 2010-09-28 Arc International I.P., Inc. Apparatus, method and computer program for dynamic slip control in real-time scheduling
US6952827B1 (en) * 1998-11-13 2005-10-04 Cray Inc. User program and operating system interface in a multithreaded environment
US7020879B1 (en) * 1998-12-16 2006-03-28 Mips Technologies, Inc. Interrupt and exception handling for multi-streaming digital processors
US7237093B1 (en) 1998-12-16 2007-06-26 Mips Technologies, Inc. Instruction fetching system in a multithreaded processor utilizing cache miss predictions to fetch instructions from multiple hardware streams
US7529907B2 (en) 1998-12-16 2009-05-05 Mips Technologies, Inc. Method and apparatus for improved computer load and store operations
US6389449B1 (en) 1998-12-16 2002-05-14 Clearwater Networks, Inc. Interstream control and communications for multi-streaming digital processors
US7035997B1 (en) 1998-12-16 2006-04-25 Mips Technologies, Inc. Methods and apparatus for improving fetching and dispatch of instructions in multithreaded processors
US6477562B2 (en) * 1998-12-16 2002-11-05 Clearwater Networks, Inc. Prioritized instruction scheduling for multi-streaming processors
US7257814B1 (en) 1998-12-16 2007-08-14 Mips Technologies, Inc. Method and apparatus for implementing atomicity of memory operations in dynamic multi-streaming processors
US6438704B1 (en) * 1999-03-25 2002-08-20 International Business Machines Corporation System and method for scheduling use of system resources among a plurality of limited users
US6964048B1 (en) * 1999-04-14 2005-11-08 Koninklijke Philips Electronics N.V. Method for dynamic loaning in rate monotonic real-time systems
US7518993B1 (en) * 1999-11-19 2009-04-14 The United States Of America As Represented By The Secretary Of The Navy Prioritizing resource utilization in multi-thread computing system
US6757897B1 (en) * 2000-02-29 2004-06-29 Cisco Technology, Inc. Apparatus and methods for scheduling and performing tasks
US7856633B1 (en) * 2000-03-24 2010-12-21 Intel Corporation LRU cache replacement for a partitioned set associative cache
WO2002006959A1 (en) 2000-07-14 2002-01-24 Clearwater Networks, Inc. Instruction fetch and dispatch in multithreaded system
US7155717B2 (en) * 2001-01-26 2006-12-26 Intel Corporation Apportioning a shared computer resource
US20020103990A1 (en) * 2001-02-01 2002-08-01 Hanan Potash Programmed load precession machine
JP2004528635A (ja) * 2001-03-05 2004-09-16 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ブロッキングタスクからバジェットを取り除くための方法およびシステム
US7509671B1 (en) * 2001-06-20 2009-03-24 Microstrategy Incorporated Systems and methods for assigning priority to jobs in a reporting system
US7086059B2 (en) * 2001-06-26 2006-08-01 Intel Corporation Throttling queue
US8176298B2 (en) 2002-10-08 2012-05-08 Netlogic Microsystems, Inc. Multi-core multi-threaded processing systems with instruction reordering in an in-order pipeline
US7961723B2 (en) 2002-10-08 2011-06-14 Netlogic Microsystems, Inc. Advanced processor with mechanism for enforcing ordering between information sent on two independent networks
US8015567B2 (en) 2002-10-08 2011-09-06 Netlogic Microsystems, Inc. Advanced processor with mechanism for packet distribution at high line rate
US9088474B2 (en) 2002-10-08 2015-07-21 Broadcom Corporation Advanced processor with interfacing messaging network to a CPU
US7334086B2 (en) 2002-10-08 2008-02-19 Rmi Corporation Advanced processor with system on a chip interconnect technology
US7627721B2 (en) 2002-10-08 2009-12-01 Rmi Corporation Advanced processor with cache coherency
US7346757B2 (en) * 2002-10-08 2008-03-18 Rmi Corporation Advanced processor translation lookaside buffer management in a multithreaded system
US8037224B2 (en) 2002-10-08 2011-10-11 Netlogic Microsystems, Inc. Delegating network processor operations to star topology serial bus interfaces
US7984268B2 (en) * 2002-10-08 2011-07-19 Netlogic Microsystems, Inc. Advanced processor scheduling in a multithreaded system
US8478811B2 (en) 2002-10-08 2013-07-02 Netlogic Microsystems, Inc. Advanced processor with credit based scheme for optimal packet flow in a multi-processor system on a chip
US7924828B2 (en) 2002-10-08 2011-04-12 Netlogic Microsystems, Inc. Advanced processor with mechanism for fast packet queuing operations
US7765532B2 (en) * 2002-10-22 2010-07-27 Oracle America, Inc. Inducing concurrency in software code
US7346902B2 (en) * 2002-10-22 2008-03-18 Sun Microsystems, Inc. System and method for block-based concurrentization of software code
US7222218B2 (en) * 2002-10-22 2007-05-22 Sun Microsystems, Inc. System and method for goal-based scheduling of blocks of code for concurrent execution
US7603664B2 (en) * 2002-10-22 2009-10-13 Sun Microsystems, Inc. System and method for marking software code
GB2453284A (en) * 2004-04-02 2009-04-01 Symbian Software Ltd Mechanism for notifying a kernel of a thread entering a critical section.
US7770172B2 (en) * 2004-09-01 2010-08-03 Microsoft Corporation Conditional variables without spinlocks
US7525962B2 (en) * 2004-12-27 2009-04-28 Intel Corporation Reducing memory access bandwidth consumption in a hierarchical packet scheduler
US20060212853A1 (en) * 2005-03-18 2006-09-21 Marvell World Trade Ltd. Real-time control apparatus having a multi-thread processor
US8195922B2 (en) * 2005-03-18 2012-06-05 Marvell World Trade, Ltd. System for dynamically allocating processing time to multiple threads
US7606363B1 (en) 2005-07-26 2009-10-20 Rockwell Collins, Inc. System and method for context switching of a cryptographic engine
US7395418B1 (en) * 2005-09-22 2008-07-01 Sun Microsystems, Inc. Using a transactional execution mechanism to free up processor resources used by a busy-waiting thread
US8832705B1 (en) * 2005-12-28 2014-09-09 Emc Corporation Ordered mutual exclusion
US8468532B2 (en) * 2006-06-21 2013-06-18 International Business Machines Corporation Adjusting CPU time allocated to next thread based on gathered data in heterogeneous processor system having plurality of different instruction set architectures
US8136113B2 (en) * 2006-12-20 2012-03-13 International Business Machines Corporation Method and apparatus for adjusting sleep time of fixed high-priority threads
US8024739B2 (en) * 2007-01-09 2011-09-20 International Business Machines Corporation System for indicating and scheduling additional execution time based on determining whether the execution unit has yielded previously within a predetermined period of time
US8789052B2 (en) * 2007-03-28 2014-07-22 BlackBery Limited System and method for controlling processor usage according to user input
US7930574B2 (en) * 2007-12-31 2011-04-19 Intel Corporation Thread migration to improve power efficiency in a parallel processing environment
US8806491B2 (en) 2007-12-31 2014-08-12 Intel Corporation Thread migration to improve power efficiency in a parallel processing environment
US9596324B2 (en) 2008-02-08 2017-03-14 Broadcom Corporation System and method for parsing and allocating a plurality of packets to processor core threads
JP4996519B2 (ja) * 2008-03-27 2012-08-08 パナソニック株式会社 仮想マルチプロセッサ、システムｌｓｉ、携帯電話機器、及び仮想マルチプロセッサの制御方法
EP2477112A1 (en) 2010-12-29 2012-07-18 Basque Center for Applied Mathematics Method for efficient scheduling in a resource-sharing system
US9542236B2 (en) * 2011-12-29 2017-01-10 Oracle International Corporation Efficiency sequencer for multiple concurrently-executing threads of execution
CN103246552B (zh) * 2012-02-14 2018-03-09 腾讯科技（深圳）有限公司 防止线程出现阻塞的方法和装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012409A (en) * 1988-03-10 1991-04-30 Fletcher Mitchell S Operating system for a multi-tasking operating environment
EP0416768B1 (en) * 1989-09-08 1998-06-17 Digital Equipment Corporation Thread private memory storage for multi-thread digital data processors
US5421014A (en) * 1990-07-13 1995-05-30 I-Tech Corporation Method for controlling multi-thread operations issued by an initiator-type device to one or more target-type peripheral devices
US5506987A (en) * 1991-02-01 1996-04-09 Digital Equipment Corporation Affinity scheduling of processes on symmetric multiprocessing systems
US5500890A (en) * 1993-08-19 1996-03-19 Exxon Research And Engineering Company Point-of-sale system using multi-threaded transactions and interleaved file transfer
US5586318A (en) 1993-12-23 1996-12-17 Microsoft Corporation Method and system for managing ownership of a released synchronization mechanism
NZ281276A (en) * 1994-02-28 1998-07-28 British Telecomm Communications networks service delivery infrastructure interacting with billing and network management systems
US5822588A (en) * 1995-06-09 1998-10-13 Sun Microsystem, Inc. System and method for checking the use of synchronization locks in a multi-threaded target program
US5687390A (en) * 1995-11-14 1997-11-11 Eccs, Inc. Hierarchical queues within a storage array (RAID) controller
US5699428A (en) * 1996-01-16 1997-12-16 Symantec Corporation System for automatic decryption of file data on a per-use basis and automatic re-encryption within context of multi-threaded operating system under which applications run in real-time
US5937187A (en) 1996-07-01 1999-08-10 Sun Microsystems, Inc. Method and apparatus for execution and preemption control of computer process entities
US5987492A (en) 1997-10-31 1999-11-16 Sun Microsystems, Inc. Method and apparatus for processor sharing

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8006244B2 (en) 2000-04-04 2011-08-23 International Business Machines Corporation Controller for multiple instruction thread processors
JP2007299401A (ja) * 2006-04-27 2007-11-15 Internatl Business Mach Corp <Ibm> 個々のユーザの資源使用量およびその使用量の追跡に基づいた公平な共用分のスケジューリングを行う方法およびシステム
JP2007317171A (ja) * 2006-04-27 2007-12-06 Matsushita Electric Ind Co Ltd マルチスレッド計算機システム、マルチスレッド実行制御方法
US8001549B2 (en) 2006-04-27 2011-08-16 Panasonic Corporation Multithreaded computer system and multithread execution control method
US8332863B2 (en) 2006-04-27 2012-12-11 International Business Machines Corporation Fair share scheduling based on an individual user's resource usage and the tracking of that usage
US9703285B2 (en) 2006-04-27 2017-07-11 International Business Machines Corporation Fair share scheduling for mixed clusters with multiple resources
JP2008123045A (ja) * 2006-11-08 2008-05-29 Matsushita Electric Ind Co Ltd プロセッサ
US8141088B2 (en) 2006-11-08 2012-03-20 Panasonic Corporation Multithreaded processor
US8997106B2 (en) 2007-11-21 2015-03-31 Lenovo (Singapore) Pte Ltd Method of using tickets and use cost values to permit usage of a device by a process
JP2013522724A (ja) * 2010-03-15 2013-06-13 クアルコム，インコーポレイテッド プロセッサにおいてスレッドを実行するシステムおよび方法
US8904399B2 (en) 2010-03-15 2014-12-02 Qualcomm Incorporated System and method of executing threads at a processor

Also Published As

Publication number Publication date
US5987492A (en) 1999-11-16
EP0915418A2 (en) 1999-05-12
CA2252106A1 (en) 1999-04-30
EP0915418A3 (en) 2003-10-29
US6272517B1 (en) 2001-08-07

Similar Documents

Publication Publication Date Title
JPH11212809A (ja) プロセッサ共有方法および装置
US7650601B2 (en) Operating system kernel-assisted, self-balanced, access-protected library framework in a run-to-completion multi-processor environment
US6269391B1 (en) Multi-processor scheduling kernel
Jones et al. An overview of the Rialto real-time architecture
US6584488B1 (en) Controlling allocation of system resources with an enhanced priority calculation
JP3414520B2 (ja) マルチプロセッサ・システムにおけるタスク・スケジューリング方法
Zouaoui et al. Priority based round robin (PBRR) CPU scheduling algorithm.
US5828880A (en) Pipeline system and method for multiprocessor applications in which each of a plurality of threads execute all steps of a process characterized by normal and parallel steps on a respective datum
JP2866241B2 (ja) コンピュータシステムおよびスケジューリング方法
US7409689B2 (en) Providing predictable scheduling of programs using repeating precomputed schedules on discretely scheduled and/or multiprocessor operating systems
US7921422B2 (en) Method, apparatus and computer program product for borrowed-virtual-time scheduling
EP2312441B1 (en) Scheduling of instructions groups for cell processors
US6587865B1 (en) Locally made, globally coordinated resource allocation decisions based on information provided by the second-price auction model
JPH0756634B2 (ja) チユ−ニング可能なオペレ−テイングシステム手段を有するデ−タ処理システム
US20050066149A1 (en) Method and system for multithreaded processing using errands
EP0913770A2 (en) Method and apparatus for sharing a time quantum
US8010963B2 (en) Method, apparatus and program storage device for providing light weight system calls to improve user mode performance
US20110185365A1 (en) Data processing system, method for processing data and computer program product
CN112783651A (zh) 一种云平台vGPU负载均衡调度方法、介质及装置
Wani Operating System
Shakor Scheduling and synchronization algorithms in operating system: a survey
JPH11249917A (ja) 並列型計算機及びそのバッチ処理方法及び記録媒体
JP3374480B2 (ja) データ処理装置
JP3278457B2 (ja) プログラム実行制御装置及びプログラム実行制御方法
Frisbie A unified scheduling model for precise computation control