JPH11204741A - 半導体基体上に局部的半絶縁領域を形成するプロセス - Google Patents
半導体基体上に局部的半絶縁領域を形成するプロセスInfo
- Publication number
- JPH11204741A JPH11204741A JP10212616A JP21261698A JPH11204741A JP H11204741 A JPH11204741 A JP H11204741A JP 10212616 A JP10212616 A JP 10212616A JP 21261698 A JP21261698 A JP 21261698A JP H11204741 A JPH11204741 A JP H11204741A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- particles
- germanium
- semiconductor
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 230000001678 irradiating effect Effects 0.000 claims abstract description 8
- 239000002245 particle Substances 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 229910052732 germanium Inorganic materials 0.000 claims description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 10
- 230000005855 radiation Effects 0.000 claims description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 6
- -1 nitrogen ions Chemical class 0.000 claims description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910002601 GaN Inorganic materials 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 5
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 5
- 230000005670 electromagnetic radiation Effects 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims 1
- 229910052804 chromium Inorganic materials 0.000 claims 1
- 239000011651 chromium Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 16
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 101150023613 mev-1 gene Proteins 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Element Separation (AREA)
- Physical Or Chemical Processes And Apparatus (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 単結晶基体内にどのようにして半絶縁性材料
の局部的領域を形成するかという問題を解決する。 【解決手段】 その経路に沿って放射損傷を発生させる
ことができる高エネルギビームで半導体を照射する。放
射損傷の結果、照射された半導体の固有抵抗は数桁大き
くなり、半絶縁性になる。この型の半絶縁領域は領域を
電気的に絶縁するのに有効であり、例えばアナログ回路
をディジタル回路から減結合させるのに、または集積さ
れたインダクタのＱをこれらのデバイスを形成させた後
に高く維持するのにも使用できる。使用される放射は、
Ｘ線またはγ線のような電磁放射であることも、または
陽子、重陽子等のようなエネルギを持った粒子からなる
こともできる。ビームを半導体内の局部的領域に閉じ込
めるのは、マスクによって達成される。
の局部的領域を形成するかという問題を解決する。 【解決手段】 その経路に沿って放射損傷を発生させる
ことができる高エネルギビームで半導体を照射する。放
射損傷の結果、照射された半導体の固有抵抗は数桁大き
くなり、半絶縁性になる。この型の半絶縁領域は領域を
電気的に絶縁するのに有効であり、例えばアナログ回路
をディジタル回路から減結合させるのに、または集積さ
れたインダクタのＱをこれらのデバイスを形成させた後
に高く維持するのにも使用できる。使用される放射は、
Ｘ線またはγ線のような電磁放射であることも、または
陽子、重陽子等のようなエネルギを持った粒子からなる
こともできる。ビームを半導体内の局部的領域に閉じ込
めるのは、マスクによって達成される。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的には集積回
路に関し、特定的にはその中に半絶縁領域を形成させた
集積回路に関する。
路に関し、特定的にはその中に半絶縁領域を形成させた
集積回路に関する。
【０００２】
【従来の技術】集積回路（ＩＣ）においては、種々の領
域を互いに電気的に絶縁することを必要とする場合が多
い。ディジタルデバイスレベルにおいては、ＬＯＣＯＳ
（シリコンの局部酸化）及びＳＴＩ（浅い溝絶縁）を含
む多くの技術が既に使用されている。これらの技術は、
種々の領域を互いに良好に電気的に絶縁することを保証
するが、実現に時間がかかり、ウェーハ表面をかなり汚
損させる。これらの技術の特定的な限界は、それらがウ
ェーハ表面に比較的近い領域のみに有用であることであ
る。しかしながら、絶縁領域を表面下のかなりの深さま
で、場合によってはウェーハの反対側の表面まで伸ばす
必要があるような状況も多く存在する。これらの例は、
基体雑音結合の減少、シリコン混合モードＩＣ上の高Ｑ
インダクタの実現、高周波ＩＣの伝送ライン損失の減
少、及び異なる型のデバイスの分離（例えば、アナログ
をディジタルから、またはバイポーラをＣＭＯＳから分
離）を含む。
域を互いに電気的に絶縁することを必要とする場合が多
い。ディジタルデバイスレベルにおいては、ＬＯＣＯＳ
（シリコンの局部酸化）及びＳＴＩ（浅い溝絶縁）を含
む多くの技術が既に使用されている。これらの技術は、
種々の領域を互いに良好に電気的に絶縁することを保証
するが、実現に時間がかかり、ウェーハ表面をかなり汚
損させる。これらの技術の特定的な限界は、それらがウ
ェーハ表面に比較的近い領域のみに有用であることであ
る。しかしながら、絶縁領域を表面下のかなりの深さま
で、場合によってはウェーハの反対側の表面まで伸ばす
必要があるような状況も多く存在する。これらの例は、
基体雑音結合の減少、シリコン混合モードＩＣ上の高Ｑ
インダクタの実現、高周波ＩＣの伝送ライン損失の減
少、及び異なる型のデバイスの分離（例えば、アナログ
をディジタルから、またはバイポーラをＣＭＯＳから分
離）を含む。
【０００３】図１及び２は、絶縁領域を集積回路ウェー
ハを通して伸ばすことが有利であるが、現在の技術を使
用したのでは実現が困難であるような２つのデバイスの
例を示している。図１において、単結晶半導体ウェーハ
１（典型的にはシリコンであるが、多分、ゲルマニウ
ム、ガリウム・砒素、シリコン／ゲルマニウム、燐化イ
ンジウム、窒化ガリウム、及び炭化シリコンのような半
導体）は、ＭＯＳ回路２並びにマイクロストリップ３及
び高Ｑインダクタ４を含んでいる。金属接地層６がウェ
ーハの下側全体を覆っている。インダクタ及びマイクロ
ストリップを集積回路から完全に減結合するためには、
５に示すような絶縁領域を設けなければならない。図２
に、表面上に３つの異なる型の回路が形成されている半
導体ウェーハ１を示す。例えば、回路２２はＭＯＳ回路
であることができ、回路２３はバイポーラ回路であるこ
とができ、そして回路２４はアナログ回路であることが
できる。上例のように、これらの異なる回路は互いに減
結合する必要がある。これは、もし２５のような絶縁領
域を設けることができれば達成することができる。これ
らの領域は、図示のように完全にウェーハを通して伸ば
す必要がある。
ハを通して伸ばすことが有利であるが、現在の技術を使
用したのでは実現が困難であるような２つのデバイスの
例を示している。図１において、単結晶半導体ウェーハ
１（典型的にはシリコンであるが、多分、ゲルマニウ
ム、ガリウム・砒素、シリコン／ゲルマニウム、燐化イ
ンジウム、窒化ガリウム、及び炭化シリコンのような半
導体）は、ＭＯＳ回路２並びにマイクロストリップ３及
び高Ｑインダクタ４を含んでいる。金属接地層６がウェ
ーハの下側全体を覆っている。インダクタ及びマイクロ
ストリップを集積回路から完全に減結合するためには、
５に示すような絶縁領域を設けなければならない。図２
に、表面上に３つの異なる型の回路が形成されている半
導体ウェーハ１を示す。例えば、回路２２はＭＯＳ回路
であることができ、回路２３はバイポーラ回路であるこ
とができ、そして回路２４はアナログ回路であることが
できる。上例のように、これらの異なる回路は互いに減
結合する必要がある。これは、もし２５のような絶縁領
域を設けることができれば達成することができる。これ
らの領域は、図示のように完全にウェーハを通して伸ば
す必要がある。
【０００４】既存の技術は、図１の５または図２の２５
のような領域を形成するための低価格で有効な方法を提
供しない。従来の技術は、どのようにして絶縁用または
高固有抵抗ウェーハ内に低固有抵抗領域を形成させるか
という、逆の問題に集中しているように見える。Nicoll
ian ら（ 1991 年９月、米国特許第 5,051,786号）は、
粒子境界を適当に不動態化させることによって、どのよ
うにして多結晶質材料から量子壁を形成させることがで
きるかを示した。Mei ら（ 1994 年11月、米国特許第
5,366,926号）は、レーザビームを印加することによっ
て、どのようにして非晶質シリコンを水素化できるかを
示した。Kudo（ 1996 年３月、米国特許第 5,496,768
号）もポリシリコン薄膜を製造するためにレーザビーム
を使用し、一方 Masaoら（ 1986 年９月、米国特許第
4,609,407号）は選択的に再成長させた領域内に三次元
半導体デバイスを製造する方法を開示した。イオン投射
システムが、Micro Electro Mechanical Systems '92 T
ravemunde ( Germany ) Feb. 1992 pp. 67-71 において
Buchmann らによって検討されている。
のような領域を形成するための低価格で有効な方法を提
供しない。従来の技術は、どのようにして絶縁用または
高固有抵抗ウェーハ内に低固有抵抗領域を形成させるか
という、逆の問題に集中しているように見える。Nicoll
ian ら（ 1991 年９月、米国特許第 5,051,786号）は、
粒子境界を適当に不動態化させることによって、どのよ
うにして多結晶質材料から量子壁を形成させることがで
きるかを示した。Mei ら（ 1994 年11月、米国特許第
5,366,926号）は、レーザビームを印加することによっ
て、どのようにして非晶質シリコンを水素化できるかを
示した。Kudo（ 1996 年３月、米国特許第 5,496,768
号）もポリシリコン薄膜を製造するためにレーザビーム
を使用し、一方 Masaoら（ 1986 年９月、米国特許第
4,609,407号）は選択的に再成長させた領域内に三次元
半導体デバイスを製造する方法を開示した。イオン投射
システムが、Micro Electro Mechanical Systems '92 T
ravemunde ( Germany ) Feb. 1992 pp. 67-71 において
Buchmann らによって検討されている。
【０００５】
【発明の概要】従って、本発明の目的は、半導体内に電
気絶縁領域を形成するプロセスを提供することである。
本発明の別の目的は、上記絶縁領域を、完全に半導体の
反対側の表面までを含む、半導体表面下の実質的な深さ
まで伸ばすことを可能にすることである。さらなる目的
は、上記プロセスを、既存のアナログ及びディジタル集
積回路を製造する方法と完全に両立可能にしたことであ
る。これらの目的は、その経路に沿って放射損傷を発生
させることができる高エネルギビームを用いて、半導体
を照射することによって達成される。このような放射損
傷の結果、照射された領域内の半導体の固有抵抗は大き
さが数桁増加し、それを半絶縁性にならしめる。この型
の半絶縁性領域は、電気的に絶縁する領域として有効で
あり、例えばアナログ回路をディジタル回路から減結合
させたり、または集積インダクタ内に高いＱを維持する
のに使用することができる。使用れる放射は電磁波（例
えば、Ｘ線またはγ線）であることも、または陽子、重
陽子等のようなエネルギを持った粒子であることもでき
る。半導体内の選択された領域へのビームの閉じ込め
は、適当なマスクによって達成される。このようにして
形成された半絶縁性領域は、それらを約 400°Ｃを超え
る温度に曝さない限り安定である。この理由から、他の
全てのＩＣの処理が完了するまでは、これらの領域は形
成されない。
気絶縁領域を形成するプロセスを提供することである。
本発明の別の目的は、上記絶縁領域を、完全に半導体の
反対側の表面までを含む、半導体表面下の実質的な深さ
まで伸ばすことを可能にすることである。さらなる目的
は、上記プロセスを、既存のアナログ及びディジタル集
積回路を製造する方法と完全に両立可能にしたことであ
る。これらの目的は、その経路に沿って放射損傷を発生
させることができる高エネルギビームを用いて、半導体
を照射することによって達成される。このような放射損
傷の結果、照射された領域内の半導体の固有抵抗は大き
さが数桁増加し、それを半絶縁性にならしめる。この型
の半絶縁性領域は、電気的に絶縁する領域として有効で
あり、例えばアナログ回路をディジタル回路から減結合
させたり、または集積インダクタ内に高いＱを維持する
のに使用することができる。使用れる放射は電磁波（例
えば、Ｘ線またはγ線）であることも、または陽子、重
陽子等のようなエネルギを持った粒子であることもでき
る。半導体内の選択された領域へのビームの閉じ込め
は、適当なマスクによって達成される。このようにして
形成された半絶縁性領域は、それらを約 400°Ｃを超え
る温度に曝さない限り安定である。この理由から、他の
全てのＩＣの処理が完了するまでは、これらの領域は形
成されない。
【０００６】
【実施例】上述したように、半導体ウェーハの厚み全体
に伸びる、またはその殆どを通して伸びる（集積回路内
の）絶縁領域に対する要望が存在する。これらの絶縁領
域は高品質の絶縁体であることが理想的であるが、幸い
なことに、より適切に「半絶縁性」または「高固有抵
抗」と呼ばれる領域を絶縁の目的に使用しても、性能は
殆ど、または全く影響を受けない。単結晶半導体内の所
与の領域を半導電性から半絶縁性に変換できる一方法
は、その中に放射損傷を導入することによっている。例
えば陽子ビームがシリコンに及ぼす効果を以下の例に示
す。Ｎ型及びＰ型シリコンサンプルを、約 10 乃至 30
ＭｅＶの粒子エネルギを有し、１乃至 10 μＡ・時の合
計線量の陽子ビームを使用する浸透放射に曝して前後を
測定した。結果を以下の表Ｉに示す。
に伸びる、またはその殆どを通して伸びる（集積回路内
の）絶縁領域に対する要望が存在する。これらの絶縁領
域は高品質の絶縁体であることが理想的であるが、幸い
なことに、より適切に「半絶縁性」または「高固有抵
抗」と呼ばれる領域を絶縁の目的に使用しても、性能は
殆ど、または全く影響を受けない。単結晶半導体内の所
与の領域を半導電性から半絶縁性に変換できる一方法
は、その中に放射損傷を導入することによっている。例
えば陽子ビームがシリコンに及ぼす効果を以下の例に示
す。Ｎ型及びＰ型シリコンサンプルを、約 10 乃至 30
ＭｅＶの粒子エネルギを有し、１乃至 10 μＡ・時の合
計線量の陽子ビームを使用する浸透放射に曝して前後を
測定した。結果を以下の表Ｉに示す。
【０００７】 表 Ｉ 正孔易動度 キャリヤ密度 固有抵抗 ｃｍ2/Ｖ秒 ／ｃｃ Ω・ｃｍ Ｐ Ｎ Ｐ Ｎ Ｐ Ｎ 前 450 1,500 3×1014 2×1014 6-10 6-10 後 80 130 2×1011 5×1011 ＞105 ＞105 サンプルを数秒間にわたって約 500°Ｃを超える温度に
曝さない限り、または100 時間以上にわたって約 400°
Ｃを超える温度に曝さない限り、固有抵抗のこれらの変
化が恒久的であることに注目することが重要である。こ
れらの温度は通常の処理中に遭遇するものであるから、
本発明の重要な特色は、このプロセスを製造シーケンス
の最終段階において適用することである。
曝さない限り、または100 時間以上にわたって約 400°
Ｃを超える温度に曝さない限り、固有抵抗のこれらの変
化が恒久的であることに注目することが重要である。こ
れらの温度は通常の処理中に遭遇するものであるから、
本発明の重要な特色は、このプロセスを製造シーケンス
の最終段階において適用することである。
【０００８】半導体内に充分な放射損傷を導入する（本
発明の目的のために）ために、電磁放射並びに粒子放射
の両者を使用することができる。電磁放射の場合約１ｋ
ｅＶを超える光子エネルギが必要であり（Ｘ線またはγ
線の使用を暗示している）、一方約１ＭｅＶを超える粒
子エネルギを使用すべきである。使用可能な典型的な粒
子ビームは、陽子、重陽子、三重陽子、α粒子、窒素イ
オン、及び酸素イオンを含む。イオン化した分子もビー
ムに使用することができる。上述したように、最小ビー
ムエネルギは、電磁ビームの場合には約１ｋｅＶであ
り、粒子ビームの場合には１ＭｅＶである。使用される
実際のエネルギは、ビームに望まれる浸透の深さに依存
しよう。表ＩＩのデータは、最適エネルギに関するおお
よその指針を与える。
発明の目的のために）ために、電磁放射並びに粒子放射
の両者を使用することができる。電磁放射の場合約１ｋ
ｅＶを超える光子エネルギが必要であり（Ｘ線またはγ
線の使用を暗示している）、一方約１ＭｅＶを超える粒
子エネルギを使用すべきである。使用可能な典型的な粒
子ビームは、陽子、重陽子、三重陽子、α粒子、窒素イ
オン、及び酸素イオンを含む。イオン化した分子もビー
ムに使用することができる。上述したように、最小ビー
ムエネルギは、電磁ビームの場合には約１ｋｅＶであ
り、粒子ビームの場合には１ＭｅＶである。使用される
実際のエネルギは、ビームに望まれる浸透の深さに依存
しよう。表ＩＩのデータは、最適エネルギに関するおお
よその指針を与える。
【０００９】 表 ＩＩ ビームエネルギ 浸透の深さ（シリコン） 電磁 粒子（Ｈ+ ） 10 ミクロン １ｋｅＶ １ＭｅＶ 50 ミクロン ５ｋｅＶ ２ＭｅＶ 1 ｍｍ 10ｋｅＶ 15ＭｅＶ 一般的に言えば、極めて限られた領域だけを半絶縁体に
変換することが望ましいであろう。従って、照射中に殆
どの半導体をビームから保護する必要がある。これは、
ビームを停止させるのに充分な厚みを有する高原子量材
料で形成されたマスクによって容易に達成することがで
きる。それらの例は、約 0.1乃至２ｍｍの厚みを有する
アルミニウム、鉄、及びタングステンである。これらの
厚みにおいては、もし高精度「直接書き込み」イオンビ
ーム投射システムと共に使用するのであれば、照射され
る領域の寸法を約 0.3ミクロン以内に制御することがで
きる。
変換することが望ましいであろう。従って、照射中に殆
どの半導体をビームから保護する必要がある。これは、
ビームを停止させるのに充分な厚みを有する高原子量材
料で形成されたマスクによって容易に達成することがで
きる。それらの例は、約 0.1乃至２ｍｍの厚みを有する
アルミニウム、鉄、及びタングステンである。これらの
厚みにおいては、もし高精度「直接書き込み」イオンビ
ーム投射システムと共に使用するのであれば、照射され
る領域の寸法を約 0.3ミクロン以内に制御することがで
きる。
【００１０】本発明の２つの実施例を示す。図３に示す
半導体基体１は、ＭＯＳ回路２、マイクロストリップ
３、及び高Ｑインダクタ４を含んでいる。金属接地層６
がウェーハの下側全体を覆っている。インダクタ及びマ
イクロストリップを集積回路から減結合するためには、
絶縁領域（図１の５のような）が必要である。この実施
例では、これは、基体をＸ線ビーム３１を使用して照射
することによって達成している。このビームは約 100乃
至 1,000ｋＧｙ／時の強度と、約１乃至 10 ｋｅＶの光
子エネルギを有している。このプロセスは、室温で約 1
0 乃至 100日にわたって適用される。基体１の表面から
約１乃至５ｍｍ上に位置決めされたマスク３２は、絶縁
領域を形成させることを望む個所を除く基体１の全上面
を保護するのに役立つ。以下に説明する第２の実施例に
示すように、これは粒子ビームを使用してかなり高効率
で達成することができる。
半導体基体１は、ＭＯＳ回路２、マイクロストリップ
３、及び高Ｑインダクタ４を含んでいる。金属接地層６
がウェーハの下側全体を覆っている。インダクタ及びマ
イクロストリップを集積回路から減結合するためには、
絶縁領域（図１の５のような）が必要である。この実施
例では、これは、基体をＸ線ビーム３１を使用して照射
することによって達成している。このビームは約 100乃
至 1,000ｋＧｙ／時の強度と、約１乃至 10 ｋｅＶの光
子エネルギを有している。このプロセスは、室温で約 1
0 乃至 100日にわたって適用される。基体１の表面から
約１乃至５ｍｍ上に位置決めされたマスク３２は、絶縁
領域を形成させることを望む個所を除く基体１の全上面
を保護するのに役立つ。以下に説明する第２の実施例に
示すように、これは粒子ビームを使用してかなり高効率
で達成することができる。
【００１１】図４の半導体基体１は、３つの異なる型の
回路、即ちＭＯＳ回路２２、バイポーラ回路２３、及び
アナログ回路２４を含んでいる。これらの異なる回路を
互いに減結合させるためには、絶縁領域（図２の２５の
ような）を設けなければならない。これらの領域は、ウ
ェーハ全体を通して伸ばす必要がある。これは、この実
施例では粒子ビーム４１を用いて基体を照射することに
よって達成している。このビームは陽子（水素イオン）
からなり、約１乃至 10 μＡの強度と、約１乃至 30 Ｍ
ｅＶの粒子エネルギとを有している。このプロセスは、
室温で約１乃至60 分にわたって適用され、約 0.1乃至
10 μＡ・時の合計線量を達成している。基体１の表面
から約１乃至５ｍｍ上に位置決めされたマスク４２は、
絶縁領域を形成させることを望む個所を除く基体１の全
上面を保護するのに役立つ。
回路、即ちＭＯＳ回路２２、バイポーラ回路２３、及び
アナログ回路２４を含んでいる。これらの異なる回路を
互いに減結合させるためには、絶縁領域（図２の２５の
ような）を設けなければならない。これらの領域は、ウ
ェーハ全体を通して伸ばす必要がある。これは、この実
施例では粒子ビーム４１を用いて基体を照射することに
よって達成している。このビームは陽子（水素イオン）
からなり、約１乃至 10 μＡの強度と、約１乃至 30 Ｍ
ｅＶの粒子エネルギとを有している。このプロセスは、
室温で約１乃至60 分にわたって適用され、約 0.1乃至
10 μＡ・時の合計線量を達成している。基体１の表面
から約１乃至５ｍｍ上に位置決めされたマスク４２は、
絶縁領域を形成させることを望む個所を除く基体１の全
上面を保護するのに役立つ。
【００１２】以上に、本発明をその好ましい実施例に関
して特定的に説明したが、当分野に精通していれば、本
発明の思想及び範囲から逸脱することなく、形状及び細
部に種々の変化を考案することができよう。
して特定的に説明したが、当分野に精通していれば、本
発明の思想及び範囲から逸脱することなく、形状及び細
部に種々の変化を考案することができよう。
【図１】ＭＯＳ回路を、同一の半導体基体を共用するマ
イクロストリップ及び高Ｑインダクタから、どのように
すれば減結合させることができるかを示す図である。
イクロストリップ及び高Ｑインダクタから、どのように
すれば減結合させることができるかを示す図である。
【図２】同一の半導体基体を共用するＭＯＳ回路、バイ
ポーラ回路、及びアナログ回路のような異なる型の３つ
の回路を、どのようにすれば互いに電気的に絶縁するこ
とができるかを示す図である。
ポーラ回路、及びアナログ回路のような異なる型の３つ
の回路を、どのようにすれば互いに電気的に絶縁するこ
とができるかを示す図である。
【図３】図１において想定した構造を、本発明の適用に
よってどのように実現することができるかを示す図であ
る。
よってどのように実現することができるかを示す図であ
る。
【図４】図２において想定した構造を、本発明の適用に
よってどのように実現することができるかを示す図であ
る。
よってどのように実現することができるかを示す図であ
る。
１ 半導体ウェーハ（基体） ２ ＭＯＳ回路 ３ マイクロストリップ ４ 高Ｑインダクタンス ５ 絶縁領域 ６ 金属接地層 ２２ ＭＯＳ回路 ２３ バイポーラ回路 ２４ アナログ回路 ２５ 絶縁領域 ３１ Ｘ線ビーム ３２ マスク ４１ 粒子ビーム ４２ マスク
Claims (18)
- 【請求項１】 単結晶半導体ボディ内に半絶縁領域を形
成するプロセスにおいて、 上記領域を、高エネルギ電磁放射を用いて照射するステ
ップを備えていることを特徴とするプロセス。 - 【請求項２】 上記半導体は、シリコン、ゲルマニウ
ム、ガリウム・砒素、シリコン／ゲルマニウム、燐化イ
ンジウム、窒化ガリウム、及び炭化シリコンからなるグ
ループから選択される請求項１に記載のプロセス。 - 【請求項３】 上記電磁放射は、約１ｋｅＶより大きい
光子性エネルギを有している請求項１に記載のプロセ
ス。 - 【請求項４】 単結晶半導体ボディ内に半絶縁領域を形
成するプロセスにおいて、 上記領域を、高エネルギ粒子ビームを用いて照射するス
テップを備えていることを特徴とするプロセス。 - 【請求項５】 上記半導体は、シリコン、ゲルマニウ
ム、ガリウム・砒素、シリコン／ゲルマニウム、燐化イ
ンジウム、窒化ガリウム、及び炭化シリコンからなるグ
ループから選択される請求項４に記載のプロセス。 - 【請求項６】 上記粒子は、約１ＭｅＶより大きいエネ
ルギを有している請求項４に記載のプロセス。 - 【請求項７】 上記粒子は、陽子、重陽子、三重陽子、
α粒子、窒素イオン、及び酸素イオンからなるグループ
から選択される請求項４に記載のプロセス。 - 【請求項８】 上記粒子は、イオン化された分子である
請求項４に記載のプロセス。 - 【請求項９】 単結晶半導体ボディ内に半絶縁性材料の
局部的領域を形成するプロセスにおいて、 高エネルギ電磁放射のビームを準備するステップと、 上記局部的領域以外の全ての上記半導体ボディを上記ビ
ームから保護するステップと、 上記領域を、上記ビームを用いて照射するステップと、
を備えていることを特徴とするプロセス。 - 【請求項１０】 上記半導体ボディを保護するステップ
は、 アルミニウム、鉄、タングステン、及びクロムからなる
グループから選択された放射に対して不透明な材料で形
成され、約 0.1乃至２ｍｍの厚みを有するマスクを準備
するステップを更に備えている請求項９に記載のプロセ
ス。 - 【請求項１１】 上記半導体は、シリコン、ゲルマニウ
ム、ガリウム・砒素、シリコン／ゲルマニウム、燐化イ
ンジウム、窒化ガリウム、及び炭化シリコンからなるグ
ループから選択される請求項９に記載のプロセス。 - 【請求項１２】 上記電磁放射は、約１ｋｅＶより大き
い光子性エネルギを有している請求項９に記載のプロセ
ス。 - 【請求項１３】 単結晶半導体ボディ内に半絶縁性材料
の局部的領域を形成するプロセスにおいて、 高エネルギ粒子のビームを準備するステップと、 上記局部的領域以外の全ての上記半導体ボディを上記ビ
ームから保護するステップと、 上記領域を、上記ビームを用いて照射するステップと、
を備えていることを特徴とするプロセス。 - 【請求項１４】 上記半導体ボディを保護するステップ
は、 アルミニウム、鉄、及びタングステンからなるグループ
から選択された放射に対して不透明な材料で形成され、
約 0.1乃至２ｍｍの厚みを有するマスクを準備するステ
ップを更に備えている請求項１３に記載のプロセス。 - 【請求項１５】 上記半導体は、シリコン、ゲルマニウ
ム、ガリウム・砒素、シリコン／ゲルマニウム、燐化イ
ンジウム、窒化ガリウム、及び炭化シリコンからなるグ
ループから選択される請求項１３に記載のプロセス。 - 【請求項１６】 上記粒子は、約１ＭｅＶより大きいエ
ネルギを有している請求項１３に記載のプロセス。 - 【請求項１７】 上記粒子は、陽子、重陽子、三重陽
子、α粒子、窒素イオン、及び酸素イオンからなるグル
ープから選択される請求項１３に記載のプロセス。 - 【請求項１８】 上記粒子は、イオン化された分子であ
る請求項１３に記載のプロセス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/998,734 US6046109A (en) | 1997-12-29 | 1997-12-29 | Creation of local semi-insulating regions on semiconductor substrates |
| US08/998734 | 1997-12-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11204741A true JPH11204741A (ja) | 1999-07-30 |
Family
ID=25545518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10212616A Pending JPH11204741A (ja) | 1997-12-29 | 1998-07-28 | 半導体基体上に局部的半絶縁領域を形成するプロセス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6046109A (ja) |
| JP (1) | JPH11204741A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009537980A (ja) * | 2006-05-18 | 2009-10-29 | エヌエックスピー ビー ヴィ | 半導体装置におけるインダクタの品質係数を向上する方法 |
| JP2017117939A (ja) * | 2015-12-24 | 2017-06-29 | 住重試験検査株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258688B1 (en) * | 2000-03-15 | 2001-07-10 | Taiwan Semiconductor Manufacturing Company | Method to form a high Q inductor |
| JP4605554B2 (ja) * | 2000-07-25 | 2011-01-05 | 独立行政法人物質・材料研究機構 | ドライエッチング用マスク材 |
| US6534843B2 (en) * | 2001-02-10 | 2003-03-18 | International Business Machines Corporation | High Q inductor with faraday shield and dielectric well buried in substrate |
| US7310039B1 (en) | 2001-11-30 | 2007-12-18 | Silicon Laboratories Inc. | Surface inductor |
| US6777774B2 (en) * | 2002-04-17 | 2004-08-17 | Chartered Semiconductor Manufacturing Limited | Low noise inductor using electrically floating high resistive and grounded low resistive patterned shield |
| US7141883B2 (en) * | 2002-10-15 | 2006-11-28 | Silicon Laboratories Inc. | Integrated circuit package configuration incorporating shielded circuit element structure |
| US20040082138A1 (en) * | 2002-10-23 | 2004-04-29 | Lin Wen-Chin | Method and preparing a mask for high energy particle bombardment |
| US7071478B2 (en) * | 2004-04-02 | 2006-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for passing particles on selected areas on a wafer |
| US7205632B2 (en) * | 2004-04-05 | 2007-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Anti-scattering attenuator structure for high energy particle radiation into integrated circuits |
| US7375411B2 (en) * | 2004-06-03 | 2008-05-20 | Silicon Laboratories Inc. | Method and structure for forming relatively dense conductive layers |
| US7501924B2 (en) * | 2005-09-30 | 2009-03-10 | Silicon Laboratories Inc. | Self-shielding inductor |
| US7622358B2 (en) | 2005-09-30 | 2009-11-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with semi-insulating substrate portions and method for forming the same |
| US8648664B2 (en) | 2011-09-30 | 2014-02-11 | Silicon Laboratories Inc. | Mutual inductance circuits |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4677740A (en) * | 1973-06-29 | 1987-07-07 | Hughes Aircraft Company | Forming monolithic planar opto-isolators by selective implantation and proton bombardment |
| JPS6041458B2 (ja) * | 1975-04-21 | 1985-09-17 | ソニー株式会社 | 半導体装置の製造方法 |
| US4244097A (en) * | 1979-03-15 | 1981-01-13 | Hughes Aircraft Company | Schottky-gate field-effect transistor and fabrication process therefor |
| NL8006339A (nl) * | 1979-11-21 | 1981-06-16 | Hitachi Ltd | Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan. |
| JPS5887879A (ja) * | 1981-11-20 | 1983-05-25 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
| US4474623A (en) * | 1982-04-26 | 1984-10-02 | Raytheon Company | Method of passivating a semiconductor body |
| US4872040A (en) * | 1987-04-23 | 1989-10-03 | International Business Machines Corporation | Self-aligned heterojunction transistor |
| US5051786A (en) * | 1989-10-24 | 1991-09-24 | Mcnc | Passivated polycrystalline semiconductors quantum well/superlattice structures fabricated thereof |
| JP2551203B2 (ja) * | 1990-06-05 | 1996-11-06 | 三菱電機株式会社 | 半導体装置 |
| US5585288A (en) * | 1990-07-16 | 1996-12-17 | Raytheon Company | Digital MMIC/analog MMIC structures and process |
| US5366926A (en) * | 1993-06-07 | 1994-11-22 | Xerox Corporation | Low temperature process for laser dehydrogenation and crystallization of amorphous silicon |
| US5496768A (en) * | 1993-12-03 | 1996-03-05 | Casio Computer Co., Ltd. | Method of manufacturing polycrystalline silicon thin film |
-
1997
- 1997-12-29 US US08/998,734 patent/US6046109A/en not_active Expired - Lifetime
-
1998
- 1998-07-28 JP JP10212616A patent/JPH11204741A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009537980A (ja) * | 2006-05-18 | 2009-10-29 | エヌエックスピー ビー ヴィ | 半導体装置におけるインダクタの品質係数を向上する方法 |
| JP2017117939A (ja) * | 2015-12-24 | 2017-06-29 | 住重試験検査株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6046109A (en) | 2000-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4659392A (en) | Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits | |
| JPH11204741A (ja) | 半導体基体上に局部的半絶縁領域を形成するプロセス | |
| US6180487B1 (en) | Selective thinning of barrier oxide through masked SIMOX implant | |
| US6083324A (en) | Gettering technique for silicon-on-insulator wafers | |
| KR100301273B1 (ko) | 얕은접합형성방법,반도체구조체및전계효과트랜지스터 | |
| US3622382A (en) | Semiconductor isolation structure and method of producing | |
| US5436499A (en) | High performance GaAs devices and method | |
| EP0036157B1 (en) | Low temperature annealing of semiconductor devices | |
| US4240843A (en) | Forming self-guarded p-n junctions by epitaxial regrowth of amorphous regions using selective radiation annealing | |
| US3558366A (en) | Metal shielding for ion implanted semiconductor device | |
| KR100207938B1 (ko) | 어니일링된 반도체 디바이스 및 어니일링 방법 | |
| EP0756757B1 (en) | Process for fabrication a semiconductor apparatus with crystal defects | |
| EP0097533B1 (en) | A method of manufacturing a mis type semiconductor device | |
| US3726719A (en) | Ion implanted semiconductor structures | |
| US3830668A (en) | Formation of electrically insulating layers in semi-conducting materials | |
| Sealy | Ion implantation doping of semiconductors | |
| JPH0467337B2 (ja) | ||
| JP2938367B2 (ja) | 光起電力モジュールの製造方法 | |
| US7170147B2 (en) | Dissipative isolation frames for active microelectronic devices, and methods of making such dissipative isolation frames | |
| Seki et al. | Effects of crystallization on trap state densities at grain boundaries in polycrystalline silicon | |
| US5556793A (en) | Method of making a structure for top surface gettering of metallic impurities | |
| JPS6317227B2 (ja) | ||
| Ho et al. | Fabrication of Si MOSFET's using neutron-irradiated Silicon as semi-insulating substrate | |
| Barnard et al. | Resistivity increase in MBE Ga 0.47 In 0.53 As following ion bombardment | |
| Sealy et al. | Ion beam techniques in microelectronics |