JPH11196568A - スイッチング電源 - Google Patents

Abstract

(57)【要約】 【課題】 電流制限抵抗と並列に入るスイッチング素子
の電力損失を低減させ、効率を向上させた昇圧型スイッ
チング電源を提供する。 【解決手段】 インダクタ２２が第１のスイッチング素
子２１と直列に接続され整流回路１の出力端１１、１２
に接続されている。ダイオ−ド２３、コンデンサ２４及
び電流制限回路２５が互いに直列に接続され、かつ、ス
イッチング素子２１に並列に接続されている。電流制限
回路２５が抵抗２５２及び第２のスイッチング素子２５
１を含む。コンデンサ２４の端子電圧Ｖｃを直流出力電
圧Ｖｏとして利用する。制御回路３はコンデンサ２４の
端子電圧Ｖｃが所定値以上になるタイミングで第２のス
イッチング素子２５１をオン制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、整流出力を昇圧さ
せて直流出力を得る昇圧型のスイッチング電源にに関
し、更に詳しくは、定常時の電力損失を低減するととも
に、電源投入時の突入電流を抑制する技術に係る。

【０００２】

【従来の技術】昇圧型スイッチング電源における電源投
入時の突入電流を防止する従来技術として、図８に示す
ようなものがある。図において、１は整流回路、２は昇
圧回路、３は制御回路である。

【０００３】整流回路１は、交流電源１０を整流して整
流出力電圧Ｖｒを得る。昇圧回路２は、第１のスイッチ
ング素子２１と、インダクタ２２と、ダイオ−ド２３
と、コンデンサ２４と、電流制限回路２５とを含んでい
る。第１のスイッチング素子２１は交流電源１０の周波
数ｆ１よりも高い周波数ｆ２でオン／オフ駆動される。
周波数ｆ２は数ｋＨｚ以上、望ましくは５０ｋＨｚに設
定される。インダクタ２２、電流制限回路２５及び第１
のスイッチング素子２１は直列に接続され、直列接続さ
れた両端が整流回路１の出力端１１、１２に接続されて
いる。ダイオ−ド２３と、コンデンサ２４とが直列に接
続され直列接続された両端が第１のスイッチング素子２
１に並列に接続され、コンデンサ２４の両端から平滑さ
れた直流出力電圧Ｖｏを得るようになっている。このた
め、第１のスイッチング素子２１のオン時にインダクタ
２２に蓄積されたエネルギーが第１のスイッチング素子
２１のオフ時にフライバック電圧Ｖｆとなり、整流出力
電圧Ｖｒにフライバック電圧Ｖｆが重畳された直流出力
電圧Ｖｏが得られる。電流制限回路２５は抵抗２５２と
第２のスイッチング素子２５１とを含み、第２のスイッ
チング素子２５１による抵抗２５２の両端の短絡の有無
により電流制限を行なっている。

【０００４】制御回路３は、直流出力電圧Ｖｏを入力信
号３０１とし、直流出力電圧Ｖｏを一定化する制御信号
３１を第１のスイッチング素子２１に供給すると共に、
コンデンサ２４が充電されて直流出力電圧Ｖｏが所定値
以上にあるときに、電流制限回路２５に第１のスイッチ
ング素子２１及びコンデンサ２４に流れる電流の制限を
解除させる解除信号３２を供給する。従って、電源投入
時にスイチング素子２１、インダクタ２２及びコンデン
サ２４に流れる突入電流が抵抗２５２により制限され
る。このため、スイッチング電源において問題となる、
突入電流によるインダクタ２２の磁気飽和が防止され、
第１のスイッチング素子２１の短絡故障が防止される。

【０００５】

【発明が解決しようとする課題】しかしながら、従来例
のスイッチング電源は、電源投入時の突入電流がなくな
った定常状態において、電流制限回路２５を構成する第
２のスイッチング素子２５１に流れる電流Ｉ１が、第１
のスイッチング素子２１に流れる電流Ｉ２、コンデンサ
２４に流れる脈動電流Ｉ３及び負荷電流Ｉ４の和、 Ｉ１＝Ｉ２＋Ｉ３＋Ｉ４ となる。このため、電流制限回路２５を構成する第２の
スイッチング素子２５１における損失が大きくなり、ス
イッチング電源の電力効率が低下する。

【０００６】そこで、本発明の課題は上述する問題点を
解決し、突入電流によるスイッチング素子の損傷を防止
すると共に、定常時の電力損失の少ないスイッチング電
源を提供することである。

【０００７】

【課題を解決するための手段】上述した課題解決のた
め、本発明に係るスイッチング電源は、整流回路と、昇
圧回路と、制御回路とを有する。前記整流回路は、交流
電源を整流して整流出力を得る回路である。前記昇圧回
路は、第１のスイッチング素子と、インダクタと、ダイ
オ−ドと、コンデンサと、電流制限回路とを含む。前記
第１のスイッチング素子は、前記交流電源の周波数より
も高い周波数でオン／オフ駆動される。前記インダクタ
は、前記第１のスイッチング素子と直列に接続され、そ
の直列接続回路の両端が前記整流回路の出力端に接続さ
れている。前記ダイオードは、一端が前記第１のスイッ
チング素子と前記インダクタとの接続点に接続され、他
端が一対の直流出力端子の一方に導かれ、前記第１のス
イッチング素子がオフとなったとき、前記インダクタに
蓄積されていたエネルギーを前記直流出力端子側に伝送
する向きに方向付けられている。前記コンデンサ及び前
記電流制限回路は直列に接続され、直列接続回路の両端
が、前記一対の直流出力端子に接続されている。前記電
流制限回路は、抵抗及び第２のスイッチング素子の並列
接続回路で構成されている。前記制御回路は、前記コン
デンサの端子電圧が所定値以上になるタイミングで前記
第２のスイッチング素子をオン制御する。

【０００８】

【発明の実施の形態】昇圧回路は、第１のスイッチング
素子が交流電源の周波数よりも高い周波数でオン／オフ
駆動され、インダクタが第１のスイッチング素子と直列
に接続され、その直列接続回路の両端が整流回路の出力
端に接続され、ダイオ−ド、コンデンサ及び電流制限回
路が直列に接続され、その直列接続回路の両端が第１の
スイッチング素子に並列に接続され、コンデンサの端子
電圧を直流出力電圧として利用するから、第１のスイッ
チング素子のオン時にインダクタに蓄積されたエネルギ
ーが、第１のスイッチング素子のオフ時にフライバック
電圧となり、整流出力にフライバック電圧を重畳した電
圧がコンデンサに蓄積され、昇圧された直流出力電圧が
得られる。

【０００９】電流制限回路は抵抗及び第２のスイッチン
グ素子の並列接続回路で構成され、コンデンサ及び電流
制限回路が直列に接続され、制御回路はコンデンサの端
子電圧が所定値以上になるタイミングで第２のスイッチ
ング素子をオン制御するから、コンデンサの端子電圧が
所定電圧となるまでは、コンデンサに流れ込む電流に対
して、抵抗による電流制限作用が働き、突入電流が抑制
される。

【００１０】ダイオ−ド、コンデンサ及び電流制限回路
が直列に接続され、その直列接続回路の両端が第１のス
イッチング素子に並列に接続されているから、第２のス
イッチング素子がオンとなった後の定常状態では、第２
のスイッチング素子に流れる電流は、少なくとも、イン
ダクタに流れる電流から、第１のスイッチング素子に流
れる電流を差し引いた値になる。このため、インダクタ
に流れる電流の全てが、第２のスイッチング素子に流れ
ていた従来技術に比較して、第２のスイッチング素子の
電力損失が小さくなり、効率が高くなる。

【００１１】直流出力電圧は、コンデンサと電流制限回
路との直列接続回路の両端から得る。即ち、コンデンサ
と電流制限回路との直列接続回路の両端を、一対の直流
出力端子に接続する。この構成の場合は、定常状態にお
いて、第２のスイッチング素子に流れる電流は、コンデ
ンサの充放電リップルによる変動分のみとなり、第２の
スイッチング素子の電力損失が一層小さくなり、スイッ
チング電源の効率が更に高くなる。

【００１２】

【実施例】図１は本発明に係るスイッチング電源の構成
を示す電気回路図である。図において、図８と同一参照
符号は同一性ある構成部分を示している。

【００１３】昇圧回路２は、第１のスイッチング素子２
１と、インダクタ２２と、ダイオ−ド２３と、コンデン
サ２４と、電流制限回路２５とを含んでいる。第１のス
イッチング素子２１は交流電源の周波数ｆ１よりも高い
周波数ｆ２でオン／オフ駆動される。インダクタ２２は
第１のスイッチング素子２１と直列に接続され、その直
列接続回路の両端が整流回路１の出力端１１、１２に接
続されている。電流制限回路２５は抵抗２５２及び第２
のスイッチング素子２５１の並列接続回路で構成されて
いる。ダイオ−ド２３、コンデンサ２４及び電流制限回
路２５が直列に接続され、直列接続回路の両端が第１の
スイッチング素子２１に並列に接続されている。そし
て、コンデンサ２４の端子電圧Ｖｃを直流出力電圧Ｖｏ
として利用する。

【００１４】制御回路３は、コンデンサ２４の端子電圧
Ｖｃが所定値以上になるタイミングで第２のスイッチン
グ素子２５１をオン制御する。制御方法としては、端子
電圧Ｖｃを監視し、端子電圧Ｖｃが所定値以上になった
時に、第２のスイッチング素子２５１をオン制御する方
法と、交流電源１０が投入された後、所定の遅れ時間を
もって第２のスイッチング素子２５１をオン制御する方
法が存在し得る。図示の制御回路３は、直流出力電圧Ｖ
ｏを第１の入力信号３０１とし、コンデンサ２４の端子
電圧Ｖｃを第２の入力信号３０２とし、第１の入力信号
３０１を一定化する制御信号３１を第１のスイッチング
素子２１に供給すると共に、第２の入力信号３０２が所
定値以上であるときに電流制限回路２５にコンデンサ２
４に流れる電流Ｉｃの制限を解除させる解除信号３２を
供給するようになっている。

【００１５】上述のように、昇圧回路２は、第１のスイ
ッチング素子２１が交流電源１０の周波数ｆ１よりも高
い周波数ｆ２でオン／オフ駆動され、インダクタ２２が
第１のスイッチング素子２１と直列に接続され、その直
列接続回路の両端が整流回路１の出力端に接続され、ダ
イオ−ド２３、コンデンサ２４及び電流制限回路２５が
直列に接続され、その直列接続回路の両端が第１のスイ
ッチング素子２１に並列に接続され、コンデンサ２４の
端子電圧Ｖｃを直流出力電圧Ｖｏとして利用するから、
第１のスイッチング素子２１のオン時にインダクタ２２
に蓄積されたエネルギーが、第１のスイッチング素子２
１のオフ時にフライバック電圧Ｖｆとなり、整流出力電
圧Ｖｒにフライバック電圧Ｖｆを重畳した電圧がコンデ
ンサ２４に蓄積され、昇圧された直流出力電圧Ｖｏが得
られる。

【００１６】電流制限回路２５は抵抗２５２及び第２の
スイッチング素子２５１の並列接続回路で構成され、コ
ンデンサ２４及び電流制限回路２５が直列に接続され、
制御回路３はコンデンサ２４の端子電圧Ｖｃが所定値以
上になるタイミングで第２のスイッチング素子２５１を
オン制御するから、コンデンサ２４の端子電圧Ｖｃが所
定電圧となるまでは、コンデンサ２４に流れ込む電流に
対して、抵抗２５２による電流制限作用が働き、突入電
流が抑制される。

【００１７】また、ダイオ−ド２３、コンデンサ２４及
び電流制限回路２５が直列に接続され、その直列接続回
路の両端が第１のスイッチング素子２１に並列に接続さ
れているから、第２のスイッチング素子２５１がオンと
なった後の定常状態では、第２のスイッチング素子２５
１に流れる電流Ｉ３は、少なくとも、インダクタ２２に
流れる電流Ｉ１から、第１のスイッチング素子２１に流
れる電流Ｉ２を差し引いた値になる。このため、インダ
クタ２２に流れる電流Ｉ１の全てが、第２のスイッチン
グ素子２５１に流れていた従来技術に比較して、第２の
スイッチング素子２５１の電力損失が小さくなり、効率
が高くなる。

【００１８】実施例においては、直流出力電圧Ｖｏはコ
ンデンサ２４と電流制限回路２５との直列接続回路の両
端から得ている。この構成の場合は、定常状態におい
て、第２のスイッチング素子２５１に流れる電流Ｉ３
は、コンデンサ２４の充放電リップルによる変動分のみ
となる。即ち、 Ｉ３＝Ｉ１−（Ｉ２＋Ｉ４） となる。このため、第２のスイッチング素子２５１の電
力損失が一層小さくなり、スイッチング電源の効率が更
に高くなる。

【００１９】図２はスイッチング電源の回路図である。
この回路では、第１のスイッチング素子２１の後段に電
流制限回路２５を挿入する点では、本発明に係る図１の
スイッチング電源と同様であるが、図１と異なって、コ
ンデンサ２４の端子電圧Ｖｃを直流出力電圧Ｖｏとして
直接に利用する構成となっている。この回路構成の場合
は、第２のスイッチング素子２５１に流れる電流Ｉ３
は、インダクタ２２に流れる電流Ｉ１から、第１のスイ
ッチング素子２１に流れる電流Ｉ２を差し引いた値にな
る。従って、定常状態において、第２のスイッチング素
子２５１に流れる電流が、コンデンサ２４の充放電リッ
プルによる変動分のみとなる本発明（図１の実施例）の
効果を得ることができない。

【００２０】図３は本発明に係るスイッチング電源の別
の実施例を示すブロック図である。図において、図１及
び図２と同一の参照符号は同一性ある構成部分を示す。

【００２１】制御回路３は、目標設定回路３３と、誤差
検出回路３４と、電流検出回路３５と、差動増幅回路３
６と、パルス幅制御回路３７とを含んでいる。

【００２２】目標設定回路３３は、基準電圧信号３３１
を発生させる基準電圧信号発生部３３０を含み、整流出
力電圧信号３０３と、直流出力電圧信号（第１の入力信
号）３０１とが入力され、第１の出力信号３３２と、第
２の出力信号３２１とを出力する。第１の出力信号３３
２は基準電圧信号３３１から得られる。第２の出力信号
３２１は直流出力電圧信号（第１の入力信号）３０１か
ら得られる。第１の出力信号３３２及び第２の出力信号
３２１のいずれか一方は、整流出力電圧Ｖｒの全電圧範
囲でその増減に追従して直流出力電圧Ｖｏが整流出力電
圧Ｖｒよりも高くなるように変化する。図５は第１の出
力信号３３２の一例を示す特性図である。第１の出力信
号３３２は、整流出力信号３１に追従し、直流出力電圧
Ｖｏが整流出力電圧Ｖｒよりも大きくなるように設定さ
れる。第２の出力信号３２１も同様である。

【００２３】誤差検出回路３４は、第１の出力信号３３
２、第２の出力信号３２１及び整流出力電圧信号３０３
が入力され、第１の出力信号３３２と第２の出力信号３
２１とを比較して整流出力電圧信号３０３と相似波形と
なる誤差検出信号３４１を出力している。具体的には、
誤差増幅回路３４２が第１の出力信号３３２と第２の出
力信号３２１とを比較して誤差信号３４３を出力し、乗
算回路３４４が誤差信号３４３と整流出力電圧信号３０
３とを乗算して誤差検出信号３４１を得ている。誤差増
幅回路３４２、乗算回路３４４はオペアンプを用いた差
動増幅回路、乗算回路等で構成できる。

【００２４】電流検出回路３５は、インダクタ２２に流
れる電流を検出して電流検出信号３５１を出力する。

【００２５】差動増幅回路３６は、誤差検出信号３４１
及び電流検出信号３５１が入力され、両信号を比較し
て、電流検出信号３５１を誤差検出信号３４１に追従さ
せる差動信号３６１を出力する。

【００２６】パルス幅制御回路３７は、差動信号３６１
が入力され、差動信号３６１を最小とするようにスイッ
チング素子２１を制御する制御信号３７１を、スイッチ
ング素子２１に供給している。

【００２７】目標設定回路３３は、基準電圧信号３３１
を発生させる基準電圧信号発生部３３０を含み、整流出
力電圧信号３０３と、直流出力電圧信号（第１の入力信
号）３０１とが入力され、第１の出力信号３３２と、第
２の出力信号３２１とを出力し、第１の出力信号３３２
が基準電圧信号３３１から得られ、第２の出力信号３２
１が直流出力電圧信号（第１の入力信号）３０１から得
られ、第１の出力信号３３２及び第２の出力信号３２１
のいずれか一方を、整流出力電圧Ｖｒの全電圧範囲でそ
の増減に追従し、直流出力電圧Ｖｏが整流出力電圧Ｖｒ
よりも高くなるように変化させ、誤差検出回路３４は、
第１の出力信号３３２、第２の出力信号３２１及び整流
出力電圧信号３０３が入力され、第１の出力信号３３２
と第２の出力信号３２１とを比較して整流出力電圧信号
３０３と相似波形となる誤差検出信号３４１を出力する
から、基準電圧信号３３１を変化させた場合は第２の出
力信号３２１が第１の出力信号３３２に追従して変化
し、直流出力電圧Ｖｏも同時に変化する。また、直流出
力電圧信号（第１の入力信号）３０１を変化させた場合
は第２の出力信号３２１が第１の出力信号３３２に一致
するように制御され、一致させる過程で直流出力電圧Ｖ
ｏが変化する。これにより、力率改善の要件である直流
出力電圧Ｖｏが整流出力電圧Ｖｒよりも高くなる要件が
満たされる。

【００２８】電流検出回路３５は、インダクタ２２に流
れる電流を検出して電流検出信号３５１を出力し、差動
増幅回路３６は、誤差検出信号３４１及び電流検出信号
３５１を比較して、電流検出信号３５１を誤差検出信号
３４１に追従させる差動信号３６１を出力し、パルス幅
制御回路３７は、差動信号３６１を最小とするようにス
イッチング素子２１を制御する制御信号３７１をスイッ
チング素子２１に供給するようになっているから、直流
出力電圧Ｖｏが第１の出力信号３３２に対応した電圧に
調整されると共に、入力電流が交流入力電圧に追従して
変化し、交流電源１０からみると抵抗負荷と同等にな
り、力率改善ができる。

【００２９】これにより、整流出力電圧Ｖｒが低下した
ときは直流出力電圧Ｖｏも低下するようになるので、昇
圧するためにスイッチング素子２１に流れる電流を小さ
くすることができ、スイッチング素子２１の電力損失を
少なくすることができる。

【００３０】直流出力電圧Ｖｏは変動するが、後段にＤ
Ｃ−ＤＣコンバ−タが一般的に接続されるので、ＤＣ−
ＤＣコンバ−タにより直流出力電圧Ｖｏの変動が吸収さ
れ、最終的に安定した直流出力を得ることができる。

【００３１】目標設定回路３３は、整流出力電圧信号３
０３によって直流出力電圧信号３０１７を変化させるよ
うに構成することができる。図４は目標設定回路の具体
的な一例を示す回路図である。３３０は基準電圧信号発
生部、３３４は直流出力電圧調整部である。端子３３５
と端子３３６との間に整流出力電圧Ｖｒが印加され、端
子３３７と端子３３６との間に直流出力電圧Ｖｏが印加
される。

【００３２】基準電圧信号発生部３３０は、直流出力電
圧Ｖｏの増減の基準となる基準電圧Ｖｋを発生し、第１
の出力信号３３２として出力する。基準電圧Ｖｋはバッ
テリＢ１により得ている。バッテリＢ１の正極は端子３
３８に接続されている。基準電圧Ｖｋは、直流定電圧回
路を構成し、直流定電圧を抵抗分圧回路で分圧して得て
もよい。

【００３３】直流出力電圧調整部３３４は、整流出力電
圧信号３０３に応じて直流出力電圧Ｖｏを分圧する抵抗
の分圧比を変化させ、分圧電圧を第２の出力信号３２１
として出力する。本実施例では、ダイオ−ドＤ１、コン
デンサＣ１、抵抗Ｒ１〜Ｒ６、オペアンプＩＣ１、バッ
テリＢ２とを有している。ダイオ−ドＤ１とコンデンサ
Ｃ１とが直列に接続され、直列接続された両端が端子３
３５と端子３３６とに接続されている。抵抗Ｒ１と抵抗
Ｒ２とが直列に接続され、直列接続された両端がコンデ
ンサＣ１に接続されている。抵抗Ｒ１と抵抗Ｒ２との接
続点はオペアンプＩＣ１の負入力端子に接続され、整流
出力電圧Ｖｒを分圧した分圧電圧ＶｉｎをオペアンプＩ
Ｃ１に供給している。バッテリＢ２はオペアンプＩＣ１
の正入力端子に接続され、基準電圧ＶｋをオペアンプＩ
Ｃ１に供給している。抵抗Ｒ３はオペアンプＩＣ１の出
力端子と負入力端子との間に接続されている。抵抗Ｒ４
は一端がオペアンプＩＣ１の出力端に接続され、他端が
抵抗Ｒ５と抵抗Ｒ６との接続点に接続されている。抵抗
Ｒ５と抵抗Ｒ６とは直列接続され、直列接続された両端
が端子３３７及び端子３３６に接続されている。抵抗Ｒ
５と抵抗Ｒ６との接続点は端子３３９に接続され、直流
出力電圧Ｖｏを分圧した分圧電圧ＶＲ６を第２の出力信
号３２１として供給している。オペアンプＩＣ１は、反
転増幅回路を構成し、分圧電圧Ｖｉｎの増加とともに出
力電圧Ｖｏｕｔが低下する。このため、抵抗Ｒ５の端子
電圧ＶＲ５は、整流出力電圧Ｖｒが上昇、即ち出力電圧
Ｖｏｕｔが低くなると、抵抗Ｒ４に流れる電流の増加に
より上昇する。また、抵抗Ｒ５の端子電圧ＶＲ５は、整
流出力電圧Ｖｒが低下、即ち出力電圧Ｖｏｕｔが高くな
ると、抵抗Ｒ４に流れる電流の減少により低下する。従
って、抵抗Ｒ６の分圧電圧ＶＲ６は、直流出力電圧Ｖｏ
が一定であれば、端子電圧ＶＲ５の上昇に伴なって低下
し、端子電圧ＶＲ５の低下に伴なって上昇する。

【００３４】後段に接続される誤差検出回路３４は、端
子３３９の分圧電圧ＶＲ６と端子３３８の基準電圧Ｖｋ
とを一致させるように動作するから、分圧電圧ＶＲ６の
変化が実質的な第１の出力信号３３２の変化となり、最
終的に直流出力電圧Ｖｏが目標直流出力電圧に調整され
る。即ち、整流出力電圧Ｖｒが上昇した場合、分圧電圧
ＶＲ６が低下し、分圧電圧ＶＲ６を基準電圧Ｖｋに等し
くする過程で直流出力電圧Ｖｏを上昇させ、整流出力電
圧Ｖｒが低下した場合、分圧電圧ＶＲ６が上昇し、分圧
電圧ＶＲ６を基準電圧Ｖｋに等しくする過程で直流出力
電圧Ｖｏを低下させる。これにより、直流出力電圧Ｖｏ
が整流出力電圧Ｖｒよりも高くなるように調整され、図
１の実施例と同様の作用効果を得ることができる。

【００３５】目標設定回路３３は、整流出力電圧信号３
０３によって基準電圧信号３３１を変化させるように構
成することもできる。図６は目標設定回路の具体的な一
例を示す回路図である。図において、図３、図４と同一
参照符号は同一性ある構成部分を示す。以下、図３、図
４及び図６を参照しながら説明する。

【００３６】基準電圧信号発生部３３０は、整流出力電
圧信号３０３に応じて基準電圧Ｖｋを変化させ、第１の
出力信号３３２を出力する。本実施例では、ダイオ−ド
Ｄ１と、コンデンサＣ１と、抵抗Ｒ１及び抵抗Ｒ２と、
抵抗Ｒ７と、バッテリＢ３とを有している。ダイオ−ド
Ｄ１、抵抗Ｒ１及び抵抗Ｒ２を直列に接続し、直列接続
回路の両端を端子３３５及び端子３３６に接続してあ
る。抵抗Ｒ１及び抵抗Ｒ２の直列接続回路にコンデンサ
Ｃ１を並列に接続してある。抵抗Ｒ２は、整流出力電圧
Ｖｒを分圧した分圧電圧Ｖｉｎを発生する。抵抗Ｒ７及
びバッテリＢ３を直列に接続し、直列接続された両端を
抵抗Ｒ２に接続してある。抵抗Ｒ７の一端は端子３３８
に接続され、端子３３８に基準電圧Ｖｋを供給してい
る。基準電圧Ｖｋは分圧電圧Ｖｉｎが電圧Ｖｒｅｆより
も高い場合は、抵抗Ｒ１からバッテリＢ３へ電流が流れ
込み、電圧Ｖｒｅｆよりも高くなり、分圧電圧Ｖｉｎが
電圧Ｖｒｅｆよりも低い場合は、バッテリＢ３から抵抗
Ｒ２へ電流が流れ込み、電圧Ｖｒｅｆよりも低くなる。

【００３７】直流出力電圧調整部３３４は、抵抗Ｒ５及
び抵抗Ｒ６を有し、直流出力電圧Ｖｏを抵抗分圧してい
る。抵抗Ｒ５及び抵抗Ｒ６の接続点は端子３３９に接続
され、端子３３９に分圧電圧ＶＲ６を第２の出力信号３
２１として出力する。

【００３８】後段に接続される誤差検出回路３４は、第
１の出力信号３３２と第２の出力信号３２１とを一致さ
せるように動作するので、第２の出力信号３２１が第１
の出力信号３３２に追従して変化し、最終的に直流出力
電圧Ｖｏが目標直流出力電圧に調整される。これによ
り、他の実施例と同様の作用効果を得ることができる。

【００３９】目標出力電圧設定回路３３は第１の出力信
号３２２または第２の出力信号３２１を段階状に変化さ
せるように構成しても、他の実施例と同様の作用効果を
得ることができる。

【００４０】本発明は、電源電圧の異なる多種類の交流
電源に対応して一定電圧を得るスイッチング電源にも適
用できる。図７は交流電源の電源電圧が１００ボルトと
２００ボルトを共用する場合の一例を示している。基準
電圧Ｖｒｅｆ１は１００ボルト用、Ｖｒｅｆ２は２００
ボルト用の基準電圧である。図示したように、基準電圧
Ｖｒｅｆ１、Ｖｒｅｆ２の切替にヒステリシスをもたせ
ているので、いずれの交流電源を使用した場合でも直流
出力電圧Ｖｏにハンチングを生ずることなく切り替える
ことができる。基準電圧を変える代わりに、直流出力電
圧信号を変化させてもよい。

【００４１】

【発明の効果】以上述べたように、本発明によれば、次
のような効果が得られる。 （ａ）昇圧回路は、第１のスイッチング素子が交流電源
の周波数よりも高い周波数でオン／オフ駆動され、イン
ダクタが第１のスイッチング素子と直列に接続され、そ
の直列接続回路の両端が整流回路の出力端に接続され、
ダイオ−ド、コンデンサ及び電流制限回路が直列に接続
され、その直列接続回路の両端が第１のスイッチング素
子に並列に接続され、コンデンサの端子電圧を直流出力
電圧として利用するから、昇圧型のスイッチング電源を
提供できる。 （ｂ）電流制限回路は抵抗及び第２のスイッチング素子
の並列接続回路で構成され、コンデンサ及び電流制限回
路が直列に接続され、制御回路はコンデンサの端子電圧
が所定値以上になるタイミングで第２のスイッチング素
子をオン制御するから、コンデンサの端子電圧が所定電
圧となるまでは、抵抗による電流制限作用により突入電
流を抑制し得るスイッチング電源を提供できる。 （ｃ）ダイオ−ド、コンデンサ及び電流制限回路が直列
に接続され、その直列接続回路の両端が第１のスイッチ
ング素子に並列に接続されているから、第２のスイッチ
ング素子がオンとなった後の定常状態では、第２のスイ
ッチング素子に流れる電流は、少なくとも、インダクタ
に流れる電流から、第１のスイッチング素子に流れる電
流を差し引いた値になり、従来技術に比較して、第２の
スイッチング素子の電力損失が小さく、効率の高いスイ
ッチング電源を提供できる。 （ｄ）直流出力電圧をコンデンサと電流制限回路との直
列接続回路の両端から得る構成の場合は、定常状態にお
いて、第２のスイッチング素子に流れる電流は、コンデ
ンサの充放電リップルによる変動分のみとなり、第２の
スイッチング素子の電力損失が一層小さく、更に高効率
のスイッチング電源を提供できる。

【図面の簡単な説明】

【図１】本発明に係るスイッチング電源の構成を示す電
気回路図である。

【図２】スイッチング電源の電気回路図である。

【図３】本発明に係るスイッチング電源の具体例の構成
を示す電気回路図である。

【図４】本発明に係るスイッチング電源に用いられる目
標設定回路の電気回路図である。

【図５】目標設定回路の入出力特性図である。

【図６】本発明に係るスイッチング電源に用いられる目
標設定回路の別の実施例を示す電気回路図である。

【図７】目標設定回路の別の入出力特性図である。

【図８】従来の昇圧型スイッチング電源の構成を示す電
気回路図である。

【符号の説明】 １ 整流回路 １１、１２ 出力端 ２ 昇圧回路 ２１ スイッチング素子 ２２ インダクタ ２３ ダイオード ２４ コンデンサ ２５ 電流制限回路 ３ 制御回路 ３０１ 第１の入力信号 ３０２ 第２の入力信号 ３１ 制御信号 ３２ 解除信号 Ｖｒ 整流出力電圧 Ｖｏ 直流出力電圧

Claims (2)

【特許請求の範囲】
1. 【請求項１】 整流回路と、昇圧回路と、制御回路とを
   有するスイッチング電源であって、 前記整流回路は、交流電源を整流して整流出力を得る回
   路であり、 前記昇圧回路は、第１のスイッチング素子と、インダク
   タと、ダイオ−ドと、コンデンサと、電流制限回路とを
   含んでおり、 前記第１のスイッチング素子は、前記交流電源の周波数
   よりも高い周波数でオン／オフ駆動され、 前記インダクタは、前記第１のスイッチング素子と直列
   に接続され、その直列接続回路の両端が前記整流回路の
   出力端に接続されており、 前記ダイオードは、一端が前記第１のスイッチング素子
   と前記インダクタとの接続点に接続され、他端が一対の
   直流出力端子の一方に導かれ、前記第１のスイッチング
   素子がオフとなったとき、前記インダクタに蓄積されて
   いたエネルギーを前記直流出力端子側に伝送する向きに
   方向付けられており、 前記コンデンサ及び前記電流制限回路は直列に接続さ
   れ、直列接続回路の両端が前記一対の直流出力端子に接
   続されており、 前記電流制限回路は、抵抗及び第２のスイッチング素子
   の並列接続回路で構成されており、 前記制御回路は、前記コンデンサの端子電圧が所定値以
   上になるタイミングで前記第２のスイッチング素子をオ
   ン制御する回路であるスイッチング電源。
2. 【請求項２】 整流回路と、昇圧回路と、制御回路とを
   有するスイッチング電源であって、 前記整流回路は、交流電源を整流して整流出力を得る回
   路であり、 前記昇圧回路は、第１のスイッチング素子と、インダク
   タと、ダイオ−ドと、コンデンサと、電流制限回路とを
   含んでおり、 前記第１のスイッチング素子は、前記交流電源の周波数
   よりも高い周波数でオン／オフ駆動され、 前記インダクタは、前記第１のスイッチング素子と直列
   に接続され、その直列接続回路の両端が前記整流回路の
   出力端に接続されており、 前記ダイオードは、一端が前記第１のスイッチング素子
   と前記インダクタとの接続点に接続され、他端が一対の
   直流出力端子の一方に導かれ、前記第１のスイッチング
   素子がオフとなったとき、前記インダクタに蓄積されて
   いたエネルギーを前記直流出力端子側に伝送する向きに
   方向付けられており、 前記コンデンサ及び前記電流制限回路は直列に接続さ
   れ、直列接続回路の両端が前記一対の直流出力端子に接
   続されており、 前記電流制限回路は、抵抗及び第２のスイッチング素子
   の並列接続回路で構成されており、 前記制御回路は、前記コンデンサの端子電圧を監視し、
   前記端子電圧が所定値以上になった時に、前記第２のス
   イッチング素子をオン制御するスイッチング電源。