JPH11196566A - 逓昇ｄｃ−ｄｃ変換器 - Google Patents

Abstract

(57)【要約】 【課題】 ファジー論理電流制御が集積された逓昇連続
モードＤＣ−ＤＣ変換器を提供する。 【解決手段】 電流制御が集積された逓昇連続モードＤ
Ｃ−ＤＣ変換器は、偏差信号を生成するために変換器か
らの出力における電圧信号と基準信号とを比較するため
の比較器と、変換器を流れる電流ランプに比例する信号
に加算されるランプ信号を生成するのに適した補償ラン
プを生成するための回路とを含み、比較器から出力され
る信号およびこの加算により得られる信号はさらなる比
較器手段に送られ、その出力は発振器信号とともに変換
器の電力トランジスタを駆動するための手段に送られ
る。この変換器はさらに、上記比較器とさらなる比較器
との間に設けられるファジー論理制御手段を含み、ファ
ジー論理制御は比較器により出力される偏差信号を入力
で受取り、偏差信号の時間的変化に依存しさらなる比較
器に送られる信号を出力で与える。

Description

【発明の詳細な説明】

【０００１】

【発明の分野】本発明は、ファジー論理電流制御が集積
された逓昇連続モードＤＣ−ＤＣ変換器に関する。

【０００２】

【関連技術の説明】過渡負荷応答、広範囲にわたる安定
性、および低コストという観点で性能の高いことを特徴
とする、集積されたＤＣ−ＤＣ変換器の必要性がますま
す高まっているように思われる。

【０００３】この必要性は、回路構成要素の数および密
度を最小とすることにより、集積密度を高める傾向のあ
る応用分野において特に感じられる。たとえば、ポケッ
トベル、セルラー電話、ハードディスク、ポータブル装
置などの場合である。

【０００４】本発明に従い使用できるＤＣ−ＤＣ変換器
は、当該文献ではデューティサイクル制御を有する固定
周波数逓昇変換器として知られている。デューティサイ
クル制御は多くの場合、簡単な電流モードフィードバッ
ク線形調整線図によって行なわれる。変換器の不連続動
作モードは、線形制御の安定性の問題を伴わない。なぜ
なら、コントローラの閉ループ伝達関数は、各クロック
サイクル中インダクタ電流のゼロへの降下のために１次
型であるためである。交差周波数（単位ループ利得）で
は、伝達関数は確かに９０°を上回る位相マージンを有
し、安定性を確実なものとしている。さらに、この動作
モードでは伝達関数は負荷に依存する項を含まない。

【０００５】逆に、連続モード動作では、インダクタ電
流にゼロへの降下がないため、システムには、負荷の遷
移に応答して、制御されたシステムを不安定にする傾向
のあるデューティサイクルの変動を生ずる傾向が生じ
る。さらに、電流モード制御線図を連続モード動作のた
めに使用すると、伝達関数には出力負荷に依存する項が
導入され、さらなる位相シフトがもたらされこの位相シ
フトは出力ＬＣユニットにより導入されるものに加えら
れて、事実上不可能であるというわけではないとして
も、広範囲にわたる負荷および入力条件に対する最適フ
ィードバックループ補償を行なうのが非常に困難にな
る。

【０００６】この問題は特に、負荷が非常に変化しやす
いとか電源電圧が低いとかいう、負荷および電源電圧に
おける遷移に対し高速で応答することが求められる、仕
様の限界に近い動作条件では明らかである。

【０００７】通常連続モード動作における逓昇変換器の
電流モード制御に関連する問題は、いわゆる「補償ラン
プを用いた電流モード」法によって処理される。この方
法によると、図２のブロック図で示されているように、
デューティサイクルの安定状態値に比例してループ利得
を減少させるために、ランプ信号が回路の内部で生成さ
れ、第１ステップ中にインダクタを流れる電流ランプに
比例する信号に加えられる。このようにして、デューテ
ィサイクルの値が５０％を上回るときに連続モードにつ
いて生じる不安定性の問題が大幅に減じられる。

【０００８】図１に示したブロック図は、参照番号１で
示す、出力電圧がＶｏｕｔであり電源電圧２が供給され
るＤＣ−ＤＣ変換器を含む。参照番号３は、ブロック４
で示される基準電圧Ｖｒｅｆとともに出力電圧Ｖｏｕｔ
を入力で受取る偏差増幅器を示す。参照番号５で示され
るブロックは、偏差増幅器３にカスケード接続され、偏
差増幅器の利得を示す。

【０００９】Ｖｅで示されるブロック５の出力電圧は、
入力でランプ信号を受取る参照番号６で示されたさらな
る比較器に入力される。ランプ信号はＯＮステップ中ス
イッチング電流に比例するものに、参照番号７で示され
た補償ランプ信号が加算されたものである。

【００１０】増幅器６の出力は発振器ブロック８の出力
とともに、参照番号９で示されるデューティサイクル制
御論理ブロックに送られ、その出力がＤＣ−ＤＣ変換器
を制御する。

【００１１】図１に示した回路の伝達関数は正の実部を
持つゼロ点を有し、その値は、他のファクタの中でも特
に、１対の複素共役極に加え、負荷条件およびデューテ
ィサイクルの値に依存し、遷移に応答してオーバーシュ
ートを生じさせる傾向がある。

【００１２】なお、図２の線図では、参照番号１０は、
ＤＣ−ＤＣ変換器からの出力における電圧が送られる負
荷を示す。

【００１３】しかしながら、この補償方法は、広範囲に
わたる負荷および電源条件に対しては効果的ではなく、
レギュレータ装置の閉ループ利得も減少させ、結果とし
ては動的性能を低下させる。

【００１４】上記の問題に対する第２のアプローチは、
電流モードファジー論理制御であり、これは本願と出願
人が同一である、１９９４年７月１日に出願された欧州
特許出願第９４８３０３２８．４の主題である。この出
願を本明細書に引用により援用する。このアプローチ
は、インダクタを流れる電流の入力および出力電圧の獲
得に基づき、さらに任意選択的に電力トランジスタの温
度の獲得に基づいて動作する（外部）ファジー制御アル
ゴリズムを用いる。

【００１５】しかしながら、この解決策はチップ上で容
易に実現することができない。さらに、インダクタ電流
の瞬間的な値をとらえることは困難である。

【００１６】デューティサイクルのファジー制御、およ
び任意選択的に電力トランジスタで測定される温度も利
用する電力トランジスタのベース電流のファジー制御も
また複雑で容易に実現できない可能性がある。

【００１７】上記の特許出願において提案されたアプロ
ーチのもう１つの欠点は、この制御システムは上記のよ
うに、集積されたレギュレータにおいて使用されるアー
キテクチャとしては不十分なことである。なぜなら、こ
れは、回路集積度が高く、効率が高く、受動構成要素お
よび制御入力の数が最小である低電力システムにおける
すべての動作ステップ中では利用できない値の測定に基
づくからである。

【００１８】

【発明の概要】本発明の目的はしたがって、ファジー論
理電流制御が集積された連続モード逓昇またはフライバ
ック構成で動作できる、ＤＣ−ＤＣ変換器を提供するこ
とである。

【００１９】この意図の範囲内において本発明の目的
は、今までに知られているファジー論理アプローチを含
め他の従来の非線形制御アプローチと比較して大幅に簡
略化されたアーキテクチャをもたらす、ファジー論理電
流制御が集積されたＤＣ−ＤＣ変換器を提供することで
ある。

【００２０】本発明の他の目的は、容易に集積可能な、
ファジー論理電流制御が集積されたＤＣ−ＤＣ変換器を
提供することである。

【００２１】本発明の他の目的は、ファジー論理コント
ローラが既知の補償ランプとともに導入され、連続モー
ド動作中使用を制限する上記の問題にシステムが対処で
きるようにするためにその機能性を維持する、ファジー
論理電流制御が集積されたＤＣ−ＤＣ変換器を提供する
ことである。

【００２２】本発明のさらに他の目的は、ファジー論理
コントローラブロックが、電力トランジスタをスイッチ
オンおよびオフさせるための変調器を与える比較器ブロ
ックに直接働く、ファジー論理電流制御が集積されたＤ
Ｃ−ＤＣ変換器を提供することである。

【００２３】本発明のさらに他の目的は、信頼性が非常
に高く、製造が比較的簡単であり、かつコストにおいて
競争力のある、ファジー論理電流制御が集積されたＤＣ
−ＤＣ変換器を提供することである。

【００２４】以下で明らかになるこの意図、上記目的お
よびその他は、電流制御が集積された逓昇（またはフラ
イバック）連続モードＤＣ−ＤＣ変換器により達成され
る。このＤＣ−ＤＣ変換器は、偏差信号を生成するため
にこの変換器からの出力における電圧信号と基準信号と
を比較するための比較器手段と、この変換器を流れる電
流ランプに比例する信号に加算されるランプ信号を生成
するのに適した補償ランプを生成するための手段とを含
み、この比較器手段から出力される信号およびこの加算
により得られる信号はさらなる比較器手段に送られ、そ
の出力は、発振器信号とともに、この変換器の電力トラ
ンジスタを駆動するための手段に送られる。変換器はさ
らに、上記比較器手段および上記さらなる比較器手段の
間に設けられるファジー論理制御手段を含み、ファジー
論理制御手段は比較器手段により出力される偏差信号出
力を入力として受取り、さらなる比較器手段に送られる
偏差信号の時間的変化に比例する信号を出力として与え
る。

【００２５】本発明のさらに他の特徴および利点は、添
付の図面において非制限的な例としてのみ示される、本
発明に従うＤＣ−ＤＣ変換器の好ましいが排他的ではな
い実施例の説明より明らかになるであろう。

【００２６】

【詳細な説明】図２は、本発明に従うランプ補償を用い
たファジー論理制御のブロック図である。

【００２７】この制御図では、図１のブロックと同じブ
ロックには同一の参照符号が付され、比較器３の出力
は、信号Ｖｅとして比較器６に送られる前に、参照番号
１１で示されるファジー論理制御に送られる。

【００２８】この場合、ファジー論理コントローラブロ
ック１１は、図２および１において参照番号２０で示さ
れる電力トランジスタをスイッチオンおよびオフするた
めのＰＷＭ変調器を与える比較器ブロック６に直接作用
する。

【００２９】図３は、図２の制御図に含まれるファジー
論理コントローラ１１の概略ブロック図である。

【００３０】図３では、参照番号３０は、比較器ブロッ
ク３により出力される偏差信号を示す。ブロック３１
は、偏差信号３０とともにファジー化ブロック３２に入
力される傾斜信号を得るために偏差の時間的導関数を計
算する。ファジー化ブロックの出力は、ルールベース３
４を入力として受取りこのルールベースと双方向に通信
する差動エンジン３３に送られる。

【００３１】差動エンジン３３の出力は非ファジー化手
段３３に送られ、この非ファジー化手段は、図２に示さ
れるように比較器ブロック６に送られる偏差電圧信号Ｖ
ｅを出力として与える。

【００３２】図４および５はそれぞれ、偏差信号３０、
および図３で参照番号３６で示される導関数信号につい
てのメンバシップ関数を表わしたものである。

【００３３】図４において、項ｅｎｅｇは負の偏差のメ
ンバシップ関数に関し、項ｅｚｅｒｏは偏差のゼロ値に
ついてのメンバシップ関数に関し、項ｅｐｏｓは正の偏
差信号についてのメンバシップ関数に関する。

【００３４】図５において、ｋは偏差信号の傾斜の値を
示し、したがってｋが変化するときの異なる傾斜の値に
対する偏差導関数信号３６の種々のメンバシップ関数が
表わされている。

【００３５】以下の表１は、図３および図２において示
された例におけるファジー論理ルールを列記したもので
ある。

【００３６】

【表１】

【００３７】

【数１】

【００３８】上記より、この解決法には以下の利点があ
ると推定できる。図３に示されたファジー論理調整器ブ
ロックを実現する回路は、通常の信号および電力回路と
ともにシリコン上に容易に集積できる。

【００３９】さらに、変換器を提供する集積回路内の電
流ループにおいて使用するための、インダクタの電流に
比例する信号が、電力トランジスタ２０のエミッタ電流
の分割としてパワーオンステップ中にのみ取出される。
このことにより、調整器の電力効率には事実上損失がな
く、ＤＣ−ＤＣ変換器１のセンス抵抗器２１に加えて外
部センス抵抗器を使用する、またはインダクタの２次巻
線を使用する必要がない。

【００４０】制御動作は電圧ループ内で非線形の態様で
伝達関数に作用し、負荷の変動のマイナスの影響を補償
する。

【００４１】この提案された制御図は電流モード制御を
有する全てのレギュレータに適用することができ、ファ
ジー論理制御パラメータの（すなわち前件および結論に
おけるメンバシップ関数の位置の）設定しか必要としな
い。

【００４２】図６（Ａ）−（Ｃ）および図７（Ａ）−
（Ｃ）は、線形制御およびファジー制御をそれぞれ備え
る回路の、シミュレーションにより得られる負荷調整の
ふるまいを示す。電圧ループの利得または段が等しいと
きに制御ループの安定性を確実にするためには、線形の
場合は補償ランプに対する傾斜値すなわちｋの値を使用
することが必要であり、この値は本発明に従うファジー
非線形コントローラの場合に使用される値よりも高いこ
とをこれら図面は明らかに示している。これには、変換
器の動作モードが不連続から連続へと変化し、結果とし
てデューティサイクルの値が増大すると、線形の場合の
ループ利得が大幅に減少するという結果が伴う。したが
って、問題の制御アーキテクチャにおいて線形調整器を
使用すると、たとえ十分に補償されたものであっても、
結果としてはファジー論理解決策の場合よりも負荷調整
は有利でなくなる。

【００４３】図８（Ａ）−（Ｃ）および図９（Ａ）−
（Ｃ）は、線形制御およびファジー制御をそれぞれ備え
る回路の、シミュレーションにより得られるライン調整
のふるまいを示す。上記と同じ見解がライン調整にも当
てはまる。線形制御の場合の入力電圧の変化に伴う性能
の損失は、ここでは制御動作の安定性を確実にするルー
プの単位値が、ファジーコントローラを使用することに
より得られる値よりも低いことであるということができ
る。したがって図６（Ａ）−図９（Ｃ）を分析すると、
電流モード型のアーキテクチャにおいて集積される非線
形制御システムを用いると、遷移およびオーバーシュー
トの連続に対する応答速度についてより高くかつ安定し
た動的性能が得られることに加えて、制御システムの静
的性能を向上させることができることが明らかにわか
る。

【００４４】ファジー論理コントローラを実現する回路
は、特に設計された集積ＤＣ−ＤＣ変換器アーキテクチ
ャに面積増加を最小にして含まれるように設計される。

【００４５】したがって、図１０を参照すると、図３に
示されたファジー制御のブロック図を実現する、可能な
回路図が示される。

【００４６】図１０は、上記のファジーコントローラを
与えるアナログ回路ブロックを示す。

【００４７】ファジー前件部については、各メンバシッ
プ関数は適切に設計された相互コンダクタンス関数を有
する相互コンダクタンス演算増幅器によって与えられ
る。図１０では、参照番号４０は図４に示したメンバシ
ップ関数「ｅｎｅｇ」を示し、参照番号４１は図４に示
したメンバシップ関数「ｅｚｅｒｏ」を示し、参照番号
４２は図４に示したメンバシップ関数「ｅｐｏｓ」を示
す。このようにして、ブロック４０、４１および４２
は、図１０においてＶ_error で示される偏差信号３０に
対するメンバシップ関数を示す。図３で参照番号３１で
示され、図１０ではＶｄｅｒｉｖ_i で示される偏差信号
の導関数信号については、メンバシップ関数はそれぞ
れ、１と０．０５との間で変化する傾斜ｋの値に対する
図５に示されたメンバシップ関数に対応する、ブロック
４３−４７によってそれぞれ示される。

【００４８】「ｅｎｅｇ」および「ｅｐｏｓ」型のメン
バシップ関数は、１つの、相互コンダクタンス制御導関
数ブロックにより実現され、「ｅｚｅｒｏ」型のベル形
関数は、飽和差動ブロックの特性の電流和により得られ
る。

【００４９】結果として得られた電流は、参照番号４
８、４９、５０、５１および５２で示されるフィルタ手
段によってフィルタ処理されるが、これらは各ルールに
対しファジー差動エンジン３３を与えるために「ＡＮ
Ｄ」型論理を提供するよう、そのファジールールに対し
２種類の電流のうちの最も低いものが通過することを可
能にする（これに替えて、ギルバートセルまたはそれと
等価の装置を備える乗算器回路を実現して、それぞれの
ファジー集合における入力のメンバシップ帰属度の積を
実現することもできる、または、ＯＲ型のファジーオペ
レータについては、最大入力電流に等しい値を有する電
流を生成する回路を使用することができる）。

【００５０】最後に、非ファジー化手段３５の実現のた
めには、各ファジールールに対し生成される電流のファ
ジールールの結論の値について重み付けされた総和を計
算することが必要であるので、参照番号５３、５４、５
５、５６、５７、５８、５９および６０で示される電流
利得ブロックが使用される。これらのブロックは、図１
０で例として参照番号６１で示されるカレントミラー型
の回路により得ることができる。

【００５１】電流の総和は加算器ノード６２において得
られる。実際には、ランプ補償と組合わされたファジー
制御を備えるＤＣ変換器により上記の目的が達成される
ことがわかってきている。なぜなら、この変換器は、電
流モード制御においては典型的な入力遷移に対する応答
速度についての利点を、電圧ループにおけるファジー制
御システムの柔軟性と組合わせて、システムの安定範囲
を従来の制御システムにおいて設定される限界を超えて
拡げているからである。

【００５２】ファジー論理コントローラブロックの正確
な動作のためには、入力として基準電圧に関する出力電
圧の偏差信号を与えるだけで十分である。そこから時間
的変化に比例する信号が得られ、簡単な回路実現を特徴
とする簡潔な線図につながる。

【００５３】ファジー論理コントローラブロックは電力
トランジスタのスイッチオンおよびオフのためのＰＷＭ
変調器を与える比較器ブロックに直接働く。

【００５４】このようにして考案されたＤＣ−ＤＣ変換
器には、多数の変形例および修正例があり、これらはす
べて本発明のコンセプトの範囲内であり、詳細はすべて
他の技術的に等価である要素と交換可能である。

【００５５】実際には、採用される材料は、寸法と同
様、特定用途と互換性のある限り、当該技術の要求およ
び状態に従ういかなるものでもよい。

【００５６】本発明の少なくとも１つの実施例について
述べてきたが、当業者にとっては種々の変更点、修正
点、および改良点が明らかであろう。このような変更
点、修正点、および改良点は、本発明の精神および範囲
内であることが意図されている。したがって、上記の説
明は例としてのみ挙げたものであり、制限を意図したも
のではない。本発明は前掲の特許請求の範囲およびその
等価物において規定されるようにしてのみ限定される。

【図面の簡単な説明】

【図１】ランプ補償を備えるＤＣ−ＤＣ変換器制御のブ
ロック図である。

【図２】本発明に従うランプ補償を備えるファジー論理
制御のブロック図である。

【図３】本発明に従う、図２に示した制御図において実
現されるファジー論理制御の詳細なブロック図である。

【図４】本発明に従うファジーコントローラにおける偏
差信号に対するメンバシップ関数を示す図である。

【図５】本発明に従うファジー制御における偏差導関数
信号に対するメンバシップ関数を示す図である。

【図６】（Ａ）−（Ｃ）はそれぞれ、既知の種類の線形
制御における、負荷電流のふるまい、出力電圧のふるま
い、およびインダクタ電流のふるまいを示す図である。

【図７】（Ａ）−（Ｃ）はそれぞれ、図６の（Ａ）−
（Ｃ）で示された線形制御と比較した、本発明に従うフ
ァジー制御における、負荷電流のふるまい、出力電圧の
ふるまい、およびインダクタ電流のふるまいを示す図で
ある。

【図８】（Ａ）−（Ｃ）はそれぞれ、傾斜補償を備える
ＤＣ−ＤＣ変換器の線形制御における、電源電圧のふる
まい、出力電圧のふるまい、およびインダクタ電流のふ
るまいを示す図である。

【図９】（Ａ）−（Ｃ）はそれぞれ、本発明に従うＤＣ
−ＤＣ変換器のファジー制御における、電源電圧のふる
まい、出力電圧のふるまい、およびインダクタ電流のふ
るまいを示す図である。

【図１０】本発明に従うＤＣ−ＤＣ変換器のためのファ
ジーコントローラをブロック形式で示す回路図である。

【符号の説明】

１ ＤＣ−ＤＣ変換器 ３ 比較器 ６ 比較器 ７ 補償ランプ信号 ９ デューティサイクル制御論理 １１ ファジー論理制御

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルイジ・オッキピンティ イタリア、97100 ラグーサ、ビア・ジェ ルマニア、33

Claims (11)

【特許請求の範囲】
1. 【請求項１】 電流制御が集積され連続モードで動作可
   能な逓昇ＤＣ−ＤＣ変換器であって、 偏差信号を生成するために前記変換器からの出力におけ
   る電圧信号と基準信号とを比較するための比較器手段
   と、 前記変換器を流れる電流ランプに比例する信号に加算さ
   れるランプ信号を生成するのに適した補償ランプを生成
   するための手段とを含み、前記比較器手段から出力され
   る信号および前記加算により得られる信号はさらなる比
   較器手段に送られ、さらなる比較器手段の出力は発振器
   信号とともに前記変換器の電力トランジスタを駆動する
   ための手段に送られ、前記変換器はさらに、 前記比較器手段および前記さらなる比較器手段の間に設
   けられるファジー論理制御手段を含み、前記ファジー論
   理制御手段は、前記比較器手段により出力される偏差信
   号を入力として受取り、前記さらなる比較器手段に送ら
   れる前記偏差信号の時間的変化に比例する信号を出力と
   して与える、逓昇ＤＣ−ＤＣ変換器。
2. 【請求項２】 前記ファジー論理制御手段は、 前記偏差信号および前記偏差信号の時間的導関数を表わ
   す信号を入力で受取るファジー化手段と、 前記ファジー化手段にカスケード接続されルールベース
   に接続される差動エンジン手段と、 前記差動エンジン手段にカスケード接続され前記さらな
   る比較器手段に送られるのに適した信号を生成する非フ
   ァジー化手段とを含む、請求項１に記載の逓昇ＤＣ−Ｄ
   Ｃ変換器。
3. 【請求項３】 前記ファジー化手段は前記偏差信号およ
   び前記偏差信号導関数信号のためのメンバシップ関数を
   含む、請求項２に記載の逓昇ＤＣ−ＤＣ変換器。
4. 【請求項４】 前記ルールベースはファジー前件および
   クリスプまたはファジー結論を有する、請求項１に記載
   の逓昇ＤＣ−ＤＣ変換器。
5. 【請求項５】 各メンバシップ関数は電流を生成するた
   めの相互コンダクタンス演算増幅器手段により与えら
   れ、前記電流は偏差信号および偏差信号導関数信号から
   それぞれ得られる電流の対各々の最低値を通過させるの
   に適したフィルタ処理手段によりフィルタ処理される、
   請求項３に記載の逓昇ＤＣ−ＤＣ変換器。
6. 【請求項６】 前記非ファジー化手段は、前記フィルタ
   処理手段から出力される電流を入力として受取る電流利
   得ブロックを含む、請求項２に記載の逓昇ＤＣ−ＤＣ変
   換器。
7. 【請求項７】 前記電流利得ブロックはカレントミラー
   型の回路手段により与えられる、請求項６に記載の逓昇
   ＤＣ−ＤＣ変換器。
8. 【請求項８】 前記非ファジー化手段の出力信号は、加
   算器手段を通して加算されて、前記さらなる比較器手段
   に送るのに適した前記信号を生成する、請求項２に記載
   の逓昇ＤＣ−ＤＣ変換器。
9. 【請求項９】 電流制御が集積された連続モードＤＣ−
   ＤＣ変換器を制御する方法であって、 偏差信号を得るために前記変換器の出力電圧と基準電圧
   との差を検知するステップと、 前記変換器の電流を検知し、その電流に補償電流ランプ
   を加算するステップと、 ファジー論理制御ステップとを含み、その出力信号は前
   記変換器の検知電流およびランプ電流の加算から得られ
   る前記信号とともにさらなる比較器手段に送られ、その
   出力は発振器信号とともに前記変換器の電力トランジス
   タを駆動するのに使用される、連続モードＤＣ−ＤＣ変
   換器を制御する方法。
10. 【請求項１０】 前記ファジー論理制御ステップは、 前記偏差信号および前記偏差信号の導関数である信号を
    ファジー化手段に送るステップと、 ファジー差動エンジンを与えるための電流信号を、前件
    および結論により構成されるルールベース手段により生
    成するステップと、 前記電流信号を非ファジー化し、各ファジールールに対
    し生成される前記電流信号の重み付けされた総和を計算
    するステップとを含む、請求項９に記載の連続モードＤ
    Ｃ−ＤＣ変換器を制御する方法。
11. 【請求項１１】 前記ファジー論理制御は電力信号回路
    とともにシリコン上に集積される、請求項１０に記載の
    連続モードＤＣ−ＤＣ変換器を制御する方法。