JPH11195961A - 対称信号を非対称信号に変換するデバイス - Google Patents
対称信号を非対称信号に変換するデバイスInfo
- Publication number
- JPH11195961A JPH11195961A JP10266981A JP26698198A JPH11195961A JP H11195961 A JPH11195961 A JP H11195961A JP 10266981 A JP10266981 A JP 10266981A JP 26698198 A JP26698198 A JP 26698198A JP H11195961 A JPH11195961 A JP H11195961A
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- input
- symmetric
- converter device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
- H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
- H03F3/3432—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only with bipolar transistors
- H03F3/3435—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only with bipolar transistors using Darlington amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30031—A resistor being coupled as feedback circuit in the SEPP amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30087—Only the bias of the pull transistor of the SEPP being dynamically controlled by the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30091—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the pull side of the SEPP amplifier has an extra drive follower stage to control this pull side
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45191—One or more diodes not belonging to a current mirror as loads of a dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45258—Resistors are added in the source circuit of the amplifying FETs of the dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45471—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra current sources
Abstract
(57)【要約】
【課題】 対称信号を非対称信号に変換するデバイスを
開示する。 【解決手段】 本発明は、対称入力電圧Ｖinと、非対称
出力電圧Ｖoutとを持つコンバータデバイス（CONV）に
関する。このコンバータデバイスは、入力電圧Ｖinの値
にリンクされた値を持つ電流itcmを生成するトランスコ
ンダクタンスモジュール（TCM）と、この電流itcmを、
所定の電位を基準とする電圧Ｖoutに変換する抵抗性モ
ジュール（ＲＭ）を有する。トランスコンダクタンスモ
ジュール（TCM）は、入力電圧Ｖinを受ける差動ペア
（Ｑ１、Ｑ２）、およびこの差動ペア（Ｑ１、Ｑ２）か
ら来るコレクタ電流を受け、この電流間の差を表す電流
itcmを供給する減算器手段（SUB）を有する。
開示する。 【解決手段】 本発明は、対称入力電圧Ｖinと、非対称
出力電圧Ｖoutとを持つコンバータデバイス（CONV）に
関する。このコンバータデバイスは、入力電圧Ｖinの値
にリンクされた値を持つ電流itcmを生成するトランスコ
ンダクタンスモジュール（TCM）と、この電流itcmを、
所定の電位を基準とする電圧Ｖoutに変換する抵抗性モ
ジュール（ＲＭ）を有する。トランスコンダクタンスモ
ジュール（TCM）は、入力電圧Ｖinを受ける差動ペア
（Ｑ１、Ｑ２）、およびこの差動ペア（Ｑ１、Ｑ２）か
ら来るコレクタ電流を受け、この電流間の差を表す電流
itcmを供給する減算器手段（SUB）を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、入力電圧を受ける
対称入力と、出力電圧を供給する非対称出力とを持つコ
ンバータデバイスに関し、このデバイスは、このデバイ
スの入力を形成する対称入力と、前記入力電圧の値とリ
ンクされた値を持つ電流を供給する出力とを持つトラン
スコンダクタンスモジュールと、前記トランスコンダク
タンスモジュールの出力電流を所定の電位を基準とする
電圧に変換する抵抗性モジュールとを含む。
対称入力と、出力電圧を供給する非対称出力とを持つコ
ンバータデバイスに関し、このデバイスは、このデバイ
スの入力を形成する対称入力と、前記入力電圧の値とリ
ンクされた値を持つ電流を供給する出力とを持つトラン
スコンダクタンスモジュールと、前記トランスコンダク
タンスモジュールの出力電流を所定の電位を基準とする
電圧に変換する抵抗性モジュールとを含む。
【０００２】
【従来の技術】現在、この種のコンバータデバイスは、
共通の接地レベルを基準とした電源電圧の供給を受ける
複数の集積回路を有する装置であって、プリント回路に
より相互接続される装置、例えば、無線電話機において
用いられている。幾つかの集積回路においては、主にノ
イズを削減できるという理由から、対称電圧信号が用い
られる。ノイズを削減できるのは、信号の対称性により
装置構成を対称化できるためである。これら対称信号
は、通常は、電源電圧を基準とし、この電源電圧は、通
常は、蓄電池により生成され、このため、変動を受け
る。２つの集積回路間で、プリント回路を介して伝送さ
れる信号は、共通の接地レベルを基準とすることを必要
とされる。
共通の接地レベルを基準とした電源電圧の供給を受ける
複数の集積回路を有する装置であって、プリント回路に
より相互接続される装置、例えば、無線電話機において
用いられている。幾つかの集積回路においては、主にノ
イズを削減できるという理由から、対称電圧信号が用い
られる。ノイズを削減できるのは、信号の対称性により
装置構成を対称化できるためである。これら対称信号
は、通常は、電源電圧を基準とし、この電源電圧は、通
常は、蓄電池により生成され、このため、変動を受け
る。２つの集積回路間で、プリント回路を介して伝送さ
れる信号は、共通の接地レベルを基準とすることを必要
とされる。
【０００３】従来のコンバータは、殆どが、演算増幅器
に基づく構成によって形成される。このため、従来のコ
ンバータデバイスは、差動増幅器として機能する演算増
幅器を用いて、対称入力電圧を表す非対称タイプの電圧
を生成し、その後段に、差動増幅器の出力電圧に比例す
る電流（この電流は、回路の接地端子に接続された抵抗
に流れる）の電流量を制御する演算増幅器を配置する。
このような構成が、Messrsによって、Paul Horowitsh a
nd Winfield Hillから出版された著書“The Art of Ele
ctronics”に説明されている。
に基づく構成によって形成される。このため、従来のコ
ンバータデバイスは、差動増幅器として機能する演算増
幅器を用いて、対称入力電圧を表す非対称タイプの電圧
を生成し、その後段に、差動増幅器の出力電圧に比例す
る電流（この電流は、回路の接地端子に接続された抵抗
に流れる）の電流量を制御する演算増幅器を配置する。
このような構成が、Messrsによって、Paul Horowitsh a
nd Winfield Hillから出版された著書“The Art of Ele
ctronics”に説明されている。
【０００４】
【発明が解決しようとする課題】上述のコンバータデバ
イスは、以下のような短所を有する。すなわち、各演算
増幅器は、それ自体が複合回路であり、数十のトランジ
スタにより構成される。このようなデバイスの使用に
は、大きなシリコン表面が必要で、このためコストが高
くなる。加えて、演算増幅器は、電源電圧が変動したと
き、出力電圧が寄生ＤＣ成分の影響を受けることがあ
り、このＤＣ成分によって、装置の正常な動作が妨げら
れることがある。
イスは、以下のような短所を有する。すなわち、各演算
増幅器は、それ自体が複合回路であり、数十のトランジ
スタにより構成される。このようなデバイスの使用に
は、大きなシリコン表面が必要で、このためコストが高
くなる。加えて、演算増幅器は、電源電圧が変動したと
き、出力電圧が寄生ＤＣ成分の影響を受けることがあ
り、このＤＣ成分によって、装置の正常な動作が妨げら
れることがある。
【０００５】本発明は、主として、これらの欠点を解消
することを目的としており、具体的には、電源電圧の変
動に対する影響を少なくする一方で、部品数を減らして
単純な構造にした装置を提供することを目的とする。
することを目的としており、具体的には、電源電圧の変
動に対する影響を少なくする一方で、部品数を減らして
単純な構造にした装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】冒頭において述べられた
本発明に係るコンバータデバイスは、前記トランスコン
ダクタンスモジュールを備え、このモジュールは、差動
ペアを形成する第一と第二の双極トランジスタを有し、
これらは、おのおの、基準端子、バイアス端子、および
伝達端子を持ち、これらバイアス端子は、このデバイス
の対称入力を形成する。
本発明に係るコンバータデバイスは、前記トランスコン
ダクタンスモジュールを備え、このモジュールは、差動
ペアを形成する第一と第二の双極トランジスタを有し、
これらは、おのおの、基準端子、バイアス端子、および
伝達端子を持ち、これらバイアス端子は、このデバイス
の対称入力を形成する。
【０００７】また、トランスコンダクタンスモジュール
は、減算器手段を有し、この減算器手段は、前記第一と
第二のトランジスタの伝達端子によって供給される伝達
電流と呼ばれる電流を受ける２つの入力と、このトラン
スコンダクタンスモジュールの出力に接続されこれら伝
達電流の間の差を表す電流を供給する一つの出力とを持
つ。
は、減算器手段を有し、この減算器手段は、前記第一と
第二のトランジスタの伝達端子によって供給される伝達
電流と呼ばれる電流を受ける２つの入力と、このトラン
スコンダクタンスモジュールの出力に接続されこれら伝
達電流の間の差を表す電流を供給する一つの出力とを持
つ。
【０００８】このようなコンバータデバイスにおいて
は、入力電圧を差分電流に直接に変換し、この変換への
電源電圧の変動の影響は殆どなくなる。加えて、本発明
によると、このトランスコンダクタンスモジュールは、
従来の技術のように２つの演算増幅器を含むのではな
く、単一の差分ペアと、減算器手段とを有する。
は、入力電圧を差分電流に直接に変換し、この変換への
電源電圧の変動の影響は殆どなくなる。加えて、本発明
によると、このトランスコンダクタンスモジュールは、
従来の技術のように２つの演算増幅器を含むのではな
く、単一の差分ペアと、減算器手段とを有する。
【０００９】本発明の一つの実施例においては、コンバ
ータデバイスは、請求項２に記載される減算器手段を用
いる。この減算器手段の実施例は、これが、単純であ
り、このため、コンバータデバイスのコストを安くでき
るという長所を持つ。前記抵抗性モジュールも、請求項
３の記載に従って非常に単純な形式に実現することがで
きる。
ータデバイスは、請求項２に記載される減算器手段を用
いる。この減算器手段の実施例は、これが、単純であ
り、このため、コンバータデバイスのコストを安くでき
るという長所を持つ。前記抵抗性モジュールも、請求項
３の記載に従って非常に単純な形式に実現することがで
きる。
【００１０】本発明の一つの好ましい実施例において
は、前記出力抵抗体の第一の端子を所定の電位に設定す
る手段が請求項４の記載に従って構成される。
は、前記出力抵抗体の第一の端子を所定の電位に設定す
る手段が請求項４の記載に従って構成される。
【００１１】第一と第二のトランジスタによって形成さ
れる差動ペアによる入力電圧の差分電流への変換の線形
性は、入力電圧の振幅が前記トランジスタを飽和するほ
ど高いときに変更しうる。請求項５に記載される本発明
のもう一つの実施例は、この現象を克服する。
れる差動ペアによる入力電圧の差分電流への変換の線形
性は、入力電圧の振幅が前記トランジスタを飽和するほ
ど高いときに変更しうる。請求項５に記載される本発明
のもう一つの実施例は、この現象を克服する。
【００１２】上述のように、本発明によるコンバータデ
バイスは、特に、無線電話機に使用するのに適する。こ
のため、本発明は、請求項６に記載の無線電話機にも関
連する。
バイスは、特に、無線電話機に使用するのに適する。こ
のため、本発明は、請求項６に記載の無線電話機にも関
連する。
【００１３】本発明のこれらおよびその他の特徴が、以
下の実施例の説明から明らかになる。
下の実施例の説明から明らかになる。
【００１４】
【発明の実施の形態】図１は、無線電話機の構成を示す
ブロック図である。図１の無線電話機は、無線信号を受
信することを目的とし、無線信号に該当する非対称電圧
信号を供給するアンテナ／フィルタシステム（ＡＦ）
と、アンテナ／フィルタシステム（ＡＦ）の出力端子に
接続された入力端子と、対称出力端子とを有する平衡変
圧器（BALUN）と、平衡変圧器（BALUN）の出力に接続さ
れた対称入力端子と、対称出力端子とを有する増幅器
（LAN）と、増幅器（LAN）の出力に接続された第一の対
称入力および局部発振器（OSC）からの電圧信号を受信
する第二の対称入力端子と、１つの対称出力端子とを有
するミキサ（ＭＸ）と、ミキサ（ＭＸ）の出力端子に接
続された対称入力端子と、対称出力とを有する復調器
（DEM）を備える。
ブロック図である。図１の無線電話機は、無線信号を受
信することを目的とし、無線信号に該当する非対称電圧
信号を供給するアンテナ／フィルタシステム（ＡＦ）
と、アンテナ／フィルタシステム（ＡＦ）の出力端子に
接続された入力端子と、対称出力端子とを有する平衡変
圧器（BALUN）と、平衡変圧器（BALUN）の出力に接続さ
れた対称入力端子と、対称出力端子とを有する増幅器
（LAN）と、増幅器（LAN）の出力に接続された第一の対
称入力および局部発振器（OSC）からの電圧信号を受信
する第二の対称入力端子と、１つの対称出力端子とを有
するミキサ（ＭＸ）と、ミキサ（ＭＸ）の出力端子に接
続された対称入力端子と、対称出力とを有する復調器
（DEM）を備える。
【００１５】平衡変圧器（BALUN）の機能は、アンテナ
／フィルタシステム（ＡＦ）によって供給される非対称
電圧信号を対称信号に変換することにある。これは、ま
た、インピーダンスを増幅器（LAN）に適合させる。平
衡変圧器（BALUN）、増幅器（LAN）、ミキサ（ＭＸ）お
よび復調器（DEM）は、好ましくは、受信機回路と呼ば
れる同一の集積回路（REC）内に一体化して搭載され
る。上述のさまざまな要素によって処理される信号の対
称性のために、これら要素は、対称構造を持つ形式の回
路として実現され、このため、処理された信号内に生来
的に含まれる多数のノイズ成分を、補償により、除去す
ることが可能となる。受信機回路には、プリント回路を
介して相互接続された無線電話機の全ての要素に共通の
接地レベルを基準とした電源電圧が供給され、上述した
信号は、この電源電圧を基準とした信号である。これら
信号は、このプリント回路を介して伝送されるときは、
非対称であること、および、回路の共通接地レベルを基
準とすることが要求される。これを達成するために、こ
の装置は、コンバータデバイス（CONV）を有するが、こ
の対称入力は、復調器（DEM）の出力に接続され、その
出力は、非対称タイプの復調された出力電圧Ｖoutを供
給し、接地レベルを基準とする。
／フィルタシステム（ＡＦ）によって供給される非対称
電圧信号を対称信号に変換することにある。これは、ま
た、インピーダンスを増幅器（LAN）に適合させる。平
衡変圧器（BALUN）、増幅器（LAN）、ミキサ（ＭＸ）お
よび復調器（DEM）は、好ましくは、受信機回路と呼ば
れる同一の集積回路（REC）内に一体化して搭載され
る。上述のさまざまな要素によって処理される信号の対
称性のために、これら要素は、対称構造を持つ形式の回
路として実現され、このため、処理された信号内に生来
的に含まれる多数のノイズ成分を、補償により、除去す
ることが可能となる。受信機回路には、プリント回路を
介して相互接続された無線電話機の全ての要素に共通の
接地レベルを基準とした電源電圧が供給され、上述した
信号は、この電源電圧を基準とした信号である。これら
信号は、このプリント回路を介して伝送されるときは、
非対称であること、および、回路の共通接地レベルを基
準とすることが要求される。これを達成するために、こ
の装置は、コンバータデバイス（CONV）を有するが、こ
の対称入力は、復調器（DEM）の出力に接続され、その
出力は、非対称タイプの復調された出力電圧Ｖoutを供
給し、接地レベルを基準とする。
【００１６】図２はコンバータデバイス（CONV）を示す
図である。このコンバータデバイス（CONV）は、入力電
圧Ｖinを受ける対称入力端子と、出力電圧Ｖoutを供給
する非対称出力端子とを有する。図２のコンバータデバ
イスは、デバイスの入力を形成する対称入力と、入力電
圧Ｖinに関連のある電流を出力するトランスコンダクタ
ンスモジュール（TCM）と、トランスコンダクタンスモ
ジュール（TCM）の出力電流itcmを接地レベルを基準と
する電圧Ｖoutに変換する抵抗性モジュール（ＲＭ）と
を有する。
図である。このコンバータデバイス（CONV）は、入力電
圧Ｖinを受ける対称入力端子と、出力電圧Ｖoutを供給
する非対称出力端子とを有する。図２のコンバータデバ
イスは、デバイスの入力を形成する対称入力と、入力電
圧Ｖinに関連のある電流を出力するトランスコンダクタ
ンスモジュール（TCM）と、トランスコンダクタンスモ
ジュール（TCM）の出力電流itcmを接地レベルを基準と
する電圧Ｖoutに変換する抵抗性モジュール（ＲＭ）と
を有する。
【００１７】コンバータデバイス（CONV）の内部のトラ
ンスコンダクタンスモジュール（TCM）は、差動ペアを
構成する第一と第二の双極トランジスタＱ１、Ｑ２を有
し、おのおのは、基準端子を形成するエミッタと、バイ
アス端子を形成するベースと、伝達端子を形成するコレ
クタとを有し、このベースは、このコンバータデバイス
の対称入力を形成する。
ンスコンダクタンスモジュール（TCM）は、差動ペアを
構成する第一と第二の双極トランジスタＱ１、Ｑ２を有
し、おのおのは、基準端子を形成するエミッタと、バイ
アス端子を形成するベースと、伝達端子を形成するコレ
クタとを有し、このベースは、このコンバータデバイス
の対称入力を形成する。
【００１８】また、トランスコンダクタンスモジュール
（TCM）は、減算器手段（SUB）を有し、これは、第一と
第二のトランジスタＱ１、Ｑ２のコレクタによって供給
される伝達電流ｉ１、ｉ２と呼ばれる電流を受ける２つ
の入力端子と、トランスコンダクタンスモジュール（TC
M）の出力端子に接続されて伝達電流ｉ１とｉ２との間
の差を表す電流itcmを供給する一つの出力端子とを有す
る。電流itcmは、ｉ１−ｉ２に等しく、入力電圧Ｖinに
比例する。この電圧から電流への変換は、電源電圧の変
動による影響を殆ど受けない。
（TCM）は、減算器手段（SUB）を有し、これは、第一と
第二のトランジスタＱ１、Ｑ２のコレクタによって供給
される伝達電流ｉ１、ｉ２と呼ばれる電流を受ける２つ
の入力端子と、トランスコンダクタンスモジュール（TC
M）の出力端子に接続されて伝達電流ｉ１とｉ２との間
の差を表す電流itcmを供給する一つの出力端子とを有す
る。電流itcmは、ｉ１−ｉ２に等しく、入力電圧Ｖinに
比例する。この電圧から電流への変換は、電源電圧の変
動による影響を殆ど受けない。
【００１９】縮退抵抗体Ｒ１、Ｒ２は、この電圧から電
流への変換を、第一と第二のトランジスタＱ１、Ｑ２
が、飽和状態以外で動作するときに、線形にする。
流への変換を、第一と第二のトランジスタＱ１、Ｑ２
が、飽和状態以外で動作するときに、線形にする。
【００２０】図３は、本発明の一つの好ましい実施例を
示す図である。既に説明された要素を示す参照符号は、
説明を分かり易くするために、可能な限り、同一の要素
を示すように用いられる。この実施例においては、減算
器手段は、第一と第二のカレントミラー回路（Ｍ１、Ｍ
２）、（Ｍ３、Ｍ４）を有し、これらは、それぞれ、入
力ブランチ、出力ブランチ、および第一の電源端子VCC
に接続された基準端子を持ち、第一と第二のカレントミ
ラー回路の入力ブランチは、第一と第二のトランジスタ
Ｑ１、Ｑ２の伝達端子に接続される。また、減算器手段
は、第三のカレントミラー回路（Ｍ５、Ｍ６）を有し、
その基準端子は、この回路の接地レベル端子を形成する
第二の電源端子VSSに接続され、入力ブランチは、第二
のカレントミラー回路の出力ブランチに接続され、第一
と第三のカレントミラー回路（Ｍ１、Ｍ２）、（Ｍ５、
Ｍ６）の出力ブランチは、ともに、トランスコンダクタ
ンスモジュールの出力に接続される。
示す図である。既に説明された要素を示す参照符号は、
説明を分かり易くするために、可能な限り、同一の要素
を示すように用いられる。この実施例においては、減算
器手段は、第一と第二のカレントミラー回路（Ｍ１、Ｍ
２）、（Ｍ３、Ｍ４）を有し、これらは、それぞれ、入
力ブランチ、出力ブランチ、および第一の電源端子VCC
に接続された基準端子を持ち、第一と第二のカレントミ
ラー回路の入力ブランチは、第一と第二のトランジスタ
Ｑ１、Ｑ２の伝達端子に接続される。また、減算器手段
は、第三のカレントミラー回路（Ｍ５、Ｍ６）を有し、
その基準端子は、この回路の接地レベル端子を形成する
第二の電源端子VSSに接続され、入力ブランチは、第二
のカレントミラー回路の出力ブランチに接続され、第一
と第三のカレントミラー回路（Ｍ１、Ｍ２）、（Ｍ５、
Ｍ６）の出力ブランチは、ともに、トランスコンダクタ
ンスモジュールの出力に接続される。
【００２１】抵抗性モジュールは、出力抵抗と呼ばれる
抵抗体Ｒｓを有し、その第一の端子は、トランスコンダ
クタンスモジュールの出力、つまり、第一と第三のカレ
ントミラー回路（Ｍ１、Ｍ２）、（Ｍ５、Ｍ６）の出力
ブランチに接続され、第二の端子は、コンバータデバイ
ス（CONV）の出力を形成し、この抵抗性モジュールは、
さらに、出力抵抗体Ｒｓの第一の端子を所定の電位に設
定する手段を含む。
抵抗体Ｒｓを有し、その第一の端子は、トランスコンダ
クタンスモジュールの出力、つまり、第一と第三のカレ
ントミラー回路（Ｍ１、Ｍ２）、（Ｍ５、Ｍ６）の出力
ブランチに接続され、第二の端子は、コンバータデバイ
ス（CONV）の出力を形成し、この抵抗性モジュールは、
さらに、出力抵抗体Ｒｓの第一の端子を所定の電位に設
定する手段を含む。
【００２２】本発明のこの実施例によると、第一のトラ
ンジスタＱ１のコレクタを流れる伝達電流ｉ１は、第一
のカレントミラー回路（Ｍ１、Ｍ２）の出力ブランチ上
に再生され、第二のトランジスタＱ２のコレクタを流れ
る伝達電流ｉ２は、第二のカレントミラー回路（Ｍ３、
Ｍ４）の出力ブランチ上に再生され、その後、第三のカ
レントミラー回路（Ｍ５、Ｍ６）の出力ブランチ上に再
生される。抵抗性モジュールの出力抵抗体Ｒｓには、こ
うして、ｉ１−ｉ２に等しく、従って、入力段（Rin
１、Rin２、Ｉ１、Ｉ２、Ｑ５、Ｑ６、Ｒ３、Ｒ４）を
無視したときは、入力電圧Ｖinに比例する電流が流れる
（入力段の有用性については、後に段落において説明す
る）。こうして、出力抵抗体Ｒｓの第一の端子の電位が
固定された場合、この抵抗体Ｒｓは、電圧ＶinのＡＣ成
分に比例する電圧降下を生成する。ここから得られる出
力電圧Ｖoutは、従って、所定の電位を基準とされる非
対称タイプの電圧となる。
ンジスタＱ１のコレクタを流れる伝達電流ｉ１は、第一
のカレントミラー回路（Ｍ１、Ｍ２）の出力ブランチ上
に再生され、第二のトランジスタＱ２のコレクタを流れ
る伝達電流ｉ２は、第二のカレントミラー回路（Ｍ３、
Ｍ４）の出力ブランチ上に再生され、その後、第三のカ
レントミラー回路（Ｍ５、Ｍ６）の出力ブランチ上に再
生される。抵抗性モジュールの出力抵抗体Ｒｓには、こ
うして、ｉ１−ｉ２に等しく、従って、入力段（Rin
１、Rin２、Ｉ１、Ｉ２、Ｑ５、Ｑ６、Ｒ３、Ｒ４）を
無視したときは、入力電圧Ｖinに比例する電流が流れる
（入力段の有用性については、後に段落において説明す
る）。こうして、出力抵抗体Ｒｓの第一の端子の電位が
固定された場合、この抵抗体Ｒｓは、電圧ＶinのＡＣ成
分に比例する電圧降下を生成する。ここから得られる出
力電圧Ｖoutは、従って、所定の電位を基準とされる非
対称タイプの電圧となる。
【００２３】この出力抵抗体Ｒｓの第一の端子を所定の
電位に設定するための手段は、第一の電源端子VCCとこ
のデバイスの出力との間に配置された電流源Ｉ０と、ベ
ースが出力抵抗体Ｒｓの第一の端子に接続され、コレク
タが第一の電源端子VCCに接続された第三のトランジス
タＱ３と、ベースが第三のトランジスタＱ３のエミッタ
に接続され、エミッタが第二の電源端子VSSに接続さ
れ、コレクタがコンバータデバイス（CONV）の出力に接
続された第四のトランジスタＱ４とを有する。
電位に設定するための手段は、第一の電源端子VCCとこ
のデバイスの出力との間に配置された電流源Ｉ０と、ベ
ースが出力抵抗体Ｒｓの第一の端子に接続され、コレク
タが第一の電源端子VCCに接続された第三のトランジス
タＱ３と、ベースが第三のトランジスタＱ３のエミッタ
に接続され、エミッタが第二の電源端子VSSに接続さ
れ、コレクタがコンバータデバイス（CONV）の出力に接
続された第四のトランジスタＱ４とを有する。
【００２４】この実施例によると、出力抵抗体Ｒｓの第
一の端子の電位は、Ｖbeが第三と第四のトランジスタＱ
３、Ｑ４に共通なベース−エミッタ電圧を表す場合は、
２．Ｖbe＋ＶＳＳとなる。これらは、固定された値の電
流を供給する電流源Ｉ０によってバイアスされるが、こ
れらベース−エミッタ電圧も固定され、このため、出力
抵抗体Ｒｓの第一の端子の電位も固定される。出力電圧
Ｖoutは、こうして、ＡＣ成分は、入力電圧Ｖinの変動
に比例し、ＤＣ成分は、常に、２．Ｖbe＋ＶＳＳに等し
い非対称タイプの電圧となる。出力電圧Ｖoutは、こう
して、接地レベルを基準とされる。
一の端子の電位は、Ｖbeが第三と第四のトランジスタＱ
３、Ｑ４に共通なベース−エミッタ電圧を表す場合は、
２．Ｖbe＋ＶＳＳとなる。これらは、固定された値の電
流を供給する電流源Ｉ０によってバイアスされるが、こ
れらベース−エミッタ電圧も固定され、このため、出力
抵抗体Ｒｓの第一の端子の電位も固定される。出力電圧
Ｖoutは、こうして、ＡＣ成分は、入力電圧Ｖinの変動
に比例し、ＤＣ成分は、常に、２．Ｖbe＋ＶＳＳに等し
い非対称タイプの電圧となる。出力電圧Ｖoutは、こう
して、接地レベルを基準とされる。
【００２５】この電圧から電流に変換する際の適切な線
形性は、入力段（Rin１、Rin２、Ｉ１、Ｉ２、Ｑ５、Ｑ
６、Ｒ３、Ｒ４）が存在しない場合は、縮退抵抗体Ｒ
１、Ｒ２の公称値を数十キロオーム（kOhms）のオーダ
に選択することによって得られる。ただし、この場合
は、これら抵抗体によってかなりの電圧降下が生成され
る。
形性は、入力段（Rin１、Rin２、Ｉ１、Ｉ２、Ｑ５、Ｑ
６、Ｒ３、Ｒ４）が存在しない場合は、縮退抵抗体Ｒ
１、Ｒ２の公称値を数十キロオーム（kOhms）のオーダ
に選択することによって得られる。ただし、この場合
は、これら抵抗体によってかなりの電圧降下が生成され
る。
【００２６】入力段（Rin１、Rin２、Ｉ１、Ｉ２、Ｑ
５、Ｑ６、Ｒ３、Ｒ４）は、入力電圧Ｖinの振幅の過剰
な変動がトランスコンダクタンスモジュールによって遂
行される、電圧から電流への変換に与える不所望の影響
を低減する。実際、差動ペア（Ｑ１、Ｑ２）が、第一あ
るいは第二のトランジスタＱ１、Ｑ２のどちらかを飽和
するのに十分に大きな振幅を持つ入力電圧Ｖinを直接に
受けた場合には、伝達電流ｉ１とｉ２は、これらの差
が、もはや、入力電圧Ｖinに比例しないようなものとな
る。従って、本発明のこの好ましい実施例においては、
コンバータデバイス（CONV）は、第一と第二のトランジ
スタＱ１、Ｑ２によって形成される差動ペアとこのデバ
イスの対称入力との間に挿入された、第五と第六のトラ
ンジスタＱ５、Ｑ６によって形成される第二の差動ペア
を有し、これらのベースは、それぞれ、第一と第二のト
ランジスタＱ１、Ｑ２のベースに接続され、これらのコ
レクタは、負荷を介して第一の電源端子VCCに接続さ
れ、第五と第六のトランジスタＱ５、Ｑ６のベースは、
そのコレクタと、入力抵抗体Ｒin１あるいはＲin２の第
一の端子とに接続され、入力抵抗体Ｒin１、Ｒin２の第
二の端子は、コンバータデバイス（CONV）の対称入力を
形成する。
５、Ｑ６、Ｒ３、Ｒ４）は、入力電圧Ｖinの振幅の過剰
な変動がトランスコンダクタンスモジュールによって遂
行される、電圧から電流への変換に与える不所望の影響
を低減する。実際、差動ペア（Ｑ１、Ｑ２）が、第一あ
るいは第二のトランジスタＱ１、Ｑ２のどちらかを飽和
するのに十分に大きな振幅を持つ入力電圧Ｖinを直接に
受けた場合には、伝達電流ｉ１とｉ２は、これらの差
が、もはや、入力電圧Ｖinに比例しないようなものとな
る。従って、本発明のこの好ましい実施例においては、
コンバータデバイス（CONV）は、第一と第二のトランジ
スタＱ１、Ｑ２によって形成される差動ペアとこのデバ
イスの対称入力との間に挿入された、第五と第六のトラ
ンジスタＱ５、Ｑ６によって形成される第二の差動ペア
を有し、これらのベースは、それぞれ、第一と第二のト
ランジスタＱ１、Ｑ２のベースに接続され、これらのコ
レクタは、負荷を介して第一の電源端子VCCに接続さ
れ、第五と第六のトランジスタＱ５、Ｑ６のベースは、
そのコレクタと、入力抵抗体Ｒin１あるいはＲin２の第
一の端子とに接続され、入力抵抗体Ｒin１、Ｒin２の第
二の端子は、コンバータデバイス（CONV）の対称入力を
形成する。
【００２７】要素（Ｒin１、Ｑ５、Ｑ３）と、要素（Ｒ
in２、Ｑ６、Ｒ２）のストリングは、差動デバイダブリ
ッジを形成する。第一と第二のトランジスタＱ１、Ｑ２
のベースに流れる電圧の値は、こうして、単に、入力電
圧Ｖinの電圧の一部分となり、このため、これらトラン
ジスタが飽和する危険性が回避される。入力抵抗体Ｒin
１、Ｒin２の公称値を数十キロオームに固定し、縮退抵
抗体Ｒ１、Ｒ２、Ｒ３、Ｒ４の公称値を１キロオームの
オーダに固定することで、過剰な電圧降下を生成するこ
となく、最適な線形性を得ることが可能となる。
in２、Ｑ６、Ｒ２）のストリングは、差動デバイダブリ
ッジを形成する。第一と第二のトランジスタＱ１、Ｑ２
のベースに流れる電圧の値は、こうして、単に、入力電
圧Ｖinの電圧の一部分となり、このため、これらトラン
ジスタが飽和する危険性が回避される。入力抵抗体Ｒin
１、Ｒin２の公称値を数十キロオームに固定し、縮退抵
抗体Ｒ１、Ｒ２、Ｒ３、Ｒ４の公称値を１キロオームの
オーダに固定することで、過剰な電圧降下を生成するこ
となく、最適な線形性を得ることが可能となる。
【００２８】第五と第六のトランジスタＱ５、Ｑ６の負
荷は、ここでは、電流源Ｉ１、Ｉ２とされる。これは、
これらトランジスタのバイアスが、入力電圧Ｖinとは独
立し、この電圧の変動とは独立することを確保する。こ
れら負荷が抵抗体である場合は、このようにはならな
い。
荷は、ここでは、電流源Ｉ１、Ｉ２とされる。これは、
これらトランジスタのバイアスが、入力電圧Ｖinとは独
立し、この電圧の変動とは独立することを確保する。こ
れら負荷が抵抗体である場合は、このようにはならな
い。
【００２９】最後に、トランジスタＱ１、Ｑ２、Ｑ３、
Ｑ４、Ｑ５、Ｑ６、Ｍ５、Ｍ６は、この例では、双極ト
ランジスタであるものとして示されたが、当業者におい
て明らかなように、これらトランジスタとして、代わり
に、ＭＯＳタイプのトランジスタを用いることも可能で
ある。この場合は、ドレインによって伝達端子が形成さ
れ、ソースによって基準端子が形成され、ゲートによっ
てバイアス端子が形成される。この逆が、トランジスタ
Ｍ１、Ｍ２、Ｍ３、Ｍ４について言える。
Ｑ４、Ｑ５、Ｑ６、Ｍ５、Ｍ６は、この例では、双極ト
ランジスタであるものとして示されたが、当業者におい
て明らかなように、これらトランジスタとして、代わり
に、ＭＯＳタイプのトランジスタを用いることも可能で
ある。この場合は、ドレインによって伝達端子が形成さ
れ、ソースによって基準端子が形成され、ゲートによっ
てバイアス端子が形成される。この逆が、トランジスタ
Ｍ１、Ｍ２、Ｍ３、Ｍ４について言える。
【図１】本発明によるコンバータデバイスを有する無線
電話機の構成を示す図。
電話機の構成を示す図。
【図２】本発明によるコンバータデバイスの構成を示す
図。
図。
【図３】本発明の一つの好ましい実施例によるコンバー
タデバイスの電気回路図。
タデバイスの電気回路図。
ＡＦ アンテナ／フィルタシステム BALUN 平衡変圧器 LAN 増幅器 OSC 局部発振器 ＭＸ ミキサ DEM 復調器 CONV コンバータデバイス TCM トランスコンダクタンスモジュール ＲＭ 抵抗性モジュール Ｑ１、Ｑ２ 差動ペア SUB 減算器手段
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ
Claims (6)
- 【請求項１】入力電圧を受ける対称入力と、出力電圧を
供給する非対称出力とを持つコンバータデバイスであっ
て、 このデバイスの入力を形成する対称入力と、入力電圧の
値とリンクされた値を持つ電流を供給する出力とを持つ
トランスコンダクタンスモジュールと、 トランスコンダクタンスモジュールの出力電流を、所定
の電位を基準とする電圧に変換する抵抗性モジュールと
を有し、 このコンバータデバイスのトランスコンダクタンスモジ
ュールは、 差動ペアを形成する第一と第二の双極トランジスタを有
し、おのおのが、基準端子、バイアス端子、および伝達
端子を持ち、これらバイアス端子が、このデバイスの対
称入力を形成し、 このトランスコンダクタンスモジュールは、減算器手段
を有し、 この減算器手段は、第一と第二のトランジスタの伝達端
子によって供給される伝達電流と呼ばれる電流を受ける
２つの入力と、トランスコンダクタンスモジュールの出
力に接続され、伝達電流の間の差を表す電流を供給する
一つの出力とを持つことを特徴とするコンバータデバイ
ス。 - 【請求項２】前記減算器手段は、 第一と第二のカレントミラー回路と、第三のカレントミ
ラー回路とを有し、 前記第一および第二のカレントミラー回路はそれぞれ、
入力ブランチと、出力ブランチと、第一の電源端子に接
続された基準端子とを有し、 前記第一と第二のカレントミラー回路の入力ブランチ
は、第一と第二のトランジスタの伝達端子に接続され、 前記第三のカレントミラー回路の基準端子は、第二の電
源端子に接続され、 前記第三のカレントミラー回路の入力ブランチは、第二
のカレントミラー回路の出力ブランチに接続され、 前記第一と第三のカレントミラー回路の出力ブランチは
ともに、トランスコンダクタンスモジュールの出力に接
続されることを特徴とする請求項１に記載のコンバータ
デバイス。 - 【請求項３】前記抵抗性モジュールは、 出力抵抗体と呼ばれる抵抗体を有し、その第一の端子
は、トランスコンダクタンスモジュールの出力に接続さ
れ、その第二の端子は、前記コンバータデバイスの出力
を形成し、 出力抵抗体Ｒｓの第一の端子を所定の電位に設定する手
段を有することを特徴とする請求項２に記載のコンバー
タデバイス。 - 【請求項４】前記出力抵抗体の第一の端子を所定の電位
に設定する手段は、 第一の電源端子VCCとこのデバイスの出力との間に配置
された電流源と、 バイアス端子が前記出力抵抗体の第一の端子に接続さ
れ、伝達端子が前記第一の電源端子に接続された第三の
トランジスタと、 バイアス端子が前記第三のトランジスタの基準端子に接
続され、基準端子が第二の電源端子に接続され、伝達端
子がコンバータデバイスの出力に接続された第四のトラ
ンジスタを有することを特徴とする請求項３に記載のコ
ンバータデバイス。 - 【請求項５】第一と第二のトランジスタによって形成さ
れる差動ペアとこのデバイスの対称入力との間に挿入さ
れた、第五と第六のトランジスタによって形成される第
二の差動ペアを有し、 これらのバイアス端子は、それぞれ、第一と第二のトラ
ンジスタのバイアス端子に接続され、 これらの伝達端子は、負荷を介して前記第一の電源端子
に接続され、 前記第五と第六のトランジスタのバイアス端子は、その
伝達端子と、入力抵抗体の第一の端子に接続され、 これら入力抵抗体の第二の端子は、このコンバータデバ
イスの対称入力を形成することを特徴とする請求項２〜
４のいずれかに記載のコンバータデバイス。 - 【請求項６】無線電話機であって、 無線信号の受信を確実するとともに、出力上に前記信号
を表す非対称電圧信号を供給するアンテナ／フィルタシ
ステムと、 アンテナ／フィルタシステムの出力に接続された入力
と、対称出力とを有する平衡変圧器と、 前記平衡変圧器の出力に接続された対称入力と、対称出
力とを持つ増幅器と、 前記増幅器の出力に接続された第一の対称入力および局
部発振器から来る電圧信号を受ける第二の対称入力と、
１つの対称出力とを持つミキサと、 前記ミキサの出力に接続された対称入力と、対称出力と
を持つ復調器とを有し、 前記無線電話機は、請求項１〜５のいずれかに記載のコ
ンバータデバイスを有し、 前記コンバータデバイスの対称入力は復調器の出力に接
続され、この出力は、非対称タイプの復調された出力信
号を供給することを特徴とする無線電話機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9711831 | 1997-09-23 | ||
| FR9711831 | 1997-09-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11195961A true JPH11195961A (ja) | 1999-07-21 |
Family
ID=9511382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10266981A Pending JPH11195961A (ja) | 1997-09-23 | 1998-09-21 | 対称信号を非対称信号に変換するデバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6167284A (ja) |
| EP (1) | EP0903848A1 (ja) |
| JP (1) | JPH11195961A (ja) |
| KR (1) | KR19990030039A (ja) |
| CN (1) | CN1216879A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150077935A (ko) * | 2013-12-30 | 2015-07-08 | 삼성전기주식회사 | 피에조 구동 장치 및 방법, 그를 이용한 피에조 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7274916B2 (en) * | 2004-07-23 | 2007-09-25 | Texas Instruments Incorporated | Differential signal receiver and method |
| CN113131883B (zh) * | 2019-12-30 | 2022-10-28 | 澜至电子科技（成都）有限公司 | 低噪声放大器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4464630A (en) * | 1980-03-07 | 1984-08-07 | Harris Corporation | Transimpedance pre-amplifier |
| US4464591A (en) * | 1982-06-23 | 1984-08-07 | National Semiconductor Corporation | Current difference sense amplifier |
| US5325070A (en) * | 1993-01-25 | 1994-06-28 | Motorola, Inc. | Stabilization circuit and method for second order tunable active filters |
| US6073002A (en) * | 1998-05-04 | 2000-06-06 | Motorola | Mixer circuit and communication device using the same |
-
1998
- 1998-09-16 EP EP98203088A patent/EP0903848A1/fr not_active Withdrawn
- 1998-09-21 JP JP10266981A patent/JPH11195961A/ja active Pending
- 1998-09-22 US US09/158,626 patent/US6167284A/en not_active Expired - Fee Related
- 1998-09-23 KR KR1019980039344A patent/KR19990030039A/ko not_active Application Discontinuation
- 1998-09-23 CN CN98119556A patent/CN1216879A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150077935A (ko) * | 2013-12-30 | 2015-07-08 | 삼성전기주식회사 | 피에조 구동 장치 및 방법, 그를 이용한 피에조 |
| US9680084B2 (en) | 2013-12-30 | 2017-06-13 | Mplus Co., Ltd. | Piezoelectric element driving apparatus and method, and piezoelectric system using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0903848A1 (fr) | 1999-03-24 |
| KR19990030039A (ko) | 1999-04-26 |
| CN1216879A (zh) | 1999-05-19 |
| US6167284A (en) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7415256B2 (en) | Received signal strength measurement circuit, received signal strength detection circuit and wireless receiver | |
| JP3390057B2 (ja) | 変換器回路及びこれを用いたダブルバランストミキサー回路 | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| EP1444777B1 (en) | A power amplifier module with distortion compensation | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| JP2885281B2 (ja) | Ｄｃオフセットキャンセル回路及びそれを用いた差動増幅回路 | |
| JP2002043852A (ja) | 半導体集積回路 | |
| Nauta et al. | Analog line driver with adaptive impedance matching | |
| US5132640A (en) | Differential current amplifier circuit | |
| US6531920B1 (en) | Differential amplifier circuit | |
| JPH11195961A (ja) | 対称信号を非対称信号に変換するデバイス | |
| EP0368379B1 (en) | Transistor circuit with base-current compensation | |
| JP2748017B2 (ja) | リニア広帯域差動増幅器 | |
| JP4567831B2 (ja) | 電圧電流変換器 | |
| EP0051362B1 (en) | Electronic gain control circuit | |
| JP2000515343A (ja) | 高利得共通エミッタの出力ステージ | |
| JPH09331220A (ja) | 利得可変増幅器 | |
| US6980052B1 (en) | Low-voltage pre-distortion circuit for linear-in-dB variable-gain cells | |
| CA2342918A1 (en) | Electronic circuit | |
| JPS6315766B2 (ja) | ||
| US20020140507A1 (en) | Variable gain amplifier | |
| JPH04208702A (ja) | 周波数変換回路 | |
| JP3507530B2 (ja) | 対数変換回路 | |
| JPH11271367A (ja) | 電界強度検出回路 |