JPH11194143A - Voltage detection circuit and power supply device - Google Patents
Voltage detection circuit and power supply deviceInfo
- Publication number
- JPH11194143A JPH11194143A JP10000057A JP5798A JPH11194143A JP H11194143 A JPH11194143 A JP H11194143A JP 10000057 A JP10000057 A JP 10000057A JP 5798 A JP5798 A JP 5798A JP H11194143 A JPH11194143 A JP H11194143A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- resistor
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electric Status Of Batteries (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、直列に接続された
複数の電源の各電圧をグランド電位を基準として取り出
す電圧検出回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage detecting circuit for extracting respective voltages of a plurality of power supplies connected in series with reference to a ground potential.
【０００２】[0002]
【従来の技術】４つの電源が直列に接続されている、す
なわち４直の場合を例にとって、従来の電圧検出回路の
構成を図５に示す。同図において、ＰＳ１、ＰＳ２、Ｐ
Ｓ３、ＰＳ４は電源、ＳＷはアナログスイッチ、ＤＩＦ
は差電圧検出回路である。アナログスイッチＳＷでは、
マイクロコンピュータなどから与えられるパルスによ
り、直列接続された４つの電源ＰＳ１、ＰＳ２、ＰＳ
３、ＰＳ４が順次択一的に切り換えられて、切り換えら
れた電源の両端が差電圧検出回路ＤＩＦに接続される。
そして、差電圧検出回路ＤＩＦからは接続された電源の
両端の電圧差が出力される。2. Description of the Related Art FIG. 5 shows a configuration of a conventional voltage detection circuit in which four power supplies are connected in series, that is, four power supplies are connected. In the figure, PS1, PS2, P
S3 and PS4 are power supply, SW is analog switch, DIF
Is a difference voltage detection circuit. In the analog switch SW,
Four power supplies PS1, PS2, PS connected in series by a pulse given from a microcomputer or the like.
3, and PS4 are sequentially switched, and both ends of the switched power supply are connected to the difference voltage detection circuit DIF.
Then, a voltage difference between both ends of the connected power supply is output from the difference voltage detection circuit DIF.
【０００３】[0003]
【発明が解決しようとする課題】このような構成によ
り、従来の電圧検出回路では、時分割で各電源の電圧を
検出することになり、また、外部からパルスを与える必
要がある。さらに、アナログスイッチＳＷにおけるスイ
ッチングノイズが検出した電圧にのりやすい。With such a configuration, in the conventional voltage detection circuit, the voltage of each power supply is detected in a time-division manner, and it is necessary to externally apply a pulse. Further, the switching noise in the analog switch SW easily rises on the detected voltage.
【０００４】また、図５中に矢印で示す経路で電流が流
れて、電源同士の接続点から電流が抜き取られることに
なるので、低電位側の電源ほど消耗が速く、例えば、各
電源の電圧をほぼ等しく設定していても、時間の経過に
伴って、各電源毎に電圧のばらつきが大きくなってしま
う。In addition, a current flows through a path indicated by an arrow in FIG. 5 and current is extracted from a connection point between the power supplies, so that the power supply on the lower potential side consumes more quickly. Are set to be substantially equal, the variation in voltage for each power supply increases over time.
【０００５】また、電源装置、例えば電池パックは、電
源である電池の放電状態を検出するために電圧検出回路
を有しているが、上述した電圧検出回路の不具合によ
り、電力を供給する相手である電気機器を安定して動作
させることができないという問題があった。A power supply device, for example, a battery pack has a voltage detection circuit for detecting a discharge state of a battery as a power supply. There is a problem that a certain electric device cannot be operated stably.
【０００６】そこで、本発明は、リアルタイムに、か
つ、外部からの信号を一切必要とせずに、直列接続され
た複数の電源の各電圧を検出することができるととも
に、検出した電圧に混入するノイズを低減し、さらに、
直列に接続された電源毎の消耗度をより均一にした電圧
検出回路を提供することを目的とする。Accordingly, the present invention is capable of detecting each voltage of a plurality of power supplies connected in series in real time and without requiring any external signal, and at the same time detecting noise mixed in the detected voltage. To reduce
An object of the present invention is to provide a voltage detection circuit in which the degree of wear of each power supply connected in series is made more uniform.
【０００７】また、本発明は、電気機器をより安定して
動作させることができる電源装置を提供することを目的
とする。Another object of the present invention is to provide a power supply device capable of operating electric equipment more stably.
【０００８】[0008]
【課題を解決するための手段】上記の目的を達成するた
め、本発明の電圧検出回路では、直列接続された複数の
電源の各電圧を検出するための電圧検出回路であって、
演算増幅器とトランジスタとで構成されたボルテージホ
ロワ回路と抵抗とによって、電源の電圧を電流に変換
し、この変換により得られた電流に応じた電流を一端が
グランド電位点に接続された抵抗に流すことによって、
前記直列接続された複数の電源の各電圧を取り出すよう
にしている。In order to achieve the above object, a voltage detection circuit according to the present invention is a voltage detection circuit for detecting each voltage of a plurality of power supplies connected in series,
The voltage of the power supply is converted to a current by a voltage follower circuit composed of an operational amplifier and a transistor and a resistor, and a current corresponding to the current obtained by the conversion is converted to a resistor having one end connected to a ground potential point. By flowing
Each voltage of the plurality of power supplies connected in series is taken out.
【０００９】ここで、図４に示すように、演算増幅器Ａ
とトランジスタＱとで構成されたボルテージホロワ回路
ＶＦでは、トランジスタＱのベースが演算増幅器Ａの出
力に接続されており、トランジスタＱのエミッタが演算
増幅器Ａの反転入力端子（−）に接続されているので、
トランジスタＱのエミッタは演算増幅器Ａの非反転入力
端子（＋）と同電位になる。[0009] Here, as shown in FIG.
In the voltage follower circuit VF including the transistor Q and the transistor Q, the base of the transistor Q is connected to the output of the operational amplifier A, and the emitter of the transistor Q is connected to the inverting input terminal (-) of the operational amplifier A. Because
The emitter of the transistor Q has the same potential as the non-inverting input terminal (+) of the operational amplifier A.
【００１０】そこで、トランジスタＱのエミッタを抵抗
Ｒを介して、同図のようにトランジスタＱがＰＮＰ型ト
ランジスタである場合は、ある電源ＰＳのプラス極側に
接続し、演算増幅器Ａの非反転入力端子（＋）を同電源
ＰＳのマイナス極側に接続すれば、抵抗Ｒには同電源Ｐ
Ｓの電圧ＶCがかかり、トランジスタＱのコレクタから
同電源の電圧を電流に変換して取り出すことができる
（但し、電源ＰＳの電圧ＶCが電源ＰＳのマイナス極側
の電圧よりも十分低いものとする）。In the case where the transistor Q is a PNP transistor as shown in FIG. 1 via a resistor R, the emitter of the transistor Q is connected to the positive pole of a power supply PS, and the non-inverting input of the operational amplifier A is connected. If the terminal (+) is connected to the negative pole side of the power supply PS, the resistance R is connected to the power supply P
A voltage is applied V C of the S, can be extracted by converting from the collector of the transistor Q to the voltage of the power supply current (however, those voltage V C of the power supply PS is sufficiently lower than the voltage of the negative pole side of the power supply PS And).
【００１１】具体的には、エミッタに接続された抵抗Ｒ
の抵抗値をＲaとすると、実質的にＶC／Ｒaの電流が取
り出される。そして、この取り出した電流を一端がグラ
ンド電位に接続された抵抗Ｒ’（抵抗値をＲbとする）
に流すことによって、ＶC・Ｒb／Ｒaの電圧が得られ
る。したがって、抵抗Ｒの抵抗値と抵抗Ｒ’の抵抗値と
を等しくしておけば、グランド電位を基準として同電源
の電圧を得ることができる。Specifically, a resistor R connected to the emitter
When the resistance value is R a, current substantially V C / R a is taken out. Then, the extracted current is connected to a resistor R ′ (having a resistance value of Rb ) having one end connected to the ground potential.
, A voltage of V C · R b / R a is obtained. Therefore, if the resistance value of the resistor R is equal to the resistance value of the resistor R ′, the voltage of the same power supply can be obtained with reference to the ground potential.
【００１２】尚、電源ＰＳの電圧ＶCが電源ＰＳのマイ
ナス極側の電圧以上であるときは、ボルテージホロワ回
路ＶＦ内のトランジスタＱが飽和してしまい、電源ＰＳ
の電圧ＶCを正確に検出することができないので、これ
を避けるために、後述するように、例えば、抵抗Ｒに流
れる電流をカレントミラー回路を介して取り出してから
抵抗Ｒ’に流すようにする必要がある。When the voltage V C of the power supply PS is higher than the voltage on the negative pole side of the power supply PS, the transistor Q in the voltage follower circuit VF is saturated, and the power supply PS
Because of inability to detect the voltage V C accurately, in order to avoid this, as described below, for example, to flow to the resistance R 'of the current flowing through the resistor R from the removed via the current mirror circuit There is a need.
【００１３】また、電源ＰＳのプラス極側が他の電源と
接続されていている場合には、電源同士の接続点から電
流が抜き取られることになり、電源毎の消耗度が不均一
となってしまうので、これを避けるために、後述するよ
うに、例えば、ボルテージホロワ回路をもう１つ用意し
て直列接続された最も高電位側の電源のプラス極側から
抵抗Ｒに電流が流れるように構成することが望ましい。When the positive pole of the power supply PS is connected to another power supply, current is drawn from the connection point between the power supplies, and the degree of wear of each power supply becomes uneven. Therefore, in order to avoid this, as will be described later, for example, another voltage follower circuit is prepared so that a current flows to the resistor R from the positive pole side of the highest potential power supply connected in series. It is desirable to do.
【００１４】したがって、本発明の上記構成により、直
列接続された複数の電源の各電圧をグランド電位を基準
として取り出すことができる。尚、直列接続された電源
のうち、最も低電位側の電源については、勿論、他の電
源と同様にしてもよいが、検出電圧をモニタする側の負
荷により電流が抜き取られないようにするために、例え
ば、バッファ回路などを介して、その電圧をグランド電
位を基準として取り出すようにすればよい。Therefore, according to the above configuration of the present invention, each voltage of a plurality of power supplies connected in series can be extracted with reference to the ground potential. Of the power supplies connected in series, the power supply on the lowest potential side may, of course, be the same as the other power supplies, but in order to prevent current from being extracted by the load on the side that monitors the detection voltage. Then, for example, the voltage may be extracted via a buffer circuit or the like with reference to the ground potential.
【００１５】[0015]
【発明の実施の形態】以下に、本発明の実施形態を図面
を参照しながら説明する。図１は本発明の第１実施形態
である２直の場合の電圧検出回路の回路図であって、Ｖ
Ｆ１はボルテージホロワ回路、ＢＵＦＦはバッファ回
路、ＯＰは演算増幅器、Ｑ１はＰＮＰ型トランジスタ、
Ｒ１、Ｒ２は抵抗、ＣＭ１は第１カレントミラー回路、
ＣＭ２は第２カレントミラー回路、ＯＵＴ１、ＯＵＴ２
は出力端子である。尚、各電源の電圧がほぼ等しく設定
されている場合を想定している。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram of a voltage detection circuit according to a first embodiment of the present invention in the case of a two-shift circuit.
F1 is a voltage follower circuit, BUFF is a buffer circuit, OP is an operational amplifier, Q1 is a PNP transistor,
R1 and R2 are resistors, CM1 is a first current mirror circuit,
CM2 is a second current mirror circuit, OUT1, OUT2
Is an output terminal. It is assumed that the voltage of each power supply is set to be substantially equal.
【００１６】ボルテージホロワ回路ＶＦ１は、演算増幅
器ＯＰとトランジスタＱ１とで構成されていて、トラン
ジスタＱ１のベースが演算増幅器ＯＰの出力に接続され
ており、また、トランジスタＱ１のエミッタが演算増幅
器ＯＰの反転入力端子（−）に接続されている。The voltage follower circuit VF1 is composed of an operational amplifier OP and a transistor Q1, the base of the transistor Q1 is connected to the output of the operational amplifier OP, and the emitter of the transistor Q1 is connected to the operational amplifier OP. Connected to inverting input terminal (-).
【００１７】以上の構成のボルテージホロワ回路ＶＦ１
において、トランジスタＱ１のエミッタは抵抗Ｒ１を介
して２直の高電位側の電源ＰＳ２のプラス極側に接続さ
れており、また、演算増幅器ＯＰの非反転入力端子
（＋）は電源ＰＳ２のマイナス極側（２直の低電位側の
電源ＰＳ１のプラス極側）に接続されており、また、ト
ランジスタＱ１のコレクタは第１カレントミラー回路Ｃ
Ｍ１の入力側に接続されている。The voltage follower circuit VF1 having the above configuration
, The emitter of the transistor Q1 is connected via the resistor R1 to the positive pole of the power supply PS2 on the high potential side, and the non-inverting input terminal (+) of the operational amplifier OP is connected to the negative pole of the power supply PS2. Side (the positive pole side of the power supply PS1 on the second low potential side), and the collector of the transistor Q1 is connected to the first current mirror circuit C.
It is connected to the input side of M1.
【００１８】この第１カレントミラー回路ＣＭ１の出力
側は第２カレントミラー回路ＣＭ２の入力側に接続され
ており、第２カレントミラー回路ＣＭ２の出力側は抵抗
Ｒ２を介してグランド電位点（電源ＰＳ１のマイナス極
側）に接続されており、第２カレントミラー回路ＣＭ２
の出力側と抵抗Ｒ２との接続点に出力端子ＯＵＴ２が接
続されている。The output side of the first current mirror circuit CM1 is connected to the input side of the second current mirror circuit CM2, and the output side of the second current mirror circuit CM2 is connected to a ground potential point (power supply PS1) via a resistor R2. And the second current mirror circuit CM2
The output terminal OUT2 is connected to a connection point between the output side of the resistor and the resistor R2.
【００１９】以上の構成により、ボルテージホロワ回路
ＶＦ１内のトランジスタＱ１のエミッタは演算増幅器Ｏ
Ｐの非反転入力端子（＋）と同電位となるが、その非反
転入力端子（＋）には電源ＰＳ１のプラス極側に接続さ
れているので、トランジスタＱ１のエミッタの電位はＶ
C1（但し、ＶC1は電源ＰＳ１の電圧）となる。したがっ
て、抵抗Ｒ１の両端の電位はそれぞれＶC1＋ＶC2（但
し、ＶC2は電源ＰＳ２の電圧）、ＶC1となり、トランジ
スタＱ１のエミッタにはＶC2／Ｒ1（但し、Ｒ1は抵抗Ｒ
１の抵抗値）の電流が流れる。With the above configuration, the emitter of the transistor Q1 in the voltage follower circuit VF1 is connected to the operational amplifier O
Although it has the same potential as the non-inverting input terminal (+) of P, the non-inverting input terminal (+) is connected to the positive pole side of the power supply PS1, so that the potential of the emitter of the transistor Q1 is V
C1 (where V C1 is the voltage of the power supply PS1). Therefore, the potentials at both ends of the resistor R1 are V C1 + V C2 (where V C2 is the voltage of the power supply PS2) and V C1 , and the emitter of the transistor Q1 is V C2 / R 1 (where R 1 is the resistance R
(A resistance value of 1).
【００２０】そして、この電流は、実質的に全てトラン
ジスタＱ１のコレクタから取り出され、第１カレントミ
ラー回路ＣＭ１及び第２カレントミラー回路ＣＭ２（但
し、電流増幅度は１であるものとする）により、一端が
グランド電位点に接続された抵抗Ｒ２に流れるので、出
力端子ＯＵＴ２からはＶC2・Ｒ2／Ｒ1（但し、Ｒ2は抵
抗Ｒ２の抵抗値）の電圧が出力される。したがって、Ｒ
1＝Ｒ2、すなわち、抵抗Ｒ１の抵抗値と抵抗Ｒ２の抵抗
値とを等しくしておけば、出力端子ＯＵＴ２から電源Ｐ
Ｓ２の電圧ＶC2がグランド電位を基準として出力される
ことになる。Then, substantially all of this current is taken out from the collector of the transistor Q1, and is obtained by the first current mirror circuit CM1 and the second current mirror circuit CM2 (provided that the current amplification is 1). Since one end flows through the resistor R2 connected to the ground potential point, a voltage of V C2 · R 2 / R 1 (where R 2 is the resistance value of the resistor R2) is output from the output terminal OUT2. Therefore, R
1 = R 2 , that is, if the resistance value of the resistor R1 is equal to the resistance value of the resistor R2, the power supply P
The voltage V C2 of S2 is output with reference to the ground potential.
【００２１】尚、このように、抵抗Ｒ１に流れる電流を
カレントミラー回路ＣＭ１、ＣＭ２を介して取り出して
から抵抗Ｒ２に流しているので、トランジスタＱ１が飽
和することはなく、電源ＰＳ２の電圧を正確に検出する
ことができる。また、電源ＰＳ１の電圧ＶC1＞電源ＰＳ
２の電圧ＶC2と設定されている場合は、第２実施形態と
して後述する３直の場合の電圧検出回路（その回路図を
図２に示している）における電源ＰＳ３に対するの同様
にして、カレントミラー回路を用いることなく、トラン
ジスタＱ１のコレクタに抵抗Ｒ２を接続することによっ
て、抵抗Ｒ１に流れる電流を直接抵抗Ｒ２に流すように
しても、電源ＰＳ２の電圧を検出することができる。但
し、時間の経過に伴う、各電源間毎の消耗度のばらつき
が皆無であるとは言えないので、時間の経過に伴って、
設定が逆転して、電源ＰＳ１の電圧ＶC1＜電源ＰＳ２の
電圧ＶC2となるケースがあることを考慮すると、カレン
トミラー回路を用いる方が望ましいと言える。Since the current flowing through the resistor R1 is taken out through the current mirror circuits CM1 and CM2 and then passed through the resistor R2, the transistor Q1 does not saturate, and the voltage of the power supply PS2 can be accurately measured. Can be detected. Also, the voltage V C1 of the power supply PS1> power supply PS
In the case where the voltage V C2 is set to 2 in the same manner as the power supply PS3 in the voltage detection circuit (the circuit diagram of which is shown in FIG. 2) of the third case described later as the second embodiment, By connecting the resistor R2 to the collector of the transistor Q1 without using a mirror circuit, the voltage of the power supply PS2 can be detected even if the current flowing through the resistor R1 is directly passed through the resistor R2. However, it cannot be said that there is no variation in the degree of wear between the power sources with the passage of time.
Considering that there is a case where the setting is reversed and the voltage V C1 of the power supply PS1 is smaller than the voltage V C2 of the power supply PS2, it can be said that it is preferable to use a current mirror circuit.
【００２２】次に、バッファ回路ＢＵＦＦは演算増幅器
ＯＰの出力をその反転入力端子（−）に接続した構成で
あり、バッファ回路ＢＵＦＦの入力（バッファ回路ＢＵ
ＦＦを構成する演算増幅器ＯＰの非反転入力端子
（＋））は電源ＰＳ１のプラス極側に接続されており、
また、このバッファ回路ＢＵＦＦの出力（バッファ回路
ＢＵＦＦを構成する演算増幅器ＯＰの出力）に出力端子
ＯＵＴ１が接続されている。これにより、出力端子ＯＵ
Ｔ１からは電源ＰＳ１の電圧ＶC1がグランド電位を基準
として出力されることになる。Next, the buffer circuit BUFF has a configuration in which the output of the operational amplifier OP is connected to its inverting input terminal (-).
The non-inverting input terminal (+) of the operational amplifier OP constituting the FF is connected to the positive pole side of the power supply PS1,
The output terminal OUT1 is connected to the output of the buffer circuit BUFF (the output of the operational amplifier OP included in the buffer circuit BUFF). Thereby, the output terminal OU
The voltage V C1 of the power supply PS1 is output from T1 with reference to the ground potential.
【００２３】図２は本発明の第２実施形態である３直の
場合の電圧検出回路の回路図であって、ＶＦ２、ＶＦ３
はボルテージホロワ回路、Ｑ２はＮＰＮ型トランジス
タ、Ｒ３、Ｒ４は抵抗、ＯＵＴ３は出力端子、ＣＭはカ
レントミラー回路である。尚、本発明の第１実施形態と
して図１にその回路図を示した２直の場合の電圧検出回
路と同一部分には同一符号を付して説明を省略する。ま
た、各電源の電圧がほぼ等しく設定されている場合を想
定している。FIG. 2 is a circuit diagram of a voltage detecting circuit according to a second embodiment of the present invention in the case of a three-line circuit, and includes VF2 and VF3.
Is a voltage follower circuit, Q2 is an NPN transistor, R3 and R4 are resistors, OUT3 is an output terminal, and CM is a current mirror circuit. It should be noted that the same reference numerals are given to the same portions as those of the two-line voltage detection circuit whose circuit diagram is shown in FIG. 1 as the first embodiment of the present invention, and description thereof will be omitted. Further, it is assumed that the voltages of the respective power supplies are set substantially equal.
【００２４】ボルテージホロワ回路ＶＦ３はボルテージ
ホロワ回路ＶＦ１と同一の構成であり、ボルテージホロ
ワ回路ＶＦ３において、トランジスタＱ１のエミッタは
３直の最も高電位側の電源ＰＳ３のプラス極側に抵抗Ｒ
３を介して接続され、また、演算増幅器ＯＰの非反転入
力端子（＋）は電源ＰＳ３のマイナス極側（電源ＰＳ２
のプラス極側）に接続され、また、トランジスタＱ１の
コレクタは抵抗Ｒ４を介してグランド電位点（３直の最
も低電位側の電源ＰＳ１のマイナス極側）に接続されて
おり、トランジスタＱ１のコレクタと抵抗Ｒ４との接続
点に出力端子ＯＵＴ３が接続されている。The voltage follower circuit VF3 has the same configuration as that of the voltage follower circuit VF1. In the voltage follower circuit VF3, the emitter of the transistor Q1 is connected to the positive pole of the power supply PS3, which is the third highest and the highest potential side, by a resistor R.
3 and the non-inverting input terminal (+) of the operational amplifier OP is connected to the negative pole side of the power supply PS3 (power supply PS2).
The collector of the transistor Q1 is connected to the ground potential point (negative pole side of the power supply PS1, which is the three lowest potentials) via the resistor R4, and the collector of the transistor Q1 is connected to the collector of the transistor Q1. The output terminal OUT3 is connected to a connection point between the output terminal OUT3 and the resistor R4.
【００２５】以上の構成により、ボルテージホロワ回路
ＶＦ３内のトランジスタＱ１のエミッタは演算増幅器Ｏ
Ｐの非反転入力端子（＋）と同電位となるが、その非反
転入力端子（＋）には電源ＰＳ２のプラス極側に接続さ
れているので、トランジスタＱ１のエミッタの電位はＶ
C1＋ＶC2となる。したがって、抵抗Ｒ３の両端の電位は
それぞれＶC1＋ＶC2＋ＶC3（但し、ＶC3は電源ＰＳ３の
電圧）、ＶC1＋ＶC2となり、トランジスタＱ１のエミッ
タにはＶC3／Ｒ3（但し、Ｒ3は抵抗Ｒ３の抵抗値）の電
流が流れる。With the above configuration, the emitter of the transistor Q1 in the voltage follower circuit VF3 is connected to the operational amplifier O
Although it has the same potential as the non-inverting input terminal (+) of P, the non-inverting input terminal (+) is connected to the positive pole side of the power supply PS2.
C1 + VC2 . Accordingly, both ends are of potential V C1 + V C2 + V C3 resistor R3 (where, V C3 voltage of the power supply PS3), next V C1 + V C2, the emitter of the transistor Q1 is V C3 / R 3 (where, R 3 Is the resistance value of the resistor R3).
【００２６】そして、この電流は、実質的に全てトラン
ジスタＱ１のコレクタから取り出され、一端がグランド
電位点に接続された抵抗Ｒ４に流れるので、出力端子Ｏ
ＵＴ３からはＶC2・Ｒ4／Ｒ3（但し、Ｒ4は抵抗Ｒ４の
抵抗値）の電圧が出力される。したがって、Ｒ3＝Ｒ4、
すなわち、抵抗Ｒ３の抵抗値と抵抗Ｒ４の抵抗値とを等
しくしておけば、出力端子ＯＵＴ３から電源ＰＳ３の電
圧ＶC3がグランド電位を基準として出力されることにな
る。Then, substantially all of this current is taken out from the collector of the transistor Q1 and flows through the resistor R4, one end of which is connected to the ground potential point.
A voltage of V C2 · R 4 / R 3 (where R 4 is the resistance value of the resistor R 4 ) is output from the UT 3 . Therefore, R 3 = R 4 ,
That is, if the resistance value of the resistor R3 is equal to the resistance value of the resistor R4, the voltage V C3 of the power supply PS3 is output from the output terminal OUT3 with reference to the ground potential.
【００２７】尚、このように、抵抗Ｒ３に流れる電流を
直接トランジスタＱ１のコレクタに接続された抵抗Ｒ４
に流しているが、各電源の電圧がほぼ等しく設定されて
いる場合を想定しているので、トランジスタＱ１が飽和
することはなく、電源ＰＳ３の電圧を正確に検出するこ
とができる。そして、第１実施形態としてその回路図を
図１に示した２直の場合の電圧検出回路における電源Ｐ
Ｓ２に対するのと同様にして、抵抗Ｒ３に流れる電流を
カレントミラー回路を介して取り出してから抵抗Ｒ４に
流すようにすれば、各電源の電圧がどのような設定であ
っても、電源ＰＳ３の電圧を検出することができる。As described above, the current flowing through the resistor R3 is directly transferred to the resistor R4 connected to the collector of the transistor Q1.
However, since it is assumed that the voltage of each power supply is set substantially equal, the transistor Q1 does not saturate, and the voltage of the power supply PS3 can be accurately detected. Then, as the first embodiment, the power supply P in the voltage detection circuit in the two-line case shown in FIG.
Similarly to S2, if the current flowing through the resistor R3 is taken out through the current mirror circuit and then passed through the resistor R4, the voltage of the power source PS3 can be set regardless of the voltage of each power source. Can be detected.
【００２８】次に、ボルテージホロワ回路ＶＦ２は、ボ
ルテージホロワ回路ＶＦ１、ＶＦ３において、ＰＮＰ型
トランジスタＱ１をＮＰＮ型トランジスタＱ２で置き換
えた構成であって、ボルテージホロワ回路ＶＦ２におい
て、演算増幅器ＯＰの非反転入力端子（＋）は電源ＰＳ
２のプラス極側に接続されており、また、トランジスタ
Ｑ２のコレクタはカレントミラー回路ＣＭの入力側に接
続されている。このカレントミラー回路ＣＭの出力側は
抵抗Ｒ２を介してグランド電位点に接続されており、カ
レントミラー回路ＣＭの出力側と抵抗Ｒ２との接続点に
出力端子ＯＵＴ２が接続されている。Next, the voltage follower circuit VF2 has a configuration in which the PNP transistor Q1 is replaced by an NPN transistor Q2 in the voltage follower circuits VF1 and VF3. In the voltage follower circuit VF2, the operational amplifier OP Non-inverting input terminal (+) is power supply PS
The collector of the transistor Q2 is connected to the input side of the current mirror circuit CM. The output side of the current mirror circuit CM is connected to the ground potential point via the resistor R2, and the output terminal OUT2 is connected to the connection point between the output side of the current mirror circuit CM and the resistor R2.
【００２９】そして、ボルテージホロワ回路ＶＦ１にお
いて、トランジスタＱ１のエミッタはボルテージホロワ
回路ＶＦ２を構成するトランジスタＱ２のエミッタに抵
抗Ｒ１を介して接続されており、また、演算増幅器ＯＰ
の非反転入力端子（＋）は電源ＰＳ２のマイナス極側に
接続されており、また、トランジスタＱ１のコレクタは
グランド電位点に接続されている。In the voltage follower circuit VF1, the emitter of the transistor Q1 is connected to the emitter of the transistor Q2 forming the voltage follower circuit VF2 via the resistor R1, and the operational amplifier OP
Is connected to the negative pole side of the power supply PS2, and the collector of the transistor Q1 is connected to the ground potential point.
【００３０】以上の構成により、抵抗Ｒ１の両端の電位
は、ボルテージホロワ回路ＶＦ２側がＶC1＋ＶC2、ボル
テージホロワ回路ＶＦ１側がＶC1となり、トランジスタ
Ｑ２のエミッタにはＶC2／Ｒ1の電流が流れる。そし
て、この電流は、実質的に全てトランジスタＱ２のコレ
クタに流れて、カレントミラー回路ＣＭ（但し、電流増
幅度は１であるものとする）により、その出力側に接続
された抵抗Ｒ２にも流れることになるので、出力端子Ｏ
ＵＴ２からはＶC2・Ｒ2／Ｒ1の電圧が出力される。した
がって、抵抗Ｒ１の抵抗値と抵抗Ｒ２の抵抗値とを等し
くしておけば、出力端子ＯＵＴ２からは電源ＰＳ２の電
圧ＶC2がグランド電位を基準として出力されることにな
る。[0030] With the above arrangement, the potential across the resistor R1, the voltage follower circuit VF2 side is V C1 + V C2, voltage follower circuits VF1 side is V C1, and the transistor Q2 emitter is V C2 / R 1 of the current Flows. Then, substantially all of this current flows to the collector of the transistor Q2, and also flows to the resistor R2 connected to its output side by the current mirror circuit CM (provided that the current amplification is 1). Output terminal O
A voltage of V C2 · R 2 / R 1 is output from UT2. Therefore, if the resistance value of the resistor R1 is equal to the resistance value of the resistor R2, the voltage V C2 of the power supply PS2 is output from the output terminal OUT2 with reference to the ground potential.
【００３１】尚、このように、抵抗Ｒ１に流れる電流を
カレントミラー回路ＣＭを介して取り出してから抵抗Ｒ
２に流しているので、トランジスタＱ１が飽和すること
はなく、電源ＰＳ２の電圧を正確に検出することができ
る。また、電源ＰＳ１の電圧ＶC1＞電源ＰＳ２の電圧Ｖ
C2と設定されている場合は、第３実施形態として後述す
る４直の場合の電圧検出回路（図３にその回路図を示し
ている）における電源ＰＳ３に対するのと同様にして、
カレントミラー回路を用いることなく、電源ＰＳ２の電
圧を検出することができるが、前述したように、時間の
経過に伴って、設定が逆転するケースがあることを考慮
して、カレントミラー回路を用いる方が望ましいと言え
る。After the current flowing through the resistor R1 is extracted through the current mirror circuit CM, the resistance R
2, the transistor Q1 does not saturate, and the voltage of the power supply PS2 can be accurately detected. Also, the voltage V C1 of the power supply PS1> the voltage V C of the power supply PS2
When C2 is set, in the same manner as for the power supply PS3 in the voltage detection circuit (fourth circuit is shown in FIG. 3) of the fourth embodiment described later as the third embodiment,
The voltage of the power supply PS2 can be detected without using the current mirror circuit. However, as described above, the current mirror circuit is used in consideration of the case where the setting is reversed with the passage of time. Is more desirable.
【００３２】図３は本発明の第３実施形態である４直の
場合の電圧検出回路の回路図であって、ＶＦ４、ＶＦ５
はボルテージホロワ回路、Ｒ５、Ｒ６は抵抗、ＯＵＴ４
は出力端子である。尚、本発明の第１、第２実施形態と
してそれぞれ図１、２にその回路図を示した２直、３直
の場合の電圧検出回路と同一部分には同一符号を付して
説明を省略する。また、各電源の電圧がほぼ等しく設定
されている場合を想定している。FIG. 3 is a circuit diagram of a voltage detecting circuit according to a third embodiment of the present invention in the case of a 4-line converter, and includes VF4 and VF5.
Is a voltage follower circuit, R5 and R6 are resistors, OUT4
Is an output terminal. In the first and second embodiments of the present invention, the same reference numerals are given to the same portions as those of the voltage detection circuit in the case of two or three circuits whose circuit diagrams are shown in FIGS. I do. Further, it is assumed that the voltages of the respective power supplies are set substantially equal.
【００３３】ボルテージホロワ回路ＶＦ３において、ト
ランジスタＱ１のエミッタは４直の最も高電位側の電源
ＰＳ４のプラス極側に抵抗Ｒ３を介して接続され、ま
た、演算増幅器ＯＰの非反転入力端子（＋）は電源ＰＳ
４のマイナス極側（電源ＰＳ３のプラス極側）に接続さ
れ、また、トランジスタＱ１のコレクタは抵抗Ｒ４を介
してグランド電位点（４直の最も低電位側の電源ＰＳ１
のマイナス極側）に接続されており、トランジスタＱ１
のコレクタと抵抗Ｒ４との接続点に出力端子ＯＵＴ４が
接続されている。In the voltage follower circuit VF3, the emitter of the transistor Q1 is connected via the resistor R3 to the positive pole of the power supply PS4 on the fourth highest potential side, and the non-inverting input terminal (+ ) Is power supply PS
4 is connected to the negative pole side (the positive pole side of the power supply PS3), and the collector of the transistor Q1 is connected via a resistor R4 to the ground potential point (the lowest power supply PS1 immediately downstream of the power supply PS1).
Of the transistor Q1
The output terminal OUT4 is connected to the connection point between the collector of the first resistor and the resistor R4.
【００３４】したがって、第２実施形態としてその回路
図を図２に示した３直の場合の電圧検出回路における電
源ＰＳ３に対するのと同様に考えると、抵抗Ｒ３の抵抗
値と抵抗Ｒ４の抵抗値とを等しくしておけば、出力端子
ＯＵＴ４から電源ＰＳ４の電圧ＶC4がグランド電位を基
準として出力されることになる。Therefore, assuming that the circuit diagram of the second embodiment is the same as that for the power supply PS3 in the voltage detection circuit in the case of the third circuit shown in FIG. 2, the resistance value of the resistor R3 and the resistance value of the resistor R4 Are equal, the voltage V C4 of the power supply PS4 is output from the output terminal OUT4 with reference to the ground potential.
【００３５】次に、ボルテージホロワ回路ＶＦ４はボル
テージホロワ回路ＶＦ２と同一の構成であり、ボルテー
ジホロワ回路ＶＦ４において、演算増幅器ＯＰの非反転
入力端子（＋）は電源ＰＳ３のプラス極側に接続されて
おり、また、トランジスタＱ２のコレクタは電源ＰＳ４
のプラス極側に接続されている。Next, the voltage follower circuit VF4 has the same configuration as the voltage follower circuit VF2. In the voltage follower circuit VF4, the non-inverting input terminal (+) of the operational amplifier OP is connected to the positive pole of the power supply PS3. The collector of the transistor Q2 is connected to the power supply PS4.
Is connected to the positive pole side of
【００３６】そして、ボルテージホロワ回路ＶＦ５は、
ボルテージホロワ回路ＶＦ１、ＶＦ３と同一の構成であ
り、ボルテージホロワ回路ＶＦ５において、トランジス
タＱ１のエミッタはボルテージホロワ回路ＶＦ４を構成
するトランジスタＱ２のエミッタに抵抗Ｒ５を介して接
続されており、また、演算増幅器ＯＰの非反転入力端子
（＋）は電源ＰＳ３のマイナス極側に接続されており、
また、トランジスタＱ１のコレクタは抵抗Ｒ６を介して
グランド電位点に接続されており、トランジスタＱ１の
コレクタと抵抗Ｒ６との接続点に出力端子ＯＵＴ３が接
続されている。Then, the voltage follower circuit VF5 is
It has the same configuration as the voltage follower circuits VF1 and VF3. In the voltage follower circuit VF5, the emitter of the transistor Q1 is connected to the emitter of the transistor Q2 forming the voltage follower circuit VF4 via the resistor R5. , The non-inverting input terminal (+) of the operational amplifier OP is connected to the negative pole side of the power supply PS3,
The collector of the transistor Q1 is connected to a ground potential point via a resistor R6, and the output terminal OUT3 is connected to a connection point between the collector of the transistor Q1 and the resistor R6.
【００３７】以上の構成により、抵抗Ｒ５の両端の電位
は、ボルテージホロワ回路ＶＦ４側がＶC1＋ＶC2＋
ＶC3、ボルテージホロワ回路ＶＦ５側がＶC1＋ＶC2とな
り、ボルテージホロワ回路ＶＦ５を構成するトランジス
タＱ１のエミッタにはＶC3／Ｒ5（但し、Ｒ5は抵抗Ｒ５
の抵抗値）の電流が流れる。そして、この電流は、実質
的に全てトランジスタＱ１のコレクタから取り出され
て、一端がグランド電位に接続された抵抗Ｒ６に流れる
ので、出力端子ＯＵＴ３からはＶC3・Ｒ6／Ｒ5（但し、
Ｒ6は抵抗Ｒ６の抵抗値）の電圧が出力される。したが
って、Ｒ5＝Ｒ6、すなわち、抵抗Ｒ５の抵抗値と抵抗Ｒ
６の抵抗値とを等しくしておけば、出力端子ＯＵＴ３か
ら電源ＰＳ３の電圧ＶC3がグランド電位を基準として出
力されることになる。With the above configuration, the potential at both ends of the resistor R5 is V C1 + V C2 + on the voltage follower circuit VF4 side.
V C3 , the voltage follower circuit VF5 side becomes V C1 + V C2 , and the emitter of the transistor Q1 constituting the voltage follower circuit VF5 is V C3 / R 5 (where R 5 is a resistor R5
Current). Then, substantially all of this current is taken out of the collector of the transistor Q1 and flows through the resistor R6 having one end connected to the ground potential. Therefore, the output terminal OUT3 outputs V C3 · R 6 / R 5 (where
R 6 is a voltage of the resistance value of the resistor R6) is output. Therefore, R 5 = R 6 , that is, the resistance value of the resistor R5 and the resistance R
If the resistance value of the power supply 6 is equal, the voltage V C3 of the power supply PS3 is output from the output terminal OUT3 with reference to the ground potential.
【００３８】尚、第２実施形態として前述した３直の場
合の電圧検出回路における電源ＰＳ３に対するのと同様
に考えて、各電源の電圧がほぼ等しく設定されている場
合を想定しているので、ボルテージホロワ回路ＶＦ３、
ＶＦ５内のトランジスタＱ１は飽和することはなく、電
源ＰＳ３、ＰＳ４の電圧を正確に検出することができ
る。It is assumed that the voltage of each power supply is set to be substantially equal to the power supply PS3 in the voltage detection circuit in the case of the third circuit as described in the second embodiment. Voltage follower circuit VF3,
The transistor Q1 in the VF5 does not saturate, and the voltages of the power supplies PS3 and PS4 can be accurately detected.
【００３９】また、ボルテージホロワ回路ＶＦ３、ＶＦ
５を構成するトランジスタＱ１のエミッタに接続された
抵抗Ｒ３、Ｒ５に流れる電流を、抵抗Ｒ３に流れる電流
については、第１実施形態として示した２直の場合の電
圧検出回路における電源ＰＳ２に対するのと同様にし
て、抵抗Ｒ５に流れる電流については、第２実施形態と
して示した３直の場合の電圧検出回路における電源ＰＳ
２に対するのと同様にして、カレントミラー回路を介し
て取り出してから、一端がグランド電位点に接続された
抵抗Ｒ４、Ｒ６に流すことによって、各電源の電圧がど
のような設定であっても、電源ＰＳ３、ＰＳ４の電圧を
検出することができる。Further, voltage follower circuits VF3, VF
5, the current flowing through the resistors R3 and R5 connected to the emitter of the transistor Q1 is different from the current flowing through the resistor R3 with respect to the power supply PS2 in the two-stage voltage detection circuit shown in the first embodiment. Similarly, as for the current flowing through the resistor R5, the power supply PS in the voltage detection circuit in the case of the triple circuit shown in the second embodiment
In the same manner as in the case of No. 2, the current is taken out through the current mirror circuit and then flown through the resistors R4 and R6, one end of which is connected to the ground potential point. The voltages of the power supplies PS3 and PS4 can be detected.
【００４０】そして、以上に示した各実施形態の電圧検
出回路では、直列に接続された複数の電源のうち、最も
低電位側の電源ＰＳ１については、バッファ回路ＢＵＦ
Ｆを介して、その電圧を出力するようになっているが、
これは電圧をモニタする側の負荷により電源同士の接続
点である電源ＰＳ１のプラス極側から電流が抜き取られ
ないようにするためである。したがって、電圧をモニタ
する側の負荷の入力がハイインピーダンスである場合
は、バッファ回路ＢＵＦＦを設けることなく、電源ＰＳ
１のプラス極側に出力端子ＯＵＴ１を直接接続するよう
にしてもよい。In the voltage detection circuits of the above-described embodiments, the power supply PS1 on the lowest potential side among the plurality of power supplies connected in series is connected to the buffer circuit BUF.
The voltage is output via F,
This is to prevent current from being extracted from the positive pole side of the power supply PS1, which is a connection point between the power supplies, by the load on the voltage monitoring side. Therefore, when the input of the load for monitoring the voltage has a high impedance, the power supply PS can be provided without providing the buffer circuit BUFF.
The output terminal OUT1 may be directly connected to the positive pole side of the output terminal OUT1.
【００４１】また、本発明の実施形態としては、２直、
３直、４直の場合に対応する電圧検出回路だけを示した
が、本発明の構成を適用することによって、直列接続さ
れている電源の数に関係なく、各電源の電圧の検出が可
能であることは勿論である。また、ボルテージホロワ回
路を構成するトランジスタについては、ＭＯＳ型トラン
ジスタで置き換え可能である。As an embodiment of the present invention, two shifts
Although only the voltage detection circuit corresponding to the case of three straights and four straights is shown, the voltage of each power supply can be detected by applying the configuration of the present invention regardless of the number of power supplies connected in series. Of course there is. Further, the transistors constituting the voltage follower circuit can be replaced with MOS transistors.
【００４２】まとめると、上記各実施形態の電圧検出回
路では、リアルタイムに、かつ、外部からの信号を一切
必要とせずに、直列に接続された複数の電源の各電圧が
検出される。また、スイッチング動作がないので、検出
電圧に混入するノイズが低減される。さらに、電源同士
の接続点からはほとんど電流が取り出されないので、電
源毎の消耗度がほぼ均一となり、上記各実施形態のよう
に、各電源の電圧がほぼ等しく設定されている場合を考
えると、時間の経過に伴って生じる各電源間での電圧の
ばらつきが抑えられる。In summary, in the voltage detection circuits of the above embodiments, each voltage of a plurality of power supplies connected in series is detected in real time and without requiring any external signal. Further, since there is no switching operation, noise mixed into the detection voltage is reduced. Further, since almost no current is taken out from the connection point between the power supplies, the degree of wear of each power supply becomes almost uniform, and as in the above embodiments, consider the case where the voltage of each power supply is set to be substantially equal. In addition, the variation in voltage between the power supplies that occurs with the passage of time can be suppressed.
【００４３】したがって、例えば電池パックなどの電源
装置において、電源の放電状態を検出するために備える
電圧検出回路として上記実施形態のものを採用すれば、
電気機器をより安定して動作させることができるように
なる。Therefore, in a power supply device such as a battery pack, for example, if the voltage detection circuit of the above embodiment is employed as a voltage detection circuit for detecting the discharge state of the power supply,
The electric device can be operated more stably.
【００４４】[0044]
【発明の効果】以上説明したように、本発明の電圧検出
回路によれば、リアルタイムに、かつ、外部からの信号
を一切必要とせずに、直列に接続された複数の電源の各
電圧を検出することができる。また、スイッチング動作
がないので、検出電圧に混入するノイズを低減すること
ができる。さらに、直列に接続された複数の電源毎の消
耗度をより均一にすることができる。As described above, according to the voltage detection circuit of the present invention, each voltage of a plurality of power supplies connected in series is detected in real time and without any need for an external signal. can do. Further, since there is no switching operation, noise mixed into the detection voltage can be reduced. Furthermore, the degree of wear of each of the plurality of power supplies connected in series can be made more uniform.
【００４５】また、本発明の電源装置によれば、電気機
器をより安定して動作させることができる。Further, according to the power supply device of the present invention, the electric equipment can be operated more stably.
【図１】 本発明の第１実施形態である２直の場合の電
圧検出回路を示す回路図である。FIG. 1 is a circuit diagram illustrating a voltage detection circuit according to a first embodiment of the present invention in a two-line case.
【図２】 本発明の第２実施形態である３直の場合の電
圧検出回路を示す回路図である。FIG. 2 is a circuit diagram illustrating a voltage detection circuit according to a second embodiment of the present invention in the case of three switches.
【図３】 本発明の第３実施形態である４直の場合の電
圧検出回路を示す回路図である。FIG. 3 is a circuit diagram showing a voltage detection circuit according to a third embodiment of the present invention in the case of four channels.
【図４】 本発明の構成により、直列接続された複数の
電源の各電圧が取り出される原理を説明するための図で
ある。FIG. 4 is a diagram for explaining the principle of extracting voltages of a plurality of power supplies connected in series by the configuration of the present invention.
【図５】 従来の電圧検出回路を示す回路図である。FIG. 5 is a circuit diagram showing a conventional voltage detection circuit.
ＶＦ１、ＶＦ２、ＶＦ３、ＶＦ４、ＶＦ５ ボルテー
ジホロワ回路 ＢＵＦＦ バッファ回路 ＣＭ、ＣＭ１、ＣＭ２ カレントミラー回路 ＯＰ 演算増幅器 Ｑ１ ＰＮＰ型トランジスタ Ｑ２ ＮＰＮ型トランジスタ Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６ 抵抗 ＰＳ１、ＰＳ２、ＰＳ３、ＰＳ４ 電源 ＳＷ アナログスイッチ ＤＩＦ 差電圧検出回路VF1, VF2, VF3, VF4, VF5 Voltage follower circuit BUFF buffer circuit CM, CM1, CM2 Current mirror circuit OP Operational amplifier Q1 PNP transistor Q2 NPN transistor R1, R2, R3, R4, R5, R6 Resistance PS1, PS2 , PS3, PS4 Power supply SW Analog switch DIF Difference voltage detection circuit
Claims (2)
出するための電圧検出回路であって、演算増幅器とトラ
ンジスタとで構成されたボルテージホロワ回路と抵抗と
によって電源の電圧を電流に変換し、この変換により得
られた電流に応じた電流を一端がグランド電位点に接続
された抵抗に流すことによって、前記直列接続された複
数の電源の各電圧をグランド電位を基準として取り出す
ことを特徴とする電圧検出回路。1. A voltage detection circuit for detecting respective voltages of a plurality of power supplies connected in series, wherein the voltage of the power supply is converted into a current by a voltage follower circuit including an operational amplifier and a transistor and a resistor. Converting, by flowing a current corresponding to the current obtained by this conversion through a resistor having one end connected to the ground potential point, extracting each voltage of the plurality of power supplies connected in series with respect to the ground potential. Characteristic voltage detection circuit.
源の各電圧を検出するための電圧検出回路とを有する電
源装置であって、前記電圧検出回路が、演算増幅器とト
ランジスタとで構成されたボルテージホロワ回路と抵抗
とによって電源の電圧を電流に変換し、この変換により
得られた電流に応じた電流を一端がグランド電位点に接
続された抵抗に流すことによって、前記直列接続された
複数の電源の各電圧をグランド電位を基準として取り出
す構成であることを特徴とする電源装置。2. A power supply device comprising: a plurality of power supplies connected in series; and a voltage detection circuit for detecting respective voltages of the plurality of power supplies, wherein the voltage detection circuit includes an operational amplifier and a transistor. The voltage of the power supply is converted into a current by the voltage follower circuit and the resistor, and a current corresponding to the current obtained by the conversion is caused to flow through the resistor having one end connected to the ground potential point, thereby connecting the series connection. A power supply device configured to extract each voltage of the plurality of power supplies with reference to a ground potential.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10000057A JPH11194143A (en) | 1998-01-05 | 1998-01-05 | Voltage detection circuit and power supply device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10000057A JPH11194143A (en) | 1998-01-05 | 1998-01-05 | Voltage detection circuit and power supply device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11194143A true JPH11194143A (en) | 1999-07-21 |
Family
ID=11463596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10000057A Pending JPH11194143A (en) | 1998-01-05 | 1998-01-05 | Voltage detection circuit and power supply device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11194143A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009095222A (en) * | 2007-09-20 | 2009-04-30 | Denso Corp | Disconnection detection device of assembled battery system and method for inspecting disconnection of assembled battery system |
| JP2009131124A (en) * | 2007-11-27 | 2009-06-11 | Tamura Seisakusho Co Ltd | Charging circuit for secondary battery |
-
1998
- 1998-01-05 JP JP10000057A patent/JPH11194143A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009095222A (en) * | 2007-09-20 | 2009-04-30 | Denso Corp | Disconnection detection device of assembled battery system and method for inspecting disconnection of assembled battery system |
| JP4548501B2 (en) * | 2007-09-20 | 2010-09-22 | 株式会社デンソー | Disconnection detection device for assembled battery system and disconnection detection method for assembled battery system |
| JP2009131124A (en) * | 2007-11-27 | 2009-06-11 | Tamura Seisakusho Co Ltd | Charging circuit for secondary battery |
| JP4598815B2 (en) * | 2007-11-27 | 2010-12-15 | 株式会社タムラ製作所 | Secondary battery charging circuit |
| US8159187B2 (en) | 2007-11-27 | 2012-04-17 | Tamura Corporation | Charging circuit for secondary battery |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4548501B2 (en) | Disconnection detection device for assembled battery system and disconnection detection method for assembled battery system | |
| JP2000223966A (en) | Power amplifier device | |
| JP3329749B2 (en) | Battery cell voltage detector | |
| JPH11194143A (en) | Voltage detection circuit and power supply device | |
| KR930007295B1 (en) | Amplifier | |
| CN101408571B (en) | Inserted detection circuit | |
| JP3022388B2 (en) | Translinear multiplier | |
| JP2946522B2 (en) | Double wave rectifier | |
| JP3233074B2 (en) | Half-wave rectifier | |
| JPH0537255Y2 (en) | ||
| JPH0744095Y2 (en) | Amplifier with switching control circuit | |
| KR970031231A (en) | Voltage amplifier having a large range of variations, and A / D converter comprising such an amplifier | |
| JP2002181853A (en) | Voltage detecting circuit | |
| JPS5880905A (en) | Power supply circuit of amplifier | |
| RU1810974C (en) | Push-pull voltage converter | |
| JP2801944B2 (en) | amplifier | |
| JPS61269076A (en) | Rectifying circuit | |
| JPH04244778A (en) | Overcurrent detecting circuit | |
| JP2001004684A (en) | Failure detecting circuit in multi-output low-voltage circuit | |
| JPH0368574B2 (en) | ||
| JPH04261356A (en) | Power source circuit | |
| JPH0125448B2 (en) | ||
| JPH01235420A (en) | A-d converter | |
| JP2002016446A (en) | Semiconductor integrated circuit | |
| JPS59151533A (en) | Device for discriminating ternary input |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060324 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060331 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070309 |