JPS59151533A - Device for discriminating ternary input - Google Patents

Device for discriminating ternary input

Info

Publication number
JPS59151533A
JPS59151533A JP58023227A JP2322783A JPS59151533A JP S59151533 A JPS59151533 A JP S59151533A JP 58023227 A JP58023227 A JP 58023227A JP 2322783 A JP2322783 A JP 2322783A JP S59151533 A JPS59151533 A JP S59151533A
Authority
JP
Japan
Prior art keywords
transistor
emitter
base
reference voltage
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58023227A
Other languages
Japanese (ja)
Other versions
JPH0156569B2 (en
Inventor
Hiroshi Mizuguchi
博 水口
Yutaka Oota
豊 太田
Tadashi Yoshino
正 吉野
Susumu Ikeda
池田 晋
Shigeru Yano
茂 矢野
Shingi Yokobori
横堀 進義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58023227A priority Critical patent/JPS59151533A/en
Publication of JPS59151533A publication Critical patent/JPS59151533A/en
Publication of JPH0156569B2 publication Critical patent/JPH0156569B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

PURPOSE:To attain multi-channel by dividing a discriminator into a discriminating block discriminating the level and a reference block forming a reference voltage to use the reference block in common. CONSTITUTION:The discriminator consists of the reference block 500 forming the reference voltage and the discriminating block 600 discriminating the level of an input signal. When the signal level at an input terminal 100 is lower than the level at a point (a), a transistor (TR) 36 is turned on. When the signal level at the terminal 100 is higher than the level at a point (b), a TR40 is turned off. When input terminals for several channels' share are provided, the block 500 is used in common and the block 600 only is extended.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は3種類のレベルを有するディジタル信号のレベ
ルを判別してバイナリ−信号に変換する3値入力判別装
置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a three-value input discriminating device for discriminating the level of a digital signal having three types of levels and converting it into a binary signal.

従来例の構成とその問題点 従来、この種の判別装置としては第1図に示すように2
組のコンパレータを組み合わせたものが用いられてきた
。第1図において、100は3値信号が供給される入力
端子であシ、200および300がバイナリ−出力端子
であり、400はプラス側給電端子である。
Configuration of conventional example and its problems Conventionally, this type of discrimination device has two types as shown in Fig. 1.
Combinations of sets of comparators have been used. In FIG. 1, 100 is an input terminal to which a ternary signal is supplied, 200 and 300 are binary output terminals, and 400 is a positive power supply terminal.

また、トランジスタ1.2,3,4,5,6゜7と抵抗
8,9.10が第1の電圧コンパレータを構成し、トラ
ンジスタ11.12,13.i4゜15.16.17と
抵抗j8,19.20が第2の電圧コンパレータを構成
シている。
Further, transistors 1.2, 3, 4, 5, 6°7 and resistors 8, 9.10 constitute a first voltage comparator, and transistors 11.12, 13. i4°15.16.17 and resistors j8, 19.20 constitute a second voltage comparator.

ここで、以後の説明をわが9易くするために、入力端子
100に供給される3値のディジタル信号ば5V 、2
.5V 、OVの3種類のレベルを有し、−tjL ラ
’& 、 ツレツレHレベル、Mレベル、Lレベルであ
るとする。
Here, in order to simplify the following explanation, the three-value digital signal supplied to the input terminal 100 will be 5V, 2V,
.. It is assumed that there are three types of levels: 5V and OV, and they are -tjL La'&, Tsuretsure H level, M level, and L level.

才だ、プラス側給電端子400に供給される電圧ば5v
で、この給電電圧は抵抗21,22゜23によって分圧
され、第1の給電電圧分割点の8点には1.5vの電圧
が現われ、第2の給電電圧分割点のb点には3.5Vの
電圧が現われているものとする。
The voltage supplied to the positive power supply terminal 400 is 5V.
This supply voltage is divided by resistors 21 and 22°23, and a voltage of 1.5V appears at 8 points of the first supply voltage division point, and a voltage of 3V appears at point b of the second supply voltage division point. Assume that a voltage of .5V appears.

さて、入力端子100にLレベルが供給されているとき
にはコンパレータを構成する差動トランジスタのうち、
基準電圧側のトランジスタがオン状態になって出力トラ
ンジスタ7および17の両方がオン状態となり(前記ト
ランジスタ7.17はオーブンコレクタ出力となってい
るが、外部に何らかの負荷が接続されるものとする。)
、前記入力端子100のレベルがMレベルにナルト、ト
ランジスタ1がオン状態となって前記トランジスタ7は
オフ状態となる。
Now, when L level is supplied to the input terminal 100, among the differential transistors forming the comparator,
The transistor on the reference voltage side is turned on, and both output transistors 7 and 17 are turned on (transistors 7 and 17 are oven collector outputs, but it is assumed that some load is connected to the outside). )
When the level of the input terminal 100 reaches the M level, the transistor 1 is turned on and the transistor 7 is turned off.

なお、このとき前記トランジスタ17はオン状態を維持
する。
Note that at this time, the transistor 17 maintains an on state.

前記入力端子100にHレベルが供給されるとトランジ
スタ11がオン状態となって前記トランジスタ17もオ
フ状態となり、結局、大刀レベルに対する出力レベルは
第1表の如くなる。
When the H level is supplied to the input terminal 100, the transistor 11 is turned on and the transistor 17 is also turned off, so that the output level with respect to the long sword level becomes as shown in Table 1.

以  下   余   白 第1表 ところで、一般に3値−2値変換を用いるシステム(通
常、LSIされてICの大刀ピンに3値信号を供給する
ように構成される。)では、このような判別回路を数チ
ャンネル以上用いることが多くなるが、第1図の回路構
成を数チャンネル分構成する場合、回路がきわめて大規
模となり、消費電流も増大してしまう。
Margin below Table 1 By the way, in a system that generally uses ternary-to-binary conversion (usually configured as an LSI to supply a ternary signal to the long pin of an IC), such a discrimination circuit is required. However, if the circuit configuration shown in FIG. 1 is configured for several channels, the circuit becomes extremely large-scale and the current consumption increases.

第1図の回路をマルチチャンネル化しても、共用できる
素子は分割抵抗21〜23とバイアス電流作成用の抵抗
24.25、トランジスタ26ぐらいしかな・く、これ
らを共用すると配線がかえって祿雑になるなどの問題が
あった。
Even if the circuit shown in Fig. 1 is made into multi-channel, the only elements that can be shared are the dividing resistors 21 to 23, the bias current generation resistors 24 and 25, and the transistor 26, and if these are shared, the wiring will be complicated. There were problems such as:

また、消費電流についていえば、2組の電圧コンパレー
タの差動段には常に電流が流れておシ、各差動段のバイ
アス電流をそれぞれ6oμAにしたとすると(IC化す
る場合には洩漏電流の問題があるのでむやみに小さくで
きない。)、ひとつのチャンネルあたり100μAは入
力レベルにかかわりなく流れることになり、無駄が多か
った。
Regarding current consumption, current always flows through the differential stages of the two sets of voltage comparators, and if the bias current of each differential stage is set to 6oμA (leakage current is (Due to problems, it cannot be reduced unnecessarily.), 100 μA per channel flows regardless of the input level, and there is a lot of waste.

発明の目的 本発明はチャンネルあたりの素子数が少なく、消費電流
も従来に比べて少ない3値入力判別装置を実現すること
を目的とする。
OBJECTS OF THE INVENTION It is an object of the present invention to realize a three-value input discrimination device that has a small number of elements per channel and consumes less current than the prior art.

発明の構成 本発明の3値入力判別装置は、入力端子にベースが接続
された第1のトランジスタと、前記第1のトランジスタ
のエミッタに第1の基準rK圧を供給する第1の基準電
圧供給手段と、前記入力端子にベースが接続され、前記
第1のトランジスタと反対導電形の第2のトランジスタ
と、前記第2のトランジスタのエミッタに第2の基準電
圧を供給する第2の基準電圧供給手段と、前記第1のト
ランジスタのオン・オフ動作に基づいてオン・オフ動作
を行なう第1の出力トランジスタと、前記第2のトラン
ジスタのオン・オフ動作に基づいてオン・オフ動作を行
なう第2の出力トランジスタを備えたことを特徴とする
もので、これによって構成素子数や消費電流を減少せし
めるものである。
Structure of the Invention The three-value input discrimination device of the present invention includes a first transistor whose base is connected to an input terminal, and a first reference voltage supply that supplies a first reference rK pressure to the emitter of the first transistor. means, a second transistor having a base connected to the input terminal and having a conductivity type opposite to that of the first transistor, and a second reference voltage supply supplying a second reference voltage to the emitter of the second transistor. a first output transistor that performs an on/off operation based on the on/off operation of the first transistor; and a second output transistor that performs an on/off operation based on the on/off operation of the second transistor. The device is characterized by being equipped with an output transistor, thereby reducing the number of constituent elements and current consumption.

実施例の説明 以下、本発明の実施例について図面を参照しながら説明
する。
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第2図は本発明の一実施例に係る3値入力判別装置の回
路結線図であり、第1図と同一部分については同一の符
号を付している。
FIG. 2 is a circuit diagram of a three-value input discrimination device according to an embodiment of the present invention, and the same parts as in FIG. 1 are given the same reference numerals.

第2図において、プラス側給電線路Cとマイナス側給電
線路dの間には吟電電圧分割用の抵抗21.22.23
が直列に接続され、第1の分割点aにはPNP型のトラ
ンジスタ270ベースが接続され、前記トランジスタ2
7のコレクタはマイナス側給電線路dに接続され、同エ
ミッタはダイオード28を介してNPN型のトランジス
タ29のベースに接続され、前記トランジスタ29のコ
レクタはプラス側給電線路Cに接続され、同ベースとプ
ラス側給電線路Cの間にはベースバイアス供給用の抵抗
30が接続されている。
In Figure 2, there are resistors 21, 22, 23 for dividing the ginden voltage between the plus side feed line C and the minus side feed line d.
are connected in series, a PNP type transistor 270 base is connected to the first dividing point a, and the transistor 2
The collector of 7 is connected to the negative power supply line d, the emitter of the transistor 29 is connected to the base of an NPN transistor 29 via the diode 28, and the collector of the transistor 29 is connected to the positive power supply line C, and the base and A base bias supply resistor 30 is connected between the plus side feed lines C.

捷た、第2の分割点すにはNPN型のトランジスタ31
のベースが接続され、前記トランジスタ31のコレクタ
はプラス側給電線路Cに接続され、同エミッタはダイオ
ード32を介してPNP型のトランジスタ33のベース
に接続され、前記トランジスタ33のコレクタはマイナ
ス側給電線路dに接続され、同ベースとマイナス側給電
線路dの間にはベースバイアス供給用の抵抗34が接続
されている。
The second dividing point is an NPN transistor 31.
The base of the transistor 31 is connected to the positive power supply line C, the emitter of the transistor 31 is connected to the base of a PNP transistor 33 via a diode 32, and the collector of the transistor 33 is connected to the negative power supply line C. d, and a base bias supply resistor 34 is connected between the base and the negative feed line d.

一方、入力端子100には抵抗35を介してP N P
’型(7) トランジスタ36のベースが接続され、前
記トランジスタ36のエミッタは前記トランジスタ29
のエミッタに接続され、同コレクタは抵抗37を介して
出力トランジスタ38のベースに接続され、前記トラン
ジスタ3Bのエミッタはマイナス側給電線路dに接続さ
れ、同コレクタは第1の出力端子200に接続され、同
ベース・エミッタ間には抵抗39が接続されている。
On the other hand, P N P is connected to the input terminal 100 via a resistor 35.
' type (7) The base of the transistor 36 is connected, and the emitter of the transistor 36 is connected to the transistor 29.
The collector of the transistor 3B is connected to the base of the output transistor 38 via a resistor 37, the emitter of the transistor 3B is connected to the negative power supply line d, and the collector is connected to the first output terminal 200. , a resistor 39 is connected between the base and emitter.

さらに、前記入力端子1−00には前記抵抗35を介し
てN P N トランジスタ40のベースが接続され、
前記トランジスタ40のエミッタは前記トランジスタ3
3のエミッタに接続され、同コレクタハ抵抗41を介し
てトランジスタ420ベースに接続されている。前記ト
ランジスタ42のエミッタはプラス側給電線路Cに接続
され、同コレクタは抵抗43を介して出力トランジスタ
44のベースに接続され、同ベース・エミッタ間には抵
抗46が接続され、前記トランジスタ44のエミッタは
マイナス側給電線路dに接続され、同コレクタは第2の
出力端子300に接続され、同ベース・エミッタ間には
抵抗46が接続されている。
Furthermore, the base of an N P N transistor 40 is connected to the input terminal 1-00 via the resistor 35,
The emitter of the transistor 40 is the same as the transistor 3.
The emitter of the transistor 420 is connected to the emitter of the transistor 420, and its collector is connected to the base of the transistor 420 via the resistor 41. The emitter of the transistor 42 is connected to the positive power supply line C, the collector is connected to the base of the output transistor 44 via a resistor 43, a resistor 46 is connected between the base and the emitter, and the emitter of the transistor 44 is connected to the base of the output transistor 44. is connected to the negative feed line d, its collector is connected to the second output terminal 300, and a resistor 46 is connected between its base and emitter.

さて、第2図に示された回路について、その動作を説明
すると、まず、入力端子100に供給される信号のレベ
ルがa点のレベルよりも低くなるとトランジスタ36が
オン状態になり、反対に、a点のレベルよりも高くなる
と前記トランジスタ36はオフ状態となる。一方、前記
入力端子100に供給されるは号のレベルがb点のレベ
ルよりも高くなるとトランジスタ40がオフ状態になり
、反対に、b点のレベルよりも低くなると前記トランジ
スタ40はオフ状態となる。
Now, to explain the operation of the circuit shown in FIG. 2, first, when the level of the signal supplied to the input terminal 100 becomes lower than the level at point a, the transistor 36 is turned on; When the level becomes higher than the level at point a, the transistor 36 is turned off. On the other hand, when the level of the signal supplied to the input terminal 100 becomes higher than the level at point b, the transistor 40 is turned off, and conversely, when it becomes lower than the level at point b, the transistor 40 is turned off. .

前記トランジスタ36,40のオン・オフ動作に基づい
て、それぞれトランジスタ38.42がオン・オフ動作
を行なうから、入力レベルに対する出力レベルは第2表
の如くなる。
Since the transistors 38 and 42 perform on/off operations based on the on/off operations of the transistors 36 and 40, the output level with respect to the input level is as shown in Table 2.

第2表 ところで、第2図に示しだ判別装置は基準電圧を作り出
している基準ブロック500と、入力信号のレベルを判
別する判別ブロック600に分けることができるが、同
様の入力端子を数チへ−ンネル設ける場合、第3図に示
すように基準プロック500を共用して、判別ブロック
600だけを増設すればよいので、従来に比べて回路構
成がきわめて簡単になる。
Table 2 By the way, the discrimination device shown in Fig. 2 can be divided into a reference block 500 that generates a reference voltage and a discrimination block 600 that discriminates the level of an input signal. - When providing a channel, the reference block 500 is shared as shown in FIG. 3, and only the determination block 600 needs to be added, so the circuit configuration becomes extremely simple compared to the conventional one.

また、先の説明からも明らかなように入力信号がMレベ
ルのときにはトランジスタ36およヒ40のいずれにも
電流が流れず、入力信号がLレベルやHレベルのときに
はいずれか一方のトランジスタのみがオン状態になるだ
けであるから判別ブロック600での消費電流は従来に
比べて大幅に減少する。
Furthermore, as is clear from the previous explanation, when the input signal is at the M level, no current flows through either the transistor 36 or the transistor 40, and when the input signal is at the L level or H level, only one of the transistors flows. Since the circuit is only turned on, the current consumption in the determination block 600 is significantly reduced compared to the conventional case.

なお、本発明の3値入力判別装置は必ずしも第2図およ
び第3図の実施例に限定されるものではなく、必要に応
じて種々の展開や変更が可能である。例えば、基準ブロ
ック500は2種類の基準電圧を判別ブロック600に
供給する機能を有してち・れば、特に実施例にこだわる
必要はないし、判別ブロック600においても、負荷と
なるディジタル回路がMO3回路などであれば、トラン
ジスタ44や抵抗46は不要となる。(第2図の実施例
では負荷のディジタル回路としてIL  回路を仮定し
ているので、NPN型トランジスタのオープンコレクタ
形式をとっている。) 発明の効果 以上の説明から明らかなように、本発明の3値入力判別
装置は、入力端子(前記実施例の100に相当)にベー
スが接続された第1のトランジスタ(同36に相当)と
、前記第1のトランジスタのエミッタに第1の基準電圧
を供給する第1の基準電圧供給手段と、前記入力端子に
ベースが接続され、前記第1のトランジスタと反対導電
形(第1のトランジスタがP’NP型トランジスタであ
れば、N P N型トランジスタが反対導電形のトラン
ジスタとなる。)の第2のトランジスタ(同4゜に相当
)と、前記第2のトランジスタのエミッタに第2の基準
電圧を供給する第2の基準電圧供給手段と、前記第1の
トランジスタのオン・オフ動作に基づいてオン・オフ動
作を行なう第1の出力l・ランジスタ38と、前記第2
のトランジスタのオン・オフ動作に基づいてオン・オフ
動作を行なう第2の出力トランジスタ(同44または4
2に相当)を具備した構成になっているので、従来よシ
も少ない消費電流で動作させることができ、また回路構
成そのものも簡単にすることができる。
It should be noted that the three-value input discriminating device of the present invention is not necessarily limited to the embodiments shown in FIGS. 2 and 3, and various developments and changes can be made as necessary. For example, as long as the reference block 500 has a function of supplying two types of reference voltages to the discrimination block 600, there is no need to be particular about the embodiment, and in the discrimination block 600, the digital circuit serving as the load is MO3. If it is a circuit or the like, the transistor 44 and the resistor 46 are unnecessary. (In the embodiment shown in FIG. 2, an IL circuit is assumed as the load digital circuit, so an open collector type NPN transistor is used.) Effects of the Invention As is clear from the above explanation, the present invention has advantages. The three-value input discrimination device includes a first transistor (corresponding to 36 in the same embodiment) whose base is connected to an input terminal (corresponding to 100 in the above embodiment), and a first reference voltage applied to the emitter of the first transistor. A first reference voltage supplying means, a base of which is connected to the input terminal, and of a conductivity type opposite to that of the first transistor (if the first transistor is a P'NP type transistor, an N P N type transistor is connected to the first reference voltage supply means); a second transistor of the opposite conductivity type (corresponding to 4°); a second reference voltage supply means for supplying a second reference voltage to the emitter of the second transistor; a first output l transistor 38 that performs on/off operations based on the on/off operations of the first transistor;
A second output transistor (44 or 4
2), it can be operated with less current consumption than before, and the circuit configuration itself can be simplified.

さらに、同様の判別回路を2組以上必要とする一場合に
は基準電圧供給手段を共用することがで卒、従来に比べ
て消費電流の低減と素子数の削減の効果は顕著なものと
なる。
Furthermore, in cases where two or more sets of similar discrimination circuits are required, the reference voltage supply means can be shared, and the effect of reducing current consumption and the number of elements compared to conventional methods is significant. .

まだ、実施例に示したように、第1の給電電圧分割点に
ベースが接続され、第1のトランジスタ(同36に相当
)と同−導電形の第3のトランジスタ(同27に相当)
と、前記第3のトランジスタのエミッタ側にベースが接
続され、そのエミッタカ前記第1のトランジスタのエミ
ッタに接続された第4のトランジスタ(同29に相当)
と、前記第4のトランジスタにベース電流を供給する第
1の給電手段(前述の実施例では抵抗29を用いている
が4、定電流源であってもよい。)によって第1の基準
電圧供給手段を構成し、第2の給電電圧分割点にベース
が接続され、前記第1のトランジスタと反対導電形の第
5のトランジスタ(同31に相当)と、前記第5のトラ
ンジスタのエミッタ側にベースが接続され、そのエミッ
タが第2のトランジスタ(同40に相当)のエミッタに
接続された第6のトランジスタ(同33に相当)と、前
記第6のトランジスタのベースに電流を供給する第2の
給電手段(同抵抗34に相当)によって第2の基準電圧
供給手段を構成しているので、NPN型のトランジスタ
とPNP型のトランジスタを有効に活用して、効率よく
第1および第2の基準電圧を判別ブロックに供給するこ
とができるなど犬なる効果を奏する。
Still, as shown in the embodiment, the base is connected to the first supply voltage division point, and the third transistor (corresponding to No. 27) is of the same conductivity type as the first transistor (corresponding to No. 36).
and a fourth transistor (corresponding to No. 29) whose base is connected to the emitter side of the third transistor, and whose emitter is connected to the emitter of the first transistor.
and a first reference voltage is supplied by a first power supply means (in the above embodiment, a resistor 29 is used, but a constant current source may also be used) that supplies a base current to the fourth transistor. a fifth transistor (corresponding to No. 31) having a conductivity type opposite to that of the first transistor, the base of which is connected to the second power supply voltage division point; and a base connected to the emitter side of the fifth transistor. a sixth transistor (corresponding to 33) whose emitter is connected to the emitter of the second transistor (corresponding to 40), and a second transistor that supplies current to the base of the sixth transistor. Since the power supply means (corresponding to the resistor 34) constitutes the second reference voltage supply means, the NPN type transistor and the PNP type transistor are effectively used to efficiently supply the first and second reference voltages. It has the advantage of being able to supply information to the discrimination block.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来例を示す回路結線図、第2図および第3図
はいずれも本発明の各実施例を示す回路結線図である。 100・・・・・・入力端子、200・・・・・出力端
子、300・・・・・・出力端子、500・・・−・・
基準ブロック、600・・・・・・判別ブロツ−り。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 41ρ 第2図
FIG. 1 is a circuit connection diagram showing a conventional example, and FIGS. 2 and 3 are circuit connection diagrams showing each embodiment of the present invention. 100...Input terminal, 200...Output terminal, 300...Output terminal, 500...-...
Reference block, 600...Discrimination block. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 41ρ Figure 2

Claims (2)

【特許請求の範囲】[Claims] (1)入力端子にベースが接続された第1のトランジス
タと、前記第1のトランジスタのエミッタに第1の基準
電圧を供給する第1の基準電圧供給手段と、前記入力端
子にベースが接続され、前記第1のトランジスタと反対
導電形の第2のトランジスタと、前記第2のトランジス
タのエミッタに第2の基準電圧を供給する第2の基準電
圧供給手段と、前記第1のトランジスタのオン・オフ動
作に基づいてオン・オフ動作を行なう第1の出力トラン
ジスタと、前記第2のトランジスタのオン・オフ動作に
基づいてオン・オフ動作を行なう第2の出力トランジス
タを具備してなる3値入力判別装置。
(1) a first transistor having a base connected to an input terminal; a first reference voltage supply means for supplying a first reference voltage to an emitter of the first transistor; and a base connected to the input terminal; , a second transistor having a conductivity type opposite to that of the first transistor, a second reference voltage supply means for supplying a second reference voltage to the emitter of the second transistor, and an on/off state of the first transistor. A three-value input comprising a first output transistor that performs an on/off operation based on an off operation, and a second output transistor that performs an on/off operation based on an on/off operation of the second transistor. Discrimination device.
(2)  第1の給電電圧分割点にベースが接続され、
第1のトランジスタと同一導電形の第3のトランジスタ
と、前記第3のトランジスタのエミッタ側にベースが接
続され、そのエミッタが前記第1のトランジスタのエミ
ッタに接続された第4のトランジスタト、前記第4のト
ランジスタにベース電流を供給する第1の給電手段によ
って第1の基準電圧供給手段を構成し、第2の給電電圧
分割点にベースが接続され、前記第1のトランジスタと
反対導電形の第5のトランジスタと、前記第5のトラン
ジスタのエミ、り側にベースが接続され、そのエミッタ
が第2のトランジスタのエミッタに接続された第6のト
ランジスタと、前記第6のトランジスタのベースに電流
を供給する第2の給電手段によって第2の基準電圧供給
手段を構成したことを特徴とする特許請求の範囲第(1
)項記載の3値入力判別装置。
(2) the base is connected to the first supply voltage dividing point;
a third transistor of the same conductivity type as the first transistor; a fourth transistor whose base is connected to the emitter side of the third transistor and whose emitter is connected to the emitter of the first transistor; The first power supply means for supplying the base current to the fourth transistor constitutes the first reference voltage supply means, the base is connected to the second power supply voltage division point, and the fourth transistor is of the opposite conductivity type. a fifth transistor, a sixth transistor whose base is connected to the emitter and rear side of the fifth transistor, and whose emitter is connected to the emitter of the second transistor; and a sixth transistor whose base is connected to the emitter of the second transistor; Claim 1 (1) is characterized in that the second reference voltage supply means is constituted by the second power supply means that supplies the reference voltage.
3-value input discrimination device described in ).
JP58023227A 1983-02-14 1983-02-14 Device for discriminating ternary input Granted JPS59151533A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58023227A JPS59151533A (en) 1983-02-14 1983-02-14 Device for discriminating ternary input

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58023227A JPS59151533A (en) 1983-02-14 1983-02-14 Device for discriminating ternary input

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP1133461A Division JPH0256116A (en) 1989-05-26 1989-05-26 Ternary value input discrimination device

Publications (2)

Publication Number Publication Date
JPS59151533A true JPS59151533A (en) 1984-08-30
JPH0156569B2 JPH0156569B2 (en) 1989-11-30

Family

ID=12104739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58023227A Granted JPS59151533A (en) 1983-02-14 1983-02-14 Device for discriminating ternary input

Country Status (1)

Country Link
JP (1) JPS59151533A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020194460A1 (en) * 2019-03-25 2020-10-01 三菱電機株式会社 Coating film and forming method therefor, coating composition and production method therefor, and centrifugal blower and air conditioner having said coating film

Also Published As

Publication number Publication date
JPH0156569B2 (en) 1989-11-30

Similar Documents

Publication Publication Date Title
JPH04229708A (en) Differential amplifier circuit
US3858199A (en) Tracking level detector
JPH0754910B2 (en) AD converter
US4112314A (en) Logical current switch
US4435654A (en) Output level adjustment means for low fanout ECL lacking emitter follower output
JPH01226204A (en) Asymmetrical differential amplifier
US4045690A (en) High speed differential to ttl converter
JPS62230222A (en) Input circuit
US4910425A (en) Input buffer circuit
JPS59151533A (en) Device for discriminating ternary input
JPH0339426B2 (en)
JPH0256116A (en) Ternary value input discrimination device
JP3178716B2 (en) Maximum value output circuit, minimum value output circuit, maximum value minimum value output circuit
EP0447912A2 (en) Circuit having level converting circuit for converting logic level
JPH0125448B2 (en)
JPH0236610A (en) Master-slave d flip-flop circuit
JPH06169225A (en) Voltage current conversion circuit
SU1531208A1 (en) Level converter
JPS643407B2 (en)
SU1480094A1 (en) Output stage of operational amplifier
SU1658209A1 (en) Reading amplifier
JPH0296431A (en) Parallel type a/d converter
JPS6374216A (en) Electronic circuit arrangement
JPH0744435B2 (en) 3-value circuit
JPH0319508A (en) Bias circuit