JP2946522B2 - Double wave rectifier - Google Patents
Double wave rectifierInfo
- Publication number
- JP2946522B2 JP2946522B2 JP8750789A JP8750789A JP2946522B2 JP 2946522 B2 JP2946522 B2 JP 2946522B2 JP 8750789 A JP8750789 A JP 8750789A JP 8750789 A JP8750789 A JP 8750789A JP 2946522 B2 JP2946522 B2 JP 2946522B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- wave rectifier
- emitter
- differential pair
- dual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Rectifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は両波整流器に関し、特に二組の差動対トラン
ジスタを有する両波整流器に関する。Description: FIELD OF THE INVENTION The present invention relates to a dual-wave rectifier, and more particularly to a dual-wave rectifier having two sets of differential pair transistors.
従来、この種の両波整流器は二組の差動対トランジス
タを用い、各差動対トランジスタのエミッタサイズを変
えることにより両波整流している。Conventionally, this type of dual-wave rectifier uses two sets of differential pair transistors, and performs double-wave rectification by changing the emitter size of each differential pair transistor.
第４図はかかる従来の一例を示す両波整流回路図であ
る。FIG. 4 is a dual-wave rectifier circuit diagram showing an example of such a conventional device.
第４図に示すように、従来の両波整流器はエミッタサ
イズの異なる二組のトランジスタ差動対Q1′（ｋ倍）と
Q2、およびQ3′（ｋ倍）とQ4により構成され、入力端子
対INはトランジスタQ1′とQ4のベース、およびトランジ
スタQ2とQ3′のベースが接続され、また出力端子対OUT
はトランジスタQ1′とQ3′のコレクタ、およびトランジ
スタQ2とQ4のコレクタが接続されている。ここでI0は定
電流源、RLは負荷抵抗である。As shown in FIG. 4, the conventional dual-wave rectifier has two sets of transistor differential pairs Q1 '(k times) having different emitter sizes.
Q2 and Q3 '(k times) and Q4, the input terminal pair IN is connected to the bases of the transistors Q1' and Q4 and the bases of the transistors Q2 and Q3 ', and the output terminal pair OUT
Are connected to the collectors of transistors Q1 'and Q3' and the collectors of transistors Q2 and Q4. Here, I 0 is a constant current source, and RL is a load resistance.
このように、従来はトラジスタQ1′とQ3′のエミッタ
サイズをそれぞれトランジスタQ2とQ4のエミッタサイズ
のｋ倍とすることにより、入力端子INからの正負入力電
圧VINを整流し、出力電圧VOUTを出力端子OUTに供給して
いる。As described above, conventionally, the emitter size of the transistors Q1 'and Q3' is k times the emitter size of the transistors Q2 and Q4, respectively, thereby rectifying the positive and negative input voltages V IN from the input terminal IN and outputting the output voltage V OUT Is supplied to the output terminal OUT.
第５図は第４図に示す整流回路のシュミレーション値
を表わす特性図である。FIG. 5 is a characteristic diagram showing a simulation value of the rectifier circuit shown in FIG.
第５図に示すように、トランジスタQ1′とQ3′のエミ
ッタサイズ（ｋ倍）を変化させたときの入力電圧VINと
整流された出力電圧VOUTとの関係を示している。As shown in FIG. 5, the relationship between the input voltage VIN and the rectified output voltage VOUT when the emitter size (k times) of the transistors Q1 'and Q3' is changed is shown.
上述した従来の両波整流器は、第５図にも示すよう
に、最大入力レベルがほぼ固定され、可変出来ないとい
う欠点がある。すなわち、このことは入力電圧のダイナ
ミックレンジを大きくできないことになる。The conventional dual-wave rectifier described above has a disadvantage that the maximum input level is almost fixed and cannot be varied, as shown in FIG. That is, this means that the dynamic range of the input voltage cannot be increased.
本発明の目的は、かかる最大入力レベルを可変し、ダ
イナミックレンジを大きくすることのできる両波整流器
を提供することにある。An object of the present invention is to provide a dual-wave rectifier capable of varying the maximum input level and increasing the dynamic range.
本発明の両波整流器は、同じエミッタサイズで形成さ
れるとともに、一方にのみエミッタ抵抗を有する差動対
トランジスタを二組設け、前記差動対トランジスタの出
力を互いに接続し且つ入力を互いに逆に接続して構成さ
れる。The dual-wave rectifier according to the present invention is provided with two pairs of differential pair transistors having the same emitter size and having only one emitter resistance, and connecting the outputs of the differential pair transistors to each other and inverting the inputs to each other. Connected and configured.
次に、本発明の実施例について図面を参照して説明す
る。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例を示す両波整流回路図であ
る。FIG. 1 is a double-wave rectifier circuit diagram showing an embodiment of the present invention.
第１図に示すように、本実施例は二組の差動対を形成
するものであり、同じエミッタサイズのトランジスタQ
1,Q2により一つの差動対を構成し且つトランジスタQ2の
エミッタ側にはエミッタ抵抗REが接続されている。一
方、トランジスタQ3,Q4も他方の差動対を構成し且つト
ランジスタQ4のエミッタ側にはエミッタ抵抗REが接続さ
れている。また、トランジスタQ1とトランジスタQ4のそ
れぞれのベースが共通に接続され且つトランジスタQ2と
トランジスタQ3のそれぞれのベースが共通に接続され
て、入力端子対INを構成している。更に、トランジスタ
Q1とトラジスタQ3のそれぞれのコレクタが共通に接続さ
れ且つトランジスタQ2とトランジスタQ4のそれぞれのコ
レクタが共通に接続されて、出力端子対OUTを構成して
いる。尚、RLは負荷抵抗,I0は定電流源である。As shown in FIG. 1, the present embodiment forms two differential pairs, and includes transistors Q having the same emitter size.
One differential pair is constituted by 1 and Q2, and an emitter resistor RE is connected to the emitter side of the transistor Q2. On the other hand, the transistors Q3 and Q4 also form the other differential pair, and the emitter of the transistor Q4 is connected to the emitter resistor RE. The bases of the transistor Q1 and the transistor Q4 are connected in common, and the bases of the transistor Q2 and the transistor Q3 are connected in common to form the input terminal pair IN. In addition, transistors
The collectors of Q1 and Q3 are commonly connected, and the collectors of transistors Q2 and Q4 are commonly connected to form an output terminal pair OUT. Note that R L is a load resistance, and I 0 is a constant current source.
上述したそれぞれの差動対は入力オフセット電圧−RE
I0αF/2およびREI0αF/2を有する差動増幅器となってい
る。ここで、αＦはトランジスタの直流増幅率である。Each differential pair described above has an input offset voltage −RE
The differential amplifier has I 0 α F / 2 and REI 0 α F / 2. Here, α F is the DC amplification factor of the transistor.
第２図は第１図における両波整流特性の説明図であ
る。FIG. 2 is an explanatory diagram of a double-wave rectification characteristic in FIG.
第２図に示すように、トランジスタQ1〜Q4のコレクタ
電流をIC1,IC2,IC3,IC4とすると、コレクタ電流IC1とI
C3の和I1、およびコレクタ電流IC2とIC4の和I2は両波整
流特性を示すことがわかる。この様子をシミュレーショ
ンしたものを第３図に示す。As shown in FIG. 2, assuming that the collector currents of the transistors Q1 to Q4 are I C1 , I C2 , I C3 , and I C4 , the collector currents I C1 and I C4
The sum I 2 of the sum I 1, and the collector current I C2 and I C4 of C3 is seen to exhibit full-wave rectifying characteristics. FIG. 3 shows a simulation of this situation.
第３図は第１図に示す整流回路のシミュレーション値
を表わす特性図である。FIG. 3 is a characteristic diagram showing simulation values of the rectifier circuit shown in FIG.
第３図に示すように、エミッタ抵抗を変化させること
により、最大入力電圧を大きくでき、ダイナミックレン
ジを大きくとることができる。As shown in FIG. 3, by changing the emitter resistance, the maximum input voltage can be increased, and the dynamic range can be increased.
以上説明したように、本発明の両波整流器は一方のみ
エミッタ抵抗を有する二組の差動対トランジスタの出力
を互いに逆に接続することにより、トランジスタのエミ
ッタサイズを変えないで大入力動作を可能にでき、ダイ
ナミックレンジを大きくとれるという効果がある。As described above, the dual-wave rectifier of the present invention can perform a large input operation without changing the emitter size of the transistors by connecting the outputs of the two pairs of differential pair transistors having only one emitter resistance in opposite directions. This has the effect of increasing the dynamic range.
第１図は本発明の一実施例を示す両波整流回路図、第２
図は第１図における両波整流特性の説明図、第３図は第
１図に示す整流回路のシミュレーション値を表わす特性
図、第４図は従来の一例を示す両波整流回路図、第５図
は第４図に示す整流回路のシミュレーション値を表わす
特性図である。 Q1,Q2;Q3,Q4……トランジスタ差動対、RE……エミッタ
抵抗、I0……定電流源、IN……入力端子対、OUT……出
力端子対。FIG. 1 is a double-wave rectifier circuit diagram showing an embodiment of the present invention, and FIG.
FIG. 3 is an explanatory diagram of a double-wave rectification characteristic in FIG. 1, FIG. 3 is a characteristic diagram showing simulation values of the rectifier circuit shown in FIG. 1, FIG. The figure is a characteristic diagram showing simulation values of the rectifier circuit shown in FIG. Q1, Q2; Q3, Q4 ...... transistor differential pair, RE ...... emitter resistor, I 0 ...... constant current source, IN ...... input terminal pair, OUT ...... output terminal pair.
Claims (1)
に、一方にのみエミッタ抵抗を有する差動対トランジス
タを二組設け、前記差動対トランジスタの出力を互いに
接続し且つ入力を互いに逆に接続したことを特徴とする
両波整流器。1. Two pairs of differential pair transistors having the same emitter size and having an emitter resistance only on one side are provided, and the outputs of the differential pair transistors are connected to each other and the inputs are connected to each other in reverse. A dual-wave rectifier characterized by the following.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8750789A JP2946522B2 (en) | 1989-04-05 | 1989-04-05 | Double wave rectifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8750789A JP2946522B2 (en) | 1989-04-05 | 1989-04-05 | Double wave rectifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02265306A JPH02265306A (en) | 1990-10-30 |
| JP2946522B2 true JP2946522B2 (en) | 1999-09-06 |
Family
ID=13916894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8750789A Expired - Lifetime JP2946522B2 (en) | 1989-04-05 | 1989-04-05 | Double wave rectifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2946522B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0432930A (en) * | 1990-05-23 | 1992-02-04 | Kubota Corp | Knowledge structure of expert system |
| JP2887919B2 (en) * | 1991-01-29 | 1999-05-10 | 日本電気株式会社 | Frequency multiplier / mixer circuit |
| JP2887993B2 (en) * | 1991-10-25 | 1999-05-10 | 日本電気株式会社 | Frequency mixer circuit |
| JP2884869B2 (en) * | 1991-12-12 | 1999-04-19 | 日本電気株式会社 | Frequency mixer circuit |
| US5774180A (en) * | 1992-12-04 | 1998-06-30 | Fuji Xerox Co., Ltd. | Image sensor capable of producing an image signal free from an afterimage |
-
1989
- 1989-04-05 JP JP8750789A patent/JP2946522B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02265306A (en) | 1990-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2946522B2 (en) | Double wave rectifier | |
| JPS6214815U (en) | ||
| JP3111460B2 (en) | Voltage / absolute current converter circuit | |
| JPS6214731Y2 (en) | ||
| JP2665840B2 (en) | Voltage-current converter | |
| JP3005730B2 (en) | OR circuit | |
| JPH0936680A (en) | Agc amplifier | |
| JPS607213A (en) | Differential stage | |
| JP2679030B2 (en) | Double wave rectifier circuit | |
| JPS6315766B2 (en) | ||
| JPS6119551Y2 (en) | ||
| JPS62227204A (en) | Differential amplifier | |
| JPH07105662B2 (en) | Multi-function differential amplifier | |
| JPH0349461Y2 (en) | ||
| SU980233A1 (en) | Ac-to-dc converter | |
| JPH0738981Y2 (en) | Constant current source circuit | |
| JPH0352027Y2 (en) | ||
| JPS6119545Y2 (en) | ||
| JPS584327Y2 (en) | amplifier circuit | |
| JPS5940674Y2 (en) | Voltage-absolute value current conversion circuit | |
| JPH0438568Y2 (en) | ||
| JPS606330U (en) | differential amplifier | |
| JPS5930322A (en) | Limiter circuit | |
| JPS6050084B2 (en) | power amplifier circuit | |
| JPH01111325U (en) |