JPH07105662B2 - Multi-function differential amplifier - Google Patents

Multi-function differential amplifier

Info

Publication number
JPH07105662B2
JPH07105662B2 JP3666686A JP3666686A JPH07105662B2 JP H07105662 B2 JPH07105662 B2 JP H07105662B2 JP 3666686 A JP3666686 A JP 3666686A JP 3666686 A JP3666686 A JP 3666686A JP H07105662 B2 JPH07105662 B2 JP H07105662B2
Authority
JP
Japan
Prior art keywords
signal
transistors
input
differential amplifier
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3666686A
Other languages
Japanese (ja)
Other versions
JPS62194709A (en
Inventor
尚 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3666686A priority Critical patent/JPH07105662B2/en
Publication of JPS62194709A publication Critical patent/JPS62194709A/en
Publication of JPH07105662B2 publication Critical patent/JPH07105662B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplitude Modulation (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は例えば周波数変換器等に使用される多機能差
動増幅器に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a multifunctional differential amplifier used in, for example, a frequency converter or the like.

(従来例) 一般に電子機器の信号処理には周波数変換器がしばしば
用いられる。第6図に示す周波数変換器は、「Analysis
and Design of Analog Integrated Circuit(JOHN WIL
EY & SONS)」(アナライシス・アンド・デザイン・オ
ブ・アナログ・インテグレイテッド・サーキット(ジョ
ン・ワイリー・アンド・サンズ))の570頁乃至575頁に
記載されている。
(Conventional example) Generally, a frequency converter is often used for signal processing of electronic devices. The frequency converter shown in FIG.
and Design of Analog Integrated Circuit (JOHN WIL
EY & SONS) "(Analysis and Design of Analog Integrated Circuit (John Wiley and Sons)), pages 570-575.

第6図において、トランジスタQ1〜Q6は、2重平衡型の
差動増幅器を構成し、下段の差動増幅部D11は定電流源I
0により駆動され、一対のトランジスタQ5,Q6のベース間
には入力信号Vinが供給される。従って、トランジスタQ
5,Q6のベースの信号は、逆相となる。上段の差動増幅器
D12,D13は、それぞれ前記トランジスタQ5,Q6により駆動
され、これらの差動増幅器D12,D13を構成するトランジ
スタQ1,Q4の共通ベースと、トランジスタQ2,Q3の共通ベ
ース間には、入力信号Ainが供給される。従って、トラ
ンジスタQ1,Q4の共通ベースと、トランジスタQ2,Q3の共
通ベースの信号は、互いに逆相となる。トランジスタQ
1,Q3のコレクタは、抵抗R1を介して電源ライン1に接続
され、トランジスタQ2,Q4のコレクタは、抵抗R2を介し
て電源ライン1に接続される。
In FIG. 6, the transistors Q1 to Q6 constitute a double balanced type differential amplifier, and the differential amplifier section D11 in the lower stage is a constant current source I.
Driven by 0 , the input signal Vin is supplied between the bases of the pair of transistors Q5 and Q6. Therefore, the transistor Q
The signals at the bases of Q5 and Q6 have opposite phases. Upper differential amplifier
D12 and D13 are driven by the transistors Q5 and Q6, respectively, and an input signal Ain is applied between the common bases of the transistors Q1 and Q4 and the common bases of the transistors Q2 and Q3 that form the differential amplifiers D12 and D13. Supplied. Therefore, the signals of the common bases of the transistors Q1 and Q4 and the signals of the common bases of the transistors Q2 and Q3 have opposite phases. Transistor Q
The collectors of 1, Q3 are connected to the power supply line 1 via the resistor R1, and the collectors of the transistors Q2, Q4 are connected to the power supply line 1 via the resistor R2.

上記の回路において、トランジスタQ1,Q4がオンのとき
はトランジスタQ2とQ3がオフし、トランジスタQ1,Q4が
オフのときはトランジスタQ2とQ3がオンする。このよう
に、入力信号AinによってトランジスタQ1〜Q4を制御す
ることにより、抵抗R2に流れる電流をトランジスタQ5の
コレクタ電流IC5と、トランジスタQ6のコレクタ電流IC6
とに交互に切り換えている。
In the above circuit, the transistors Q2 and Q3 are turned off when the transistors Q1 and Q4 are turned on, and the transistors Q2 and Q3 are turned on when the transistors Q1 and Q4 are turned off. As described above, by controlling the transistors Q1 to Q4 by the input signal Ain, the current flowing through the resistor R2 is changed to the collector current I C5 of the transistor Q5 and the collector current I C6 of the transistor Q6.
Alternating to and.

今、入力部v1,v2間に第7図(a)に示すような信号を
供給し、入力部a1,a2間に第7図(b)に示すような信
号を供給すると、出力部2には、第7図(c)に示すよ
うな周波数変換出力を得る。
Now, when a signal as shown in FIG. 7 (a) is supplied between the input parts v1 and v2 and a signal as shown in FIG. 7 (b) is supplied between the input parts a1 and a2, the output part 2 is supplied. Obtains the frequency conversion output as shown in FIG. 7 (c).

(発明が解決しようとする問題点) 上記した回路によると、トランジスタが電源とアース間
に重なって接続されているため、電源電圧が低くなると
ダイナミックレンジが狭くなるという問題がある。
(Problems to be Solved by the Invention) According to the circuit described above, since the transistor is connected to overlap between the power supply and the ground, there is a problem that the dynamic range becomes narrower as the power supply voltage becomes lower.

そこでこの発明では、低電圧駆動が可能で充分なダイナ
ミックレンジを得られるようにした多機能差動増幅器を
得ることを目的とする。
Therefore, an object of the present invention is to obtain a multifunctional differential amplifier which can be driven at a low voltage and can obtain a sufficient dynamic range.

〔発明の構成〕[Structure of Invention]

(問題点を解決するための手段) この発明では、例えば第1図に示すように少なくとも4
つの差動増幅部D1〜D4と各々の定電源I1〜I4の各組を、
電源とアース間で1組とする。そして、各差動増幅部の
差動入力部には、第1,第2の信号を組み合せて供給する
ものである。
(Means for Solving Problems) In the present invention, as shown in FIG.
Each differential amplification section D1 ~ D4 and each constant power source I1 ~ I4,
Make one pair between the power supply and ground. Then, the first and second signals are combined and supplied to the differential input section of each differential amplifier section.

(作 用) 上記のように構成することによって、第1,第2の信号の
掛算結果を、低電圧駆動でしかも十分なダイナミックレ
ンジをもって得ることができる。
(Operation) With the above configuration, the multiplication result of the first and second signals can be obtained with low voltage driving and with a sufficient dynamic range.

(実施例) 以下この発明の実施例を図面を参照して説明する。第1
図はこの発明の一実施例であり、第1の信号入力部x1,x
2間には、第1の信号Xinが供給され、第2の信号入力部
y1,y2間には、第2の信号Yinが供給される。
Embodiment An embodiment of the present invention will be described below with reference to the drawings. First
The figure shows an embodiment of the present invention, in which the first signal input section x1, x
The first signal Xin is supplied between the two, and the second signal input section
A second signal Yin is supplied between y1 and y2.

第2の信号の一方の入力部y1は、第1の差動増幅部D1を
構成するトランジスタQ2のベースと、第2の差動増幅部
D2を構成するトランジスタQ3のベースに接続される。ま
た他方の入力部y2は、第3の差動増幅部D3を構成するト
ランジスタQ6のベースと、第4の差動増幅部D4を構成す
るトランジスタQ7のベースに接続される。第1の信号の
一方の入力部x1は、第1の差動増幅部D1を構成するトラ
ンジスタQ1のベースと、第4の差動増幅部D4を構成する
トランジスタQ8のベースに接続され、他方の入力部x2
は、第2の差動増幅部D2を構成するトランジスタQ4のベ
ースと、第3の差動増幅部D3を構成するトランジスタQ5
のベースに接続される。
One input part y1 of the second signal is connected to the base of the transistor Q2 which constitutes the first differential amplification part D1 and the second differential amplification part.
It is connected to the base of a transistor Q3 that constitutes D2. The other input part y2 is connected to the base of the transistor Q6 that constitutes the third differential amplifier D3 and the base of the transistor Q7 that constitutes the fourth differential amplifier D4. One input part x1 of the first signal is connected to the base of the transistor Q1 that forms the first differential amplification section D1 and the base of the transistor Q8 that forms the fourth differential amplification section D4. Input part x2
Is the base of the transistor Q4 that forms the second differential amplification section D2 and the transistor Q5 that forms the third differential amplification section D3.
Connected to the base of.

トランジスタQ1,Q2の共通エミッタとアース間、トラン
ジスタQ3,Q4の共通エミッタとアース間にはそれぞれ定
電流源I1,I2が接続され、共通エミッタ間には抵抗R3が
接続されている。また、トランジスタQ5,Q6の共通エミ
ッタとアース間、トランジスタQ7,Q8の共通エミッタと
アース間にはそれぞれ定電流源I3,I4が接続され、共通
エミッタ間には抵抗R4が接続されている。
Constant current sources I1 and I2 are connected between the common emitters of the transistors Q1 and Q2 and the ground, and between the common emitters of the transistors Q3 and Q4 and the ground, and a resistor R3 is connected between the common emitters. Constant current sources I3 and I4 are connected between the common emitters of the transistors Q5 and Q6 and the ground, and between the common emitters of the transistors Q7 and Q8 and the ground, and a resistor R4 is connected between the common emitters.

従って、第1,第2の差動増幅部D1,D2は、共通の定電流
回路11で駆動され、第3,第4の差動増幅部D3,D4は、共
通の定電流回路12で駆動されることになる。
Therefore, the first and second differential amplifiers D1 and D2 are driven by the common constant current circuit 11, and the third and fourth differential amplifiers D3 and D4 are driven by the common constant current circuit 12. Will be done.

次に、トランジスタQ1,Q5のコレクタは、共通に抵抗R1
を介して電源ライン13に接続され、トランジスタQ4,Q8
のコレクタは、共通に抵抗R2を介して電源ライン13に接
続される。また、他のトランジスタQ2,Q3,Q6,Q7のコレ
クタは電源ライン13に接続される。
Next, the collectors of the transistors Q1 and Q5 are commonly connected to the resistor R1.
Connected to the power supply line 13 via the transistor Q4, Q8
The collectors of are commonly connected to the power supply line 13 via the resistor R2. The collectors of the other transistors Q2, Q3, Q6, Q7 are connected to the power supply line 13.

上記の回路において、今トランジスタQ1,Q4,Q6,Q7がオ
ン状態であるとすると、完全なスイッチング動作の場
合、トランジスタQ2,Q3,Q5,Q8はオフとなる。この状態
において、抵抗R2に流れる電流は、トランジスタQ4のコ
レクタ電流IC4になる。このとき、トランジスタQ1とQ4
及び抵抗R1,R2,R3、定電流源I1,I2が差動増幅回路とし
て動作し、入力部x1,x2間に供給された信号Xinはこの増
幅回路で増幅される。逆にトランジスタQ2,Q3,Q5,Q8が
オンのときは、抵抗R2に流れる電流は、トランジスタQ8
のコレクタに流れる電流IC8になる。このときは、トラ
ンジスタQ5とQ8および抵抗R1,R4,I3,I4が差動増幅回路
として動作し、入力部x1,x2間に供給された信号は、こ
の増幅回路で増幅される。ここでクロックパルスφ,
が入力部y1,y2に供給され、周波数変換すべき低周波信
号Xinが入力部x1,x2に供給されるものとすると、上記の
回路は周波数変換器として動作する。今、定電流源I1,I
2,I3,I4に流れる電流が等しく、抵抗R3,R4が等しく、す
べてのトランジスタが同じ大きさだとすると、第4図に
示すように周波数変換された出力を得ることができる。
In the above circuit, assuming that the transistors Q1, Q4, Q6, Q7 are on, the transistors Q2, Q3, Q5, Q8 will be off in the case of complete switching operation. In this state, the current flowing through the resistor R2 becomes the collector current I C4 of the transistor Q4. At this time, transistors Q1 and Q4
The resistors R1, R2, R3 and the constant current sources I 1 , I 2 operate as a differential amplifier circuit, and the signal Xin supplied between the input parts x1, x2 is amplified by this amplifier circuit. Conversely, when the transistors Q2, Q3, Q5, Q8 are on, the current flowing through the resistor R2 is
It becomes the current I C8 flowing in the collector of. At this time, the transistors Q5 and Q8 and the resistors R1, R4, I3, and I4 operate as a differential amplifier circuit, and the signal supplied between the input parts x1 and x2 is amplified by this amplifier circuit. Where clock pulse φ,
Is supplied to the input sections y1 and y2, and the low frequency signal Xin to be frequency-converted is supplied to the input sections x1 and x2, the above circuit operates as a frequency converter. Now, constant current sources I1, I
If the currents flowing through 2, I3 and I4 are equal, the resistors R3 and R4 are equal, and all the transistors have the same size, the frequency-converted output can be obtained as shown in FIG.

第2図はこの発明の他の実施例であり、この例では、ト
ランジスタQ1,Q2,Q5,Q6のコレクタは、抵抗R1を介して
電源ライン13に接続され、トランジスタQ3,Q4,Q7,Q8
は、抵抗R2を介して電源ライン13に接続される。この回
路は、先の実施例に比べて出力部の直流電圧動作点を下
げている。動作は先の実施例と同じであるから、説明は
省略する。
FIG. 2 shows another embodiment of the present invention. In this example, the collectors of the transistors Q1, Q2, Q5, Q6 are connected to the power supply line 13 via the resistor R1, and the transistors Q3, Q4, Q7, Q8 are connected.
Is connected to the power supply line 13 via the resistor R2. This circuit lowers the DC voltage operating point of the output section as compared with the previous embodiment. The operation is the same as in the previous embodiment, so the explanation is omitted.

上記の説明では、この発明の回路は周波数変換器として
機能するものとして説明したが、この回路は種々の処理
回路として用いることができる。
In the above description, the circuit of the present invention has been described as functioning as a frequency converter, but the circuit can be used as various processing circuits.

第3図(a)は、出力部にトランジスタQ10,Q11による
カレントミラー回路を接続し、位相比較器として用いた
例である。この入力部x1,x2間及び入力部y1,y2間に同図
(b)に示す信号Xin,Yinが供給されることにより、両
信号Xin,Yinの位相の不一致部分で位相誤差を示す出力
が得られ、非常に検波効率の高い比較回路とすることが
できる。
FIG. 3 (a) is an example in which a current mirror circuit including transistors Q10 and Q11 is connected to the output section and used as a phase comparator. By supplying the signals Xin and Yin shown in FIG. 6B between the input parts x1 and x2 and between the input parts y1 and y2, an output showing a phase error at the part where the phases of the two signals Xin and Yin do not match is output. It is possible to obtain a comparison circuit having a very high detection efficiency.

更に、この発明の回路は利得切換回路として用いること
もできる。例えば第1図において、抵抗R3とR4の値を異
なるように設定し、差動増幅部D1,D2のグループ又は差
動増幅部D3,D4のグループの何れか一方の出力を選択す
るように入力部y1,y2にバイアスを与えれば、利得の異
なる出力を得ることができる。
Further, the circuit of the present invention can be used as a gain switching circuit. For example, in FIG. 1, the values of the resistors R3 and R4 are set to be different, and input is made so as to select the output of either the group of the differential amplifiers D1 and D2 or the group of the differential amplifiers D3 and D4. If a bias is applied to the parts y1 and y2, outputs with different gains can be obtained.

R3≠R4の場合利得Gは re;トランジスタの内部抵抗 となる。When R3 ≠ R4, the gain G is r e ; It becomes the internal resistance of the transistor.

更にまたこの発明の回路は、全波整流回路として用いる
こともできる。第5図は、この場合に入力部x1,x2間に
供給する信号Xinと、入力部y1,y2間に供給する信号Yin
及び出力部にあらわれる信号を示している。この例は、
第1図の回路をそのまま利用した例である。上述した実
施例ではバイポーラトランジスタを用いて説明したが、
これに限らずMOS型のトランジスタなどで構成しても同
様の効果を奏する。
Furthermore, the circuit of the present invention can also be used as a full-wave rectifier circuit. FIG. 5 shows the signal Xin supplied between the input parts x1 and x2 and the signal Yin supplied between the input parts y1 and y2 in this case.
And the signal appearing at the output. This example
This is an example in which the circuit of FIG. 1 is used as it is. Although the above-mentioned embodiments have been described using the bipolar transistor,
Not limited to this, the same effect can be obtained by using a MOS type transistor or the like.

〔発明の効果〕〔The invention's effect〕

以上説明したようにこの発明によると、電源とアース間
に存在するトランジスタの積み重ね数が少なく、低電圧
駆動が可能であり、また出力には広いダイナミックレン
ジを得ることのできる多機能差動増幅器を提供できる。
As described above, according to the present invention, there is provided a multifunctional differential amplifier which has a small number of stacked transistors existing between a power supply and a ground, can be driven at a low voltage, and can obtain a wide dynamic range at the output. Can be provided.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例を示す回路図、第2図はこ
の発明の他の実施例を示す回路図、第3図はこの発明の
更に他の実施例を示す回路図とこの回路の動作説明用の
信号波形図、第4図、第5図はこの発明回路の使用例を
それぞれ説明するのに示した信号波形図、第6図は従来
の周波数変換器を示す回路図、第7図は第6図の回路の
動作説明用の信号波形図である。 Q1〜Q8,Q10,Q11……トランジスタ、I1〜I4……定電流源
FIG. 1 is a circuit diagram showing one embodiment of the present invention, FIG. 2 is a circuit diagram showing another embodiment of the present invention, and FIG. 3 is a circuit diagram showing still another embodiment of the present invention and this circuit. 4 and 5 are signal waveform diagrams for explaining the use of the circuit of the present invention, and FIG. 6 is a circuit diagram showing a conventional frequency converter. FIG. 7 is a signal waveform diagram for explaining the operation of the circuit of FIG. Q1 to Q8, Q10, Q11 …… transistors, I1 to I4 …… constant current sources

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】対になったトランジスタの入力電極にそれ
ぞれ信号入力部が設けられた第1、第2、第3、第4の
差動増幅器と、 前記第1、第2の差動増幅器の各一方の共通入力部と、
前記第3、第4の差動増幅器の各一方の共通入力部間に
第1の入力信号を供給する第1の信号入力部と、 前記第1、第4の差動増幅器の各他方の共通入力部と、
前記第2、第3の差動増幅器の各他方の共通入力部間に
第2の入力信号を供給する第2の信号入力部と、 前記第1、第2の差動増幅器を共通に駆動するための第
1の定電流源と、 前記第3、第4の差動増幅器を共通に駆動するための第
2の定電流源と、 前記第1、第3の差動増幅器の共通接続出力端と電源間
に接続された第1の負荷と、 前記第2、第4の差動増幅器の共通接続出力端と電源間
に接続された第2の負荷と、 前記第1の負荷または第2の負荷が接続されている前記
共通接続出力端のうち少なくとも一方の出力端から出力
信号を取り出すための信号出力端と を具備したことを特徴とする多機能差動増幅器。
1. A first differential amplifier, a second differential amplifier, a third differential amplifier, and a fourth differential amplifier each having a signal input portion provided on an input electrode of a pair of transistors, and the first differential amplifier and the second differential amplifier. Common input section on each side,
A first signal input section for supplying a first input signal between one common input section of each of the third and fourth differential amplifiers; and a common of the other one of the first and fourth differential amplifiers. Input part,
A second signal input section that supplies a second input signal between the other common input sections of the second and third differential amplifiers, and the first and second differential amplifiers are commonly driven. Constant current source for driving, a second constant current source for commonly driving the third and fourth differential amplifiers, and a common connection output end of the first and third differential amplifiers A first load connected between the power supply and a power supply; a second load connected between the common connection output terminals of the second and fourth differential amplifiers and a power supply; the first load or the second load; And a signal output terminal for extracting an output signal from at least one output terminal of the common connection output terminals to which a load is connected.
JP3666686A 1986-02-21 1986-02-21 Multi-function differential amplifier Expired - Fee Related JPH07105662B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3666686A JPH07105662B2 (en) 1986-02-21 1986-02-21 Multi-function differential amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3666686A JPH07105662B2 (en) 1986-02-21 1986-02-21 Multi-function differential amplifier

Publications (2)

Publication Number Publication Date
JPS62194709A JPS62194709A (en) 1987-08-27
JPH07105662B2 true JPH07105662B2 (en) 1995-11-13

Family

ID=12476182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3666686A Expired - Fee Related JPH07105662B2 (en) 1986-02-21 1986-02-21 Multi-function differential amplifier

Country Status (1)

Country Link
JP (1) JPH07105662B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768000A (en) * 1987-04-13 1988-08-30 Texas Instruments Incorporated Monolithic double balanced single sideband modulator
JP2887993B2 (en) * 1991-10-25 1999-05-10 日本電気株式会社 Frequency mixer circuit
JPH0658613U (en) * 1993-01-12 1994-08-12 日本無線株式会社 FS signal demodulation circuit
JP5056533B2 (en) * 2008-03-28 2012-10-24 富士通株式会社 Mixer circuit

Also Published As

Publication number Publication date
JPS62194709A (en) 1987-08-27

Similar Documents

Publication Publication Date Title
US4019118A (en) Third harmonic signal generator
JPS6156642B2 (en)
US7015756B1 (en) Push-pull buffer/amplifier
JPH07105662B2 (en) Multi-function differential amplifier
JP3111460B2 (en) Voltage / absolute current converter circuit
JPS6156501A (en) Rectifier circuit
JPS6315766B2 (en)
JPH11346125A (en) Srpp circuit
JP3682122B2 (en) Full-wave rectifier circuit
JPH073929B2 (en) AM detection circuit
JP3548127B2 (en) Low supply voltage analog multiplier
JP2661358B2 (en) Level shift circuit
JPS58119210A (en) High drift voltage amplifying device and voltage source with same device
JPH0328581Y2 (en)
JPH01147907A (en) Power amplifier circuit
JPH0818398A (en) Impedance transformation circuit
JPS6336747Y2 (en)
JPS6121857Y2 (en)
JPH0216112B2 (en)
JPH0349461Y2 (en)
JPS6130467Y2 (en)
JPH0438591Y2 (en)
JPH05343920A (en) Positive negative waveform separation circuit
JPS6310607B2 (en)
JPS61181205A (en) Output amplifier circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees