JPH01147907A - Power amplifier circuit - Google Patents

Power amplifier circuit

Info

Publication number
JPH01147907A
JPH01147907A JP62306983A JP30698387A JPH01147907A JP H01147907 A JPH01147907 A JP H01147907A JP 62306983 A JP62306983 A JP 62306983A JP 30698387 A JP30698387 A JP 30698387A JP H01147907 A JPH01147907 A JP H01147907A
Authority
JP
Japan
Prior art keywords
input signal
signal
amplifier
voltage
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62306983A
Other languages
Japanese (ja)
Inventor
Hiroshi Noda
寛 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP62306983A priority Critical patent/JPH01147907A/en
Publication of JPH01147907A publication Critical patent/JPH01147907A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To isolate the input and output electrically while the efficiency and the frequency characteristic are improved by applying PWM modulation to a full wave rectified waveform of an input signal so as to attain current amplification and rectifying and smoothing the result thereby using it as a power voltage of a class B push-pull amplifier. CONSTITUTION:An input signal Si is subjected to full wave rectification by amplifiers 32, 34 and diodes 37, 38 via a terminal 30. The signal and a bias from a voltage divider comprising resistors 39-41 are applied and the signal is subject to PWM modulation by a comparator 43 by using a triangle wave from a triangle wave generator 42 and subjected to current amplification by an FET 44. The signal is extracted from a secondary side of a transformer 45, rectified and smoothed by diodes 48-51 and used as a power voltage of the class B push-pull amplifier 60. The push-pull amplifier 60 is driven by the input signal Si via the amplifier 32 and a transformer 70. Since the amplifier 60 has an excellent frequency characteristic and the collector-emitter voltage of transistors 63,64 is kept nearly constant regardless of the quantity of the input signal, excellent efficiency is attained.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、B級プッシュプル増幅器を用いた電力増幅回
路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a power amplifier circuit using a class B push-pull amplifier.

(従来の技術) 従来、このような分野の技術としては、柳沢健著「基礎
電子回路エ アナログ編」 (昭53−3−30)丸首
(株)P、146−153に記載されるものがあった。
(Prior art) Conventionally, as a technology in this field, what is described in "Basic Electronic Circuits Analog Edition" by Ken Yanagisawa (March 30, 1980), Marukubi Co., Ltd., P, 146-153 is known. there were.

以下、その構成を図を用いて説明する。The configuration will be explained below using figures.

第2図及び第3図は、前記文献に記載された従来の電力
増幅回路の一構成例を示すもので、第2図はトランス式
B級プッシュプル電力増幅回路の回路図、及び第3図は
B級シングルエンドプッシュプル電力増幅回路の回路図
である。
2 and 3 show an example of the configuration of a conventional power amplifier circuit described in the above-mentioned document, and FIG. 2 is a circuit diagram of a transformer type B class push-pull power amplifier circuit, and FIG. is a circuit diagram of a class B single-ended push-pull power amplifier circuit.

第2図の電力増幅回路は、入カドランス1、PNPi−
ランジスタ2、NPNトランジスタ3、及び出カドラン
ス4を有し、そのPNPトランジスタ2及びNPNトラ
ンジスタ3のエミッタと出カドランス4の一次側との間
に電源VCCが接続され、さらにその出カドランス4の
二次側に負荷5が接続されている。
The power amplifier circuit in Fig. 2 has an input transformer 1, PNPi-
It has a transistor 2 , an NPN transistor 3 , and an output transformer 4 , and a power supply VCC is connected between the emitters of the PNP transistor 2 and the NPN transistor 3 and the primary side of the output transformer 4 . A load 5 is connected to the side.

この電力増幅回路において、入力信号3iが入カドラン
ス1の一次側に供給されると、その入力信号3iの極性
に応じてトランジスタ2と3が半周期ずつ動作し、残り
の半周期はカットオフの状態になる。電源VCCからト
ランジスタ2へ流れるコレクタ電流と、電流■CCから
トランジスタ3へ流れるコレクタ電流とは、出カドラン
ス4で足し合わされて負荷5には正弦波電流が流れる。
In this power amplifier circuit, when an input signal 3i is supplied to the primary side of the input transformer 1, transistors 2 and 3 operate for half a cycle depending on the polarity of the input signal 3i, and the remaining half cycle is a cutoff period. become a state. The collector current flowing from the power supply VCC to the transistor 2 and the collector current flowing from the current CC to the transistor 3 are added together at the output transformer 4, and a sine wave current flows through the load 5.

この種の電力増幅回路では、増幅特性は良いものの、増
幅素子であるトランジスタ2,3の動作が抵抗の働きを
するいわゆる能動動作であった。
Although this type of power amplifier circuit has good amplification characteristics, the operation of the transistors 2 and 3, which are amplification elements, is a so-called active operation in which the transistors 2 and 3 act as resistors.

第3図の電力増幅回路は、電圧増幅の機能をもつエミッ
タ接地のNPNトランジスタ10と、電力増幅の機能を
もつエミッタフォロワのNPNトランジスタ11及びP
NPトランジスタ12とを漏え、そのNPNトランジス
タ11及びPNPトランジスタ12のエミッタと電源v
CCとの間に負荷13が接続されている。NPNトラン
ジスタ11及びPNPトランジスタ12の各ベース間に
は、温度補償を兼ねたバイアス用のダイオード14が接
続され、そのダイオード14によってNPNトランジス
タ11及びPNPトランジスタ12に適当な静止電流が
供給される。また、NPNトランジスタ11及びPNP
トランジスタ12のエミッタとNPNトランジスタ10
のベースとの間には、帰還用の抵抗15が接続されてい
る。
The power amplification circuit shown in FIG. 3 consists of a common emitter NPN transistor 10 with a voltage amplification function, an emitter follower NPN transistor 11 and a PNP transistor 11 with a power amplification function.
NP transistor 12 and the emitters of the NPN transistor 11 and PNP transistor 12 and the power supply v
A load 13 is connected between the CC and the CC. A bias diode 14 that also serves as temperature compensation is connected between the bases of the NPN transistor 11 and the PNP transistor 12, and the diode 14 supplies an appropriate static current to the NPN transistor 11 and the PNP transistor 12. In addition, the NPN transistor 11 and the PNP
Emitter of transistor 12 and NPN transistor 10
A feedback resistor 15 is connected between the base of the .

この電力増幅回路において、トランジスタ10のベース
・エミッタ開側に入力信号3iが供給されると、トラン
ジスタ10のコレクタ電位はOとVccの間を往復する
。トランジスタ10のコレクタ電位がVcc/2より上
がると、トランジスタ11は順バイアス、トランジスタ
12は逆バイアスとなるので、電源■CC→トランジス
タ11→負荷13というルートでその負荷13に電流が
流れる。また、トランジスタ10のコレクタ電位がVC
C/2より下がると、トランジスタ12が順バイアス、
トランジスタ11が逆バイアスとなり、電源Vcc→負
荷13→トランジスタ12というルートでその負荷13
に電流が流れる。なお、この回路では抵抗15による直
流的な並列−電圧帰還がかけられており、直流動作点の
安定化、出力インピーダンスの低下、及びひずみの減少
が図られている。この電力増幅回路も第2図のものと同
様に、増幅特性は良いものの、増幅素子の動作が抵抗の
働きをするいわゆる能動動作であった。
In this power amplifier circuit, when an input signal 3i is supplied to the base-emitter open side of the transistor 10, the collector potential of the transistor 10 reciprocates between O and Vcc. When the collector potential of the transistor 10 rises above Vcc/2, the transistor 11 becomes forward biased and the transistor 12 becomes reverse biased, so that a current flows through the load 13 through the route of power source CC→transistor 11→load 13. Also, the collector potential of the transistor 10 is VC
When the voltage drops below C/2, transistor 12 becomes forward biased.
Transistor 11 becomes reverse biased, and the load 13 goes through the route of power supply Vcc → load 13 → transistor 12.
A current flows through. Note that in this circuit, DC-like parallel voltage feedback is applied by the resistor 15 to stabilize the DC operating point, lower the output impedance, and reduce distortion. Similar to the one shown in FIG. 2, this power amplification circuit also had good amplification characteristics, but the operation of the amplification element was so-called active operation in which it acted as a resistor.

従来、第2図及び第3図のような回路の他に、パルス幅
変調(以下、PWMという)方式のスイッチング電力増
幅回路も提案されている。
Conventionally, in addition to the circuits shown in FIGS. 2 and 3, a pulse width modulation (hereinafter referred to as PWM) switching power amplifier circuit has been proposed.

第4図は従来のPWM方式のスイッチング電力増幅回路
の概念図である。この電力増幅回路では、比較器20に
おいて入力信号5iellffl送用の三角波aでPW
M波すに変換し、そのPWM波すをスイッチング動作を
行う電流増幅部22で増幅し、その増幅されたPWM波
BをLGフィルタ22を通して出力信号SOを得ている
FIG. 4 is a conceptual diagram of a conventional PWM type switching power amplifier circuit. In this power amplifier circuit, the comparator 20 uses a triangular wave a for sending an input signal 5ielffl to PW
The PWM wave is converted into an M wave, the PWM wave is amplified by a current amplifying section 22 that performs a switching operation, and the amplified PWM wave B is passed through an LG filter 22 to obtain an output signal SO.

(発明が解決しようとする問題点) しかしながら、上記構成の回路では、次のような問題点
があった。
(Problems to be Solved by the Invention) However, the circuit with the above configuration has the following problems.

第2図及び第3図のB級プッシュプル電力増幅回路では
、増幅素子であるトランジスタ2.3゜10〜12の発
熱量が多く、効率が実用上約70%以下であり、効率が
比較的悪いという問題点があった。
In the class B push-pull power amplifier circuits shown in Figures 2 and 3, the transistor 2.3°10~12, which is the amplifying element, generates a large amount of heat, and the efficiency is approximately 70% or less in practice, so the efficiency is relatively low. There was a problem with it being bad.

一方、第4図のPWM方式のスイッチング電力増幅回路
の場合、LCフィルタ22通過後のP’v’/M波成分
と信号成分との比である信号/ノイズ比(以下、S/N
比という)を良くしようとすると、LCフィルタ22の
時定数を大きくする必要があるが、時定数を大きくする
と、高い周波数の信号成分が減衰し、増幅回路の周波数
特性が劣化する。また、PWM波成分の減衰間を大きく
するために電流増幅部21でのスイッチング周波数を高
くすると、増幅素子のスイッチング損失が増え、外部へ
の不要輻射も大きくなる。さらにPWM波す、Bは直流
成分を含んでいるため、トランス結合によって増幅回路
と負荷とを電気的に分離1−ることもできない。
On the other hand, in the case of the PWM type switching power amplifier circuit shown in FIG. 4, the signal/noise ratio (hereinafter referred to as S/N
In order to improve the ratio, it is necessary to increase the time constant of the LC filter 22, but increasing the time constant attenuates high frequency signal components and deteriorates the frequency characteristics of the amplifier circuit. Furthermore, if the switching frequency in the current amplification section 21 is increased in order to increase the attenuation interval of the PWM wave component, the switching loss of the amplification element will increase, and unnecessary radiation to the outside will also increase. Furthermore, since the PWM wave B contains a DC component, it is not possible to electrically separate the amplifier circuit and the load by transformer coupling.

本発明は前記従来技術が持っていた問題点として、B@
プッシュプル電力増幅回路における効率の悪さと、PW
M方式スイッチング電力増幅回路における周波数特性の
劣化、及び負荷との電気的分離が困難等の点について解
決した電力増幅回路を提供するものである。
The present invention solves the problems that the prior art had, B@
Inefficiency in push-pull power amplifier circuits and PW
The present invention provides a power amplifier circuit that solves problems such as deterioration of frequency characteristics and difficulty in electrically separating the M-switching power amplifier circuit from the load.

(問題点を解決するための手段) 本発明は前記問題点を解決するために、入力信号を増幅
する電力増幅回路において、この電力増幅回路を少なく
とも、入力信号の全波整流波形と直流バイアスを加えた
信号を三角波(のこぎり波も含む)にてパルス幅変調す
る第1の回路と、この第1の回路の出力信号を電流増幅
して第1のトランスの二次側から取り出し、それを整流
平滑して前記入力信号の絶対値に比例した正負の直流電
圧を出力する第2の回路と、前記正負の直流電圧と同位
相の前記入力信号を取り出す第2のトランスと、前記正
負の直流電圧を電源電圧として前記第2のトランスから
取り出した入力信号を増幅するB級プッシュプル増幅器
とで、構成したものである。
(Means for Solving the Problems) In order to solve the above problems, the present invention provides a power amplification circuit for amplifying an input signal. A first circuit that pulse width modulates the applied signal with a triangular wave (including a sawtooth wave), and a current amplification of the output signal of this first circuit, which is taken out from the secondary side of the first transformer and rectified. a second circuit that smoothes and outputs a positive and negative DC voltage proportional to the absolute value of the input signal; a second transformer that takes out the input signal that is in phase with the positive and negative DC voltage; and a second transformer that outputs the positive and negative DC voltage. and a class B push-pull amplifier that amplifies the input signal taken out from the second transformer by using the power supply voltage as the power supply voltage.

(作 用) 本発明によれば、以上のように電力増幅回路を構成した
ので、第1の回路は入力信号をパルス幅変調し、それを
第2の回路が、入力信号の絶対値に比例した1角の直流
電圧に変換し、その直流電圧をB級プッシュプル増幅器
に電源電圧として供給する。必要な出力振幅を得るため
の最少の電源電圧が印加されたB扱プッシュプル増幅器
は、第2のトランスを介して供給される入力信号にてド
ライブされる。これにより、効率の向上と周波数特性の
向上が図れると共に、電源側及び入力信号側と負荷側と
の電気的分離が可能となる。従って前記問題点を除去で
きるのである。
(Function) According to the present invention, since the power amplifier circuit is configured as described above, the first circuit pulse width modulates the input signal, and the second circuit modulates the pulse width of the input signal in proportion to the absolute value of the input signal. This DC voltage is then supplied to a class B push-pull amplifier as a power supply voltage. The B-type push-pull amplifier, to which the minimum power supply voltage to obtain the required output amplitude is applied, is driven by the input signal supplied via the second transformer. This makes it possible to improve efficiency and frequency characteristics, and to electrically separate the power supply side, the input signal side, and the load side. Therefore, the above-mentioned problem can be eliminated.

(実施例) 第1図は本発明の実施例を示す電力増幅回路の回路図で
ある。
(Embodiment) FIG. 1 is a circuit diagram of a power amplifier circuit showing an embodiment of the present invention.

この電力増幅回路は入力信号3i用の入力端子30を有
し、その入力端子30には接地された抵抗31、電圧フ
ォロワの増幅器32、及び抵抗33が接続されている。
This power amplification circuit has an input terminal 30 for an input signal 3i, and a grounded resistor 31, a voltage follower amplifier 32, and a resistor 33 are connected to the input terminal 30.

増幅器32は、その入力端子側のノードN1上の信号と
同一波形の信号を出力端子側のノードN2へ出力する回
路である。
The amplifier 32 is a circuit that outputs a signal having the same waveform as the signal on the node N1 on the input terminal side to the node N2 on the output terminal side.

抵抗33には、利得−1倍の増幅器34の(−)側入力
端子が接続され、その(−)側入力端子と出力端子側の
ノードN3との間に帰還抵抗35が接続されると共に、
その増幅器34の(+)側入力端子が抵抗36を介して
接地されている。抵抗33と35は同一抵抗値である。
A (-) input terminal of an amplifier 34 with a gain of -1 is connected to the resistor 33, and a feedback resistor 35 is connected between the (-) input terminal and a node N3 on the output terminal side.
The (+) side input terminal of the amplifier 34 is grounded via a resistor 36. Resistors 33 and 35 have the same resistance value.

ノードN2゜N3にはそれぞれ整流用のダイオード37
.38が接続され、そのダイオード37.38の接続点
であるノードN4はバイアス用の分圧抵抗39゜40を
介して接地されると共に、抵抗39.41を介して電源
Vcc (例えば、+5■)に接続されている。
Rectifying diodes 37 are connected to nodes N2 and N3, respectively.
.. 38 is connected, and the node N4, which is the connection point of the diode 37.38, is grounded via a bias voltage dividing resistor 39. It is connected to the.

ノードN4上に発生した電圧と三角波発生器42の出力
信号とは、比較器43の入力端子に接続され、その比較
器42の出力端子側ノードN5が、スイッチング用の電
界効果トランジスタ(以下、FETという)44のゲー
トに接続されている。FET44はそのソースが接地さ
れ、そのドレインが第1のトランス45の一次側を通し
て電源Vcc及び逆流阻止用のダイオード46に接続さ
れている。その電源VCCとアースとの間には、平滑用
の電解コンデンサ47が接続されている。
The voltage generated on node N4 and the output signal of triangular wave generator 42 are connected to the input terminal of comparator 43, and node N5 on the output terminal side of comparator 42 is connected to a switching field effect transistor (hereinafter referred to as FET). ) 44 gates. The FET 44 has its source grounded, and its drain connected through the primary side of the first transformer 45 to the power supply Vcc and a diode 46 for blocking reverse current. A smoothing electrolytic capacitor 47 is connected between the power supply VCC and ground.

トランス45の二次側には、整流用ダイオード4B、4
9.50,5L平滑用コイル52゜53、及び平滑用コ
ンデンサ54.55が接続され、そのコンデンサ54.
55側の各ノードN6゜N7上に発生した正負の直流電
圧はB級プッシュプル増幅器60の電源ラインに接続さ
れている。
On the secondary side of the transformer 45, rectifying diodes 4B, 4
9.50,5L smoothing coils 52 and 53 and smoothing capacitors 54 and 55 are connected, and the capacitors 54.
The positive and negative DC voltages generated on each of the nodes N6 and N7 on the 55 side are connected to the power supply line of the class B push-pull amplifier 60.

なお、各ノードN6.N7はコンデンサ54゜55を介
して接地されている。以上の符号30〜43に示す回路
要素により第1の回路が、符号44〜55に示す回路素
子により第2の回路がそれぞれ構成され、その第1と第
2の回路で電源部が形成されている。
Note that each node N6. N7 is grounded via capacitors 54 and 55. The circuit elements shown above with reference numerals 30 to 43 constitute a first circuit, the circuit elements shown with reference numerals 44 to 55 constitute a second circuit, and the first and second circuits form a power supply section. There is.

また、増幅器32の出力端子側ノードN2には、信号伝
送用の第2のトランス70の一次側が接続され、その二
次側のノードN8がB級プッシュプル増幅器60の信号
入力端子に接続されている。
Further, the output terminal side node N2 of the amplifier 32 is connected to the primary side of a second transformer 70 for signal transmission, and the secondary side node N8 is connected to the signal input terminal of the class B push-pull amplifier 60. There is.

第2のトランス70は、その−次側の一端とその二次側
の一端とが別系統で接地されている。
The second transformer 70 has one end on its negative side and one end on its secondary side grounded in separate systems.

B級プッシュプル増幅器60は、ノードN8上の信号を
増幅する前置増幅器61と、電圧増幅の機能をもつエミ
ッタ接地のNPNトランジスタ62と、電力増幅の機能
をもつエミッタフォロワのNPNトランジスタ63及び
PNPトランジスタ64とを備えている。前記増幅器6
1は、その(+)側入力端子が抵抗65及びノードN8
に、その(−)側入力端子が抵抗66及び帰還用抵抗6
7に、その2つの電源端子のうちの一方が抵抗68及び
平滑用電解コンデンサ69を介してノードN6に、その
他方の電源端子がノードN7にそれぞれ接続されている
。NPNトランジスタ62は、そのエミッタがノードN
7に、そのコレクタが温度補償を兼ねたバイアス用のダ
イオード70゜71と抵抗72とを介してノードN6に
それぞれ接続されている。NPNトランジスタ63及び
PNPトランジスタ64は、そのエミッタが出力側ノー
ドN9に共通接続され、そのNPNトランジスタ63の
ベースが抵抗72に、そのコレクタがノードN6にそれ
ぞれ接続され、そのPNPトランジスタ64のコレクタ
がノードN7に、そのベースがNPNトランジスタ62
のコレクタにそれぞれ接続されている。出力側ノードN
9には、負荷80が接続される。
The class B push-pull amplifier 60 includes a preamplifier 61 that amplifies the signal on the node N8, a common emitter NPN transistor 62 that has a voltage amplification function, and an emitter follower NPN transistor 63 and a PNP that has a power amplification function. A transistor 64 is provided. The amplifier 6
1, its (+) side input terminal is connected to the resistor 65 and the node N8.
, its (-) side input terminal is connected to the resistor 66 and the feedback resistor 6.
7, one of the two power supply terminals is connected to a node N6 via a resistor 68 and a smoothing electrolytic capacitor 69, and the other power supply terminal is connected to a node N7. NPN transistor 62 has its emitter connected to node N.
7, its collector is connected to a node N6 via a bias diode 70.degree. 71 which also serves as temperature compensation and a resistor 72. The emitters of the NPN transistor 63 and the PNP transistor 64 are commonly connected to the output node N9, the base of the NPN transistor 63 is connected to the resistor 72, the collector thereof is connected to the node N6, and the collector of the PNP transistor 64 is connected to the node N9. N7, the base of which is an NPN transistor 62
are connected to their respective collectors. Output side node N
A load 80 is connected to 9.

なお、第1図において入力側及び電源側の接地と出力側
の接地とは、別系統に分離されている。
In FIG. 1, the input side and power supply side grounding and the output side grounding are separated into separate systems.

第5図は第1図中の各ノード上の波形図であり、この図
を参照しつつ第1図の動作を説明する。
FIG. 5 is a waveform diagram on each node in FIG. 1, and the operation of FIG. 1 will be explained with reference to this diagram.

先ず、入力信号3iが入力端子30に供給されると、一
方の増幅器32の出力側ノードN2には入力端子30側
のノードN1上の信号波形と同一の信号波形が出力され
ると共に、他方の増幅器34の出力側ノードN3にはノ
ードN1の信号波形を反転した信号波形が出力される。
First, when the input signal 3i is supplied to the input terminal 30, the same signal waveform as the signal waveform on the node N1 on the input terminal 30 side is output to the output side node N2 of one amplifier 32, and the signal waveform on the other side A signal waveform obtained by inverting the signal waveform of the node N1 is output to the output side node N3 of the amplifier 34.

各ノードN2.N3上の信号波形は、ダイオード37゜
38で全波整流され、抵抗39側のノードN4上に全波
整流波形が現われる。このノードN4上には、抵抗40
.41により直流バイアスが印加され、無信号状態でも
トランス45の二次側に増幅器60を動作させるのに必
要な電圧が供給されるようになっている。
Each node N2. The signal waveform on N3 is full-wave rectified by diodes 37 and 38, and a full-wave rectified waveform appears on node N4 on the resistor 39 side. A resistor 40 is placed on this node N4.
.. A DC bias is applied by 41, and the voltage necessary to operate the amplifier 60 is supplied to the secondary side of the transformer 45 even in a no-signal state.

ノードN4上の全波整流波形は、三角波発生器42から
出力される三角波と比較器43で比較され、その比較器
43の出力側ノードN5へPWM波が出力される。通常
、三角波の周波数は入力信号3iの10倍以上、約”1
OOKH2程度が選ばれる。ノードN5上のPWM波は
FET44のゲートをドライブし、そのF E T 4
4をスイッチングするので、そのFET44とトランス
45とでPWM波の電流増幅か行われ、そのPWM波と
同じ電圧波形がトランス45の二次側から出力される。
The full-wave rectified waveform on the node N4 is compared with the triangular wave output from the triangular wave generator 42 by the comparator 43, and a PWM wave is output to the output side node N5 of the comparator 43. Normally, the frequency of the triangular wave is 10 times or more that of the input signal 3i, approximately 1
OOKH2 level is selected. The PWM wave on node N5 drives the gate of FET44, and its FET4
4, current amplification of the PWM wave is performed by the FET 44 and the transformer 45, and the same voltage waveform as the PWM wave is output from the secondary side of the transformer 45.

このトランス45の二次側電圧は、ダイオード48〜5
0で整流され、コイル52.53及びコンデンサ54.
55で平滑された後、入力信号Siの絶対値に比例した
正負の電圧としてノードN6.N7上に出力され、それ
が増幅器60の電源として供給される。この時、増幅器
60の入力側ノードN8には、トランス70を通して入
力信号3iが供給されている。このノードN8上の信号
の大きさは、ノードN6.N7上の電圧と比例関係にあ
る。
The secondary voltage of this transformer 45 is applied to the diodes 48 to 5.
0, the coils 52.53 and the capacitors 54.
After smoothing at node N6.55, a positive and negative voltage proportional to the absolute value of input signal Si is applied to node N6. It is output on N7 and is supplied as the power source for amplifier 60. At this time, the input signal 3i is supplied to the input side node N8 of the amplifier 60 through the transformer 70. The magnitude of the signal on node N8 is equal to the magnitude of the signal on node N6. It is proportional to the voltage on N7.

増幅器60に電源電圧と信号が供給されると、この増幅
器60では、ノードN8上の信号が前置増幅器61で増
幅される。前置増幅器61の出力信号が正極性の時は、
NPNトランジスタ62がオン状態となり、そのコネク
タ電位が下がってNPNトランジスタ63がオフ状態、
PNPトランジスタ64がオン状態となる。また前置増
幅器61の出力信号が負極性の時は、NPNトランジス
タ62がオフ状態となり、そのコレクタ電位が上がって
NPNトランジスタ63がオン状態、PNPトランジス
タ64がオフ状態となる。
When the power supply voltage and the signal are supplied to the amplifier 60, the signal on the node N8 is amplified by the preamplifier 61 in the amplifier 60. When the output signal of the preamplifier 61 is positive polarity,
The NPN transistor 62 turns on, its connector potential drops, and the NPN transistor 63 turns off.
PNP transistor 64 is turned on. Further, when the output signal of the preamplifier 61 is of negative polarity, the NPN transistor 62 is turned off, its collector potential rises, the NPN transistor 63 is turned on, and the PNP transistor 64 is turned off.

NPNトランジスタ63がオン状態となると、ノードN
6→NPNトランジスタ63→ノードN9→負荷80→
アース、というルートで電流が流れ、PNPトランジス
タ64がオン状態となると、アース→負荷80→ノード
N9→PNPトランジスタ64→ノードN7、というル
ートで電流が流れる。
When the NPN transistor 63 is turned on, the node N
6→NPN transistor 63→node N9→load 80→
A current flows through a route called ground, and when the PNP transistor 64 is turned on, a current flows through a route from ground to load 80 to node N9 to PNP transistor 64 to node N7.

ここで、ノードN8上の信号の大きさとノードN6.N
7上の電源電圧とは比例関係にあるため、トランス45
の巻数比を適当に選択することにより、入力信号の大小
にかかわらず、トランジスタ63.64のコレクタ・エ
ミッタ間電圧をほぼ数ボルトの一定値に保つことが可能
であり、この状態で負荷80に必要なる出力を供給する
ことができる。
Here, the magnitude of the signal on node N8 and the magnitude of the signal on node N6. N
Since there is a proportional relationship with the power supply voltage on 7, the transformer 45
By appropriately selecting the turns ratio of , it is possible to maintain the voltage between the collector and emitter of the transistors 63 and 64 at a constant value of approximately several volts, regardless of the magnitude of the input signal. It can provide the necessary output.

なお、この増幅器60では、従来の第3図と同様に、帰
還抵抗67による直流的な並列−電圧帰還がかけられて
おり、直流動作点の安定化、出力インピーダンスの低下
、ひずみの減少が図られている。
In addition, in this amplifier 60, similar to the conventional one shown in FIG. 3, DC-like parallel voltage feedback is applied by a feedback resistor 67, which stabilizes the DC operating point, lowers the output impedance, and reduces distortion. It is being

本実施例では、次のような利点を有している。This embodiment has the following advantages.

(i) 入力信号3iの絶対値に比例した正負の電圧を
生成し、この電圧でB級プッシュプル増幅器60を動作
させているため、入力信号5iの大きさにかかわらず、
効率が高い。
(i) Since a positive and negative voltage proportional to the absolute value of the input signal 3i is generated and the class B push-pull amplifier 60 is operated with this voltage, regardless of the magnitude of the input signal 5i,
High efficiency.

(i>  B級プッシュプル増幅器60の電源としては
、多少のスイッチングリップルが有っても出力波形に対
して影響がないので、コイル52゜53及びコンデンサ
54.55からなるフィルタ部分の時定数時を小さくす
ることができる。そのため、フィルタ部分の出力は高い
周波数の入力信号に対しても応答可能になる。一方、B
級プッシュプル増幅器60の周波数特性は十分良いから
、結果として電力増幅回路全体の周波数特性が従来のP
WM方式スイッチング電力増幅回路より向上する。
(i> As the power supply for the class B push-pull amplifier 60, even if there is some switching ripple, it will not affect the output waveform. Therefore, the output of the filter section can respond even to high frequency input signals.On the other hand, B
Since the frequency characteristics of the class push-pull amplifier 60 are sufficiently good, as a result, the frequency characteristics of the entire power amplifier circuit are similar to those of the conventional P class push-pull amplifier 60.
Improved than WM switching power amplifier circuit.

(iii )  入力信@Si側及び電源VCC側と、
負荷80のある出力側とが、トランス45.70で分離
されているため、両者間の電気的絶縁が可能になる。
(iii) Input signal @Si side and power supply VCC side,
Since the output side with the load 80 is separated by the transformer 45, 70, electrical isolation between the two is possible.

なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがある。
Note that the present invention is not limited to the illustrated embodiment, and various modifications are possible. Examples of such modifications include the following.

(a)  パルス幅変調の際の三角波は、のこぎり波で
あってもよい。このパルス幅変換を行う第1の回路と、
整流・平滑等を行う第2の回路とは、図示以外の回路で
構成してもよい。
(a) The triangular wave used in pulse width modulation may be a sawtooth wave. a first circuit that performs this pulse width conversion;
The second circuit that performs rectification, smoothing, etc. may be configured with a circuit other than that shown in the drawings.

(b)  E[プッシュプル増幅器60は、従来の第3
図のような他の回路で構成してもよい。
(b) E[The push-pull amplifier 60 is
It may also be configured with other circuits as shown in the figure.

(発明の効果) 以上詳細に説明したように、本発明によれば、第1の回
路で入力信号をパルス幅変調し、それを第2の回路によ
り、入力信号の絶対値に比例した正負の直流電圧に変換
し、その直流電圧をB級プッシュプル増幅器の電源電圧
として供給すると共に、その電源電圧と同位相の入力信
号にて前記B級プッシュプル増幅器をドライブするよう
にしたので、効率が良く、周波数特性に優れ、かつ負荷
との電気的分離が可能になるという効果が期待できる。
(Effects of the Invention) As described above in detail, according to the present invention, the first circuit pulse-width modulates the input signal, and the second circuit modulates the input signal with a positive or negative signal proportional to the absolute value of the input signal. This DC voltage is converted into a DC voltage and supplied as the power supply voltage for the class B push-pull amplifier, and the class B push-pull amplifier is driven with an input signal that is in phase with the power supply voltage, which improves efficiency. It can be expected to have good frequency characteristics, and to be able to be electrically isolated from the load.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示す電力増幅回路の回路図、
第2図及び第3図は従来の電力増幅回路の回路図、第4
図は従来の他の電力増幅回路の概念図、第5図は第1図
の波形図である。 32.34.61・・・・・・増幅器、37,38゜4
8〜50・・・・・・ダイオード、39〜41・・・・
・・抵抗、42・・・・・・三角波発生器、43・・・
・・・比較器、44・・・・・・FET、45.70・
・・・・・トランス、52.53・・・・・・コイル、
54.55・・・・・・コンデンサ、60・・・・・・
B級プッシュプル増幅器、62.63・・・・・・PN
Pトランジスタ、64・・・・・・NPNトランジスタ
、80・・・・・・負荷、3i・・・・・・入力信号、
VGC・・・・・・電源。
FIG. 1 is a circuit diagram of a power amplifier circuit showing an embodiment of the present invention;
Figures 2 and 3 are circuit diagrams of conventional power amplifier circuits;
The figure is a conceptual diagram of another conventional power amplifier circuit, and FIG. 5 is a waveform diagram of FIG. 1. 32.34.61...Amplifier, 37,38°4
8~50...Diode, 39~41...
...Resistance, 42...Triangular wave generator, 43...
...Comparator, 44...FET, 45.70.
...Transformer, 52.53...Coil,
54.55... Capacitor, 60...
Class B push-pull amplifier, 62.63...PN
P transistor, 64...NPN transistor, 80...load, 3i...input signal,
VGC...Power supply.

Claims (1)

【特許請求の範囲】 入力信号の全波整流波形と直流バイアスを加えた信号を
三角波にてパルス幅変調する第1の回路と、 この第1の回路の出力信号を電流増幅して第1のトラン
スの二次側から取り出し、それを整流平滑して前記入力
信号の絶対値に比例した正負の直流電圧を出力する第2
の回路と、 前記正負の直流電圧と同位相の前記入力信号を取り出す
第2のトランスと、 前記正負の直流電圧を電源電圧として前記第2のトラン
スから取り出した入力信号を増幅するB級プッシュプル
増幅器とを、備えたことを特徴とする電力増幅回路。
[Claims] A first circuit that pulse-width modulates a signal obtained by adding a full-wave rectified waveform of an input signal and a DC bias to a triangular wave; A second voltage is taken out from the secondary side of the transformer, rectified and smoothed, and outputs a positive and negative DC voltage proportional to the absolute value of the input signal.
a second transformer that takes out the input signal that is in phase with the positive and negative DC voltage; and a class B push-pull that amplifies the input signal taken out from the second transformer using the positive and negative DC voltage as a power supply voltage. A power amplification circuit characterized by comprising an amplifier.
JP62306983A 1987-12-04 1987-12-04 Power amplifier circuit Pending JPH01147907A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62306983A JPH01147907A (en) 1987-12-04 1987-12-04 Power amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62306983A JPH01147907A (en) 1987-12-04 1987-12-04 Power amplifier circuit

Publications (1)

Publication Number Publication Date
JPH01147907A true JPH01147907A (en) 1989-06-09

Family

ID=17963604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62306983A Pending JPH01147907A (en) 1987-12-04 1987-12-04 Power amplifier circuit

Country Status (1)

Country Link
JP (1) JPH01147907A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200711A (en) * 1990-10-26 1993-04-06 AB Lab. Gruppen Andersson & Bavholm Pulse-width modulated, linear audio-power amplifier
US5396194A (en) * 1993-11-19 1995-03-07 Carver Corporation Audio frequency power amplifiers
US5543753A (en) * 1994-06-22 1996-08-06 Carver Corporation Audio frequency power amplifiers with actively damped filter
US5606289A (en) * 1994-06-22 1997-02-25 Carver Corporation Audio frequency power amplifiers with actively damped filter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200711A (en) * 1990-10-26 1993-04-06 AB Lab. Gruppen Andersson & Bavholm Pulse-width modulated, linear audio-power amplifier
US5396194A (en) * 1993-11-19 1995-03-07 Carver Corporation Audio frequency power amplifiers
US5543753A (en) * 1994-06-22 1996-08-06 Carver Corporation Audio frequency power amplifiers with actively damped filter
US5606289A (en) * 1994-06-22 1997-02-25 Carver Corporation Audio frequency power amplifiers with actively damped filter

Similar Documents

Publication Publication Date Title
US4115739A (en) Power amplifier
US6417735B1 (en) Amplifier with bias compensation using a current mirror circuit
US4054843A (en) Amplifier with modulated power supply voltage
US7545212B2 (en) Class ad audio amplifier
KR20060120002A (en) Power conversion system
JP2005124339A (en) Noise reducer and power converter
US7542578B2 (en) Condenser microphone
US5612646A (en) Output transformerless amplifier impedance matching apparatus
JPH01147907A (en) Power amplifier circuit
JP3998394B2 (en) Switching regulator
US6958650B1 (en) Push-pull buffer/amplifier
US5760651A (en) Inductorless voltage biasing circuit for and Ac-coupled amplifier
KR970003719B1 (en) Amplifier circuit
JPS58105606A (en) Power supplying circuit for amplifier
JPH07105662B2 (en) Multi-function differential amplifier
JPH11196581A (en) Self-excited push-pull power supply circuit
JP3459470B2 (en) Power circuit
GB2094582A (en) Negative resistance
JPS607548Y2 (en) power amplifier
JP6826314B2 (en) Floating power circuits and amplifiers
US6590353B2 (en) Device for the control of a circuit for the vertical deflection of a spot scanning a screen
JPH0946151A (en) Current feedback bias amplifier circuit
JPS6115619Y2 (en)
KR930012089B1 (en) Vertical deflection circuit
JPS596146B2 (en) DC/DC conversion circuit