JPH11191116A - システム設計/評価cadシステムおよびそのプログラム記憶媒体 - Google Patents
システム設計/評価cadシステムおよびそのプログラム記憶媒体Info
- Publication number
- JPH11191116A JPH11191116A JP10072920A JP7292098A JPH11191116A JP H11191116 A JPH11191116 A JP H11191116A JP 10072920 A JP10072920 A JP 10072920A JP 7292098 A JP7292098 A JP 7292098A JP H11191116 A JPH11191116 A JP H11191116A
- Authority
- JP
- Japan
- Prior art keywords
- design
- information
- evaluation
- block
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/12—Symbolic schematics
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S715/00—Data processing: presentation processing of document, operator interface processing, and screen saver display processing
- Y10S715/961—Operator interface with visual structure or function dictated by intended use
- Y10S715/964—CAD or CAM, e.g. interactive design tools
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
計検討を支援するCADシステムに関し、上流工程(設
計の早期段階)での高精度で実現性の高い見積もりを可
能とし、取得した設計情報をノウハウとして蓄積し、さ
らに下流工程へ設計情報を継承できるシステムを実現す
る。 【解決手段】ブロック図入力・編集部により、独立した
機能を表現するシンボルとそれらのシンボルをつなぐラ
インとを含むブロック図を編集する。これらのシンボル
とラインは同じように設計情報を代表したものとし、ど
ちらも同様に設計情報やパラメタ情報を付与可能にす
る。かつ、それぞれの設計情報にレイヤという考えで複
数の詳細レベル情報を持たせる構造とする。また、シン
ボル、ラインに付与する見積もりパラメタ情報を、テン
プレートとしてパラメタテンプレート保持部5に用意
し、これによってユーザに必要な情報を入力させる。
Description
設計を支援するCADシステムに係わり、特に装置の仕
様検討やアーキテクチャの検討を行う設計フェーズへの
利用を図り、装置設計全体の設計最適化、設計品質の向
上、設計の効率化を実現するシステム設計/評価CAD
システムおよびそのプログラム記憶媒体に関するもので
ある。
り仕様やアーキテクチャの検討段階において、装置を構
成するLSIやプリント回路基板(PCB)回路の物理
的な実現規模や消費電力などを見積もるには、過去に設
計した装置、PCB、LSIの同様な機能などを参考に
し、机上で個々の構成要素の物理的な実現規模等を見積
もり、それを装置に組み上げたときの規模などを算出し
ていた。したがって、設計者の経験によるところが大き
かった。
ようなものがある。LSIやFPGAなどではゲート数
(面積)、チップの入出力となるピン数、チップの消費
電力、遅延(サイクル数)、PCBに搭載する際の実装
面積、PCBへの搭載部品数、PCBの入出力となるコ
ネクタピン数などである。また個々の部品の価格情報な
ども見積もり評価のためのパラメタとなる。
いて装置の機能構成を検討し、一つの機能を表す個々の
ブロックである箱(シンボル)について、前述の物理パ
ラメタを見積もり値として積算、集計する。ブロック図
における一つの箱(シンボル)は中身をさらに詳細化
し、同様のブロック図で表現されるような階層化が行わ
れる。この場合、下位の階層においても個々の箱につい
て見積もりを行い、集計結果を上位の箱に積み上げると
いう方法になる。
ある箱(シンボル)を流用するのであれば、その情報か
ら正確な見積もり結果を得ることができる。装置設計の
初期検討段階では、装置の機能・性能と共に、物理的な
実現性(部品点数、大きさ、熱など)やコストも重要な
検討要素であり、装置のアーキテクチャ、LSIやPC
Bの分割方法などを変えた数多くのパターンで最適な設
計を確認する必要がある。
各ブロックのパラメタ値を見積もり、それらを入手、あ
るいは表計算ソフトウェアなどを使って集計していた。
法では、装置設計者の経験や勘により個々のブロックの
見積もりを行い、それを積み上げていた。このため、以
下に挙げるような問題点があった。
ため、見積もり精度に個人差が大きく現れる。 ・設計・見積もりのノウハウが個人に留まることにな
り、共通情報として蓄積されない。
る場合に、煩雑な同様の計算を繰り返し行う必要があ
り、時間を要する。また計算ミスも増える。 ・求めた装置構成やアーキテクチャが最適な解であるこ
との客観的な評価が難しい。
ック図などの設計情報が以降の設計に活かせず、下流工
程でCADシステムへの再入力が必要になる。本発明は
上記問題点の解決を図り、装置設計の上流工程であるシ
ステム設計の工程をコンピュータで支援する手段を提供
することを目的とする。
ク構成例を示す図である。図1において、1はCPUお
よびメモリなどからなる処理装置、2はブロック図入力
・編集部、3は見積もり評価処理部、4はユーザインタ
フェース部、5はパラメタテンプレート保持部、6はブ
ロック情報記憶部、7は設計情報記憶部、8は下流工程
処理システムとのインタフェース部を表す。
を入力・編集し、編集結果のデータをブロック情報記憶
部6へライブラリとして保存し、また設計情報記憶部7
へブロック図とともに入力された設計情報を格納する手
段である。ブロック図入力・編集部2は、ブロック図面
編集部21、パラメタ設定部22、属性プロパティ管理
部23を持つ。
ロック図を構成するシンボル、ラインを入力し編集する
手段である。ここでは、ブロック図のシンボルとライン
とは同じように設計情報を代表(シンポライズ)したも
のとして扱う。モデル(シンボル、ライン)の入力に
は、パラメタテンプレート保持部5に登録されたパラメ
タテンプレートを用いることができ、また、ブロック情
報記憶部6にライブラリ化されている既存のブロック情
報を利用することができる。
ート保持部5に記録された見積もり評価用パラメタのテ
ンプレートにパラメタの追加または変更を行い、またパ
ラメタの値を任意に設定する。
面編集部21により入力されたモデル(シンボル、ライ
ン)に設計情報やパラメタ情報を付与し管理する手段で
ある。具体的には、モデルに物理的パラメタ、下位のブ
ロックや他の環境で設計した設計情報などへのリンク情
報、見積もり評価用のパラメタ等の設計情報やパラメタ
情報を属性プロパティとして管理する。
属性プロパティを設計情報記憶部7に記憶してライブラ
リ化する。さらに、各ブロックの設計情報に複数の階層
化した詳細情報を保持できるような構造を持たせて管理
する。
見積もり評価およびブロック図全体の見積もり評価を行
い、その評価結果を設計情報記憶部7へ格納する手段で
あり、ブロックルール演算部31、全体見積もり演算部
32を持つ。
ク固有のパラメタと見積もり評価ルールを用いてブロッ
クの見積もり評価を行う手段である。全体見積もり演算
部32は、各ブロックに指定されたパラメタおよびブロ
ックルール演算部31で計算された値を用いて設計対象
全体の見積もり評価を行う手手段である。
入力・編集部2または見積もり評価処理部3とユーザと
のインタフェースをとる手段である。GUI(Grap
hical User Interface)を用い
る。
ク図の入力・編集において、シンボル、ラインのパラメ
タ入力のためのテンプレートを記憶する手段である。ブ
ロック情報記憶部6は、ブロック図入力・編集部2で生
成された再利用が可能なブロック情報をライブラリ化し
て登録し保存する手段である。ブロック情報とは、その
ブロックのシンボル、固有のプロパティテンプレート、
見積もり評価ルール等である。
ースとして記憶する手段である。下流工程処理システム
とのインタフェース部8は、本システムと下流工程の処
理システムとのインタフェースをとる手段である。
ルとして扱い、また複数の抽象レベルが扱えるブロック
図入力・編集システムである。
ブロック図では、独立した機能を表現する箱(シンボ
ル)と、箱と箱とをつなぐ線(ライン)自体も機能を持
つ。いずれも設計情報やパラメタ情報を付与できる構造
で、かつそれぞれの設計情報にレイヤという考えで複数
の詳細レベル情報を持たせることができる構造としてい
る。
じように設計情報を代表(シンボライズ)するものとし
て編集する。 (2)本発明は、プロパティとパラメタテンプレートに
よる汎用性を持たせたブロック図編集・評価システムで
ある。
部5に、ブロック図入力・編集部2で入力したシンボル
やラインに付与する見積もりパラメタ情報をテンプレー
トとして用意することで、ユーザへの入力促進を行う。
さらに、設計対象や見積もり評価内容に応じた任意のパ
ラメタを自由に追加・変更可能なパラメタ設定部22を
持つ。
よび評価結果データの蓄積ができるブロック図編集・評
価システムである。本システムは、設計の途中段階でそ
の設計の評価を行った場合に、評価を行った時点の設計
情報と評価結果情報とをリンクして自動保管する見積も
り評価処理部3を備える。これにより様々の設計ケース
をカット・アンド・トライで評価し、多数の評価結果を
比較検討し、最適解の設計を採用することを可能にす
る。
ールを蓄積できるブロック図編集・評価システムであ
る。本システムは、再利用可能な設計ブロックに対し
て、その設計ブロックを利用する際の評価を行うための
入力用のパラメタテンプレート、さらに入力されたパラ
メタに基づいて見積もり評価(計算)を行うための見積
もり評価ルールを登録できる。
テンプレートによるパラメタ設定が可能なブロック図入
力・編集システムである。本システムは、再利用可能な
ブロックを利用する際に、ブロック情報記憶部6に記憶
したそのブロックの持つパラメタテンプレートを参照
し、パラメタの設定ウィンドウを表示することにより、
当該ブロック利用時の固有なパラメタの入力促進を図
る。
度での評価パラメタを採用するブロック図評価システム
である。本システムは、設計の詳細化が進むにつれて一
つのブロックが、より詳細なレベルの複数のブロックか
ら構成されるようになった場合には、重複するパラメタ
情報はより詳細な設計レベル(下位レベル)に付与され
たパラメタを利用して評価を行う全体見積もり演算部3
2を備える。全体見積もり演算部32は、下位レベルブ
ロックのパラメタが不完全な場合には上位ブロックのパ
ラメタを採用する。つまり、パラメタ毎により詳細なレ
ベルで、かつそのレベルで完全な(そのレベルで全ての
ブロックに付与されている)パラメタを採用する機能を
持つ。 (7)本発明では(1)において、前記レベル情報設定
手段は、情報はレベルレイヤに応じた複数レベルの情報
を参照しながらその設計情報の編集を行う設計情報編集
手段を備えることが好ましい。(1)において、前記設
計情報に、ドキュメントデータをリンクするドキュメン
トデータリンク手段を備え、設計情報の編集中にドキュ
メントデータの編集を行うドキュメントデータ編集手段
を備えることができる。(1)において、前記設計情報
設定手段は、前記シンボルの大きさを任意の大きさに設
定する大きさの編集手段を有することを特徴とするシス
テム設計/評価CADシステム。(1)において、前記
ブロック図編集手段は、作成したシンボルにラインを接
続したとき、信号の入出力ポートを自動的に作成する入
出力ポート作成手段を有するようにすることも可能であ
る。。(1)において、一つのシンボルに他の設計情報
をリンクさせて複数の階層情報を割り付る手段を備え、
一つのシンボルに複数の階層を定義するようにすること
も可能である。(1)において、シンボル作成用記述言
語及びブロック図のデータをシンボル作成パネル上にド
ラック&ドロップする事によって、シンボル形状データ
を自動的に作成するシンボル自動作成手段を備えたよう
にすることも可能である。。(1)において、複数のブ
ロックを指定して、それらを一つの階層に合成あるいは
複数の階層に分離する階層編集手段を備えたようにする
ことも可能である。
行い、その階層での編集内容を、他の上位あるいは下位
の階層に反映させることも可能である。なお、以上の各
構成は可能な限り互いに組み合わせて使用することがで
きる。
では、システム検討のためにブロック図をベースにして
構成図を入力し、各シンボルやライン(インタフェー
ス)にパラメタを付与し、見積もり評価を行う。さら
に、アーキテクチャ検討で使用したブロック図は設計の
詳細化に使用することができ、ブロック図が除々に回路
図レベルまで詳細化できるようになっている。またはブ
ロック図とHDL(ハードウェア設計言語)設計データ
とのリンク情報を持ち、上流工程から下流工程まで扱え
るエントリツールの構造となる。
例を説明する。 [1]ブロック図による情報エントリ コンピュータによりシステム設計の支援を行うには、ま
ず設計情報をコンピュータに入力する必要がある。本発
明では、ブロック図という設計ドキュメントを扱い、ブ
ロック図入力・編集部2によりブロック図を入力・編集
する。
従来からなるCAD技術であるが、システム設計の段階
で使用するため、柔軟性のある操作性や各種の物理的パ
ラメタなどの情報を付与できるようにしている。
機能の一つの特徴は、個々のシンボル間を接続するライ
ンをシンボルと同レベルで扱い、共に階層的な表現がで
きるようにしている点である。従来のブロック図や回路
図の入力では、シンボル(ブロック)が機能を表現し、
それらを接続するラインは単なるワイヤであった。本発
明のシステムで扱うブロック図では、ラインを単純なワ
イヤではなく、機能を持たせることができるモデルとし
て扱うようにする。
与できるようにしている。図2は、エントリ設計モデル
の考え方を説明する図である。図2に示すように、シン
ボルやライン(シグナル)の設計情報を属性プロパティ
として管理する。シンボルの設計情報の実体は機能ブロ
ックであり、シグナルの設計情報の実体はインタフェー
スである。設計情報は、それぞれのモデルの属性プロパ
ティとして管理する。
そのものであったり、プロトコルを実現する機能などで
ある。これの物理的パラメタとは、そのプロトコルを実
現した場合の実際のワイヤ本数や機能を具体化するため
の回路規模、また信号のトグル周波数であったりする。
や他の環境で設計した設計データなどへのリンク、見積
もり評価用のパラメタを持ち、インタフェースも同様に
設計データへのリンク情報、評価パラメタなどを持つ。
れ抽象レベルの異なる設計情報を抽象レベルレイヤとい
う概念で複数持つことができる構造とする。図3は、設
定情報のレベルレイヤの例を示す図である。この例で
は、機能ブロックおよびインタフェースの設計情報は、
レイヤ1〜レイヤ3の複数の構造を持っている。レイヤ
1として日本語ドキュメント(doc)、仕様記述等の
情報、レイヤ2として例えばハードウェア記述言語(H
DL)等の情報、レイヤ3として実際の回路図等の情報
を持つ。レイヤ1には、もっとも抽象度が高いレベルの
情報が記述され、レイヤ2、レイヤ3の順に、より具体
的で詳細な情報が記述されていく。
ロック、インタフェースのシンボルに対して抽象的な記
述から具体的な詳細記述まで複数レベルの設計情報にリ
ンク可能な構造とする。このような構造により、抽象度
の高いレベルから設計を始め、段階的に詳細化する設計
手法がとれるようになる。
理し、設計情報を保持するために、図4に示すようなデ
ータ構造の設計情報を持つ。図4は、設計情報のデータ
構造の例を示す図である。
各属性プロパティが、それぞれの設計情報へのリンク
や、見積もり評価用のパラメタなど複数のパラメタを保
持し、設計データ全体へのリンク構造を形作っている。
のシグナル個別情報と次のレベルレイヤのインタフェー
スへのリンク情報を持つ。さらに、リンク先のインタフ
ェースには、レイヤの情報とそのインタフェースプロパ
ティを持ち、インタフェースプロパティは、インタフェ
ースの設計情報へのリンク情報を持つ。
のシンボル個別情報と次のレベルレイヤのモジュールへ
のリンク情報を持つ。ここで、モジュールとは階層設計
する際などの設計情報の管理単位であり、ブロックの外
部仕様となる情報を持つ。モジュールの実際の中身は、
インタフェース設計情報や機能ブロック設計情報あるい
は詳細なブロック図である。
のとすると見積もりの基準が曖昧になるし、集計するシ
ステムも設計者の数だけ必要になってしまう。見積もり
評価の標準化と、設計者への情報入力を促すために、本
システムでは、GUI(Graphical User Interface)に
よるパラメタ入力フィールドを設ける。このために、入
力の雛形(テンプレート)を外部の定義ファイルとして
パラメタテンプレート保持部5に持つ構造とする。
は、パラメタテンプレート保持部5からテンプレートフ
ァイルを読み込み、定義してある情報を解析し、定義さ
れているパラメタの入力用のGUIウィンドウを動的に
作成する。これにより、ユーザである設計者がブロック
やインタフェースにパラメタを設定しようとした際に、
必要となるパラメタの入力を促す。パラメタのテンプレ
ートには、必須項目、任意項目の区分を付けることによ
り、必要な情報を漏れなく設定させることができ、設計
者個人による見積もり情報のバラツキを押さえることが
できる。
種類別などで用意することにより、装置に応じた見積も
りパラメタを漏れなく入力することが可能になる。ま
た、このテンプレートによって、後述する蓄積した設計
資産の再利用のためにも、資産ブロックごとにブロック
固有のパラメタの入力促進および入力が行えるようにな
っている。
ト登録 機能ブロックは、再利用を考えて設計し、その設計した
資産を再利用するためにライブラリとして登録しておく
場合が多い。このため、本システムでは、ブロック図入
力・編集部2で得たブロック情報をライブラリ化してブ
ロック情報記憶部6に記憶する。ブロック情報をライブ
ラリとして登録する場合に、そのブロック固有のパラメ
タテンプレートを設定しておくことにより、そのブロッ
クを使用する際にブロック固有の見積もりパラメタの入
力促進を行うことができる。この場合のパラメタ入力促
進用にも前述のテンプレートを用いる。再利用するため
にライブラリ化するブロック情報の中に、このプロパテ
ィテンプレートを埋め込んでおく。
されるブロック情報の例を示す。ブロック情報には、ブ
ロックを示すシンボル、そのブロック固有の見積もり評
価ルール、プロパティテンプレート等が含まれる。
を引用する際には、ブロック情報記憶部6のライブラリ
から該当するブロック情報のテンプレート情報を読み込
み、そのテンプレート情報から入力促進GUIを動的に
作成し、入力を促すようにする。
ール登録 本システムでは、ライブラリブロックに、そのブロック
固有の見積もり評価用のルールを登録することができ
る。見積もり評価ルールは、前述したパラメタテンプレ
ートから作成された入力用のGUIに沿って入力された
パラメタを使って、各種の設計情報の見積もりを行うた
めの簡単なプログラムである。
見積もり評価ルールを用いて、そのブロックの見積もり
計算を行う。設計システム全体の見積もり評価を行う場
合には、見積もり評価ルールを持つ個々のブロックごと
に、パラメタにより制御された見積もり評価ルールによ
る計算を行う。これらの計算結果を、システム全体で積
み上げていく。
には、ノウハウの蓄積が必要であり、設計資産ブロック
やマクロブロックなどに対して、それぞれ固有のパラメ
タ、算出方法を与える。
に、その機能ブロックに与える固有パラメタのテンプ
レート、固有パラメタおよび設定対象全体に付与する
パラメタから評価値を導く式、を定義可能とする。
パラメタテンプレート情報によりGUIウィンドウを表
示してパラメタの設定を促し、設計情報記憶部7内にパ
ラメタ情報を格納する。
されたパラメタと、予め定義されている見積もり評価ル
ールに基づいて規模、パワー予測などの計算を行う。図
6は、評価に必要な汎用パラメタ値の見積もり評価ルー
ルの例を示す図である。見積もり評価ルールは、計算方
法を記述したプログラムである。基本的には、条件(i
f)と、条件を満たす場合または満たさない場合の演算
の手続きからなる。
り、ライブラリ化するブロック情報に設計ノウハウを蓄
積することができる。見積もり評価と最終的な設計結果
から、見積もり評価ルールや指定パラメタの更新を行う
ことで、将来のための見積もり評価の精度を上げていく
ことができる。
タフェース部4と、見積もり評価処理部3のブロックル
ール演算部31と全体見積もり演算部32とにより行
う。
[3]および[4]の項で述べたブロック固有のパラメ
タと見積もり評価ルールを使って評価を行う。全体見積
もり演算部32は、各ブロックに指定されたパラメタ
値、およびブロックルール演算部31で計算された値を
使って設定対象全体の見積もり積算を行う。
の見積もり積算の処理の中で、各ブロックの階層ツリー
を り、ブロック個々の見積もり評価計算を行ってい
く。 [6]階層設計とパラメタ設定 設計の詳細化が進むにつれ、個々のブロックの中を、さ
らにブロック図表記していく。その際に下位階層のブロ
ックにもパラメタを指定していくことができる。これに
より、より細かいパラメタ指示が行え、見積もり評価の
精度を上げることができる。
ブロックの両方にパラメタが指定された場合には、下位
階層のデータを優先するようにする。下位階層でパラメ
タが満たされない場合、すなわち特定のパラメタが指定
されていないブロックがあった場合には、そのパラメタ
については上位階層のブロックに付与されたものを採用
する。
説明する図である。図8において、上位階層のパラメタ
値PRM1は下位階層パラメタ値を積算した値である。
BLK−XX、BLK−D、BLK−Eの3個の下位階
層ブロックからなる。上位階層ブロックBLK−Aのパ
ラメタ値PRM1は500であるが、その下位階層ブロ
ックの各パラメタ値が、ブロックBLK−XXではPR
M1=110、BLK−DではPRM1=180、BL
K−EではPRM1=180であったとすると、この場
合、BLK−Aのより詳細化したレベルのパラメタの積
算値が470となることから、BLK−AのPRM1の
値“500”ではなく、下位の階層のパラメタの積算値
“470”を使用する。
RM1の値が200であって、その下位階層のブロック
のうちBLK−WWのPRM1が未設定である場合に
は、詳細化した下位階層のブロックのパラメタの積算値
は使用せず、上位階層のブロックBLK−CのPRM1
の値を使用する。
位階層のパラメタ値を積算すれば、上位ブロックのパラ
メタになるという一例である。このような見積もり用パ
ラメタには、例えば面積、コスト、消費電力などがあ
る。当然、単純な積算では済まないパラメタもあり、例
えば遅延時間(サイクルタイム)や、信頼性パラメタな
どのパラメタは、それぞれのパラメタに応じた見積もり
評価ルールを持つ。なお、図8の例では、ブロックへの
パラメタ設定だけであるが、前述したようにブロック間
を ぐインタフェースへのパラメタもある。具体的に
は、インタフェースへのパラメタとして、物理的な線の
本数や、信号のトグル周波数、信号レベルやデバイステ
クノロジなどがある。
パラメタ値に明らかな矛盾がある場合、例えば回路規模
を算出するパラメタが、上位のブロックよりもそれに含
まれる下位のブロックの方が著しく大きい場合などは正
常ではない。見積もり評価処理部3は、このような場合
にパラメタ値の矛盾を検出する機能を持つ。
図である。図9(A)は処理をするブロックの階層構造
の例を示し、図9(B)は各ブロックのパラメタ情報の
データ構造を示している。
(A)に示すようなデータ構造で、階層のブロックリン
ク情報と、図9(B)に示すようなパラメタを持つこと
より実現することが可能である。
ブロック名、下位ブロックリンクの他に、パラメタ数分
のパラメタ情報を持ち、各パラメタ情報には、自己のパ
ラメタ値、下位ブロックに基づくパラメタ値、フラグ等
がある。パラメタ毎にあるフラグの種類と意味は次の通
りで、全体の積算を行う処理で各ブロックのデータを取
り出すときの判断を行う。
メタ値を使用) ・下位ブロックパラメタ不完全(自己パラメタ値を使
用) ・下位ブロックパラメタ未確認(下位ブロックを調査) ・下位ブロックなし [7]カット・アンド・トライ評価と設計情報の保存 一般に、システムの検討時には、複数の実現手法で装置
構成を検討する場合が多い。それぞれの装置構成や物理
的な実現方法で見積もり評価を行い、各方法でのデータ
と見積もり評価結果を蓄積する。複数の評価結果を蓄積
後、それらを比較検討するためのグラフ化などを行うG
UIにより、最適解を探す支援を行うようにする。複数
の評価結果の中での最適解を見定めたら、その時点の設
計情報を呼び出すことができ、さらにその設計情報から
構成方法を変更したり、評価パラメタをチューニングす
ることにより最適な実現方法を絞り込んでいく。
版数管理を行い、見積もり評価処理部3により見積もり
評価を行う都度、設計情報の版数を上げて複数のデータ
を持てるようにする。この設計情報の中に評価結果デー
タも合わせて持つ構造とし、設計情報と評価結果とを合
わせて管理する。
プデートする場合には、設計情報の版数が枝分かれして
いくように管理する。このような版数管理の方法は従来
からある技術であるが、設計情報と評価結果とを合わせ
て保持し、評価結果を比較検討できるところに特徴があ
る。
上流工程での設計データであるため、データ量は回路図
などに比べるとはるかに少ないが、それでも設計情報全
体を見積もり評価の度に保管するとデータ量が膨大にな
ってしまう。
のではなく、設計情報は変更があったものだけ階層ブロ
ック単位に版数を付けて保管する。そして、全体を管理
するインデックス(どのブロックが何版であるかを管理
するデータ)の版数を上げ、評価結果と共に設計情報記
憶部7に保管する。見積もり評価結果のデータは、全体
管理のデータベース(DB)に格納してもよく、また、
別のDBやファイルに格納して、ポインタ情報のみ管理
DB(この場合、設計情報記憶部7)に格納するように
してもよい。
ステム全体を構成する各ブロックの版数をチェックし、
以前の評価時から変更があったブロックについて、版数
を上げて保管する。そして、インデックスを作成し、見
積もり評価データと共に保管する。各ブロックの版数は
枝版数を持たず、単純にインクリメントされる。この管
理方法により設計データの保管量の削減を図ることがで
きる。
関係を示す図である。図10においては、見積もり評価
データは別納して、ポインタ情報のみを設計情報記憶部
7に格納する場合を例にしている。
れした版数2.1と、版数2.1におけるBLK−A、
BLK−B、BLK−Cそれぞれの版数の関係を示して
いる。全体の版数2.1では、各ブロックの設計情報の
版数は、BLK−Aが第2版、BLK−Bが第2版、B
LK−Cが第4版となっている。
ックスの例を示している。インデックスには、見積もり
評価データへのポインタ情報と、各ブロックの版数情報
とを格納する。
ョンやパソコンなどのコンピュータのハードウェアおよ
びソフトウェアによって実現される。図11は、本発明
を実施する場合の装置構成の例を示す。本システムを実
現するプログラムや設計データは通常は磁気ディスク1
03に格納され、プログラムを実行する際にメモり10
2に読み込まれる。CPU101は、メモリ102に読
み込まれたプログラムの命令をフェッチし実行する。
リ102上に置かれ、ディスプレイ104への表示やキ
ーボードその他の入力デバイス105からの入力による
編集処理がプログラムにより行われる。設計データは、
編集を終えると磁気ディスク103に格納される。ま
た、見積もり評価を行った結果も磁気ディスク103に
格納される。
ンやパソコンなどと接続する装置で、本発明には必須で
はないが、複数のワークステーションやパソコンを使っ
て設計作業を行う場合の連携に使用する。
流れを説明する。 (1)概略ブロック図入力処理 ブロック図入力・編集部2により、概略のブロック図を
入力する。
ずに任意にシンボルやシグナルを作成することもでき
る。任意のタイプのシグナル(ライン)を入力してシン
ボルを接続するとピンができる。なお、ブロック情報記
憶部6に記憶したシステムマクロ等の資産ライブラリも
入力に使用することができる。System、BWB、
PCB、LSIなどの物理階層を気にしないで入力でき
る。
力された概略ブロック図の例を示す図である。 (2)パラメタの設定 ブロック図入力・編集部2により、図12に示すブロッ
ク図上で見積もり評価のためのパラメタを入力・設定す
る。パラメタテンプレート保持部5に記憶されたテンプ
レート定義ファイル等から自動作成したパラメタ入力画
面を表示する。ユーザは、その項目に基づいてパラメタ
を入力する。
る。ブロック図のシンボル#2と#6とを結ぶシグナル
のシグナルパラメタ入力ウインドウ110は、パラメタ
テンプレート保持部5に記憶されたテンプレート定義フ
ァイルから自動作成される画面である。また、シンボル
#6のモジュールパラメタ入力ウインドウ111も、同
様にパラメタテンプレート保持部5に記憶されたテンプ
レート定義ファイルから自動作成される。シンボル#3
のマクロパラメタ入力ウインドウ112は、ライブラリ
ブロック固有のパラメタの入力画面である。ライブラリ
毎にテンプレートを持っている。
ドウ110、111、112等からパラメタを入力・変
更し、任意にパラメタを設定する。例えば、シンボル#
6の任意に作成した論理モジュールには、フリップフロ
ップ(FF)数やGate数、動作周波数、動作率など
の汎用パラメタを設定する。シンボル#3のライブラリ
マクロに対しては、マクロ固有のパラメタ、実現方式や
機能、Bitなどを設定する。シンボル#2−#6間の
シグナルには、インプリメント時の信号本数(高速、通
常)や周波数などを設定する。ROM、RANには、B
it、Word、Columnなどを設定する。
タ情報の例を示している。上記の入力ウインドウから入
力されたパラメタ情報は、例えばシステム内部では図1
4に示すようなパラメタリストで管理される。
積もりの評価条件の設定の例を示す。ブロック図入力・
編集部2により、図15に示すような見積もり評価条件
設定ウインドウ120を、テンプレート定義ファイルか
ら自動生成して表示する。このウインドウ120の入力
画面から、インプリメントするテクノロジ(LSIシリ
ーズ)やパッケージタイプ、スキャンタイプ、平均動作
周波数、電源電圧等の設計条件を設定する。テクノロジ
等を選択することで、そのテクノロジで指定可能なメニ
ュー情報がパラメタテンプレート保持部5等から読み出
され、メニューから選択する形で各種の条件を設定する
ことができる。
定ウインドウ120からの入力によって設定された見積
もり評価条件の具体例を示している。 (4)見積もり評価処理の実行 設定された見積もり評価条件に基づき、見積もり評価処
理部3は、見積もり評価を行う。ブロックが階層構造で
あれば、各ブロックの見積もり評価処理と下位の階層ブ
ロックの評価結果を積算した全体の見積もり評価とを算
出する。
分割の見積もり評価を行うことができる。図17は、物
理分割の見積もり評価結果を表示する画面の例を示す。
例えば、チップ分割の場合のように、物理的に分割する
範囲を指定することで、その分割の範囲ごとに、ピン
数、合計BC数、バルクに対する使用率、消費電力等の
見積もり評価結果を確認することができる。図17にお
いて点線および一点鎖線の枠は、分割の範囲を表してい
る。他に、色を変えて表示するというようなこともでき
る。各分割の範囲ごとに、評価結果のレポートが表示さ
れる。
積もり評価結果の表示を繰り返すことで、カット・アン
ド・トライを容易に実行することができる。 (5)物理分割(階層構造の再構築) 見積もり評価処理部3により、カット・アンド・トライ
等を行い、物理的な見積もり評価を行った後、物理階層
への切り出し(例えばチップ分割)を行う。
ブロック図の階層を変更した例を示す。見積もり評価結
果に基づき、図18(A)に示すような分割範囲で物理
階層を定め、図18(B)に示すようにブロック図の階
層(レベルレイヤ)を変更することができる。このよう
な物理階層への切り出しは、ブロック図入力・編集部2
等が持つシステム記述エディタの階層組み替え機能を用
いて容易に行うことができる。
による構造設計とHDLにより動作・機能設計とによっ
て詳細化していく。
示す図である。図19に示すように、詳細化によって、
シンボルからHDL記述等への詳細情報へのリンクがな
される。このブロック図の構造記述部は、HDLネット
リスト生成を行う。動作・機能設計を行うHDL記述に
ついては、BL、RTLを問わない。
く各ブロックの評価結果の出力例を示している。図20
(B)は、LSI全体の評価結果の出力例を示してい
る。もちろんこれらは一例であり、任意の形式で評価結
果を出力することは、以上の説明から容易に実施するこ
とができる。
に、本発明のシステムをより発展させたエディタの内部
構成を示す。そして、本エディタは、環境設定ファイ
ル、ライブラリ、データベース、プロパティ・テンプレ
ート等からデータを引き出し編集するとともに、環境設
定ファイルやデータベースにはデータを登録できるよう
になっている。そして、本エディタから評価ツールや、
他ツールとして他のアプリケーションを起動しこれらを
XウインドウやウインドウズなどのOS等で本エディタ
とともに連携して処理することができる。なお、本実施
例ではXウィンドウ環境下のもとで、エディタ等のアプ
リケーションとXウインドウとの間の画像処理系API
としてGALAXYAPI(米国VISIX社製)を用
いることを想定して説明している。
の配色、画面サイズなど動作、編集環境などユーザーが
設定可能な項目値を定義したファイルである。
ad)する機能と、環境設定処理部により変更されたメ
モリテーブルをファイルに書き出す(Save)機能を
持つ手段である。
(C++のクラス定義) であり、各種の編集処理、画
面表示処理に於いて、本テーブルを参照し、設定された
動作を行う。また、後述の環境設定処理部によって設定
内容の変更を行うことができる。
の配色、画面サイズなどをユーザーが設定するためのG
UI部である。
カテゴリ毎にページ(タブ)を分ける。設定ウィンドウ
を開き、設定項目毎にボタン、選択メニュー、文字列表
示・入力などが行え、変更された内容を環境設定テーブ
ルに反映する。
ータベース(Database) 本システムではライブラリ、データベースの構造を同一
としており、運用時のディレクトリで切り分けることと
する。
など各レベルのモジュール(Module)が含まれ、
データベースはそれらを組み合わせた、あるいは新規モ
ジュールによるブロック図データが格納される。
はなく、1階層(モジュール)単位に扱う。データベー
スの形式はUNIXのファイルシステムそのもので、モ
ジュール毎にファイルを分ける。細かくは、モジュール
外皮と、中身であるブロック図本体のファイルに別れて
いる。モジュール外皮とは、自己シンボル、ポート(p
ort)情報、プロパティ(property)、テン
プレート(template)などの情報を格納するテ
ーブルである。モジュールは既存設計資産、マクロ、セ
ルなどの各レベルの情報であり、自己シンボル形状、ポ
ート情報、プロパティ情報、テンプレート情報を持つ。
り、シーケンシャル・アクセスしてメモリ上に読み込ん
で編集操作を行う。 (6)ライブラリ/データベース展開(Library
/DB Load) 前述のライブラリ、データベースをメモリテーブルに展
開する処理を行う部分で、モジュール外皮とブロック図
本体の展開部から構成される。
a Table(モジュール))に展開され、ブロック
図本体はデータテーブル(Data Table(ブロ
ック図))上に展開される。
るが、必要な部分だけを高速に読み出すために部分的に
展開する機能をもつ。指示されなかった部分は読み飛ば
し、メモリテーブルに展開しない。
のは短縮されないが、ASCIIファイルを解析し展開
する時間を省くことができる。読み込み時には”rea
d”モード(参照だけ行う)、”Writeモード(編
集を行い、書き込むことが前提の読み出し)を指定で
き、同一モジュールに対しての排他・共有制御機能を持
つ。 (7) データベース保存(DB Save) メモリテーブル上で編集されたブロック図データ、モジ
ュールデータをデータベースに書き込む処理を行う。L
ibrry/DB Loadで述べた排他制御を行う。 (8)データテーブル(Data Table(ブロッ
ク図)) ブロック図を構成するシンボルやラインなどの要素を格
納するテーブルで、本テーブル上でブロック図の編集処
理を行う。
よりデータベースから本テーブルが作成される。新規設
計データの場合には編集機能により本テーブルにシンボ
ルやラインが追加、削除などが行われ、ブロック図デー
タが構築されていく。 (9)データテーブル(Data Table(モジュ
ール)) 編集中のブロック図に対応するモジュール外皮情報であ
り、自己シンボル、ポート(port)情報、プロパテ
ィ(property)、テンプレート(templa
te)などの情報を格納するテーブルで、本テーブル上
でモジュールの編集処理を行う。
理によって本テーブルが作成され、新規の場合にはモジ
ュールの編集処理によって作成される。ライブラリ引用
時のライブラリシンボル形状は本テーブルではなく、D
ataTable(ブロック図)の方に格納される。本
テーブルは設計データであるモジュールの情報のみ扱
う。 (10)プロパティ テンプレート(Property
Template)ファイル ブロックシンボルやインタフェース(接続定義)に付与
可能なパラメタ(プロパティ:Property情報)
を外部定義したファイルである。これにより、プログラ
ムの変更が最小限でプロパティ入力用のパネルを作成可
能である。これはライブラリブロックにも定義可能で、
同一の記述方法をとる。この場合、 ACCIIファイ
ル形式で一般のテキストエディタを使用して定義する。 (11)テンプレート展開(Template Loa
d)処理 前述のProperty Templateのファイル
を読み込んでメモリ上のテーブルに展開する処理であ
る。 (12)テンプレート テーブル(Template
Table) ブロックシンボルやインタフェースに対する汎用的なプ
ロパティ情報のテンプレートとなるメモリ上のテーブル
であり、ここの情報を元にGUIのダイアログボックス
を生成し、ユーザーにパラメタ値の設定を促す。 (13)ブロック図表示処理 データテーブル(Data Table)に格納されて
いるシンボル、ラインなどの要素を編集ウィンドウに表
示(消去を含む)する処理を行う。
イズ変更などを処理し、画面の表示範囲内のみを表示す
るクリッピング処理を行う。表示する項目(ブロック名
称、固有名、信号名、プロパティ値など)について表示
/非表示の制御を行える。 (14)基本描画機能 ブロック図や階層シンボルを編集画面に表示(消去を含
む)するための基本的な図形描画ルーチンであり、直
線、連続線、円、円弧、矩形、文字などの描画、消去を
行う。
分の色が変わり、一方の図形を消去した場合には他方の
図形(の色)が元に戻る。図形のドラッグやラバーバン
ド機能、マウスポインタ図形の変更についても取り扱
う。 (15)ブロック図編集機能 シンボルや信号線などブロック図を構成する要素の追
加、削除、移動、複写などの編集機能であり、エディタ
のメインとなる部分である。
号線が追従するシンボル移動など機能は多い。また、下
位階層の上位階層への展開機能や、その逆の1階層下の
モジュール生成などが可能である。
フレンドリで自由なオペレーションでブロック図を描け
る。 (16)ブロック/シンボル(Block/Symbo
l)編集コマンド処理 編集画面上で行われるマウスアクショシを取り出し、各
種の編集磯能に振り分ける処理を行う。 (17)モジュール編集機能 モジュールのシンボル(階層シンボル)情報、プロパテ
ィテンプレート、計算式ルールなどを編集する機能であ
る。
場合にはポート(port)情報からシンボルを自動生
成する機能を備える。 (18)Property設定パネル生成、設定 ブロックシンボル、モジュール、ライン、インタフェー
スに設定するプロパティ情報の入力用ダイアログボック
スをダイナミックに生成する機能であり、設定された内
容をデータテーブルに格納する機能を備える。
るが、全てこの共通機能を使用して設定する。 (19)フレーム、メニュー、ボタン(Frame,M
enu,Button)作成 エディタ全体のGUIフレームとなるFrame,Me
nu,Buttonなど各種のウィジェット、コールバ
ックルーチンなどを定義する部分である。
ェットキットが有効に活用できる。 (20)他ツール起動 他のアプリケーションツールの起動、パラメタなどを渡
す処理を行う。
VHDLの場合や、他のツールで作られている場合にテ
キスト編集ツールや他のアプリケーションを起動して、
その編集や参照が行えるようにするためである。 (21)評価ツール連携 物理分割などの支援を行う評価ツールとの連携を行う部
分である。
フェース)や分割範囲などの情報の受け渡しや評価ツー
ルの起動、評価結果の画面へのフィードバック処理を行
う。画面へのフイードバックとしては、ブロック図中の
シンボルへのゲート規模や電力表示、色の変化、リスト
表示、グラフ化などがある。以上が、図21の各構成の
機能であるが、次に、この図21に示した構成によりブ
ロック図を作成する場合の特徴を説明する。
ク間を接続する線 (以下、インタフェースと呼ぶ)を
同レベルで扱い、共に階層的な表現ができるようにして
いる点である。
ロックが機能を表現し、接続するラインは単なるワイヤ
ーであった。本発明のブロック図ではラインが単純なワ
イヤーではなく機能を持たせるとことができるようにす
る。さらに、ラインへの物理的なパラメタも付与可能と
している(図22参照)。
のものであったり、プロトコルを実現する機能などであ
る。物理的なパラメタとはそのプロトコルを実現した場
合の実際のワイヤー本数や機能を具体化するための回路
規模、また信号のトグル周波数であったりする。以上の
ように設計情報を属性プロパティとして管理する。ブロ
ックには階層設計の下位ブロックや他の環境で設計した
設計データ、ドキュメントデータなどへのリンク、見積
もり評価用のパラメタを持ち、インタフェースにも同様
に設計データへのリンク情報、評価パラメタなどを持
つ。
ュメント情報をプロパティとしてリンクしている点が、
図2と異なる。機能ブロック、インタフェースそれぞれ
抽象レベルの異なる設計情報を抽象レベルレイヤー(ア
ーキテクチャ)と云う概念で複数持つことができる構造
とする。これは図3に示すように、ブロック図で表現し
た機能ブロック、インタフェースのシンボルに対して抽
象的な記述から具体的な詳細記述まで複数レベルの設計
情報にリンク可能な構造である。
はじめ、段階的に詳細化する設計手法がとれるようにな
る。以上を管理し、設計情報を保持するために、図4に
示すようなデータ構造を持つ。図中、プロパティの箱が
設計情報へのリンクや、見積もり評価用のパラメタなど
複数のパラメタを保持し、設計データ全体のリンク構造
を形作っている。
の設計データの管理単位であり、ブロックの外部仕様と
なる情報を持つ。実際の中身はインタフェース設計情報
や機能ブロック設計情報、あるいは詳細なブロック図で
ある。 <設計データのリンクの方式・手順> (1)図23に設計データのリンク方式を示す まず、設計データをリンクしたいオブジェクト(シン
ボル・ライン等)をクリックする。 すると、属性設定パネルが表示されるので新規の場合
はアーキテクチャ名を入れてリターンキーを押す。 次いで、新しいTABが作成されて新規パネルが表示
される。その場合はそのパネルにリンクするデータ名を
入力または選択する。 既存の場合はリンクしたいTABを選択してパネルを
全面に表示させそのパネルにリンクするデータ名を入力
または選択する。 <外部プロパティとテンプレート>評価用のパラメタ入
力は、設計者への情報入力を促すために、GUI(Gr
aphical User Interface)によ
るパラメタ入力フィールドを設けている。本システムで
は評価情報の変更にフレキシブルに対応するために入力
の雛形(テンプレート)を外部の定義ファイルに持つ構
造とする。
を読み込み、定義してある情報を解析し、定義されてい
るパラメタの入力用のGUIウインドウを動的に作成す
る。これにより、ユーザーである設計者がブロックやイ
ンタフェースにパラメタを設定しようとした際に、入力
が必要なパラメタの入力を促す。パラメタの雛形には必
須項目、任意項目の区分を付けることにより、必要な情
報を漏れなく設定させることができ、設計者個人による
見積もり情報のバラツキを押さえることができる。
種類別などで用意することにより、装置に応じた見積も
りパラメタを漏れなく入力することが可能になる。以下
に外部テンプレートの構成を示す。 (1)設計データと外部テンプレートの関係 図24に設計データと外部テンプレートの関係を示す。
レートファイルが読み込まれ、各設計データが設計者に
指定されると同時に対応する情報がパネルに表示され
る。 (2)処理フロー 図25に処理フローを示す。
プ101)。次いで、外部プロパティテンプレートファ
イルからファイル読み込みをする(ステップ102)。
その後、プロパティファイルの解析を行い(ステップ1
03)、画面レイアウトを作成した後(ステップ10
4)、プロパティ設定用パネルを出力する(ステップ1
05)。 (3)外部テンプレート(定義例) 図26に定義例を示す。 (4)外部テンプレート(画面例) 図27に出力画面例を示す。 <シンボル編集機能>次いで、ライブラリレスシンボル
の編集機能を説明する。
ボルを入力する前に、入力するシンボルを作成すること
が必要であった。本システムでは、図29〜図31に示
したように、ブロック図編集において任意の大きさのシ
ンボルを作成し、そのシンボルに対してライン(線)を
任意の場所へ繋ぐだけで自動的にPORTを作成する。
び、テンプレートメニュー(矩形、台形、ALUタイプ
など)を表示。このウィンドウはクローズするまで表示
される。 テンプレートメニューから所望の形状をクリックして
選ぶ。 配置したい位置にマウスポインタを置き、クリック
(押すだけ)し、対角線方向にドラッグするとシンボル
形状のドラッグが伸びていく。 マウスボタンを離すとサイズが確定し、シンボル形状
ができる。
→左下、右下→左上、左上→右下のいづれでもよい。 (1)シンボル入力フローを図30に示す。 (2)さらに、ラインの入力方法について図31に示
す。
機能を選ぶ。 始点をクリック(押すだけ)するとラバーバンドが始
まる。 終点位置にマウスポインタを移動し、マウスを離す
と、入力完了。
できる。 矢印の大きさ長さ、線の太さ、種類、色等はメニュー
で変更可能である。 ラインは自由な角度で入力できる。デフォルトでは水
平、垂直のみとする。
と自由な角度で描画可能である。 <階層間インターフェイス>次に、階層間インタフェー
スを図32に基づいて説明する。
ナルと下位階層のportの接続方式は以下のような機
能を持つ。シンボルと階層情報のリンクはシンボル属性
定義パネルで行う。このパネルではアーキテクチャ別に
複数の情報を一つのシンボルにすることができる。
データのリンクも定義できる。シンボルのportと下
位階層のシグナル結合はシンボルPortコネクトパネ
ルで行う。コネクトした下位シグナルの属性は全て上位
のPortの属性に複写される。このため、下位の階層
で設計したブロックの内容はそのまま、上位の階層へと
反映され、上位の階層で設計したブロックの内容はその
まま下位の階層に反映される。 <階層シンボル自動作成>階層シンボル自動作成機能を
図33に従い説明する。
ュールに対応付けられたブロック図のport情報か
ら、シンボルを自動作成する機能である。ファイル一覧
からブロック図または階層シンボル編集ウィンドウにド
ラッグ&ドロップすることによって生成可能である。
するピン数に合わせて形状の縦方向サイズを決める。p
ort名、i/o種別、信号の型、Vectorのレン
ジ、portの並び順を情報とする。シンボル形状のタ
イプ、幅、i/oピンの位置、ピンの並び方などは、オ
プションのダイアログボックスから選択可能とする。項
目は以下の通りである。
どちらに配置するかピンの並び順 ・port名の昇順、降順、entityに記述されて
いた順又はブロック図の配置順 (1)以下に構成と手順を示す。
プ、幅、i/oピンの配置、ピンの並び等をオプション
パネルで設定しておく。 ファイル一覧から変換したいファイル名を選択また
は、マウスでドラッグしてシンボル編集ウィンドウまで
移動する、シンボル編集ウィンドウでマウスを離すと
えd登録しておいた方式にしたがってシンボルの形状作
成が開始される。 <階層展開、合成の機能>本発明では、機能分割に柔軟
に対応するため複数の機能ブロックを指示し、ひとつの
階層にしたり、その逆の操作をすることが可能である。
スで範囲指定、またはマウスクリックによる選択)。
ルを作成する。 port情報生成。 下位シンボル生成。
に展開する。 シンボル(図形情報)を生成。
の内容を上位階層に展開する。その際にはシグナル名、
instance名の重複などに注意する。
の直後に設定するか、あとで設定するか切り替えられ
る。シンボルの領域がシグナルの端点と接する場合には
portの生成を行う。次に、図35に本CADシステ
ムをワークステーションやパソコンなどのコンピュータ
上のソフトウェアとして実現したときの構成を示す。ま
た、ハードウェアで実現しても構わない。
や設計データは通常はディスクに格納され、プログラム
を実行する際にメモリに読み込まれCPUを動作させ
る。ブロック図やパラメタ情報も編集中はメモリ上に置
かれ、ディスプレイへの表示やキーボード等から入力さ
れた編集処理がプログラムにより行われる。設計データ
は編集を終えるとディスクに格納される。また、見積も
り評価を行なった結果もディスクに格納される。
ソコンなどと接続する装置で、本発明には必須ではない
が、複数のワークステーションやパソコンを使って設計
作業を行なう場合の連携に使用する。
装置設計の上流工程、すなわち設計の早期段階での高精
度で実現性のある見積もりを行うことによって、最適ア
ーキテクチャや装置構成の実現を図ることができる。
ラリとして蓄積でき、さらに見積もり精度を高めていく
ことができる。さらに、アーキテクチャ検討段階でエン
トリした設計情報は、下流工程へ継承することが可能と
なり、下流工程での再エントリ工数や設計ミスを削減す
ることが可能となる。
ある。
を説明する図である。
示す図である。
る。
ある。
る。
図である。
図である。
である。
示す図である。
Claims (13)
- 【請求項1】 コンピュータによりシステム設計を支援
するCADシステムにおいて、 独立した機能を表現するシンボルとそれらのシンボルを
つなぐラインとを含むブロック図を編集する手段と、 前記シンボルと前記ラインとに、それぞれ同じ形態で設
計情報を設定する手段と、 それぞれの設定情報にレベルレイヤに応じた複数の詳細
レベル情報を持たせることができるデータ構造で設計情
報を記憶する手段とを備えたことを特徴とするシステム
設計/評価CADシステム。 - 【請求項2】 請求項1記載のシステム設計/評価CA
Dシステムにおいて、 前記ブロック図を編集する手段
により入力するシンボルまたはラインに付与する見積も
りパラメタ情報を入力するためのテンプレートを保持す
る手段と、 前記テンプレートに従ってユーザに入力を促し、シンボ
ルまたはラインに付与する見積もりパラメタ情報をユー
ザから入力する手段とを備えたことを特徴とするシステ
ム設計/評価CADシステム。 - 【請求項3】 請求項1記載のシステム設計/評価CA
Dシステムにおいて、 設計の途中段階でその設計の評価を行った場合に、評価
を行った時点の設計情報と評価結果情報とをリンクして
自動保管する手段を備えたことを特徴とするシステム設
計/評価CADシステム。 - 【請求項4】 請求項1記載のシステム設計/評価CA
Dシステムにおいて、 再利用可能な設計ブロックを利用する際に、そのブロッ
クの持つパラメタテンプレートを参照し、パラメタテン
プレートに基づくパラメタ設定ウインドウを表示する手
段と、 表示したパラメタ設定ウインドウにより、当該ブロック
利用時の固有なパラメタを入力する手段とを備えたこと
を特徴するシステム設計/評価CADシステム。 - 【請求項5】 請求項1記載のシステム設計/評価CA
Dシステムにおいて、 設計の詳細化が進むにつれて一つのブロックが、より詳
細なレベルの複数のブロックから構成されるようになっ
た場合に、重複するパラメタ情報はより詳細な下位の設
定レベルに付与されたパラメタを利用して評価を行う手
段を備えたことを特徴とするシステム設定/評価CAD
システム。 - 【請求項6】 コンピュータによりシステム設計を支援
するCADシステムに用いられるプログラムを記憶した
媒体であって、 独立した機能を表現するシンボルとそれらのシンボルを
つなぐラインとを含むブロック図を編集する処理と、 前記シンボルと前記ラインとに、それぞれ同じ形態で設
計情報を設定する処理と、 それぞれの設定情報にレベルレイヤに応じた複数の詳細
レベル情報を持たせることができるデータ構造で設計情
報を管理する処理とをコンピュータに実行させるプログ
ラムを記憶したことを特徴とするシステム設計/評価C
ADシステムのプログラム記憶媒体。 - 【請求項7】 請求項1記載のシステム設計/評価CA
Dシステムにおいて、前記レベル情報設定手段は、情報
はレベルレイヤに応じた複数レベルの情報を参照しなが
らその設計情報の編集を行う設計情報編集手段を備えた
ことを特徴とするシステム設計/評価CADシステム。 - 【請求項8】 請求項1記載のシステム設計/評価CA
Dシステムにおいて、前記設計情報に、ドキュメントデ
ータをリンクするドキュメントデータリンク手段を備
え、設計情報の編集中にドキュメントデータの編集を行
うドキュメントデータ編集手段を備えたことを特徴とす
るシステム設計/評価CADシステム。 - 【請求項9】 請求項1記載のシステム設計/評価CA
Dシステムにおいて、前記設計情報設定手段は、前記シ
ンボルの大きさを任意の大きさに設定する大きさの編集
手段を有することを特徴とするシステム設計/評価CA
Dシステム。 - 【請求項10】 請求項1記載のシステム設計/評価C
ADシステムにおいて、前記ブロック図編集手段は、作
成したシンボルにラインを接続したとき、信号の入出力
ポートを自動的に作成する入出力ポート作成手段を有す
ることを特徴とするシステム設計/評価CADシステ
ム。 - 【請求項11】 請求項1記載のシステム設計/評価C
ADシステムにおいて、一つのシンボルに他の設計情報
をリンクさせて複数の階層情報を割り付る手段を備え、
一つのシンボルに複数の階層を定義することを特徴とす
るシステム設計/評価CADシステム。 - 【請求項12】 請求項1記載のシステム設計/評価C
ADシステムにおいて、シンボル作成用記述言語及びブ
ロック図のデータをシンボル作成パネル上にドラック&
ドロップする事によって、シンボル形状データを自動的
に作成するシンボル自動作成手段を備えたことを特徴と
するシステム設計/評価CADシステム。 - 【請求項13】 請求項1記載のシステム設計/評価C
ADシステムにおいて、複数のブロックを指定して、そ
れらを一つの階層に合成あるいは複数の階層に分離する
階層編集手段を備えたことを特徴とするシステム設計/
評価CADシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07292098A JP3571526B2 (ja) | 1997-10-23 | 1998-03-20 | システム設計/評価cadシステムおよびそのプログラム記憶媒体 |
US09/177,301 US6304790B1 (en) | 1997-10-23 | 1998-10-22 | System design/evaluation CAD system and program storage medium |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-290773 | 1997-10-23 | ||
JP29077397 | 1997-10-23 | ||
JP07292098A JP3571526B2 (ja) | 1997-10-23 | 1998-03-20 | システム設計/評価cadシステムおよびそのプログラム記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11191116A true JPH11191116A (ja) | 1999-07-13 |
JP3571526B2 JP3571526B2 (ja) | 2004-09-29 |
Family
ID=26414054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07292098A Expired - Fee Related JP3571526B2 (ja) | 1997-10-23 | 1998-03-20 | システム設計/評価cadシステムおよびそのプログラム記憶媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6304790B1 (ja) |
JP (1) | JP3571526B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351023A (ja) * | 2005-06-17 | 2006-12-28 | Dspace Digital Signal Processing & Control Engineering Gmbh | ブロックベースのモデル形成方法および装置 |
JP2007517336A (ja) * | 2003-12-29 | 2007-06-28 | ザ マスワークス, インク | モデリング環境における階層参照又はリンク |
JP2007272688A (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Ltd | ネットリスト生成方法及び生成装置 |
JP2008140304A (ja) * | 2006-12-05 | 2008-06-19 | Fujitsu Ltd | Cad装置およびcadプログラム |
JP2011065281A (ja) * | 2009-09-15 | 2011-03-31 | Ricoh Co Ltd | 回路設計支援システム、回路設計支援方法及び回路設計支援プログラム |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6487469B1 (en) * | 1998-11-13 | 2002-11-26 | Texas Instruments Incorporated | System and method for integrating schedule and design environments |
JP2001034572A (ja) * | 1999-07-23 | 2001-02-09 | Fujitsu Ltd | 装置実装状態表示装置 |
EP1087306A3 (en) * | 1999-09-24 | 2004-11-10 | Xerox Corporation | Meta-documents and method of managing them |
JP2001209304A (ja) | 2000-01-24 | 2001-08-03 | Nec Corp | 暗号評価支援システム及びプログラムを記録した機械読み取り可能な記録媒体 |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
US20020083146A1 (en) * | 2000-10-31 | 2002-06-27 | Glenn Ferguson | Data model for automated server configuration |
US7743147B2 (en) * | 2001-04-20 | 2010-06-22 | Hewlett-Packard Development Company, L.P. | Automated provisioning of computing networks using a network database data model |
US7062718B2 (en) * | 2001-08-14 | 2006-06-13 | National Instruments Corporation | Configuration diagram which graphically displays program relationship |
JP2003108603A (ja) * | 2001-10-02 | 2003-04-11 | Hitachi Ltd | 設計支援装置、設計支援方法、設計支援記憶媒体および設計支援プログラム |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US6877009B2 (en) * | 2001-12-27 | 2005-04-05 | Ugs Corp. | System and method for compiling and displaying a pruned information set |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
JP4063585B2 (ja) * | 2002-05-20 | 2008-03-19 | 富士通株式会社 | Bwb伝送配線設計システム |
US6775806B2 (en) | 2002-06-10 | 2004-08-10 | Sun Microsystems, Inc. | Method, system and computer product to produce a computer-generated integrated circuit design |
US8549114B2 (en) | 2002-06-12 | 2013-10-01 | Bladelogic, Inc. | Method and system for model-based heterogeneous server configuration management |
US20040054573A1 (en) * | 2002-08-28 | 2004-03-18 | Samir Shah | Smart content information merge and presentation |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
JP3861780B2 (ja) * | 2002-09-13 | 2006-12-20 | 富士通株式会社 | Cadの世代管理システム及び世代管理プログラム |
JP4090320B2 (ja) * | 2002-09-30 | 2008-05-28 | 富士通株式会社 | 配信情報管理方法および情報管理サーバ |
JP2004199347A (ja) * | 2002-12-18 | 2004-07-15 | Matsushita Electric Ind Co Ltd | Lsi開発支援システム |
US7069095B2 (en) * | 2003-12-04 | 2006-06-27 | Hewlett-Packard Development Company, L.P. | System and method for populating a computer-aided design program's database with design parameters |
US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
US8286125B2 (en) * | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
JP2006059102A (ja) * | 2004-08-19 | 2006-03-02 | Fujitsu Ltd | Cad装置、シンボル作成装置、cadプログラム、およびシンボル作成プログラム |
WO2006070455A1 (ja) * | 2004-12-28 | 2006-07-06 | Fujitsu Limited | システム設計支援プログラムおよび方法 |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
US7386814B1 (en) | 2005-02-10 | 2008-06-10 | Xilinx, Inc. | Translation of high-level circuit design blocks into hardware description language |
US20090039407A1 (en) * | 2005-03-17 | 2009-02-12 | Vora Madhukar B | Vertically integrated flash EPROM for greater density and lower cost |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
US20070198588A1 (en) * | 2005-10-17 | 2007-08-23 | Siemens Corporate Research Inc | Automatic Qualification of Plant Equipment |
US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
EP2073134B1 (en) * | 2006-10-11 | 2023-03-08 | Zuken Inc. | Processing method, processing device, program and computer readable storage medium |
JP4774376B2 (ja) * | 2007-02-20 | 2011-09-14 | 富士通株式会社 | 設計支援装置,設計支援プログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体 |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
US8224628B2 (en) * | 2007-05-01 | 2012-07-17 | M.E.P. Cad, Inc. | Methods and apparatuses for placing a flexible drop in a CAD drawing |
US8441502B2 (en) * | 2007-05-01 | 2013-05-14 | M.E.P. Cad, Inc. | Methods and apparatuses for resolving a CAD drawing conflict with an arm around |
US8150660B2 (en) * | 2007-05-01 | 2012-04-03 | M.E.P. Cad, Inc. | Methods and apparatuses for automatically selecting a pipe in a CAD drawing |
US8773425B2 (en) * | 2007-05-01 | 2014-07-08 | M.E.P. CAD Inc. | Methods and apparatuses for proposing resolutions to conflicts in a CAD drawing with reflections |
US8600706B2 (en) | 2007-05-01 | 2013-12-03 | Auto Prep, Llc | Systems and methods for identifying crash sources in a CAD environment |
US8554520B2 (en) | 2007-05-01 | 2013-10-08 | Auto Prep, Llc | Systems and methods for differentiating and associating multiple drawings in a CAD environment |
CA2685469A1 (en) | 2007-05-01 | 2008-11-13 | M.E.P. Cad, Inc. | Methods and apparatuses for preprocessing a cad drawing |
WO2008137023A1 (en) | 2007-05-01 | 2008-11-13 | M.E.P. Cad, Inc. | Methods and apparatuses for handling a conflict in a cad drawing |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
US9358411B2 (en) | 2011-05-27 | 2016-06-07 | Victaulic Company | Flexible dry sprinkler |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2693487B2 (ja) | 1988-06-08 | 1997-12-24 | 富士通株式会社 | Cadデータ分割・編集方法 |
US5838328A (en) * | 1989-05-19 | 1998-11-17 | Hewlett-Packard Company | Method for generating graphical models and computer aided design system |
JPH0358278A (ja) | 1989-07-27 | 1991-03-13 | Fujitsu Ltd | 計算機による回路設計支援システム |
JPH04199473A (ja) * | 1990-11-29 | 1992-07-20 | Fujitsu Ltd | 論理図面編集エディタ |
JP2835791B2 (ja) * | 1991-09-30 | 1998-12-14 | 富士通株式会社 | 図形処理装置 |
JP3258379B2 (ja) * | 1992-07-06 | 2002-02-18 | 富士通株式会社 | メニュー表示装置 |
JP3202845B2 (ja) * | 1993-09-27 | 2001-08-27 | 富士通株式会社 | 電子回路設計データ管理システム |
US5689711A (en) * | 1995-04-21 | 1997-11-18 | Bardasz; Theodore | Method and apparatus for representing data dependencies in software modeling systems |
US5748943A (en) * | 1995-10-04 | 1998-05-05 | Ford Global Technologies, Inc. | Intelligent CAD process |
-
1998
- 1998-03-20 JP JP07292098A patent/JP3571526B2/ja not_active Expired - Fee Related
- 1998-10-22 US US09/177,301 patent/US6304790B1/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007517336A (ja) * | 2003-12-29 | 2007-06-28 | ザ マスワークス, インク | モデリング環境における階層参照又はリンク |
JP2006351023A (ja) * | 2005-06-17 | 2006-12-28 | Dspace Digital Signal Processing & Control Engineering Gmbh | ブロックベースのモデル形成方法および装置 |
JP2007272688A (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Ltd | ネットリスト生成方法及び生成装置 |
JP4664224B2 (ja) * | 2006-03-31 | 2011-04-06 | 富士通セミコンダクター株式会社 | ネットリスト生成方法及び生成装置 |
JP2008140304A (ja) * | 2006-12-05 | 2008-06-19 | Fujitsu Ltd | Cad装置およびcadプログラム |
JP2011065281A (ja) * | 2009-09-15 | 2011-03-31 | Ricoh Co Ltd | 回路設計支援システム、回路設計支援方法及び回路設計支援プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP3571526B2 (ja) | 2004-09-29 |
US6304790B1 (en) | 2001-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3571526B2 (ja) | システム設計/評価cadシステムおよびそのプログラム記憶媒体 | |
US6366874B1 (en) | System and method for browsing graphically an electronic design based on a hardware description language specification | |
US6321369B1 (en) | Interface for compiling project variations in electronic design environments | |
AU2006284908B2 (en) | Markup based extensibility for user interfaces | |
JP3027009B2 (ja) | 設計取り込みシステム | |
US8046735B1 (en) | Transforming graphical objects in a graphical modeling environment | |
US6177942B1 (en) | Part development system | |
US10114917B1 (en) | Systems and methods for mapping executable models to programmable logic device resources | |
US9047165B1 (en) | Multiversion model versioning system and method | |
US9176640B1 (en) | Method of graphically linking multiple disjoint models | |
US9535667B2 (en) | Content collapse outside of selection | |
JP2007087215A (ja) | ハードウェアモデルの変換処理に用いられるデータ構造、コンピュータプログラム、方法、及びシステム | |
US7013468B2 (en) | Method and apparatus for design and manufacturing application associative interoperability | |
US7370297B2 (en) | Method, system, and computer program for validating correspondence information between behavior and lower level description of a circuit design | |
US20060107220A1 (en) | Method and system for displaying an annotated file | |
US9047424B1 (en) | System and method for analog verification IP authoring and storage | |
US8650517B1 (en) | Automatically documenting circuit designs | |
JP2004094487A (ja) | 文書作成支援システム | |
US9501598B1 (en) | System and method for assertion publication and re-use | |
US8887136B2 (en) | Context-based evaluation of equations | |
Rubin | Using the ELECTRIC VLSI Design System | |
AU2020200471A1 (en) | Web Application Builder | |
US9710582B1 (en) | Delivering circuit designs for programmable integrated circuits | |
US7613709B2 (en) | System and method for editing operations of a text object model | |
EP4409459A1 (en) | Automated cell black boxing for layout versus schematic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040624 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |