JP3202845B2 - 電子回路設計データ管理システム - Google Patents

電子回路設計データ管理システム

Info

Publication number
JP3202845B2
JP3202845B2 JP23865193A JP23865193A JP3202845B2 JP 3202845 B2 JP3202845 B2 JP 3202845B2 JP 23865193 A JP23865193 A JP 23865193A JP 23865193 A JP23865193 A JP 23865193A JP 3202845 B2 JP3202845 B2 JP 3202845B2
Authority
JP
Japan
Prior art keywords
design
data
design data
electronic circuit
circuit design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23865193A
Other languages
English (en)
Other versions
JPH0793395A (ja
Inventor
寿美子 前田
久敬 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23865193A priority Critical patent/JP3202845B2/ja
Publication of JPH0793395A publication Critical patent/JPH0793395A/ja
Priority to US08/882,754 priority patent/US5856925A/en
Application granted granted Critical
Publication of JP3202845B2 publication Critical patent/JP3202845B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/12Symbolic schematics
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S706/00Data processing: artificial intelligence
    • Y10S706/902Application using ai with detail of the ai system
    • Y10S706/919Designing, planning, programming, CAD, CASE
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S706/00Data processing: artificial intelligence
    • Y10S706/902Application using ai with detail of the ai system
    • Y10S706/919Designing, planning, programming, CAD, CASE
    • Y10S706/921Layout, e.g. circuit, construction
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S706/00Data processing: artificial intelligence
    • Y10S706/902Application using ai with detail of the ai system
    • Y10S706/919Designing, planning, programming, CAD, CASE
    • Y10S706/922Computer program preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子回路設計データの管
システムに関する。近年、電子回路装置の開発におい
ては、次のような要求が高まり、このため、以下に示す
対応が必要となってきている。 装置の回路規模の増
大、装置の小型/高性能化の傾向が高まり、例えば、フ
ルカスタム方式の高集積度LSIやMCM(MULTI CHIP
MODULE )等の採用など、階層モジュール設計における
階層構造の複雑多様化をもたらしている。
【0002】一方、装置全体としての整合性に基づく高
品質の設計を実現するためには、設計階層を透視した統
一的な視点からの設計評価分析が必要不可欠となってい
る。このため、設計階層毎に管理すべき項目や同一設計
データであっても階層毎に長さの異なる設計データを統
一的に一元管理できる設計データ管理機能が必要となっ
てきている。 電子回路装置の開発においては、より
高品質の装置をより早く市場に出すための競争が激化す
る中で、装置開発のために必要な様々な設計作業(例え
ば、実装設計、遅延時間解析、熱解析、テスト設計、
等)を、同時並行的に推進するコンカレント・エンジニ
アリングの手法の適用が要求されている。
【0003】このために、一時期に同一設計対象の複数
の設計バージョンを効率的に管理する機能が必要になっ
ている。すなわち、種々の設計データの履歴管理を行
い、効率的かつ容易に旧設計データの復元を行える機能
が必要となっている。 例えば、同一の回路設計に対
して、異なる実装設計を行い、よりコストの安い製品、
より小型で高性能な製品、特定の利用環境に適した製品
等を開発し、より幅広い市場ニーズに対応することが必
要となっている。このため、同一の回路設計データに対
して、複数の実装設計データを効率的に管理する機能が
必要になっている。すなわち、一つの基盤となる設計デ
ータに対して、複数の別の内容の設計データを付随管理
する機能が必要になっている。 電子装置の高品質化
(機能、性能、信頼性、等の指標で)、大規模化、開発
期間の短縮、等の要求がますます高まる中で、例えば、
設計内容記述を論理ゲートレベルでなく、動作レベルの
高級記述言語により行い、論理ゲートレベル設計記述
を、自動論理合成機能を活用することで、より効率的に
生成することが要求されている。
【0004】このため、電子回路設計データ管理機能と
して、モジュール設計される各設計部分に対して、論理
ゲートレベル設計記述や高級記述言語による動作記述を
同時に管理し、装置全体を扱う場合には、目的に応じて
任意の記述レベルの組み合わせを効率的に提供できる機
能が必要となっている。すなわち、設計記述レベルの混
在を効率的に管理する機能が必要となっている。 装
置の設計データ全体はホスト計算機で管理する一方、高
性能のEWS(ENGINEERING WORK STATION)の普及に伴
い、その性能、および、グラフィク表示によるMMI
(MAN MACHINE INTERFACE )のよさを活用し、その設計
作業に、より適した設計環境を活用する分散設計処理開
発が要求されている。
【0005】このため、設計モジュールのどの部分のど
の設計作業がどのように分散処理されているか、効率的
に管理できる機能が必要となっている。 例えば、フ
ルカスタムLSIのレイアウト設計、あるいは、タイミ
ングや機能レベル仕様しか分からないマクロセルを含む
論理設計検証等の、設計/解析作業内容の多様化に伴
い、全てを一貫したインタフェースを前提として開発さ
れたCADツール群でまかなうことは困難となり、異な
るインタフェースを前提として開発されたCADツール
を導入活用することが要求されている。
【0006】このため、これら異なるインタフェースを
前提としたCADツールに、効率的にその必要となる設
計データを渡し、かつ、設計結果のフィードバックを効
率的て実現する機能が必要となっている。 LSIテ
クノロジー等の設計条件の複雑化/高度化、および、よ
り高品質な設計を効率的に実現するためには、特定の設
計部分に対する設計者自身の設計目標や設計意図を指示
したり、あるいは、部分的に同一設計素材であっても異
なる設計制約条件を適用できることが要求されている。
このため、設計データの管理においても、このような設
計目標、設計意図、設計制約といったものを管理し、設
計/解析支援CADツールに受け渡し、よりきめこまか
な設計/解析を支援できることが必要となっている。
【0007】
【従来の技術】図5は本発明の対象となるLSIをサブ
モジュールとするプリント板回路の一例を示す図であ
り、同図において、50はプリント板回路、(1) 、(2)
、(3) はプリント板回路の外部端子、LSIa〜LS
Icはプリント板50に搭載される集積回路(以下LS
Iという)、〜は各LSIの入出力端子、α,β,
γ,δはLSIa〜LSIcの入出力端子とプリント板
回路50の外部端子(1) 、(2) 、(3) を接続するネット
を示している。
【0008】図6は図5に例示したプリント板回路の従
来の電子回路設計データの管理方法を示す図である。同
図において、61はプリント板回路設計データ構造を記
述した第1の階層、62はLSI設計データ構造を記述
した第2の階層、63はLSI内レイアウト・ブロック
設計データ構造を記述した第3の階層であり、同図の各
表における、(1) 、(2) 、(3) 、a,b,c、〜、
α,β,δはそれぞれ図5に示したプリント板回路の外
部端子、LSIa〜LSIc、各LSIの入出力端子、
ネットに番号に対応している。
【0009】プリント板回路設計データ構造を記述した
第1の階層61では、同図に示すように、プリント板全
体を代表するデータを格納したプリント板タイトルデー
タ611、プリント板の複数の外部端子データを格納し
たプリント板外部端子データ表612、搭載したLSI
の設計データを格納した搭載LSIデータ表613、搭
載されたLSIの各入出力端子を全て並べた搭載LSI
入出力端子データ表614、プリント板上のネットの形
を格納したプリント板上ネットデータ表615、データ
ベースへアクセスできる最小の単位のデータの大きさを
示すデータベース・アクセス単位616が管理される。
【0010】さらに、専用データとして、動作をテキス
ト形式で記述した動作記述テキスト617、配列として
の管理に不適当な不定長データであるネット配線図形デ
ータ618等が一つの集合として管理される。同図にお
いて、プリント板外部端子データ表612、搭載LSI
データ表613等は、リレーショナル・データベースな
どの表形式でデータを管理するデータベースを用い、階
層毎に表形式で管理されている。
【0011】例えば、プリント板外部端子データ表61
2においては、どのような論理レベルの信号が加わるか
を示す論理設計属性表、実装時の接続関係を示す実装設
計属性表、テスト時にどのような状態に設定されるかを
示すテスト設計属性表等のように、設計作業内容毎にデ
ータが表としての対応を保持されながら、個別にアクセ
スできるように管理されている。
【0012】論理設計属性表、実装設計属性表、テスト
設計属性表では、例えば下記のデータが管理される。 (1) 論理設計属性表で管理される論理設計属性データ ・外部端子データ:信号種別(クロック、リセット
等)、負荷合計値 ・サブモジュールデータ:サブモジュール識別名、サブ
モジュール名、回路図上位置 ・サブモジュールデータ入出力端子データ:ピン名、接
続ネット識別名、駆動能力/負荷値 ・ネットデータ:ネット識別名、ネット機能名、駆動余
力値 (2) 実装設計属性表で管理される実装設計属性データ ・外部端子データ:外部ピン位置 ・サブモジュールデータ:配置位置、配置方向 ・サブモジュールデータ入出力端子データ:サブモジュ
ール物理ピン位置、空端子処理情報 ・ネットデータ:パターン配線未完マーク、配線長、ノ
イズ余裕値 (3) テスト設計属性表で管理されるテスト設計属性デー
タ ・外部端子データ:テスト時設定値、外部入出力ネット
種別(スルー、FF到達) ・サブモジュールデータ:テスト対象外マーク、冗長回
路マーク、分割識別名 ・サブモジュールデータ入出力端子データ:等価故障グ
ループ名、故障検出済マーク ・ネットデータ:テストパターン番号、冗長ネットマー
ク また、搭載LSIデータ表613、搭載LSI入出力端
子データ表614、プリント板上ネットデータ表615
においても、上記したプリント板外部端子データ表61
2と同様、設計作業内容毎にデータが表としての対応を
保持されながら、個別にアクセスできるように管理され
ており、搭載LSI入出力端子データ表614におけ
る、下階層モジュールのLSIの入出力端子データは、
既に設計してあるLSI設計データから必要な項目を複
写して持ち込み(あるいは仮定してもよい)、下階層モ
ジュールとは分離して管理されている。
【0013】LSI設計データ構造を記述した第2の階
層62およびLSI内レイアウト・ブロック設計データ
構造を記述した第3の階層63においても、上記と同
様、LSI設計データ構造、LSI内レイアウト・ブロ
ック設計データ構造が表形式でそれぞれ分離して管理さ
れている。従来においては、上記のように設計データを
管理しているので、表単位での設計データ項目の追加、
削除、あるいは、データ長の一律の変更が容易であるこ
と、当設計データ構造を前提として開発されているCA
Dプログラム群との適合性が高く、同時に効率的インタ
フェースを実現することが可能である等の長所をもって
いる。
【0014】従来の設計データの管理方法は、上記のよ
うな長所を持っている一方、次のような欠点を持ってい
る。 下階層モジュールの入出力端子データの必要な
ものを複写格納して各設計階層を独立して管理してお
り、装置全体としての階層を管理する一つの視点を持も
っていない。また、強いて階層展開形をこの形式で管理
すると階層毎にデータ長が異なるため、管理スペースの
利用効率が著しく低下する。 設計変更があっても、
表形式で全体を対応付けて管理しているので、設計変更
のあった部分のみを効率的に管理することができない。
一つの論理設計データに対して、複数の実装データ
を対応保管管理するような複雑な設計データ管理機能の
実現が困難である。 動作記述テキストはプリント板
全体としてのものは一応対応付けて管理できるが、設計
階層をまたがって記述レベルが混在しているものを管理
するためには、別の仕組みを導入する必要がある。
階層モジュール構造を陽に管理していないため、ネット
ワーク構成を持つワークステーション等による分散処理
を管理するためには、別な仕組みを導入する必要があ
る。 他のCADシステムとインタフェースをとろう
とする場合、設計データ全体を表形式で管理しているた
め、思想の異なるインタフェースをもつCADシステム
のデータの受渡しでは設計データ全体を処理しなくては
ならず、複雑で膨大な処理を必要とする。 表形式に
よる設計データの管理を基本としているため、例えば、
設計制約条件、設計目標条件等のテキスト的なデータや
数式的なデータや配線図形データのような長さの一定で
ないデータの管理は困難である。
【0015】
【発明が解決しようとする課題】すなわち、上記した従
来技術においては、次に示す問題があった。 (1) 従来、階層モジュール構造を持つ設計データは、階
層毎に、該当階層の設計支援処理で必要とする下階層の
設計データを仮定したり、持ち込んだりし、それぞれ個
別に独立管理していた。
【0016】ところが、設計階層の多様化に伴い、装置
全体を一貫開発する設計者の立場から見れば、一つのも
のとして見えるものがばらばらにされることによる設計
オーバヘッド(例えば、設計階層間にまたがる一つの信
号ネットの同一の設計属性を階層毎にそれぞれ重複指示
しなくてはならない等)が増大し、設計工数が増大しつ
つある。
【0017】また、設計支援するCADツールを開発す
る立場においては、装置全体の論理シミュレーション、
遅延時間解析、テスト生成、等の処理において、階層構
造を展開した設計データを必要としている。さらに、従
来の設計データ管理方式においては、階層毎に独立して
管理しているため、それぞれのCADツールが独自にそ
の処理目的に応じて階層展開処理をおこなっていた。
【0018】このため、階層構造の複雑多様化に伴い、
その開発工数が増大するとともに、CADツール間の展
開方式の相違から、その利用者である設計者とのインタ
フェースが異なってしまう(例えば、同一設計対象物の
名称がCADツール毎に異なる、等)といった問題が生
じ、設計効率を阻害する原因になっていた。以上の従来
の設計データ管理方式における問題点は、計算機処理効
率や設計データ保管領域の節約を重視するあまり、設計
階層毎に管理すべき設計データの項目や長さの相違を柔
軟に管理対応することが不可能であったことに起因して
いる。 (2) 従来、設計変更があった場合、(回路設計であれ、
実装設計であれ、遅延時間解析結果であれ)、新たな設
計/解析結果のデータ一式全てを各バージョン毎に管理
する方式をとっていた。
【0019】すなわち、設計変更があった場合、その部
分だけを管理することはできず、設計変更がなかった部
分も含めて、新たな表を作成して管理する必要があっ
た。ところが、コンカレント・エンジニアリングの適用
等で、一時期に保管すべき設計バージョンの数が増える
にしたがい、重複して保管すべきデータ量が増大し、保
管すべきファイル装置の数が増大するともに、多数の設
計バージョンを人手管理する工数が増大し、設計開発効
率が阻害されるという問題が生じていた。 (3) 従来、一つの論理設計データに対して、例えば、複
数の実装設計データを対応させる場合、上記の設計変更
履歴管理の場合と同様、一つの論理設計データとそれを
基盤とする複数の実装設計データの全ての組み合わせを
個別に一式管理するという方式をとっていた。
【0020】例えば、一つの論理設計データに対して、
高品質の製品と、普通の品質の製品のように異なった実
装レベルのプリント板が存在する場合、それぞれの実装
レベルのプリント板に対して新たな表を作成し、それぞ
れ管理する必要があった。ところが、市場ニーズの多様
化にともない、このような組み合わせの数が増大すると
ともに、その保管すべき設計量、および、その人手管理
工数が増大するという問題が生じてきた。 (4) 従来、例えば、一つの論理機能単位に対する論理ゲ
ートを構成要素とする構造記述とテキスト言語による動
作記述といった異なる記述レベルの一対一の対応は管理
されていても、階層モジュール構造によって設計された
装置全体として、どの部分にどのような記述が存在する
かは管理されていなかった。
【0021】また、設計全体あるいは広い範囲の設計/
解析支援を行う場合、その目的に最適な記述レベルの組
み合わせの生成を容易に行うための支援機能が存在しな
かった。例えば、高級言語で記述したレベルと論理ゲー
トレベルのように異なったレベルの動作記述テキストが
混在するミックスト・モードのデータをうまく管理する
ことはできなかった。
【0022】このため、人手によって煩雑な処理を行っ
ていた。 (5) 従来、LSIのレイアウト設計のような高度なグラ
フィク表示によるMMI(MAN MACHINE INTERFACE )を
必要とするような処理はEWS(ENGINEERING WORK STA
TION)によって分散処理し、また、装置全体の設計検証
のような巨大な設計データを処理する場合は、ホスト計
算機で行うといった処理がなされてきた。
【0023】ところが、EWSの普及に伴い上記のよう
な分散処理が日常的におこなわれ、階層モジュール構造
の複雑多様化とともに、複雑で多岐な分散処理が行われ
るになってきている。しかしながら、上記分散処理にお
いては、どの部分のどのような処理がどのようにして分
散処理されているかの管理を人手にたよっているため、
その管理工数が増大してきている。 (6) 従来、CADツール群は、一つのまとまりのあるシ
ステムとして共通のデータベースを中心に構築された。
ところが、設計作業の多様化/高度化にともない、異な
るインタフェース前提として開発されたCADツール
(例えば、他社で開発されたCADツール)を利用せざ
るを得ないような状況が増大してきた。
【0024】ところが、そのようなCADツールを利用
するにあたっては、個別に多大で長時間を要する変換処
理を施し、そのCADツールの必要とする設計データを
ブリッジする必要があり、頻繁に行き来するような利用
形態では、運用効率が著しく阻害されるという問題があ
った。 (7) 従来、設計制約や設計評価指標といったものは、そ
れを利用する設計支援ツールの中に具備されるか、設計
された結果に対して設計者が評価し、支援ツールを利用
して人手を介入し最適化を図るという方式がとられてい
た。
【0025】ところが、このような方式では、設計制約
や設計評価指標を部分的に変更したり、動的に設計支援
ツールに渡すことによって、設計者への手戻りを少なく
することができず、よりきめ細かな設計支援を効率的に
行うことができないという問題を生じていた。本発明は
上記した従来技術の問題点を解決するためになされたも
のであって、本発明の第1の目的は、上記した(1) に示
した課題を解決するため、計算機の処理効率は多少犠牲
にすることはあっても、設計階層毎に管理すべき設計デ
ータの項目や長さの相違を柔軟に管理対応することが可
能な電子回路設計データ管理システムを提供することを
目的とする。
【0026】本発明の第2の目的は、上記した(2) に示
した課題を解決するため、変更された部分の設計データ
を含む適切な周辺部分のみを単位とする設計変更履歴管
理を行い、変更されていない部分を含む新たな設計デー
タ一式を保管するといった大量の設計データの重複保管
を避けるとともに、管理すべき設計変更部分をあまり細
かく管理し、管理するための制御データのオーバヘッド
の増大をも避け、効率的な設計管理履歴管理を行い、更
に、任意のバージョンの復元を効率的に行うことができ
る電子回路設計データ管理システムを提供することを目
的とする。
【0027】本発明の第3の目的は、上記した(3) に示
した課題を解決するため、同一データを重複保管するこ
となく、複数の実装設計データを効率的に一元管理し、
任意の実装設計データや対応する他の設計データを適
宜、管理し取り出すことができる電子回路設計データ管
システムを提供することを目的とする。本発明の第4
の目的は、上記した(4) に示した記述レベル混在設計に
対する効率的設計データ管理機能を備えた電子回路設計
データ管理システムを提供することを目的とする。
【0028】本発明の第5の目的は、上記した(5) に示
した分散処理形態の管理を確実にかつ効率的に行い、人
手管理による工数増大を回避することができる電子回路
設計データ管理システムを提供することを目的とする。
本発明の第6の目的は、上記した(6) に示した課題を解
決するため、異なるCADツールのインタフェースに対
しても効率的に普遍的なCADデータインタフェースを
提供できるように、特定のCADツールとのインタフェ
ースのみの効率的処理を前提とせず、どのようなCAD
ツールに対しても、容易に効率的なインタフェースを提
供することが可能な電子回路設計データ管理システム
提供することを目的とする。
【0029】本発明の第7の目的は、上記した(7) に示
した課題を解決するため、設計データの管理として設計
制約や設計指標も設計データと同様に管理できるように
し、よりきめ細かで手戻りの少ない設計支援を実現する
ことができる電子回路設計データ管理システムを提供す
ることを目的とする。
【0030】
【課題を解決するための手段】図1は本発明の原理図で
あり、同図において、1,2,3は階層モジユール構造
に分割された電子回路設計データ、5はインタフェー
ス、6は設計作業の支援をするCADツール、11〜1
5は階層モジユールにおけるオブジェクト群である。
【0031】上記課題を解決するため、本発明の請求項
1の発明は図1に示すように、電子回路の設計/解析作
業を行うための電子回路設計データの管理システムにお
いて、電子回路設計データ1,2,3を設計階層に応じ
階層モジュール構造とするとともに、各階層のデータ
を、記述レベルの相違する構造記述データと動作記述デ
ータに分けて、構造記述データをオブジェクト11,1
2,13,14,15に分割し、各階層内、各階層間の
オブジェクトをリンクで関係付けることにより、項目の
異なる設計データ、データ長の異なる設計データ等を含
む電子回路設計データを、統一的かつ一元的に管理する
ようにしたものである。
【0032】本発明の請求項2の発明は、請求項1の発
明において、設計/解析作業を進める過程において必要
となる設計変更履歴情報13を、対応する設計データと
リンクで関係付けることにより、周辺データの重複量、
変更履歴管理のための制御データのオーバヘッドの量を
調整しつつ管理するようにしたものである。本発明の請
求項3の発明は、請求項1または請求項2の発明におい
て、内容の異なる設計を行って、基盤となる一組の設計
データに新たな設計データを付加する際、基盤となる一
組の設計データに新たな設計データをリンクで関係付け
ることにより、付加する新たな設計データの複数組を効
率的に管理できるようにしたものである。
【0033】本発明の請求項4の発明は、請求項1,2
または請求項3の発明において、階層モジュール構造を
持つ設計データの同一部分に対して、設計記述レベルの
異なる表現形式のデータ14をリンクで関係付けること
により、設計記述レベルの異なる複数の表現形式のデー
タを管理できるようにするとともに、全体の電子回路設
計データから、部分毎に任意の設計記述レベルが混在す
るデータを容易に抽出できるようにしたものである。
【0034】本発明の請求項5の発明は、請求項1,
2,3または請求項4の発明において、設計データの全
体を統一管理するホスト計算機と、該ホスト計算機とネ
ットワークを介して接続され、階層モジュール構造の中
の特定設計部分の処理を行う分散処理計算機を設け、上
記ホスト計算機もしくは分散処理計算機が、上記電子回
路設計データ管理用データベースシステムに格納された
データにより、どの部分のどの設計データがどの分散処
理計算機により処理され、その設計結果としての設計デ
ータが上記ホスト計算機に戻されているか否かの管理を
行うようにしたものである。
【0035】本発明の請求項6の発明は、請求項1,
2,3,4または請求項5の発明において、種々の設計
作業を支援するCADツール6と表形式のデータと階層
モジュール構造を持つ電子回路設計データ間の受渡しを
するインタフェース5を設け、異なる設計思想で設計さ
れたCADツールのデータ、表形式のデータ、もしく
は、上記階層モジュール構造を持つ電子回路設計データ
間を、双方が必要とする設計作業の内容に応じた効率的
な設計データ単位で受渡しできるようにしたものであ
る。
【0036】本発明の請求項7の発明は、請求項1,
2,3,4,5または請求項6の発明において、設計者
の意図/目標あるいは知識、もしくは設計素材等に起因
する設計制約条件を、設計データの部分部分に予め登録
しておき、内容の異なる種々の設計/解析作業を進める
にあたって、上記設計制約条件を適宜動的に参照するこ
とにより、高品質で効率的な設計支援を行うようにした
ものである。
【0037】
【作用】図1において、管理単位とする電子回路設計デ
ータのまとまりを階層モジュール1,2,3,4毎に分
割しそれらをリンク付けする。また、各階層の電子回路
設計データを構造記述と動作記述のような記述レベルの
相違するデータに分割し、構造記述データについては、
外部端子データ、サブモジュール、ネットデータ等のオ
ブジェクト群11,12,13,14,15に分割す
る。そして、一つ一つのデータを設計作業内容毎に分割
しリンク付けする。さらに、必要に応じて、設計変更履
歴を示す履歴情報13のような設計属性に階層分割して
管理する。
【0038】本発明の請求項1の発明においては、電子
回路設計データを上記のように設計階層に応じた階層モ
ジュールに分割して管理しているので、計算機処理効率
を多少犠牲にすることかあっても、データ項目の性格や
データの長さがことなるデータを含む電子回路データを
統一的にかつ一元的に管理することができ、電子回路の
設計効率の向上を図ることができる。
【0039】本発明の請求項2の発明においては、設計
変更履歴情報13を、対応する設計データとリンクで関
係付け、周辺データの重複量、変更履歴管理のための制
御データのオーバヘッドの量を調整しつつ管理するよう
にしたので、大量の設計データの重複保管を避けること
ができ、効率的な設計履歴管理を行うことができる。本
発明の請求項3の発明においては、基盤となる一組の設
計データに新たな設計データをリンクで関係付けるよう
にしたので、基盤となる設計データを重複保管すること
なく、複数の新たな設計データを効率的に一元管理し、
必要時、必要なデータを取り出すことが可能となる。
【0040】本発明の請求項4の発明においては、設計
記述レベルの異なる表現形式のデータ14をリンクで関
係付けることにより、設計記述レベルの異なる複数の表
現形式のデータを効率的に管理することができる。本発
明の請求項5の発明においては、設計データの全体を統
一管理するホスト計算機と、該ホスト計算機とネットワ
ークを介して接続され、階層モジュール構造の中の特定
設計部分の処理を行う分散処理計算機を設け、上記ホス
ト計算機もしくは分散処理計算機が、上記電子回路設計
データ管理用データベースシステムに格納されたデータ
により、どの部分のどの設計データがどの分散処理計算
機により処理され、その設計結果としての設計データが
上記ホスト計算機に戻されているか否かの管理を行うよ
うにしたので、分散処理形態の管理を確実かつ効率的に
行うことができる。
【0041】本発明の請求項6の発明においては、種々
の設計作業を支援するCADツール6と表形式のデータ
と階層モジュール構造を持つ電子回路設計データ間の受
渡しをするインタフェース5を設けたので、異なる設計
思想で設計されたCADツールのデータ、表形式のデー
タ、もしくは、CADツールと上記階層モジュール構造
を持つ電子回路設計データ間を、双方が必要とする設計
作業の内容に応じた効率的な設計データ単位で受渡しを
行うことができ、設計効率を向上させることができる。
【0042】本発明の請求項7の発明の発明において
は、設計者の意図/目標あるいは知識、もしくは設計素
材等に起因する設計制約条件を、設計データの部分部分
に予め登録しておき、内容の異なる種々の設計/解析作
業を進めるにあたって、上記設計制約条件を適宜動的に
参照できるようにしたので、高品質で効率的な設計支援
を行うことが可能となる。
【0043】
【実施例】図2は本発明の実施例における電子回路設計
データの管理方法を示す図であり、本実施例において
は、図5に例示したプリント板回路のデータ管理方法を
示している。同図において、21はプリント板回路設計
データ・オブジェクト群を記述した第1の階層、22は
LSI設計データ・オブジェクト群を記述した第2の階
層、23はLSI内レイアウト・ブロック設計データ・
オブジェクト群を記述した第3の階層であり、図6の場
合と同様、同図の各表における、(1) 、(2) 、(3) 、
a,b,c、〜、α,β,δは、それぞれ図5に示
したプリント板回路の外部端子、LSIa〜LSIc、
各LSIの入出力端子、ネットに番号に対応している。
【0044】プリント板回路設計データ・オブジェクト
群を記述した第1の階層21において、プリント板タイ
トル・オブジェクト211は図6に示したプリント板タ
イトルデータとほぼ同じ内容のデータを管理するが、更
に、上位設計階層モジュールへのリンクを持ち、階層モ
ジュール構造を陽に管理する。また、プリント板タイト
ル・オブジェクト211はプリント板外部端子データ・
オブジェクト212や搭載LSIデータ・オブジェクト
213や、更に、専用データとしての動作記述テキスト
216等への明確な対応付けのためのリンクを持ち、陽
なデータ間の関係管理を行う。
【0045】すなわち、該リンクを介して上位設計階層
モジュールやプリント板外部端子データ・オブジェクト
212へアクセスすることが可能である。本実施例にお
いて、図6に示したプリント板外部端子データ表は、論
理回路設計データ、論理回路図設計データなどの各設計
作業内容毎のオブジェクトとしてのまとまりに分割さ
れ、基本データからのリンク接続により、柔軟に管理さ
れる。
【0046】例えば、図2においては、プリント板外部
端子データは論理設計属性データ・オブジェクト、実装
設計属性データ・オブジェクト、テスト設計属性データ
・オブジェクトに分けられ、論理設計属性データから実
装設計属性データ、テスト設計属性データへリンク接続
されている。なお、外部端子の一つ一つを分割しない
で、一つのかたまり(オブジェクト)として扱うのは、
外部端子の一つ一つをオブジェクトとして管理すること
による制御データのオーバヘッドの極端な増大を避ける
ためである。
【0047】また、搭載LSIデータやプリント板上ネ
ット・データについては、一つ一つの搭載LSI、プリ
ント板上ネットを個別に分割して管理し、これらが順次
リンクによって関係付けられる。さらに、それぞれが、
プリント板外部端子データの場合と同様に設計作業内容
毎に分割され、それぞれオブジェクトを構成し、基本デ
ータからのリンクによって柔軟に管理されている。
【0048】図2の例において、搭載LSIデータは
(a),(b),(c),…,の各LSI毎に分割さ
れ、これらが順次リンク接続される。また、これらがプ
リント板外部端子データと同様に、論理設計属性デー
タ、実装設計属性データ、テスト設計属性データに分け
られ、搭載LSIオブジェクト群213として管理さ
れ、それらはリンクによって関係付けられている。さら
に、搭載LSIデータはリンクにより設計変更履歴情報
を記述した旧実装設計属性オブジェクト群214に関係
付けられる。
【0049】また、同様に、プリント板上ネット・デー
タについても、α,β,γ,δ,…,のプリント板上の
ネット毎に分割され、これらが順次リンク接続される。
また、これらがプリント板外部端子データと同様に、論
理設計属性データ、実装設計属性データ、テスト設計属
性データに分けられ、プリント板上ネット・オブジェク
ト群として管理され、それらはリンクによって関係付け
られている。さらに、プリント板上ネット・データはリ
ンクにより配線図形データ・オブジェクト群217に関
係付けられる。
【0050】LSI設計データ・オブジェクト群22、
LSI内レイアウト・ブロック設計データオブジェクト
群についても、上記と同様に、オブジェクトに分割さ
れ、それらがリンクにより関係付けられている。すなわ
ち、本実施例においては、管理単位とする設計データの
まとまり(オブジェクト)を、まず階層モジュール毎に
分割し、次に動作記述と構造記述のような記述レベルの
相違するデータで分割し、構造記述データについては、
外部端子データ(複数あっても、外部端子一つ一つには
分割しない)、サブモジュールデータ、ネットワークデ
ータに分割し、さらに、サブモジュールおよびネットに
ついては、一つ一つに分割する。
【0051】そして、一つ一つの各データを設計作業内
容毎に分割しリンク付けし、必要に応じ、更に細かな設
計属性(変更履歴等も含む)に階層分割し管理してい
る。本実施例においては、上記のように、階層モジュー
ル構造を陽に管理しているため、図6の従来例のよう
に、下階層モジュールの入出力端子データを複写し、階
層間の関係を分離することなく、階層モジュール構造そ
のものを管理することができ、より効率的に管理するこ
とが可能となる。
【0052】なお、同一サブモジュールが複数個使用さ
れるような場合には、鋳型から作成される実体データと
して管理されることとなるが、この場合、上位階層で必
要なデータのみ実体データとして複写管理することとな
る。また、各データを設計作業内容毎に分割しリンク付
けしているので、論理設計の結果に基づいて実装設計を
行って実装データを付加する場合など、基盤となるデー
タに、複数の内容の異なる設計データを付加する場合、
基盤となる一組の設計データに対して、付加する設計デ
ータの複数組を効率的に管理することができる。
【0053】さらに、階層モジュール構造を持つ設計デ
ータのある部分に対して、例えば、論理ゲートによる回
路設計記述と、IEEE標準となっているVHDLによ
る動作記述など、設計記述レベルの異なる複数の表現を
管理することができ、また、全体の設計データを参照す
るとき、部分毎に任意の設計記述レベルの混在する記述
を容易に抽出することができる。
【0054】また、設計者の意図/目標あるいは知識、
例えば、LSIテクノロジー等から得られる固有条件等
の設計素材に起因する設計制約条件を設計データの部分
部分に予め登録しておくことができる。このため、設計
/解析作業を進めるに当たり、上記したデータを適宜動
的に参照することにより高品質で手戻りが少なく、かつ
効率的な作業を行うことが可能となる。
【0055】図3は上記したオブジェクト指向データベ
ースのシステム構成を示す図であり、同図は、従来の設
計データ管理の長所を保持しつつ、異なる設計思想を持
つインタフェースへの対応が可能な構成を示している。
同図において、31は特定のCADデータ等のオブジェ
クト単位のデータ、32は従来例に示した一括表形式の
データ、33はデータベース管理機能であり、331は
データ定義を行うオブジェクト定義管理部、332は特
定のCADシステムのオブジェクト単位のデータと上記
実施例に示したオブジェクト形式のデータ(以下、これ
をオブジェクト指向のデータという)との変換を行うエ
ンドユーザ/ISV(INDEPEDENT SOFTWARE VENDER)標
準インタフェース管理部、333は一括表形式のデータ
と上記実施例に示したオブジェクト指向のデータとの変
換を行うDA(DESIGN AUTOMATION )アプリケーション
・プログラム・インタフェース管理部であり、上記DA
(DESIGN AUTOMATION )はここでは、CADと同義で用
いている。
【0056】また、334は上記実施例に示したオブジ
ェクト指向のデータが格納されたデータベースにアクセ
スを行うためのデータベース・アクセス管理部、また、
34はオブジェクト指向型のDAデータベースである。
同図において、特定のCADデータ等のオブジェクト単
位のデータ31は、エンドユーザ/ISV(INDEPEDENT
SOFTWARE VENDER)標準インタフェース管理部332で
上記実施例に示したオブジェクト指向のデータに変換さ
れて、データベース・アクセス管理部334を介して、
オブジェクト指向型DAデータベース34に格納され、
同様に、従来例に示した一括表形式のデータ32は、D
Aアプリケーション・プログラム・インタフェース管理
部333で変換され、データベース・アクセス管理部3
34を介して、オブジェクト指向型DAデータベース3
4に格納される。
【0057】また、オブジェクト指向型DAデータベー
ス34に格納されているオブジェクト指向のデータは、
同様にエンドユーザ/ISV(INDEPEDENT SOFTWARE VE
NDER)標準インタフェース管理部332、DAアプリケ
ーション・プログラム・インタフェース管理部333で
それぞれ、オブジェクト単位データ31、一括表形式デ
ータ32に変換される。
【0058】以上のようなデータベース管理機能を設け
ることにより、種々の設計作業を支援する異なる設計思
想のCADツール、表形式のデータ、オブジェクト指向
型DAデータベース34のデータ間で、双方が必要とす
る設計作業の内容に必要かつ十分な設計データを必然性
があり、かつ分かりやすい単位で効率的に受渡しするこ
とができ、従来の設計データの管理方法の長所を保ちな
がら、異なる設計思想を持つシステムのデータとのイン
タフェースを取ることができる。
【0059】図4は上記実施例に示したオブジェクト指
向のデータを分散管理するためのシステム構成の一例を
示す図であり、同図において、41はオブジェクト・デ
ータベース、411はDAホスト計算機、412は統合
設計データ・ファイルであり、オブジェクト・データベ
ース41の統合設計データ・ファイル412には、例え
ば、全体の電子回路設計データのオブジェクト群が格納
されている。
【0060】また、42はLSI論理設計ローカル・ス
テーション、421はLSIの論理設計データ・オブジ
ェクト群を格納するLSI論理設計データ・ファイル、
422はEWS(ENGINEERING WORK STATION)、43は
LSI実装設計ローカル・ステーション、431はLS
Iの実装設計データ・オブジェクト群を格納するLSI
実装設計データ・ファイル、432はEWS(ENGINEER
ING WORK STATION)であり、オブジェクト・データベー
ス41、LSI論理設計ローカル・ステーション42、
LSI実装設計ローカル・ステーション43はLANを
介して接続されている。
【0061】同図において、設計者は、LSI論理設計
ローカル・ステーション42もしくはLSI実装設計ロ
ーカル・ステーション43のEWS(ENGINEERING WORK
STATION)から、LSI論理設計データ・ファイル42
1あるいはLSI実装設計データ・ファイル431に格
納されたオブジェクト群にアクセスし、設計作業を行
う。また、自ローカル・ステーションのファイルに必要
とするデータが格納されていない場合には、オブジェク
ト・データベース41の統合設計データ・ファイル41
2、他ローカルステーションにアクセスして必要なデー
タを得て、設計作業を進める。
【0062】また、その際、DAホスト計算機411
は、電子回路設計データのどの設計データがどのEWS
で分散処理され、その設計結果としての設計データが、
DAホスト計算機411に既に戻されているか否かの分
散処理管理を行う。なお、上記分散処理管理方式におい
ては、オブジェクト・データベース41が電子回路設計
データの全体のデータを管理し、ローカル・ステーショ
ンがそれぞれLSI論理設計データとLSI実装設計デ
ータを管理するように構成しているが、各々のローカル
・ステーションがプリント板設計データ、LSI設計デ
ータなどの階層毎のデータを管理するように構成した
り、あるいは、オブジェクト・データベース41が管理
データのみを持ち、ローカル・ステーションが各オブジ
ェクト群を分散して管理するように構成することもでき
る。
【0063】また、DAホスト計算機を設けず、DAホ
スト計算機が行う処理をローカル・ステーションの特定
のEWSに行わせることも可能である。以上のような分
散処理管理方式を採用するとともに、高性能なワークス
テーションを活用することにより、オブジェクト間をリ
ンク構造としたことによるアクセス性能の低下に対応す
ることが可能である。
【0064】以上、本発明の実施例をプリント板回路設
計を例にして説明したが、プリント板をサブモジュール
とする装置、MCM(MULTI CHIP MODULE )やLSIや
個別部品をサブモジュールとするプリント板回路、機能
ブロックや機能セル、基本論理ゲートやトランジスタ素
子等をサブモジュールとするLSI回路等の設計データ
の管理においても、本発明を同様に適用することができ
る。
【0065】
【発明の効果】以上説明したことから明らかなように、
本発明においては、電子回路設計データを階層モジュー
ル構造とするとともに、各階層のデータをオブジェクト
に分割し、各階層内、各階層間のオブジェクトをリンク
で関係付けることにより、項目の異なる設計データ、デ
ータ長の異なる設計データ等を含む電子回路設計データ
を統一的かつ一元的に管理するようにしたので、次の効
果を得ることができ、近年必要性の高まっている諸課題
に効率的に対応することが可能となる。 階層モジュ
ール構造を明確に管理することができ、設計変更のあっ
た部分を管理単位となっているオブジェクトのスタック
により妥当な単位で合理的に管理することができる。
一つの論理設計データに対する複数の実装設計データ
の対応管理のような複雑な管理を容易に実現することが
できる。 動作記述と構造記述のような記述レベルの
混在する組み合わせ設計データの管理を合理的に行うこ
とができる。 階層モジュール構造の設計作業内容に
応じた分散処理を合理的に管理することができる。
インタフェースの設計思想の異なるCADシステムとの
インタフェースの形成において、従来では専用データと
して明瞭な管理が不可能であった不定長データも、サブ
モジュールやネットという自然なまとまりと設計作業内
容を単位とする合理的まとまりとして管理されているた
め、容易に効率的かつ柔軟なインタフェースに対応する
ことができる。 設計単位としてのオブジェクト階層
を追加することで、テキストや数式のような設計条件、
設計目標といった従来の構造では管理不可能であったデ
ータについても、きめ細かで柔軟に管理を行うことがで
きる。
【図面の簡単な説明】
【図1】本発明の原理図である。
【図2】本発明の実施例における電子回路設計データの
管理方法を示す図である。
【図3】本発明の実施例のデータベースのシステム構成
を示す図である。
【図4】本発明の実施例における分散管理システムの構
成例を示す図である。
【図5】本発明の前提となるプリント板回路の一例を示
す図である。
【図6】従来の電子回路データの管理方法を示す図であ
る。
【符号の説明】
21 プリント板回路設計データ・オブジェクト群 22 LSI設計データ・オブジェクト群 23 LSI内レイアウト・ブロック設計データ・
オブジェクト群 211 プリント板タイトル・オブジェクト 212 プリント板外部端子オブジェクト 213 搭載LSIオブジェクト群 214 旧実装設計属性オブジェクト群 215 プリント板上ネットオブジェクト群 216 動作記述テキストオブジェクト 217 配線図形データオブジェクト群 31 オブジェクト単位のデータ 32 一括表形式のデータ 33 データベース管理機能 331 オブジェクト定義管理部 332 エンドユーザ/ISV標準インタフェース管
理部 333 DAアプリケーション・プログラム・インタ
フェース管理部 334 データベース・アクセス管理部 34 DAデータベース 41 オブジェクト・データベース 411 DAホスト計算機 412 統合設計データ・ファイル 42 LSI論理設計ローカル・ステーション 421 LSI論理設計データ・ファイル 422 EWS(ENGINEERING WORK STATION) 43 LSI実装設計ローカル・ステーション 421 LSI実装設計データ・ファイル
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−332965(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 17/50

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 電子回路の設計/解析作業を行うための
    電子回路設計データの管理を管理するデータベースシス
    テムを備えた電子回路設計データの管理システムであっ
    て、 電子回路設計データを設計階層に応じた階層モジュール
    構造とするとともに、各階層のデータを、記述レベルの
    相違する構造記述データと動作記述データに分けて、構
    造記述データをオブジェクトに分割し、各階層内、各
    階層間のオブジェクトをリンクで関係付けてデータベー
    スに格納し、 上記データベースに格納されたデータにより、電子回路
    設計データを統一的かつ一元的に管理することを特徴と
    する電子回路設計データ管理システム。
  2. 【請求項2】 設計/解析作業を進める過程において必
    要となる設計変更履歴情報を、対応する設計データとリ
    ンクで関係付けた、 ことを特徴とする請求項1の電子回路設計データ管理シ
    ステム
  3. 【請求項3】 内容の異なる設計を行って、基盤となる
    一組の設計データに新たな設計データを付加する際、 基盤となる一組の設計データに新たな設計データをリン
    クで関係付けることを特徴とする請求項1または請求項
    2の電子回路設計データ管理システム
  4. 【請求項4】 階層モジュール構造を持つ設計データの
    同一部分に対して、 設計記述レベルの異なる表現形式のデータをリンクで関
    係付けることを特徴とする請求項1,2または請求項3
    電子回路設計データ管理システム
  5. 【請求項5】 設計データの全体を統一管理するホスト
    計算機と、該ホスト計算機とネットワークを介して接続
    され、階層モジュール構造の中の特定設計部分の処理を
    行う分散処理計算機を設け、 上記ホスト計算機もしくは分散処理計算機が、上記電子
    回路設計データ管理用のデータベースシステムに格納さ
    れたデータにより、どの部分のどの設計データがどの分
    散処理計算機により処理され、その設計結果としての設
    計データが上記ホスト計算機に戻されているか否かの管
    理を行うことを特徴とする請求項1,2,3または請求
    項4の電子回路設計データ管理システム
  6. 【請求項6】 種々の設計作業を支援するCADツール
    と表形式のデータと階層モジュール構造を持つ電子回路
    設計データ間の受渡しをするインタフェースを設け、 異なる設計思想で設計されたCADツールのデータ、表
    形式のデータ、もしくは、上記階層モジュール構造を持
    つ電子回路設計データ間を、双方が必要とする設計作業
    の内容に応じた効率的な設計データ単位で受渡しできる
    ようにしたことを特徴とする請求項1,2,3,4また
    は請求項5の電子回路設計データ管理システム
  7. 【請求項7】 設計者の意図/目標あるいは知識、もし
    くは設計素材等に起因する設計制約条件を、設計データ
    の部分部分に予め登録しておき、 内容の異なる種々の設計/解析作業を進めるにあたっ
    て、上記設計制約条件を適宜動的に参照できるようにし
    ことを特徴とする請求項1,2,3,4,5または請
    求項6の電子回路設計データ管理システム
JP23865193A 1993-09-27 1993-09-27 電子回路設計データ管理システム Expired - Fee Related JP3202845B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP23865193A JP3202845B2 (ja) 1993-09-27 1993-09-27 電子回路設計データ管理システム
US08/882,754 US5856925A (en) 1993-09-27 1997-06-05 Method for making electronic circuit design data and CAD system using the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23865193A JP3202845B2 (ja) 1993-09-27 1993-09-27 電子回路設計データ管理システム

Publications (2)

Publication Number Publication Date
JPH0793395A JPH0793395A (ja) 1995-04-07
JP3202845B2 true JP3202845B2 (ja) 2001-08-27

Family

ID=17033302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23865193A Expired - Fee Related JP3202845B2 (ja) 1993-09-27 1993-09-27 電子回路設計データ管理システム

Country Status (2)

Country Link
US (1) US5856925A (ja)
JP (1) JP3202845B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE37836E1 (en) 1996-04-26 2002-09-10 Seiko Epson Corporation Projector
US20220004693A1 (en) * 2020-07-06 2022-01-06 Synopsys, Inc. Incremental routing based pin assignment

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825651A (en) * 1996-09-03 1998-10-20 Trilogy Development Group, Inc. Method and apparatus for maintaining and configuring systems
US20030217252A1 (en) 1998-10-03 2003-11-20 Neeraj Gupta Method and apparatus for maintaining and configuring systems
JP3057019B2 (ja) * 1997-01-24 2000-06-26 キヤノン株式会社 部品選定装置及びcad機能を備えた部品選定システム
JP3288264B2 (ja) * 1997-06-26 2002-06-04 富士通株式会社 設計情報管理システム,設計情報アクセス装置およびプログラム記憶媒体
JP3571526B2 (ja) * 1997-10-23 2004-09-29 富士通株式会社 システム設計/評価cadシステムおよびそのプログラム記憶媒体
US6647305B1 (en) * 2000-06-19 2003-11-11 David H. Bigelow Product design system and method
US6718218B1 (en) * 2000-10-06 2004-04-06 Hewlett-Packard Company CAD data model with design notes
US7490301B2 (en) * 2000-12-25 2009-02-10 Fujitsu Limited Computer readable recording medium storing program for managing CAD data
JP2002230061A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 半導体回路接続データベース及びこれを用いた半導体回路設計方法
US6920624B2 (en) * 2002-01-17 2005-07-19 Seagate Technology, Llc Methodology of creating an object database from a Gerber file
JP4297744B2 (ja) * 2003-07-01 2009-07-15 株式会社日立製作所 Lsi内部論理設計システム
US7069095B2 (en) * 2003-12-04 2006-06-27 Hewlett-Packard Development Company, L.P. System and method for populating a computer-aided design program's database with design parameters
US7471989B2 (en) * 2004-02-26 2008-12-30 The Boeing Company Identification of engineering intent requirements in an electronic environment
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US7231623B2 (en) * 2004-09-30 2007-06-12 Lsi Corporation Netlist database
US7283995B2 (en) * 2004-09-30 2007-10-16 Lsi Corporation NQL—netlist query language
JP2006338154A (ja) * 2005-05-31 2006-12-14 Toshiba Corp Cadシステム、プログラムおよびテキスト入力支援方法
JP2008084205A (ja) * 2006-09-28 2008-04-10 Fujitsu Ltd Cadデータ処理プログラム
JP4806338B2 (ja) * 2006-12-05 2011-11-02 富士通株式会社 Cad装置およびcadプログラム
JP2008140303A (ja) * 2006-12-05 2008-06-19 Fujitsu Ltd Cad装置およびcadプログラム
JP5082784B2 (ja) * 2007-11-09 2012-11-28 富士通株式会社 Cadシステム及びプログラム
JP2009176053A (ja) * 2008-01-24 2009-08-06 Fujitsu Ltd 解析支援装置、解析支援方法および解析支援プログラム
JP2009176052A (ja) * 2008-01-24 2009-08-06 Fujitsu Ltd 解析支援装置、解析支援方法および解析支援プログラム
JP2009176050A (ja) * 2008-01-24 2009-08-06 Fujitsu Ltd 解析支援装置、解析支援方法および解析支援プログラム
JP2009176049A (ja) * 2008-01-24 2009-08-06 Fujitsu Ltd 解析支援装置、解析支援方法および解析支援プログラム
JP5562359B2 (ja) 2010-02-03 2014-07-30 富士通株式会社 回路設計方法、回路設計システム及びプログラム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612618A (en) * 1983-06-10 1986-09-16 Rca Corporation Hierarchical, computerized design of integrated circuits
US5175693A (en) * 1989-06-01 1992-12-29 Kabushiki Kaisha Toshiba Method of designing semiconductor integrated circuit device
JPH03188650A (ja) * 1989-12-18 1991-08-16 Hitachi Ltd 配線経路処理方法、配線経路処理システム、及び半導体集積回路
DE69031758T2 (de) * 1990-04-13 1998-05-28 Koninkl Philips Electronics Nv Verfahren zur Organisation von und zum Zugriff auf Produkt beschreibenden Daten in Zusammenhang mit einem technischen Prozess
US5355317A (en) * 1991-02-26 1994-10-11 Texas Instruments Incorporated Method and apparatus for system design
JPH06187384A (ja) * 1991-02-26 1994-07-08 Texas Instr Inc <Ti> 設計方法及び設計支援装置
US5357440A (en) * 1991-02-26 1994-10-18 Texas Instruments Incorporated Method and apparatus for aiding system design
JP2695078B2 (ja) * 1991-06-10 1997-12-24 株式会社東芝 データ処理装置クロック信号の分配方法
JP2995963B2 (ja) * 1991-10-11 1999-12-27 富士ゼロックス株式会社 階層的回路データベース最適化装置及び階層的回路データベース最適化方法
US5499192A (en) * 1991-10-30 1996-03-12 Xilinx, Inc. Method for generating logic modules from a high level block diagram
US5363313A (en) * 1992-02-28 1994-11-08 Cadence Design Systems, Inc. Multiple-layer contour searching method and apparatus for circuit building block placement
JPH06102659A (ja) * 1992-09-22 1994-04-15 Toshiba Corp マスク・レイアウト生成方法
US5455525A (en) * 1993-12-06 1995-10-03 Intelligent Logic Systems, Inc. Hierarchically-structured programmable logic array and system for interconnecting logic elements in the logic array

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE37836E1 (en) 1996-04-26 2002-09-10 Seiko Epson Corporation Projector
USRE38306E1 (en) 1996-04-26 2003-11-11 Seiko Epson Corporation Projector
US20220004693A1 (en) * 2020-07-06 2022-01-06 Synopsys, Inc. Incremental routing based pin assignment
US11853680B2 (en) * 2020-07-06 2023-12-26 Synopsys, Inc. Incremental routing based pin assignment

Also Published As

Publication number Publication date
US5856925A (en) 1999-01-05
JPH0793395A (ja) 1995-04-07

Similar Documents

Publication Publication Date Title
JP3202845B2 (ja) 電子回路設計データ管理システム
US9361415B1 (en) Method, system, and computer program product for implementing a multi-fabric electronic design spanning across multiple design fabrics
US5384710A (en) Circuit level netlist generation
US20090228849A1 (en) Method for Using an Equivalence Checker to Reduce Verification Effort in a System Having Analog Blocks
US20030101331A1 (en) ASIC design technique
WO2003048995A1 (en) Method of concurrent visualization of process module outputs
US6113647A (en) Computer aided design system and method using hierarchical and flat netlist circuit representations
US6526561B2 (en) Database for designing integrated circuit device, and method for designing integrated circuit device
Crawford EDIF: A mechanism for the exchange of design information
US6598216B2 (en) Method for enhancing a power bus in I/O regions of an ASIC device
Crawford An electronic design interchange format
JP3193167B2 (ja) 論理合成システム
Golden et al. Design automation and the programmable logic array macro
US6502227B1 (en) LSI design method which never produces timing error having influence on entire specification of LSI function, after design of layout and circuit of detailed portion
Acito Leveraging the best of package and IC design for system enablement
Brandtner Chip-package codesign flow for mixed-signal SiP designs
JP2962292B2 (ja) レイアウト設計を考慮したlsi論理設計支援システム
Smith A data architecture for an uncertain design and manufacturing environment
Suzuki et al. TRIP: an automated technology mapping system
Li SiP Schematic Design Input
Chang et al. Engineering design aspects
Hill et al. Overview of the IDA system: A toolset for VLSI layout synthesis
Kawano et al. The design of a data base organization for an electronic equipment DA system
Cottrell et al. CHDStd-a model for deep submicron design tools
Yuan Key to a successful cell library development: design methodology

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010612

LAPS Cancellation because of no payment of annual fees