JPH11187051A - 媒体アクセスコントローラからのパケットデータを伝送するための方法および装置 - Google Patents
媒体アクセスコントローラからのパケットデータを伝送するための方法および装置Info
- Publication number
- JPH11187051A JPH11187051A JP10227969A JP22796998A JPH11187051A JP H11187051 A JPH11187051 A JP H11187051A JP 10227969 A JP10227969 A JP 10227969A JP 22796998 A JP22796998 A JP 22796998A JP H11187051 A JPH11187051 A JP H11187051A
- Authority
- JP
- Japan
- Prior art keywords
- media interface
- segments
- outputting
- link
- preamble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/24—Multipath
- H04L45/245—Link aggregation, e.g. trunking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/12—Avoiding congestion; Recovering from congestion
- H04L47/125—Avoiding congestion; Recovering from congestion by balancing the load, e.g. traffic engineering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/43—Assembling or disassembling of packets, e.g. segmentation and reassembly [SAR]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Abstract
(57)【要約】
【課題】 媒体アクセスコントローラからのパケットデ
ータのセグメントを多数の物理リンク上で伝送するため
の装置および方法を提供する。 【解決手段】 ギガビット媒体アクセスコントローラ
（１６）を有するギガビットネットワークノード（１
２）は、物理インタフェース（２０）に結合された複数
の１００ＭＢ／ｓ媒体インタフェースリンク（２１）を
使用して、低コストのデータリンク（２２）を使用する
ギガビットネットワークの実装を可能にする。調停層
（１８）はギガビットＭＡＣ（１６）からのデータパケ
ットを複数のセグメントに分割し、セグメントは所定の
出力プロトコルに従って複数の媒体インタフェースリン
ク（２１）に出力される。宛先ステーションの対応の媒
体インタフェースは、データトラフィックの効率的な負
荷分散がなされた複数の伝送経路（２２）より受取った
セグメントからデータパケットを再収集する。
ータのセグメントを多数の物理リンク上で伝送するため
の装置および方法を提供する。 【解決手段】 ギガビット媒体アクセスコントローラ
（１６）を有するギガビットネットワークノード（１
２）は、物理インタフェース（２０）に結合された複数
の１００ＭＢ／ｓ媒体インタフェースリンク（２１）を
使用して、低コストのデータリンク（２２）を使用する
ギガビットネットワークの実装を可能にする。調停層
（１８）はギガビットＭＡＣ（１６）からのデータパケ
ットを複数のセグメントに分割し、セグメントは所定の
出力プロトコルに従って複数の媒体インタフェースリン
ク（２１）に出力される。宛先ステーションの対応の媒
体インタフェースは、データトラフィックの効率的な負
荷分散がなされた複数の伝送経路（２２）より受取った
セグメントからデータパケットを再収集する。
Description
【０００１】
【発明の背景】技術分野 この発明は、高速ネットワーク上のパケットデータの伝
送に関し、より特定的には、媒体アクセス制御（ＭＡ
Ｃ）層からのデータを少なくとも１ギガビット／秒のデ
ータレートで動作する全二重ネットワークの物理層上に
伝送するための方法およびシステムに関する。ここに開
示する実施例は、ネットワーク接続されたコンピュータ
およびネットワーク制御システムに適用が可能である。
送に関し、より特定的には、媒体アクセス制御（ＭＡ
Ｃ）層からのデータを少なくとも１ギガビット／秒のデ
ータレートで動作する全二重ネットワークの物理層上に
伝送するための方法およびシステムに関する。ここに開
示する実施例は、ネットワーク接続されたコンピュータ
およびネットワーク制御システムに適用が可能である。
【０００２】背景技術 ローカルエリアネットワークは、ネットワークケーブル
または他の媒体を使用してネットワーク上のステーショ
ンをリンクする。ローカルエリアネットワークの各アー
キテクチャは、データパケットをネットワーク媒体上で
伝送するために物理層のトランシーバに送信する、媒体
アクセス制御（ＭＡＣ）を使用する。
または他の媒体を使用してネットワーク上のステーショ
ンをリンクする。ローカルエリアネットワークの各アー
キテクチャは、データパケットをネットワーク媒体上で
伝送するために物理層のトランシーバに送信する、媒体
アクセス制御（ＭＡＣ）を使用する。
【０００３】イーサネット（Ethernet）（登録商標）プ
ロトコルＩＳＯ／ＩＥＣ８８０２−３（１９９３年版、
ＡＮＳＩ／ＩＥＥＥ規格８０２．３）は、すべてのステ
ーションが平等にネットワークチャネルにアクセスする
ことを可能にする、半二重媒体アクセス機構を規定す
る。この半二重機構は典型的に、１０ＭＢ／秒または１
００ＭＢ／秒のいずれかで動作する。イーサネットネッ
トワークのためには、全二重環境もまた提案されてお
り、これがＩＥＥＥ８０２．３ｘ、フロー制御を有する
全二重−作業草案（Full-Duplex with Flow Control -
Working Draft ）（０．３）と呼ばれる。全二重環境
は、たとえば１００ＭＢ／秒の交換ハブを用いて、２つ
のネットワークのステーション間に双方向のポイントツ
ーポイント通信リンクを提供し、それにより、２つのス
テーションが、互いの間でイーサネットデータパケット
を、衝突なしに同時に送受信することが可能となる。
ロトコルＩＳＯ／ＩＥＣ８８０２−３（１９９３年版、
ＡＮＳＩ／ＩＥＥＥ規格８０２．３）は、すべてのステ
ーションが平等にネットワークチャネルにアクセスする
ことを可能にする、半二重媒体アクセス機構を規定す
る。この半二重機構は典型的に、１０ＭＢ／秒または１
００ＭＢ／秒のいずれかで動作する。イーサネットネッ
トワークのためには、全二重環境もまた提案されてお
り、これがＩＥＥＥ８０２．３ｘ、フロー制御を有する
全二重−作業草案（Full-Duplex with Flow Control -
Working Draft ）（０．３）と呼ばれる。全二重環境
は、たとえば１００ＭＢ／秒の交換ハブを用いて、２つ
のネットワークのステーション間に双方向のポイントツ
ーポイント通信リンクを提供し、それにより、２つのス
テーションが、互いの間でイーサネットデータパケット
を、衝突なしに同時に送受信することが可能となる。
【０００４】ＩＥＥＥ８０２．３ｚタスクフォース（Ta
sk Force）は現在、共用（すなわち半二重）および全二
重のギガビットイーサネットの動作のための規格を規定
している。この規格は、媒体アクセス制御（ＭＡＣ）
層、調停層、ギガビット−媒体独立型インタフェース
（ＧＭＩＩ）、および、提案されたネットワークの物理
層（ＰＨＹ）を実現する物理媒体依存型下位層について
説明するものである。提案されるネットワークは、半二
重モードでは１ギガビット／秒のデータレートで動作し
かつ全二重モードでは２ギガビット／秒のデータレート
で動作することが可能な、イーサネットリンクをユーザ
が実現できるようにするものである。
sk Force）は現在、共用（すなわち半二重）および全二
重のギガビットイーサネットの動作のための規格を規定
している。この規格は、媒体アクセス制御（ＭＡＣ）
層、調停層、ギガビット−媒体独立型インタフェース
（ＧＭＩＩ）、および、提案されたネットワークの物理
層（ＰＨＹ）を実現する物理媒体依存型下位層について
説明するものである。提案されるネットワークは、半二
重モードでは１ギガビット／秒のデータレートで動作し
かつ全二重モードでは２ギガビット／秒のデータレート
で動作することが可能な、イーサネットリンクをユーザ
が実現できるようにするものである。
【０００５】現時点において、高速イーサネット規格
は、高速イーサネットＭＡＣ層のデバイスを高速イーサ
ネットデバイスに接続するのに使用される媒体独立型イ
ンタフェース（ＭＩＩ）について説明しており、これ
は、ユーザが、半二重では１００ＭＢ／秒で、かつ全二
重では２００ＭＢ／秒で動作するイーサネットリンクを
実現することができるようにする。
は、高速イーサネットＭＡＣ層のデバイスを高速イーサ
ネットデバイスに接続するのに使用される媒体独立型イ
ンタフェース（ＭＩＩ）について説明しており、これ
は、ユーザが、半二重では１００ＭＢ／秒で、かつ全二
重では２００ＭＢ／秒で動作するイーサネットリンクを
実現することができるようにする。
【０００６】しかし、２００ＭＢ／秒を超過しかつ１ギ
ガビット／秒より低いデータレートの範囲内で動作する
イーサネットリンクをユーザが実現するための手段は、
現時点においては存在しない。また、ギガビット伝送レ
ートの物理データリンクを実現する試みは、非常に高く
つく。なぜなら、現時点において最高水準の技術では、
ギガビットデータレートの伝送に銅製のリンクを使用す
ることができず、したがって、ギガビットデータレート
でのデータの伝送には、光ファイバのみが使用され得る
ためである。
ガビット／秒より低いデータレートの範囲内で動作する
イーサネットリンクをユーザが実現するための手段は、
現時点においては存在しない。また、ギガビット伝送レ
ートの物理データリンクを実現する試みは、非常に高く
つく。なぜなら、現時点において最高水準の技術では、
ギガビットデータレートの伝送に銅製のリンクを使用す
ることができず、したがって、ギガビットデータレート
でのデータの伝送には、光ファイバのみが使用され得る
ためである。
【０００７】ギガビット伝送レートを提供する物理層の
データリンクを実現するための一構成が、１９９７年８
月１５日に出願された、「媒体アクセスコントローラか
らの高速パケットデータを複数の物理リンクを介して伝
送するための装置（“ARRANGEMENT FOR TRANSMITTING H
IGH SPEED PACKET DATA FROM A MEDIA ACCESS CONTROLL
ER ACROSS NULTIPLE PHYSICAL LINKS ”）」と題され
た、共通に譲渡された同時係属中の出願連続番号第０８
／９１２，２３５号（代理人書類番号１０３３−２９
２）に開示されている。この開示された装置は、媒体ア
クセスコントローラと物理層との間の修正された調停層
を用いて、媒体アクセスコントローラからのパケットデ
ータの少なくとも一部分を複数の媒体インタフェースリ
ンク上へと伝送する。複数の媒体インタフェースリンク
を使用するため、異なるシリアルデータストリームを複
数の媒体インタフェースリンク上で同時に伝送すること
によって、コストを節約してより高速のデータ伝送レー
トを実現することが可能であり、したがってデータレー
トを有効に高めることが可能である。
データリンクを実現するための一構成が、１９９７年８
月１５日に出願された、「媒体アクセスコントローラか
らの高速パケットデータを複数の物理リンクを介して伝
送するための装置（“ARRANGEMENT FOR TRANSMITTING H
IGH SPEED PACKET DATA FROM A MEDIA ACCESS CONTROLL
ER ACROSS NULTIPLE PHYSICAL LINKS ”）」と題され
た、共通に譲渡された同時係属中の出願連続番号第０８
／９１２，２３５号（代理人書類番号１０３３−２９
２）に開示されている。この開示された装置は、媒体ア
クセスコントローラと物理層との間の修正された調停層
を用いて、媒体アクセスコントローラからのパケットデ
ータの少なくとも一部分を複数の媒体インタフェースリ
ンク上へと伝送する。複数の媒体インタフェースリンク
を使用するため、異なるシリアルデータストリームを複
数の媒体インタフェースリンク上で同時に伝送すること
によって、コストを節約してより高速のデータ伝送レー
トを実現することが可能であり、したがってデータレー
トを有効に高めることが可能である。
【０００８】
【発明の概要】複数の物理リンクにわたる高速パケット
データの負荷分散を可能にするのに必要な実装機能を特
に識別する、構成が必要である。
データの負荷分散を可能にするのに必要な実装機能を特
に識別する、構成が必要である。
【０００９】複数の媒体インタフェースリンクにわたる
高速パケットデータの負荷分散を実現するのに必要なア
ーキテクチャを特定する構成もまた必要である。
高速パケットデータの負荷分散を実現するのに必要なア
ーキテクチャを特定する構成もまた必要である。
【００１０】これらおよび他の必要な構成は、この発明
によって達成される。ここで、高速媒体アクセスコント
ローラから受取られたパケットデータは、セグメントと
して複数層のリンク上を伝送され、各セグメントは、所
定の出力プロトコルに従って対応の物理層リンクに出力
される。
によって達成される。ここで、高速媒体アクセスコント
ローラから受取られたパケットデータは、セグメントと
して複数層のリンク上を伝送され、各セグメントは、所
定の出力プロトコルに従って対応の物理層リンクに出力
される。
【００１１】この発明の一局面に従えば、発信ネットワ
ークノードの媒体アクセスコントローラから出力された
パケットデータを宛先ネットワークノードに転送する方
法は、複数の第１の媒体インタフェースリンクを構築す
るステップを含み、それら複数の第１の媒体インタフェ
ースリンクの各々は宛先ネットワークノードと通信する
それぞれの媒体インタフェースリンクへとデータを第１
のデータレートで伝送するよう構成され、さらに、媒体
アクセスコントローラからのパケットデータを媒体イン
タフェースによって、第２の媒体インタフェースを介し
て、上記第１のデータレートよりも高速の第２のデータ
レートで受取るステップと、媒体インタフェースから受
取ったパケットデータのセグメントを、上記第１のデー
タレートにかつ所定の出力プロトコルに従ってそれらセ
グメントの各々を第１の媒体インタフェースリンクのう
ち対応する１つのリンクに伝送することによって、第１
の媒体インタフェースリンク上に伝送するステップとを
含む。媒体アクセスコントローラから受取ったパケット
データのセグメントを低速データレートで媒体インタフ
ェースリンク上に伝送することにより、複数の媒体イン
タフェースリンク間の負荷分散が可能となり、さらに、
パケットデータのセグメントを複数の低速の伝送経路に
沿って均等に分散することにより、高速媒体アクセスコ
ントローラからのパケットデータの伝送を経済的に行な
うことができるようになる。
ークノードの媒体アクセスコントローラから出力された
パケットデータを宛先ネットワークノードに転送する方
法は、複数の第１の媒体インタフェースリンクを構築す
るステップを含み、それら複数の第１の媒体インタフェ
ースリンクの各々は宛先ネットワークノードと通信する
それぞれの媒体インタフェースリンクへとデータを第１
のデータレートで伝送するよう構成され、さらに、媒体
アクセスコントローラからのパケットデータを媒体イン
タフェースによって、第２の媒体インタフェースを介し
て、上記第１のデータレートよりも高速の第２のデータ
レートで受取るステップと、媒体インタフェースから受
取ったパケットデータのセグメントを、上記第１のデー
タレートにかつ所定の出力プロトコルに従ってそれらセ
グメントの各々を第１の媒体インタフェースリンクのう
ち対応する１つのリンクに伝送することによって、第１
の媒体インタフェースリンク上に伝送するステップとを
含む。媒体アクセスコントローラから受取ったパケット
データのセグメントを低速データレートで媒体インタフ
ェースリンク上に伝送することにより、複数の媒体イン
タフェースリンク間の負荷分散が可能となり、さらに、
パケットデータのセグメントを複数の低速の伝送経路に
沿って均等に分散することにより、高速媒体アクセスコ
ントローラからのパケットデータの伝送を経済的に行な
うことができるようになる。
【００１２】この発明の別の局面に従えば、媒体アクセ
スコントローラから受取られたパケットデータを第１の
伝送レートで伝送するための装置が提供される。この装
置は、媒体アクセスコントローラからの、パケットデー
タの開始を示すプリアンブルを検出するよう構成された
プリアンブル検出器と、受取ったパケットデータを記憶
するよう構成された伝送バッファと、伝送バッファ内に
記憶されたパケットデータのセグメントを複数の媒体イ
ンタフェースリンクに対して第１の伝送レートよりも低
速である第２の伝送レートでかつ所定の出力プロトコル
に従って出力するよう構成された媒体インタフェースコ
ントローラとを含む。媒体インタフェースコントローラ
は、所定の出力プロトコルに従って、高速データを複数
の低速の媒体インタフェースリンクに沿って伝送できる
ようにし、さらに、受信機が複数の伝送経路から受取っ
た伝送されてきたセグメントからオリジナルの高速デー
タパケットを再収集することができるようにする。プリ
アンブル発生器はまた、その受信機が確実に媒体インタ
フェースリンクの各々と同期できるようにして、個々の
リンク上において誤り検査を必要とすることなく、デー
タセグメントの各々が正確に受取られるようにする。
スコントローラから受取られたパケットデータを第１の
伝送レートで伝送するための装置が提供される。この装
置は、媒体アクセスコントローラからの、パケットデー
タの開始を示すプリアンブルを検出するよう構成された
プリアンブル検出器と、受取ったパケットデータを記憶
するよう構成された伝送バッファと、伝送バッファ内に
記憶されたパケットデータのセグメントを複数の媒体イ
ンタフェースリンクに対して第１の伝送レートよりも低
速である第２の伝送レートでかつ所定の出力プロトコル
に従って出力するよう構成された媒体インタフェースコ
ントローラとを含む。媒体インタフェースコントローラ
は、所定の出力プロトコルに従って、高速データを複数
の低速の媒体インタフェースリンクに沿って伝送できる
ようにし、さらに、受信機が複数の伝送経路から受取っ
た伝送されてきたセグメントからオリジナルの高速デー
タパケットを再収集することができるようにする。プリ
アンブル発生器はまた、その受信機が確実に媒体インタ
フェースリンクの各々と同期できるようにして、個々の
リンク上において誤り検査を必要とすることなく、デー
タセグメントの各々が正確に受取られるようにする。
【００１３】この発明のさらなる目的、利点および新規
な特徴は、その一部を以下に詳細に説明するが、他の部
分については、当業者が以下の説明を検討することによ
り明らかになるかまたは、この発明を実施することによ
り理解されるであろう。この発明の目的および利点は、
添付の請求の範囲に特に指摘した手段および組合せによ
り、実現かつ達成することが可能である。
な特徴は、その一部を以下に詳細に説明するが、他の部
分については、当業者が以下の説明を検討することによ
り明らかになるかまたは、この発明を実施することによ
り理解されるであろう。この発明の目的および利点は、
添付の請求の範囲に特に指摘した手段および組合せによ
り、実現かつ達成することが可能である。
【００１４】なお、添付の図面が参照されるが、図中、
同じ参照符号は同じ構成要素を示している。
同じ参照符号は同じ構成要素を示している。
【００１５】
【発明を実現するためのベストモード】ここに開示する
実施例は、複数の１００ＭＢ／ｓ ＰＨＹ技術を使用し
て、ギガビットネットワークの媒体の実現を可能にす
る。１００ＭＢ／ｓ ＰＨＹ技術は容易に入手可能であ
りかつ経済性に優れているため、１００ＭＢ／ｓリンク
は、より高い帯域幅およびより良いサービスオプション
の品質を必要とする応用において、安価でありかつトラ
ンスペアレントな解決策を提供することができる。さら
に、スケーラブルリンクはユーザアプリケーション、シ
ステムおよびデバイスドライバに対してトランスペアレ
ントであるため、ユーザは、ここに開示した媒体インタ
フェースおよび対応の物理層を、技術的に可能となれば
すぐにでもギガビットに適合する実装に単に置換するこ
とによって、最大ギガビット速度へとシームレスに移行
することが可能である。
実施例は、複数の１００ＭＢ／ｓ ＰＨＹ技術を使用し
て、ギガビットネットワークの媒体の実現を可能にす
る。１００ＭＢ／ｓ ＰＨＹ技術は容易に入手可能であ
りかつ経済性に優れているため、１００ＭＢ／ｓリンク
は、より高い帯域幅およびより良いサービスオプション
の品質を必要とする応用において、安価でありかつトラ
ンスペアレントな解決策を提供することができる。さら
に、スケーラブルリンクはユーザアプリケーション、シ
ステムおよびデバイスドライバに対してトランスペアレ
ントであるため、ユーザは、ここに開示した媒体インタ
フェースおよび対応の物理層を、技術的に可能となれば
すぐにでもギガビットに適合する実装に単に置換するこ
とによって、最大ギガビット速度へとシームレスに移行
することが可能である。
【００１６】開示した構成は、既存の１００ＭＢ／ｓ物
理層（ＰＨＹ）技術を使用して、２００ＭＢ／ｓからギ
ガビットレートまでの２００ＭＢ／ｓ間隔のスケーラブ
ルな速度を有する、イーサネットリンクの実装に向けら
れる。開示した実施例は、ギガビットＭＡＣからパケッ
トデータを受取り、そのパケットデータをセグメントに
分割して、パケットデータのセグメントを１００ＭＢ／
ｓで動作する複数の物理層デバイスへと選択的に出力す
る。複数のリンクを使用することで、異なるセグメント
を並列に伝送することができ、それにより実効データレ
ートが高められる。たとえば、１０個の１００ＭＢ／ｓ
物理リンクを使用して、１つの仮想ＧＢ／ｓリンクを生
成することができる。
理層（ＰＨＹ）技術を使用して、２００ＭＢ／ｓからギ
ガビットレートまでの２００ＭＢ／ｓ間隔のスケーラブ
ルな速度を有する、イーサネットリンクの実装に向けら
れる。開示した実施例は、ギガビットＭＡＣからパケッ
トデータを受取り、そのパケットデータをセグメントに
分割して、パケットデータのセグメントを１００ＭＢ／
ｓで動作する複数の物理層デバイスへと選択的に出力す
る。複数のリンクを使用することで、異なるセグメント
を並列に伝送することができ、それにより実効データレ
ートが高められる。たとえば、１０個の１００ＭＢ／ｓ
物理リンクを使用して、１つの仮想ＧＢ／ｓリンクを生
成することができる。
【００１７】図１は、この発明の一実施例に従って、１
００ＭＢ／ｓデータリンクを使用してギガビット伝送レ
ートを提供するために、複数の層のリンクを使用するこ
とについて説明したブロック図である。各ネットワーク
ノード１２は、プロトコル層、デバイスドライバ（図示
せず）、および、ＩＥＥＥ８０２．３ｚワーキンググル
ープによって提案されるギガビットイーサネット規格に
適合するギガビットＭＡＣ（ＧＭＡＣ）コア１６を有す
るギガビット媒体アクセス制御（ＧＭＡＣ）層１４を含
む。各ネットワークノード１２はまた、包括的媒体イン
タフェースとも呼ばれる特別な調停層１８を含み、これ
は、ギガビットＭＡＣ１６への媒体インタフェースリン
ク１９とインタフェースをとり、かつ、複数の１００Ｍ
Ｂ／ｓ媒体インタフェースリンク２２0 、２２1 、２２
2 …、２２n を提供する少なくとも１つの１００ＭＢ／
ｓ物理層（ＰＨＹ）デバイス２０からおよびそれへの、
複数の１００ＭＢ／ｓ媒体インタフェースリンク２１を
介したトラフィックの、分散、多重化、多重分離および
集積に必要とされるサービス機能を提供する。図１に示
すように、特別な調停層１８およびＧＭＡＣ層１４は、
ＩＥＥＥ８０２．３ｚに適合するデータパケットをたと
えば媒体インタフェースリンク１９を介して１２５ＭＢ
／ｓでバイト単位で送受信するための、ギガビット速度
媒体独立型インタフェース（ＧＭＩＩ）２４を含む。
００ＭＢ／ｓデータリンクを使用してギガビット伝送レ
ートを提供するために、複数の層のリンクを使用するこ
とについて説明したブロック図である。各ネットワーク
ノード１２は、プロトコル層、デバイスドライバ（図示
せず）、および、ＩＥＥＥ８０２．３ｚワーキンググル
ープによって提案されるギガビットイーサネット規格に
適合するギガビットＭＡＣ（ＧＭＡＣ）コア１６を有す
るギガビット媒体アクセス制御（ＧＭＡＣ）層１４を含
む。各ネットワークノード１２はまた、包括的媒体イン
タフェースとも呼ばれる特別な調停層１８を含み、これ
は、ギガビットＭＡＣ１６への媒体インタフェースリン
ク１９とインタフェースをとり、かつ、複数の１００Ｍ
Ｂ／ｓ媒体インタフェースリンク２２0 、２２1 、２２
2 …、２２n を提供する少なくとも１つの１００ＭＢ／
ｓ物理層（ＰＨＹ）デバイス２０からおよびそれへの、
複数の１００ＭＢ／ｓ媒体インタフェースリンク２１を
介したトラフィックの、分散、多重化、多重分離および
集積に必要とされるサービス機能を提供する。図１に示
すように、特別な調停層１８およびＧＭＡＣ層１４は、
ＩＥＥＥ８０２．３ｚに適合するデータパケットをたと
えば媒体インタフェースリンク１９を介して１２５ＭＢ
／ｓでバイト単位で送受信するための、ギガビット速度
媒体独立型インタフェース（ＧＭＩＩ）２４を含む。
【００１８】ＧＭＡＣ１６は、ＩＥＥＥ８０２．３プロ
トコルに従った、データフレームとも呼ばれるデータパ
ケットを生成する。ＧＭＡＣ１６はその後、プリアンブ
ルと、（ソースおよび宛先アドレス、付加的なＶＬＡＮ
タグ、パケットの種類／長さを含む）ヘッダと、ペイロ
ードデータと、巡回冗長検査（ＣＲＣ）フィールドとを
含むそのデータパケットを、ＧＭＩＩインタフェース２
４を介して調停層１８（すなわち、媒体インタフェー
ス）へと出力する。調停層１８は、ＧＭＩＩインタフェ
ース２４からデータパケットをギガビットデータレート
で受取るよう構成されかつ受取ったパケットデータのセ
グメントを媒体インタフェースリンク２２ 0 〜２２n 上
に伝送するために各セグメントを媒体インタフェースリ
ンク２２のうち対応する１つのリンクに伝送するよう構
成された、仮想ギガビット層２６を含む。特定的には、
仮想ギガビット層はＧＭＩＩインタフェース２４から受
取ったパケットデータを分割し、各セグメントを図１に
ｎＭＩＩ２８として集合的に示される複数の媒体独立型
インタフェース（ＭＩＩ）のうちの１つに出力する。当
該技術分野において理解されるように、ＭＩＩ２８の各
々は対応する媒体インタフェースリンク２１を介した物
理層デバイス２０への１００ＭＢ／ｓ全二重接続を提供
して、対応する物理層リンク２２にわたる伝送および受
信を可能にする。物理層デバイス２０は、必要に応じ
て、１００ＢＡＳＥ−ＴＸ、１００ＢＡＳＥ−Ｔ４、ま
たは１００ＢＡＳＥ−ＦＸのいずれの種類であってもよ
い。
トコルに従った、データフレームとも呼ばれるデータパ
ケットを生成する。ＧＭＡＣ１６はその後、プリアンブ
ルと、（ソースおよび宛先アドレス、付加的なＶＬＡＮ
タグ、パケットの種類／長さを含む）ヘッダと、ペイロ
ードデータと、巡回冗長検査（ＣＲＣ）フィールドとを
含むそのデータパケットを、ＧＭＩＩインタフェース２
４を介して調停層１８（すなわち、媒体インタフェー
ス）へと出力する。調停層１８は、ＧＭＩＩインタフェ
ース２４からデータパケットをギガビットデータレート
で受取るよう構成されかつ受取ったパケットデータのセ
グメントを媒体インタフェースリンク２２ 0 〜２２n 上
に伝送するために各セグメントを媒体インタフェースリ
ンク２２のうち対応する１つのリンクに伝送するよう構
成された、仮想ギガビット層２６を含む。特定的には、
仮想ギガビット層はＧＭＩＩインタフェース２４から受
取ったパケットデータを分割し、各セグメントを図１に
ｎＭＩＩ２８として集合的に示される複数の媒体独立型
インタフェース（ＭＩＩ）のうちの１つに出力する。当
該技術分野において理解されるように、ＭＩＩ２８の各
々は対応する媒体インタフェースリンク２１を介した物
理層デバイス２０への１００ＭＢ／ｓ全二重接続を提供
して、対応する物理層リンク２２にわたる伝送および受
信を可能にする。物理層デバイス２０は、必要に応じ
て、１００ＢＡＳＥ−ＴＸ、１００ＢＡＳＥ−Ｔ４、ま
たは１００ＢＡＳＥ−ＦＸのいずれの種類であってもよ
い。
【００１９】以下により詳細に示すように、仮想ギガビ
ット層（ＶＧＬ）２６は、ＧＭＡＣ１６からＧＭＩＩ２
４を介してギガビットレートで受取られたデータパケッ
トを、１００ＭＢ／ｓ媒体インタフェースリンク２２を
介して転送することができるようにする。これは具体的
には、受取ったデータパケットを各々が所定の長さを有
するセグメントに分割し、かつ、各データセグメントを
対応の媒体インタフェースリンク２１に結合された選択
されたＭＩＩ２８上に出力することにより、１００ＭＢ
／ｓ媒体インタフェースリンク２２のうち対応する１つ
のリンク上で伝送できるようにする。後に詳細に述べる
ように、ＶＧＬ２６は、宛先媒体インタフェースとも呼
ばれる宛先調停層１８ｂが確実に媒体インタフェースリ
ンク２２の各々と同期することができ、かつ、受取った
セグメントを適切なシーケンスで再収集して有効なギガ
ビットデータフレームをＧＭＡＣ１６ｂに出力できるよ
うにする適切な信号を提供する。
ット層（ＶＧＬ）２６は、ＧＭＡＣ１６からＧＭＩＩ２
４を介してギガビットレートで受取られたデータパケッ
トを、１００ＭＢ／ｓ媒体インタフェースリンク２２を
介して転送することができるようにする。これは具体的
には、受取ったデータパケットを各々が所定の長さを有
するセグメントに分割し、かつ、各データセグメントを
対応の媒体インタフェースリンク２１に結合された選択
されたＭＩＩ２８上に出力することにより、１００ＭＢ
／ｓ媒体インタフェースリンク２２のうち対応する１つ
のリンク上で伝送できるようにする。後に詳細に述べる
ように、ＶＧＬ２６は、宛先媒体インタフェースとも呼
ばれる宛先調停層１８ｂが確実に媒体インタフェースリ
ンク２２の各々と同期することができ、かつ、受取った
セグメントを適切なシーケンスで再収集して有効なギガ
ビットデータフレームをＧＭＡＣ１６ｂに出力できるよ
うにする適切な信号を提供する。
【００２０】図２は、この発明の一実施例に従った図１
に示す仮想ギガビット層２６ａのうちの１つを、詳細に
示すブロック図である。図２に示すように、ＶＧＬ２６
ａは、ＧＭＡＣ１６ａからＧＭＩＩ２４を介して受取ら
れる、ギガビットデータレートのパケットデータの開始
を示すプリアンブルを検出し、かつ、媒体インタフェー
スリンク２１ａから受取ったデータパケットに対するプ
リアンブルをＧＭＡＣ１６ａに伝送するためにギガビッ
トデータレートで生成するよう構成された、プリアンブ
ル検出および生成回路３０を含む。ＶＧＬ２６ａはま
た、ＧＭＩＩ制御回路３２、ＭＩＩ伝送バッファ３４、
ＭＩＩ制御３６、複数の１００ＭＢ／ｓプリアンブル検
出および生成回路３８、複数の巡回冗長検査（ＣＲＣ）
チェッカ／生成回路４０、ならびに、ＧＭＩＩ２４と複
数の１００ＭＢ／ｓのＭＩＩリンク２８との間に管理デ
ータクロック（ＭＤＣ）および管理データ（ＭＤＩＯ）
を供給するよう構成された管理集中ロジック４２を含
む。ＶＧＬ２６はまた、ＭＩＩ２８から受取られてＧＭ
ＩＩ２４に出力されるべきデータのためのＭＩＩ受信バ
ッファ４４を含む。
に示す仮想ギガビット層２６ａのうちの１つを、詳細に
示すブロック図である。図２に示すように、ＶＧＬ２６
ａは、ＧＭＡＣ１６ａからＧＭＩＩ２４を介して受取ら
れる、ギガビットデータレートのパケットデータの開始
を示すプリアンブルを検出し、かつ、媒体インタフェー
スリンク２１ａから受取ったデータパケットに対するプ
リアンブルをＧＭＡＣ１６ａに伝送するためにギガビッ
トデータレートで生成するよう構成された、プリアンブ
ル検出および生成回路３０を含む。ＶＧＬ２６ａはま
た、ＧＭＩＩ制御回路３２、ＭＩＩ伝送バッファ３４、
ＭＩＩ制御３６、複数の１００ＭＢ／ｓプリアンブル検
出および生成回路３８、複数の巡回冗長検査（ＣＲＣ）
チェッカ／生成回路４０、ならびに、ＧＭＩＩ２４と複
数の１００ＭＢ／ｓのＭＩＩリンク２８との間に管理デ
ータクロック（ＭＤＣ）および管理データ（ＭＤＩＯ）
を供給するよう構成された管理集中ロジック４２を含
む。ＶＧＬ２６はまた、ＭＩＩ２８から受取られてＧＭ
ＩＩ２４に出力されるべきデータのためのＭＩＩ受信バ
ッファ４４を含む。
【００２１】図２に示すように、ＧＭＡＣ１６ａによっ
て出力された伝送パケットデータは、ギガビット媒体イ
ンタフェースリンク１９ａを通じて、ＧＭＩＩ２４を介
してＶＧＬ２６ａによって受信される。プリアンブル検
出／生成回路３０は、ＧＭＩＩインタフェース２４上で
ギガビットパケット上のプリアンブルを検出し、ＶＧＬ
２６ａがＧＭＡＣ１６ａと同期しかつそのプリアンブル
に続くパケットデータの受信を開始することができるよ
うにする。プリアンブルの検出に応答して、ＧＭＩＩ制
御３２はそのプリアンブルを取り除いて（プリアンブル
とヘッダとペイロードデータとＣＲＣフィールドとを含
む）パケットデータをＭＩＩ伝送バッファ３４へと送り
出す。伝送バッファ３４および受信バッファ４４は、好
ましくは、ＧＭＩＩ制御３２およびＭＩＩ制御３６内の
アドレス制御ロジックに応答するＳＲＡＭデバイスとし
て実装される。特定的には、ＧＭＩＩ制御３２は、ギガ
ビットパケットデータを先入れ先出し（ＦＩＦＯ）記憶
シーケンスに従って伝送バッファ３４内へと書込む、ア
ドレス制御ロジックを含む。
て出力された伝送パケットデータは、ギガビット媒体イ
ンタフェースリンク１９ａを通じて、ＧＭＩＩ２４を介
してＶＧＬ２６ａによって受信される。プリアンブル検
出／生成回路３０は、ＧＭＩＩインタフェース２４上で
ギガビットパケット上のプリアンブルを検出し、ＶＧＬ
２６ａがＧＭＡＣ１６ａと同期しかつそのプリアンブル
に続くパケットデータの受信を開始することができるよ
うにする。プリアンブルの検出に応答して、ＧＭＩＩ制
御３２はそのプリアンブルを取り除いて（プリアンブル
とヘッダとペイロードデータとＣＲＣフィールドとを含
む）パケットデータをＭＩＩ伝送バッファ３４へと送り
出す。伝送バッファ３４および受信バッファ４４は、好
ましくは、ＧＭＩＩ制御３２およびＭＩＩ制御３６内の
アドレス制御ロジックに応答するＳＲＡＭデバイスとし
て実装される。特定的には、ＧＭＩＩ制御３２は、ギガ
ビットパケットデータを先入れ先出し（ＦＩＦＯ）記憶
シーケンスに従って伝送バッファ３４内へと書込む、ア
ドレス制御ロジックを含む。
【００２２】ＭＩＩ制御３６は、伝送バッファ３４内に
記憶されたデータへのランダムアクセスを可能にする、
個別のアドレス指定制御ロジックを有する。特定的に
は、ＭＩＩ制御３６は、パケットデータの第１のニブル
（すなわち４ビット）を記憶する開始アドレスに基づい
て、パケットデータの第１の部分を出力する。後に詳細
に示すように、ＭＩＩ制御３６は伝送バッファ３４に選
択的にアクセスして、伝送バッファ３４内に記憶された
パケットデータのセグメントを得る。ここに開示した実
施例に従えば、１セグメントは連続するデータの少なく
とも４ビット（すなわち、１ニブル）であるが、これよ
り大きいセグメントのサイズを使用することも可能であ
る。ＭＩＩ制御３６は、識別されたセグメントを得て、
そのセグメントをＭＩＩのうち選択された１つのＭＩＩ
２８i へと出力する。これについては以下に詳細に記載
する。このように、ＭＩＩコントローラ３６は、伝送バ
ッファ３４内に記憶された受取ったパケットデータのセ
グメントが１００ＭＢ／ｓ媒体インタフェース２１ａ上
に伝送されるように、セグメントの伝送を制御する。具
体的には、各セグメントを対応のＭＩＩ２８i に対して
伝送して、対応する媒体インタフェースリンク２１ａi
および対応する物理層リンク２２i へと伝送されるよう
にする。
記憶されたデータへのランダムアクセスを可能にする、
個別のアドレス指定制御ロジックを有する。特定的に
は、ＭＩＩ制御３６は、パケットデータの第１のニブル
（すなわち４ビット）を記憶する開始アドレスに基づい
て、パケットデータの第１の部分を出力する。後に詳細
に示すように、ＭＩＩ制御３６は伝送バッファ３４に選
択的にアクセスして、伝送バッファ３４内に記憶された
パケットデータのセグメントを得る。ここに開示した実
施例に従えば、１セグメントは連続するデータの少なく
とも４ビット（すなわち、１ニブル）であるが、これよ
り大きいセグメントのサイズを使用することも可能であ
る。ＭＩＩ制御３６は、識別されたセグメントを得て、
そのセグメントをＭＩＩのうち選択された１つのＭＩＩ
２８i へと出力する。これについては以下に詳細に記載
する。このように、ＭＩＩコントローラ３６は、伝送バ
ッファ３４内に記憶された受取ったパケットデータのセ
グメントが１００ＭＢ／ｓ媒体インタフェース２１ａ上
に伝送されるように、セグメントの伝送を制御する。具
体的には、各セグメントを対応のＭＩＩ２８i に対して
伝送して、対応する媒体インタフェースリンク２１ａi
および対応する物理層リンク２２i へと伝送されるよう
にする。
【００２３】さらに、ＭＩＩ制御３６は、ＭＩＩ２８i
の各々上でのプリアンブルの開始および生成を制御し、
それにより、宛先ＶＧＬ２６ｂが媒体インタフェースリ
ンク２２および対応の１００ＭＢ／ｓ媒体インタフェー
スリンク２１ｂと同期し、かつ、受取ったセグメントを
データパケットへと再収集することができるようにす
る。特定的には、ＭＩＩ制御３６は、プリアンブル検出
／生成回路３８i の各々が、対応のＭＩＩ２８i 上への
第１のセグメントの出力に先行するプリアンブルおよび
開始フレームデリミタを生成するようにする。
の各々上でのプリアンブルの開始および生成を制御し、
それにより、宛先ＶＧＬ２６ｂが媒体インタフェースリ
ンク２２および対応の１００ＭＢ／ｓ媒体インタフェー
スリンク２１ｂと同期し、かつ、受取ったセグメントを
データパケットへと再収集することができるようにす
る。特定的には、ＭＩＩ制御３６は、プリアンブル検出
／生成回路３８i の各々が、対応のＭＩＩ２８i 上への
第１のセグメントの出力に先行するプリアンブルおよび
開始フレームデリミタを生成するようにする。
【００２４】選択可能な付加的な特徴の１つに、ＭＩＩ
リンク２８のうち選択された１つのリンクおよび対応す
る物理層リンク２２に沿って伝送される複数のデータセ
グメントのために、１００ＭＢ／ｓ ＣＲＣフィールド
を生成することがある。たとえば、図３および図４のＭ
ＩＩ２８0 には、リンクステータスおよび／またはリン
クの完全性を判定する目的で、ニブルＮ０、Ｎ４、およ
びＮ８の連続するストリームに基づいて生成されたＣＲ
Ｃフィールドがアペンドされてもよい。受信（宛先）Ｖ
ＧＬ２６ｂにおける相補的ＣＲＣチェッカ４０はその
後、生成されたＣＲＣフィールドを復号化して、対応の
媒体インタフェースリンク２１ｂi および物理層リンク
２２i が信頼できる接続を提供するかどうかを判定する
ことが可能である。
リンク２８のうち選択された１つのリンクおよび対応す
る物理層リンク２２に沿って伝送される複数のデータセ
グメントのために、１００ＭＢ／ｓ ＣＲＣフィールド
を生成することがある。たとえば、図３および図４のＭ
ＩＩ２８0 には、リンクステータスおよび／またはリン
クの完全性を判定する目的で、ニブルＮ０、Ｎ４、およ
びＮ８の連続するストリームに基づいて生成されたＣＲ
Ｃフィールドがアペンドされてもよい。受信（宛先）Ｖ
ＧＬ２６ｂにおける相補的ＣＲＣチェッカ４０はその
後、生成されたＣＲＣフィールドを復号化して、対応の
媒体インタフェースリンク２１ｂi および物理層リンク
２２i が信頼できる接続を提供するかどうかを判定する
ことが可能である。
【００２５】ＭＩＩ制御３６はまた、ＭＩＩ受信バッフ
ァ４４内に受取られたセグメントの適切な連続シーケン
スでの復元を、アドレス指定制御ロジックを使用して受
取ったセグメントを他の受取ったセグメントに対して適
切なメモリ位置内に書込むことにより制御して、ＧＭＡ
Ｃ１６によって伝送されたオリジナルのデータパケット
をギガビットパケットとして再収集することができるよ
うにする。ギガビットパケットが再収集されかつ（たと
えばしきい値ｔR を基準として）受信バッファ４４内に
少なくとも予め定められた最小数のバイトが記憶される
と、ＧＭＩＩコントローラ３２によって、プリアンブル
検出／生成回路３０がプリアンブルをＧＭＩＩインタフ
ェース２４上に、対応のＧＭＡＣ１６ａへと出力し、そ
れに続いて、受信バッファ３４からの再収集されたデー
タバッファがＧＭＩＩ２４を介してＧＭＡＣ１６へと伝
送される。
ァ４４内に受取られたセグメントの適切な連続シーケン
スでの復元を、アドレス指定制御ロジックを使用して受
取ったセグメントを他の受取ったセグメントに対して適
切なメモリ位置内に書込むことにより制御して、ＧＭＡ
Ｃ１６によって伝送されたオリジナルのデータパケット
をギガビットパケットとして再収集することができるよ
うにする。ギガビットパケットが再収集されかつ（たと
えばしきい値ｔR を基準として）受信バッファ４４内に
少なくとも予め定められた最小数のバイトが記憶される
と、ＧＭＩＩコントローラ３２によって、プリアンブル
検出／生成回路３０がプリアンブルをＧＭＩＩインタフ
ェース２４上に、対応のＧＭＡＣ１６ａへと出力し、そ
れに続いて、受信バッファ３４からの再収集されたデー
タバッファがＧＭＩＩ２４を介してＧＭＡＣ１６へと伝
送される。
【００２６】図３および図４は、データパケットセグメ
ントをそれぞれの媒体インタフェースリンク２２上で伝
送するために、それぞれのＭＩＩ２８を介して媒体イン
タフェースリンク２１に伝送するようＭＩＩ制御３６に
よって使用される、代替的な出力プロトコルを示すタイ
ミング図である。図３は、媒体インタフェースコントロ
ーラ３６が予め定められたリンク順に従って、第１の連
続したセグメントのグループをそれぞれのＭＩＩに（お
よびその後にはそれぞれの媒体インタフェースリンク
に）同時に伝送する、出力プロトコルを示す。具体的に
は、ＭＩＩ制御３６は、伝送バッファ３４内に最小数の
バイトが検出されると、制御信号を生成して、プリアン
ブル検出／生成回路３８がそれぞれのＭＩＩ上に、事象
５０における２５ＭＨｚクロック信号と同時にかつそれ
と同期してプリアンブル信号を生成するようにする。当
該技術分野において理解されるように、各プリアンブル
生成回路３８は、７バイトのプリアンブルを生成し、こ
れに、対応のＭＩＩ２８i 上の１バイトの開始フレーム
デリミタが続き、さらにデータがこれに続く。
ントをそれぞれの媒体インタフェースリンク２２上で伝
送するために、それぞれのＭＩＩ２８を介して媒体イン
タフェースリンク２１に伝送するようＭＩＩ制御３６に
よって使用される、代替的な出力プロトコルを示すタイ
ミング図である。図３は、媒体インタフェースコントロ
ーラ３６が予め定められたリンク順に従って、第１の連
続したセグメントのグループをそれぞれのＭＩＩに（お
よびその後にはそれぞれの媒体インタフェースリンク
に）同時に伝送する、出力プロトコルを示す。具体的に
は、ＭＩＩ制御３６は、伝送バッファ３４内に最小数の
バイトが検出されると、制御信号を生成して、プリアン
ブル検出／生成回路３８がそれぞれのＭＩＩ上に、事象
５０における２５ＭＨｚクロック信号と同時にかつそれ
と同期してプリアンブル信号を生成するようにする。当
該技術分野において理解されるように、各プリアンブル
生成回路３８は、７バイトのプリアンブルを生成し、こ
れに、対応のＭＩＩ２８i 上の１バイトの開始フレーム
デリミタが続き、さらにデータがこれに続く。
【００２７】プリアンブルおよび開始フレームデリミタ
の最初の８バイトの伝送に続いて、ＭＩＩ制御３６は、
事象５２におけるクロックサイクル「１」中に、それぞ
れのＭＩＩ２８（かつしたがってそれぞれの媒体インタ
フェースリンク２２）に対して、同時に、第１の連続す
るセグメントのグループを出力する。たとえば、ＭＩＩ
制御はＭＩＩ２８0 、２８1 、２８2 、および２８3 の
それぞれ上に、連続するセグメントＮ０、Ｎ１、Ｎ２、
およびＮ３を同時に出力する。図３の構成に従えば、Ｖ
ＧＬ２６ａのＭＩＩ制御３６およびＶＧＬ２６ｂの対応
するＭＩＩ制御３６は、所定の出力プロトコルに従っ
て、パケットデータの第１のセグメントが識別された第
１のＭＩＩ２８0 上に出力され、その後の連続するパケ
ット（たとえば、Ｎ１、Ｎ２、およびＮ３）が、所定の
リンク順ＭＩＩ２８0 、ＭＩＩ２８ 1 、ＭＩＩ２８2 、
ＭＩＩ２８3 等に従って、後続のＭＩＩ（たとえば、２
８1、２８2 、および２８3 ）上に同時に供給されるよ
うに、動作する。したがって、図３の出力プロトコル
は、宛先ＶＧＬ２６がプリアンブルの検出時に、媒体イ
ンタフェースリンク２２および対応のＭＩＩ２８の各々
に同期することができるようにする。さらに、図３のプ
ロトコルは、所定の条件を確立する。すなわち、受信Ｍ
ＩＩコントローラ３６は、適切なセグメントのシーケン
ス（Ｎ０、Ｎ１、Ｎ２、Ｎ３、等）が、物理層のリンク
２２0 、２２1 、２２2 および２２3 をそれぞれ介して
ＭＩＩインタフェース２８0 、２８1 、２８2 、２８3
によって伝送されるようにする。
の最初の８バイトの伝送に続いて、ＭＩＩ制御３６は、
事象５２におけるクロックサイクル「１」中に、それぞ
れのＭＩＩ２８（かつしたがってそれぞれの媒体インタ
フェースリンク２２）に対して、同時に、第１の連続す
るセグメントのグループを出力する。たとえば、ＭＩＩ
制御はＭＩＩ２８0 、２８1 、２８2 、および２８3 の
それぞれ上に、連続するセグメントＮ０、Ｎ１、Ｎ２、
およびＮ３を同時に出力する。図３の構成に従えば、Ｖ
ＧＬ２６ａのＭＩＩ制御３６およびＶＧＬ２６ｂの対応
するＭＩＩ制御３６は、所定の出力プロトコルに従っ
て、パケットデータの第１のセグメントが識別された第
１のＭＩＩ２８0 上に出力され、その後の連続するパケ
ット（たとえば、Ｎ１、Ｎ２、およびＮ３）が、所定の
リンク順ＭＩＩ２８0 、ＭＩＩ２８ 1 、ＭＩＩ２８2 、
ＭＩＩ２８3 等に従って、後続のＭＩＩ（たとえば、２
８1、２８2 、および２８3 ）上に同時に供給されるよ
うに、動作する。したがって、図３の出力プロトコル
は、宛先ＶＧＬ２６がプリアンブルの検出時に、媒体イ
ンタフェースリンク２２および対応のＭＩＩ２８の各々
に同期することができるようにする。さらに、図３のプ
ロトコルは、所定の条件を確立する。すなわち、受信Ｍ
ＩＩコントローラ３６は、適切なセグメントのシーケン
ス（Ｎ０、Ｎ１、Ｎ２、Ｎ３、等）が、物理層のリンク
２２0 、２２1 、２２2 および２２3 をそれぞれ介して
ＭＩＩインタフェース２８0 、２８1 、２８2 、２８3
によって伝送されるようにする。
【００２８】第１の連続するセグメントのグループの伝
送に続いて、伝送側のＭＩＩ制御３６は、次に、事象５
４における次のクロックサイクル「２」における、第２
の連続するセグメントのグループ（たとえば、Ｎ４、Ｎ
５、Ｎ６、およびＮ７）の同時伝送を制御する。このよ
うに、受信ステーションのＭＩＩ制御３６は、データパ
ケットをギガビットＭＡＣ層に伝送するために再収集で
きるように、各セグメントを受取りかつ適切なセグメン
トの連続シーケンスで記憶することが可能である。
送に続いて、伝送側のＭＩＩ制御３６は、次に、事象５
４における次のクロックサイクル「２」における、第２
の連続するセグメントのグループ（たとえば、Ｎ４、Ｎ
５、Ｎ６、およびＮ７）の同時伝送を制御する。このよ
うに、受信ステーションのＭＩＩ制御３６は、データパ
ケットをギガビットＭＡＣ層に伝送するために再収集で
きるように、各セグメントを受取りかつ適切なセグメン
トの連続シーケンスで記憶することが可能である。
【００２９】図３に示すように、ＭＩＩ２８0 は、プリ
アンブルで開始するデータストリームを出力する。この
データストリームはプリアンブルに続いて、複数のデー
タセグメント（たとえば、Ｎ０、Ｎ４等）と、さらに、
対応のプリアンブルに続いてＭＩＩリンク２８0 上に出
力されるセグメントに基づいて対応のＣＲＣチェッカ生
成回路４０0 によって生成される、ＣＲＣフィールドと
を含む。したがって、ＣＲＣフィールド５６は、ギガビ
ットＭＡＣ層におけるＧＭＡＣ１６によって使用される
ＣＲＣフィールドとは別個に、ＶＧＬ２６がリンク２２
および２８のうちの選択された１つのリンクの性能を監
視することができるようにする。
アンブルで開始するデータストリームを出力する。この
データストリームはプリアンブルに続いて、複数のデー
タセグメント（たとえば、Ｎ０、Ｎ４等）と、さらに、
対応のプリアンブルに続いてＭＩＩリンク２８0 上に出
力されるセグメントに基づいて対応のＣＲＣチェッカ生
成回路４０0 によって生成される、ＣＲＣフィールドと
を含む。したがって、ＣＲＣフィールド５６は、ギガビ
ットＭＡＣ層におけるＧＭＡＣ１６によって使用される
ＣＲＣフィールドとは別個に、ＶＧＬ２６がリンク２２
および２８のうちの選択された１つのリンクの性能を監
視することができるようにする。
【００３０】図４は、代替的な出力プロトコルを示すタ
イミング図であって、ここで、ＭＩＩ制御３６は、第１
の連続するセグメントのグループ内の各セグメントを順
に、先行するセグメントに続いて、予め定められた間隔
で、各対応の物理層のリンク上に出力する。たとえば、
ＭＩＩ制御３６は、２５ＭＨｚ ＭＩＩクロックの立上
がりエッジに対応して、事象６０において第１のセグメ
ント（Ｎ０）を出力する。図示しないが、図４に示すＭ
ＩＩインタフェースの各々は、対応する第１のデータセ
グメントの直前に生成されたプリアンブルおよび開始フ
レームデリミタを有するものと仮定する。次のセグメン
ト（Ｎ１）は、ＭＩＩ制御３６によって、１クロックサ
イクル後に事象６２において、ＭＩＩ２８1 上へと出力
される。このとき、ＭＩＩ制御３６は同時に、第２の連
続するグループからの第１のセグメント（Ｎ４）をＭＩ
Ｉ２８0 上に出力する。
イミング図であって、ここで、ＭＩＩ制御３６は、第１
の連続するセグメントのグループ内の各セグメントを順
に、先行するセグメントに続いて、予め定められた間隔
で、各対応の物理層のリンク上に出力する。たとえば、
ＭＩＩ制御３６は、２５ＭＨｚ ＭＩＩクロックの立上
がりエッジに対応して、事象６０において第１のセグメ
ント（Ｎ０）を出力する。図示しないが、図４に示すＭ
ＩＩインタフェースの各々は、対応する第１のデータセ
グメントの直前に生成されたプリアンブルおよび開始フ
レームデリミタを有するものと仮定する。次のセグメン
ト（Ｎ１）は、ＭＩＩ制御３６によって、１クロックサ
イクル後に事象６２において、ＭＩＩ２８1 上へと出力
される。このとき、ＭＩＩ制御３６は同時に、第２の連
続するグループからの第１のセグメント（Ｎ４）をＭＩ
Ｉ２８0 上に出力する。
【００３１】このように、ＭＩＩ制御３６は、遅延オフ
セット出力プロトコルを提供して、第１の連続するグル
ープの各セグメント（Ｎ０、Ｎ１、Ｎ２、およびＮ３）
を、好ましくは１クロックサイクルである予め定められ
た遅延に続いて、対応するＭＩＩi へと連続して出力で
きるようにする。したがって、セグメントＮ０、Ｎ１、
Ｎ２、およびＮ３は、ＭＩＩコントローラによって、ク
ロックサイクル０、１、２、および３で、それぞれ、Ｍ
ＩＩ２８0 、２８1 、２８2 、および２８3 上に出力さ
れる。図４のこの構成によって、各リンク上の遅延オフ
セットに基づいて、どのＭＩＩ２８（かつしたがってど
の物理層のリンク２２）が第１のセグメントを伝送する
かを、宛先ステーションが独立して決定することができ
るという利点が提供される。ただし、受取ったセグメン
トを適切なシーケンスにマッピングするには、付加的な
バッファリング容量が必要である。したがって、図４の
構成によれば、媒体インタフェース１８ａおよび１８ｂ
がリンク障害に自動的に適合することができるようにな
る。
セット出力プロトコルを提供して、第１の連続するグル
ープの各セグメント（Ｎ０、Ｎ１、Ｎ２、およびＮ３）
を、好ましくは１クロックサイクルである予め定められ
た遅延に続いて、対応するＭＩＩi へと連続して出力で
きるようにする。したがって、セグメントＮ０、Ｎ１、
Ｎ２、およびＮ３は、ＭＩＩコントローラによって、ク
ロックサイクル０、１、２、および３で、それぞれ、Ｍ
ＩＩ２８0 、２８1 、２８2 、および２８3 上に出力さ
れる。図４のこの構成によって、各リンク上の遅延オフ
セットに基づいて、どのＭＩＩ２８（かつしたがってど
の物理層のリンク２２）が第１のセグメントを伝送する
かを、宛先ステーションが独立して決定することができ
るという利点が提供される。ただし、受取ったセグメン
トを適切なシーケンスにマッピングするには、付加的な
バッファリング容量が必要である。したがって、図４の
構成によれば、媒体インタフェース１８ａおよび１８ｂ
がリンク障害に自動的に適合することができるようにな
る。
【００３２】ここに開示した実施例に従えば、ギガビッ
ト媒体インタフェースリンクから複数の１００ＭＢ／ｓ
媒体インタフェースリンク上へとパケットデータのセグ
メントを伝送するので、複数の低速のデータ経路に沿っ
てパケットデータのセグメントを均等に分散することに
よって、高速の媒体アクセスコントローラからのパケッ
トデータの伝送を経済的に行なうことができるようにな
る。さらに、セグメントを使用することで、複数の伝送
経路間でトラフィック負荷が均等に分散されるようにな
る。加えて、ソース媒体インタフェースと宛先媒体イン
タフェースとの間で所定の出力プロトコルを使用するた
め、宛先ステーションにおけるセグメントを再収集して
オリジナルのデータパケットを復元することができるよ
うになる。
ト媒体インタフェースリンクから複数の１００ＭＢ／ｓ
媒体インタフェースリンク上へとパケットデータのセグ
メントを伝送するので、複数の低速のデータ経路に沿っ
てパケットデータのセグメントを均等に分散することに
よって、高速の媒体アクセスコントローラからのパケッ
トデータの伝送を経済的に行なうことができるようにな
る。さらに、セグメントを使用することで、複数の伝送
経路間でトラフィック負荷が均等に分散されるようにな
る。加えて、ソース媒体インタフェースと宛先媒体イン
タフェースとの間で所定の出力プロトコルを使用するた
め、宛先ステーションにおけるセグメントを再収集して
オリジナルのデータパケットを復元することができるよ
うになる。
【００３３】ここに開示した実施例は、ＧＭＩＩに適合
するＰＨＹインタフェースを使用するものとして説明し
たが、ＩＥＥＥ８０２．３ｚは、ＧＭＡＣがＧＭＩＩに
適合するＰＨＹまたは８Ｂ／１０Ｂに適合するＰＨＹの
いずれかに接続することが可能であると指定している。
ここで、８Ｂ／１０Ｂの符号化は、ＭＡＣにおいてなさ
れる。開示したＶＧＬ２６は、ＧＭＡＣ１６からの符号
化された伝送データを伝送バッファ３４内に記憶するの
に先立って８Ｂ／１０Ｂで復号化し、受信データを受信
バッファ４４からＧＭＡＣ１６へと出力するのに先立っ
て８Ｂ／１０Ｂで符号化し、さらに、ＧＭＩＩインタフ
ェース２４を適切な８Ｂ／１０Ｂインタフェースに置き
換えることによって、８Ｂ／１０Ｂプロトコルのために
修正することが可能である。したがって、この発明は、
代替的な８Ｂ／１０Ｂプロトコルの使用も包含するもの
である。以上にこの発明を、現時点において最も実用的
でありかつ好ましいと考えられる実施例に関して説明し
たが、この発明が開示の実施例に限定されるものと考え
られるべきではなく、前掲の請求の範囲および精神内に
含まれる種々の修正案および等価の構成を網羅するもの
と意図されると考えられるべきである。
するＰＨＹインタフェースを使用するものとして説明し
たが、ＩＥＥＥ８０２．３ｚは、ＧＭＡＣがＧＭＩＩに
適合するＰＨＹまたは８Ｂ／１０Ｂに適合するＰＨＹの
いずれかに接続することが可能であると指定している。
ここで、８Ｂ／１０Ｂの符号化は、ＭＡＣにおいてなさ
れる。開示したＶＧＬ２６は、ＧＭＡＣ１６からの符号
化された伝送データを伝送バッファ３４内に記憶するの
に先立って８Ｂ／１０Ｂで復号化し、受信データを受信
バッファ４４からＧＭＡＣ１６へと出力するのに先立っ
て８Ｂ／１０Ｂで符号化し、さらに、ＧＭＩＩインタフ
ェース２４を適切な８Ｂ／１０Ｂインタフェースに置き
換えることによって、８Ｂ／１０Ｂプロトコルのために
修正することが可能である。したがって、この発明は、
代替的な８Ｂ／１０Ｂプロトコルの使用も包含するもの
である。以上にこの発明を、現時点において最も実用的
でありかつ好ましいと考えられる実施例に関して説明し
たが、この発明が開示の実施例に限定されるものと考え
られるべきではなく、前掲の請求の範囲および精神内に
含まれる種々の修正案および等価の構成を網羅するもの
と意図されると考えられるべきである。
【図１】この発明の一実施例に従った、パケットデータ
を高速データネットワーク上で伝送させるための構成を
示すブロック図である。
を高速データネットワーク上で伝送させるための構成を
示すブロック図である。
【図２】この発明の一実施例に従った、媒体アクセスコ
ントローラからのデータを多数の媒体インタフェースリ
ンクへと転送するための仮想ギガビット層を詳細に示す
ブロック図である。
ントローラからのデータを多数の媒体インタフェースリ
ンクへと転送するための仮想ギガビット層を詳細に示す
ブロック図である。
【図３】それぞれの媒体インタフェースリンク上でパケ
ットデータのセグメントを伝送するための代替的な出力
プロトコルを示すタイミング図である。
ットデータのセグメントを伝送するための代替的な出力
プロトコルを示すタイミング図である。
【図４】それぞれの媒体インタフェースリンク上でパケ
ットデータのセグメントを伝送するための代替的な出力
プロトコルを示すタイミング図である。
ットデータのセグメントを伝送するための代替的な出力
プロトコルを示すタイミング図である。
１２ ネットワークノード １４ ギガビット媒体アクセス制御（ＧＭＡＣ）層 １６ ギガビットＭＡＣ（ＧＭＡＣ）コア １８ 調停層 ２０ 物理層（ＰＨＹ）デバイス ２１ 媒体インタフェースリンク ２２ 媒体インタフェースリンク ２４ ギガビット速度媒体独立型インタフェース（ＧＭ
ＩＩ） ２６ 仮想ギガビット層 ２８ 媒体独立型インタフェース（ＭＩＩ）
ＩＩ） ２６ 仮想ギガビット層 ２８ 媒体独立型インタフェース（ＭＩＩ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シャシャンク・シィ・マーチャント アメリカ合衆国、94089 カリフォルニア 州、サニィベイル、モース・アベニュ、 1063、ナンバー・11−305 (72)発明者 モハン・ブイ・カルクンテ アメリカ合衆国、94087 カリフォルニア 州、サニィベイル、マグパイ・レーン、 1538 (72)発明者 ゴパール・クリシュナ アメリカ合衆国、95148 カリフォルニア 州、サン・ノゼ、アダムズウッド・ドライ ブ、3260
Claims (28)
- 【請求項１】 発信ネットワークノード（１２ａ）の媒
体アクセスコントローラから出力されたパケットデータ
を宛先ネットワークノード（１２ｂ）に転送するための
方法であって、 前記宛先ネットワークノードと通信するそれぞれの物理
層リンク（２２）にデータを第１のデータレートで伝送
するよう各々が構成された複数の第１の媒体インタフェ
ースリンク（２１）を構築するステップと、 前記パケットデータを前記媒体アクセスコントローラか
ら第２の媒体インタフェースリンク（１９）を介して媒
体インタフェース（２６）によって、前記第１のデータ
レートよりも高速の第２のデータレートで受取るステッ
プと、 前記媒体インタフェース（２６）から受取ったパケット
データのセグメントを前記第１の媒体インタフェースリ
ンク上で伝送するために、前記セグメントの各々を前記
第１の媒体インタフェースリンクのうち対応する１つの
リンクへと前記第１のデータレートでかつ所定の出力プ
ロトコルに従って伝送するステップとを含む、方法。 - 【請求項２】 前記伝送するステップは、 前記媒体アクセスコントローラ（１６）から受取ったパ
ケットデータに先行するプリアンブルを検出するステッ
プと、 前記プリアンブルに続く前記受取ったパケットデータを
伝送バッファ（３４）内に記憶するステップと、 前記所定の出力プロトコルに基づいて、前記伝送バッフ
ァから前記セグメントの各々を前記媒体インタフェース
リンクの選択された１つのリンクに出力するステップと
を含む、請求項１に記載の方法。 - 【請求項３】 前記出力するステップは、前記伝送バッ
ファから前記各セグメントのために所定の数のビットを
読取るステップを含む、請求項２に記載の方法。 - 【請求項４】 前記伝送するステップは、前記対応のセ
グメントの伝送の前に前記媒体インタフェースリンクの
各々に対してプリアンブルを出力するステップ（５０）
を含む、請求項１に記載の方法。 - 【請求項５】 前記伝送するステップは、前記媒体イン
タフェースリンクの少なくとも１つのリンク上に伝送さ
れたセグメントのために誤り訂正フィールド（５６）を
生成しかつそれを出力するステップをさらに含む、請求
項４に記載の方法。 - 【請求項６】 前記伝送するステップは、前記各セグメ
ントを前記対応する１つの媒体インタフェースリンクへ
と、前記受取ったパケットデータ内の対応の位置に基づ
いて出力するステップを含む、請求項４に記載の方法。 - 【請求項７】 前記出力するステップは、 最初に、前記セグメントのうち第１のセグメントを前記
媒体インタフェースリンクのうち１つのリンクに出力す
るステップと、 次に、前記セグメントのうち前記第１のセグメントと連
続しかつそれに続く第２のセグメントを、第１のセグメ
ントの出力から予め定められた間隔の後に前記媒体イン
タフェースリンクのうち第２のリンクに出力するステッ
プとを含む、請求項６に記載の方法。 - 【請求項８】 前記所定の出力プロトコルは、前記セグ
メントが連続したシーケンスで、前記予め定められた間
隔だけずらされて、前記それぞれの媒体インタフェース
リンク上で伝送されるよう指定する、請求項７に記載の
方法。 - 【請求項９】 前記予め定められた間隔は、物理層リン
クのクロックサイクル（ＣＬＫ）に対応する、請求項７
に記載の方法。 - 【請求項１０】 前記出力するステップは、 最初に、第１の連続するセグメントのグループを前記そ
れぞれの媒体インタフェースリンクへと前記所定のプロ
トコルに従って同時に出力するステップと、 次に、第１の連続するグループに続く第２の連続するセ
グメントのグループを前記所定のプロトコルに従って前
記それぞれの媒体インタフェースリンクに同時に出力す
るステップとを含む、請求項６に記載の方法。 - 【請求項１１】 前記宛先ネットワークノード（１２
ｂ）の宛先媒体インタフェースにおいて、 前記それぞれの物理層リンク上を伝送されてきた前記プ
リアンブルの検出に基づいて、前記物理層リンクに同期
するステップと、 前記それぞれの物理インタフェースリンクから前記セグ
メントを前記第１のデータレートで受取るステップと、 前記所定の出力プロトコルに基づいて、前記受取ったセ
グメントから前記受取ったパケットデータを復元するス
テップとをさらに含む、請求項４に記載の方法。 - 【請求項１２】 前記復元するステップは、 前記受取ったセグメントの各々を受信バッファ（４４）
内に、受信シーケンスにおける対応の位置に基づいて記
憶するステップと、 前記受信バッファに記憶されたデータを連続するシーケ
ンスとして、前記宛先ネットワークノード内の宛先媒体
アクセスコントローラ（１６ｂ）へと前記第２のデータ
レートで出力するステップとを含む、請求項１１に記載
の方法。 - 【請求項１３】 前記復元するステップはさらに、前記
受信バッファ内に記憶された前記データの前記宛先ノー
ドにおける媒体アクセスコントローラへの前記出力の前
に先行するプリアンブルを生成し出力するステップを含
む、請求項１２に記載の方法。 - 【請求項１４】 前記伝送するステップは、前記伝送さ
れたセグメントのうち１つのセグメントのための誤り訂
正フィールド（ＣＲＣ）を生成し前記媒体インタフェー
スリンクのうち対応する１つのリンクへと出力するステ
ップをさらに含み、 前記方法は、前記宛先媒体インタフェースにおいて前記
誤り訂正フィールドを検出するステップと、前記誤り訂
正フィールドの検出に基づいて、前記対応の物理層リン
クについて前記宛先媒体インタフェースにおけるリンク
のステータスを判定するステップとをさらに含む、請求
項１１に記載の方法。 - 【請求項１５】 前記伝送するステップは、 最初に、第１の連続するセグメントのグループを前記そ
れぞれの媒体インタフェースリンクへと前記所定のプロ
トコルに従って出力するステップと、 次に、第１の連続するグループに続く第２の連続するセ
グメントのグループを前記それぞれの媒体インタフェー
スリンクへと、前記所定のプロトコルに従って、かつ連
続するデータストリームとして、出力するステップとを
含む、請求項１に記載の方法。 - 【請求項１６】 前記第１および第２の出力するステッ
プは各々、対応の連続するセグメントのグループを同時
に出力するステップを含む、請求項１に記載の方法。 - 【請求項１７】 前記第１および第２の出力するステッ
プは各々、対応の連続するセグメントのグループを、前
記物理層リンクの各々に対する対応の遅延オフセットに
基づいて出力するステップを含む、請求項１５に記載の
方法。 - 【請求項１８】 媒体アクセスコントローラ（１６）か
ら受取ったパケットデータを第１の伝送レートで伝送す
るための装置であって、 前記媒体アクセスコントローラ（１６）からの、前記パ
ケットデータの開始を示すプリアンブルを検出するよう
構成されたプリアンブル検出器（３０）と、 受取ったパケットデータを記憶するよう構成された伝送
バッファ（３４）と、 前記伝送バッファ内に記憶された前記パケットデータの
セグメントをそれぞれの媒体インタフェースリンク（２
１）へと、前記第１の伝送レートよりも低速の第２の伝
送レートでかつ所定の出力プロトコルに従って出力する
よう構成された媒体インタフェースコントローラ（３
６）とを含む、装置。 - 【請求項１９】 前記媒体インタフェースコントローラ
からの制御信号に応答して、少なくとも第１のセグメン
トのグループの前記媒体インタフェースリンクへの伝送
に先立って、プリアンブルを前記それぞれの媒体インタ
フェースリンクへと前記第２の伝送レートで出力するよ
う構成された複数のプリアンブル発生器（３８）をさら
に含む、請求項１８に記載の装置。 - 【請求項２０】 前記媒体インタフェースコントローラ
は、前記第１のセグメントのグループが前記所定のプロ
トコルに従って前記媒体インタフェースリンクへと第１
の連続するセグメントのグループとして出力されるよう
に、かつ、第２の連続するセグメントのグループが前記
第１の連続するグループに続いてかつ前記所定のプロト
コルに従って前記媒体インタフェースリンクへと出力さ
れるようにする、請求項１９に記載の装置。 - 【請求項２１】 前記媒体インタフェースコントローラ
は、前記第１の連続するグループの各々連続するセグメ
ントが前記対応する媒体インタフェースリンクへと、先
行するセグメントに続いて予め定められた遅延間隔で伝
送されるようにする、請求項２０に記載の装置。 - 【請求項２２】 前記媒体インタフェースコントローラ
は、予め定められたリンク順に従って、前記第１の連続
するセグメントのグループを前記それぞれの媒体インタ
フェースリンクへと同時に伝送する、請求項２０に記載
の装置。 - 【請求項２３】 前記セグメントのうち少なくとも選択
された１つのセグメントのための誤り検出コードを、対
応の媒体インタフェースリンク上に出力するための誤り
発生器（４０）をさらに含む、請求項１８に記載の装
置。 - 【請求項２４】 前記誤り発生器（４０）は、前記対応
するプリアンブルに続いて前記媒体インタフェースリン
クのうち選択された１つのリンクに出力される複数の前
記セグメントのための前記誤り検出コードを生成する、
請求項２３に記載の装置。 - 【請求項２５】 前記プリアンブル発生器は各々、前記
対応の媒体インタフェースリンクから受取ったプリアン
ブルを検出するためのプリアンブル検出回路を含み、 前記装置はさらに、前記媒体インタフェースリンクから
受取ったセグメントを前記媒体インタフェースコントロ
ーラによって指定される順で記憶するための受信バッフ
ァ（４４）と、記憶されたセグメントを前記受信バッフ
ァから再収集されたデータパケットとして前記媒体アク
セスコントローラへと供給するための媒体アクセス制御
インタフェースコントローラ（３２）とをさらに含む、
請求項１８に記載の装置。 - 【請求項２６】 前記媒体インタフェースコントローラ
は、前記媒体インタフェースリンク間の検出された遅延
オフセットに基づいて前記順を決定する、請求項２５に
記載の装置。 - 【請求項２７】 前記媒体インタフェースコントローラ
は、前記媒体インタフェースリンクの所定の順に基づい
て前記順を決定する、請求項２５に記載の装置。 - 【請求項２８】 前記プリアンブル検出器は、前記再収
集されたデータパケットに先行する第２のプリアンブル
を前記媒体アクセスコントローラへと出力するためのプ
リアンブル生成回路を含む、請求項２５に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/985,718 US6081523A (en) | 1997-12-05 | 1997-12-05 | Arrangement for transmitting packet data segments from a media access controller across multiple physical links |
| US08/985718 | 1997-12-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11187051A true JPH11187051A (ja) | 1999-07-09 |
| JP4040762B2 JP4040762B2 (ja) | 2008-01-30 |
Family
ID=25531746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22796998A Expired - Lifetime JP4040762B2 (ja) | 1997-12-05 | 1998-08-12 | 媒体アクセスコントローラからのパケットデータを伝送するための方法および装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6081523A (ja) |
| JP (1) | JP4040762B2 (ja) |
| GB (1) | GB2332128B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7155127B2 (en) | 2001-08-15 | 2006-12-26 | Nippon Telegraph And Telephone Corporation | Optical communication system, optical communication unit, and optical transceiving package |
| US7475273B2 (en) | 2001-11-21 | 2009-01-06 | Interdigital Technology Corporation | Hybrid parallel/serial bus interface |
| US7752482B2 (en) | 2001-11-21 | 2010-07-06 | Interdigital Technology Corporation | Hybrid parallel/serial bus interface |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690681B1 (en) * | 1997-05-19 | 2004-02-10 | Airbiquity Inc. | In-band signaling for data communications over digital wireless telecommunications network |
| US6493338B1 (en) * | 1997-05-19 | 2002-12-10 | Airbiquity Inc. | Multichannel in-band signaling for data communications over digital wireless telecommunications networks |
| US7295554B1 (en) * | 1999-03-12 | 2007-11-13 | Lucent Technologies Inc. | Word Multiplexing of encoded signals into a higher bit rate serial data stream |
| US6873630B1 (en) | 1999-05-19 | 2005-03-29 | Sun Microsystems, Inc. | Method and apparatus for a multi-gigabit ethernet architecture |
| US6956852B1 (en) * | 1999-06-25 | 2005-10-18 | Cisco Technology Inc. | Multi-function high-speed network interface |
| US6526434B1 (en) * | 1999-08-24 | 2003-02-25 | International Business Machines Corporation | System and method for efficient transfer of data blocks from client to server |
| US6816505B1 (en) | 2000-02-09 | 2004-11-09 | Marvell International Ltd. | Chip-to-chip interface for 1000 BASE T gigabit physical layer device |
| IL134743A (en) * | 2000-02-27 | 2004-12-15 | Lightscape Networks Ltd | Method, device and system for delay equalizing in high rate data streams |
| US7570657B1 (en) | 2000-12-15 | 2009-08-04 | Marvell International Ltd. | Autonegotiation between 1000Base-X and 1000Base-T |
| US7000026B2 (en) * | 2000-12-22 | 2006-02-14 | Nortel Networks Limited | Multi-channel sharing in a high-capacity network |
| JP2004524617A (ja) * | 2001-02-14 | 2004-08-12 | クリアスピード・テクノロジー・リミテッド | クロック分配システム |
| JP4475835B2 (ja) * | 2001-03-05 | 2010-06-09 | 富士通株式会社 | 入力回線インタフェース装置及びパケット通信装置 |
| US7386008B2 (en) * | 2001-07-19 | 2008-06-10 | Eci Telecom Ltd. | Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network having multiple channels |
| US6934301B2 (en) * | 2001-07-19 | 2005-08-23 | Eci Telecom Ltd. | Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network |
| US7190695B2 (en) * | 2001-09-28 | 2007-03-13 | Lucent Technologies Inc. | Flexible application of mapping algorithms within a packet distributor |
| US7215965B2 (en) | 2001-11-01 | 2007-05-08 | Airbiquity Inc. | Facility and method for wireless transmission of location data in a voice channel of a digital wireless telecommunications network |
| US7058090B1 (en) * | 2001-12-18 | 2006-06-06 | Applied Micro Circuits Corporation | System and method for paralleling digital wrapper data streams |
| US20030212859A1 (en) * | 2002-05-08 | 2003-11-13 | Ellis Robert W. | Arrayed data storage architecture with simultaneous command of multiple storage media |
| US7020729B2 (en) * | 2002-05-16 | 2006-03-28 | Intel Corporation | Protocol independent data transmission interface |
| US7376146B2 (en) * | 2002-05-16 | 2008-05-20 | Intel Corporation | Bus conversion device, system and method |
| KR100429911B1 (ko) * | 2002-05-18 | 2004-05-03 | 한국전자통신연구원 | 가변길이 패킷 다중화 및 역다중화 장치와 방법 |
| EP1573949A4 (en) * | 2002-09-17 | 2011-04-06 | Broadcom Corp | SYSTEM AND METHOD FOR PROVIDING A SUPER CHANNEL IN A MULTI-BAND MULTIPROTOCOL HYBRID WIRE / WIRELESS NETWORK |
| US7787419B2 (en) * | 2002-09-17 | 2010-08-31 | Broadcom Corporation | System and method for providing a mesh network using a plurality of wireless access points (WAPs) |
| US9014196B2 (en) | 2002-09-17 | 2015-04-21 | Broadcom Corporation | System and method for providing a super channel in a multi-band multi-protocol hybrid wired/wireless network |
| US7746800B2 (en) * | 2003-11-21 | 2010-06-29 | Nokia Corporation | Flexible rate split method for MIMO transmission |
| US8667194B2 (en) * | 2003-12-15 | 2014-03-04 | Finisar Corporation | Two-wire interface in which a master component monitors the data line during the preamble generation phase for synchronization with one or more slave components |
| KR20050061893A (ko) * | 2003-12-18 | 2005-06-23 | 한국전자통신연구원 | Ｗｄｍ/ｓｃｍ 기반 수동 광 통신망의 종단 장치 |
| US8225024B2 (en) | 2004-03-05 | 2012-07-17 | Finisar Corporation | Use of a first two-wire interface communication to support the construction of a second two-wire interface communication |
| US7508810B2 (en) | 2005-01-31 | 2009-03-24 | Airbiquity Inc. | Voice channel control of wireless packet data communications |
| US8553720B2 (en) | 2006-04-19 | 2013-10-08 | Marvell World Trade Ltd. | Adaptive speed control for MAC-PHY interfaces |
| CN101432762B (zh) * | 2006-04-26 | 2012-05-09 | 松下电器产业株式会社 | 信号传送方法、发送接收装置和通信系统 |
| US8854986B1 (en) | 2007-03-12 | 2014-10-07 | Aquantia Corporation | Energy efficiency ethernet (EEE) with 10GBASE-T structures |
| US8243752B2 (en) | 2007-04-04 | 2012-08-14 | Marvell World Trade Ltd. | Long-reach ethernet for 1000BASE-T and 10GBASE-T |
| US7957391B1 (en) * | 2007-09-25 | 2011-06-07 | Force 10 Networks, Inc | Low overhead aggregation at the physical layer |
| CN101809979B (zh) | 2007-10-20 | 2014-02-19 | 爱尔比奎特公司 | 用于车辆上的数据通信的方法 |
| US7983310B2 (en) | 2008-09-15 | 2011-07-19 | Airbiquity Inc. | Methods for in-band signaling through enhanced variable-rate codecs |
| US8594138B2 (en) | 2008-09-15 | 2013-11-26 | Airbiquity Inc. | Methods for in-band signaling through enhanced variable-rate codecs |
| US8036600B2 (en) | 2009-04-27 | 2011-10-11 | Airbiquity, Inc. | Using a bluetooth capable mobile phone to access a remote network |
| US8418039B2 (en) | 2009-08-03 | 2013-04-09 | Airbiquity Inc. | Efficient error correction scheme for data transmission in a wireless in-band signaling system |
| US8249865B2 (en) | 2009-11-23 | 2012-08-21 | Airbiquity Inc. | Adaptive data transmission for a digital in-band modem operating over a voice channel |
| US8804798B2 (en) | 2011-09-16 | 2014-08-12 | Aquantia Corporation | Transceiver spectrum control for cross-talk mitigation |
| US8848825B2 (en) | 2011-09-22 | 2014-09-30 | Airbiquity Inc. | Echo cancellation in wireless inband signaling modem |
| US9130695B1 (en) | 2012-03-06 | 2015-09-08 | Aquantia Corp. | Adaptive rate control of 10GBASE-T data transport system |
| US9634800B1 (en) | 2012-08-13 | 2017-04-25 | Aquantia Corp. | Sub-rate codes within the 10GBASE-T frame structure |
| US9485335B1 (en) | 2012-08-13 | 2016-11-01 | Aquantia Corp. | Sub-rate codes within the 10GBASE-T frame structure |
| US9363039B1 (en) | 2012-11-07 | 2016-06-07 | Aquantia Corp. | Flexible data transmission scheme adaptive to communication channel quality |
| US9001872B1 (en) | 2012-11-07 | 2015-04-07 | Aquantia Corp. | Flexible data transmission scheme adaptive to communication channel quality |
| US20140201413A1 (en) * | 2013-01-11 | 2014-07-17 | Broadcom Corporation | Method and Apparatus for Backplane Support of 100/1000 Ethernet |
| US10999124B1 (en) | 2014-12-05 | 2021-05-04 | Marvell Asia Pte, Ltd. | Rapid rate adaptation in NBASE-T ethernet |
| US9774420B1 (en) | 2015-01-13 | 2017-09-26 | Aquantia Corp. | Reed-solomon coding for 40GBASE-T ethernet |
| US10069521B1 (en) | 2015-01-29 | 2018-09-04 | Aquantia Corp. | Intelligent power balancing for NBASE-T ethernet |
| US10200151B1 (en) | 2015-03-06 | 2019-02-05 | Aquantia Corp. | Methods and apparatus to improve SNR for signaling across multi-channel cables |
| US9853769B1 (en) | 2015-03-09 | 2017-12-26 | Aquantia Corporation | High-speed Ethernet coding |
| JP7037035B2 (ja) * | 2017-09-01 | 2022-03-16 | 富士通株式会社 | データ伝送装置、演算処理装置及びデータ伝送装置の制御方法 |
| US11228465B1 (en) | 2019-03-22 | 2022-01-18 | Marvell Asia Pte, Ltd. | Rapid training method for high-speed ethernet |
| US11115151B1 (en) | 2019-03-22 | 2021-09-07 | Marvell Asia Pte, Ltd. | Method and apparatus for fast retraining of ethernet transceivers based on trickling error |
| US10771100B1 (en) | 2019-03-22 | 2020-09-08 | Marvell Asia Pte., Ltd. | Method and apparatus for efficient fast retraining of ethernet transceivers |
| CN111726647B (zh) * | 2020-06-17 | 2023-05-26 | 京东方科技集团股份有限公司 | 数据分流设备和数据处理系统 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9117172D0 (en) * | 1991-08-08 | 1991-09-25 | British Telecomm | Communication system |
| US5251210A (en) * | 1991-11-01 | 1993-10-05 | Ibm Corporation | Method and apparatus for transforming low bandwidth telecommunications channels into a high bandwidth telecommunication channel |
| US5550836A (en) * | 1992-11-06 | 1996-08-27 | Hewlett-Packard Company | High speed data transfer over twisted pair cabling |
| GB9314479D0 (en) * | 1992-11-06 | 1993-08-25 | Hewlett Packard Co | Encoding data |
| US5546543A (en) * | 1993-03-26 | 1996-08-13 | Digital Equipment Corporation | Method for assigning priority to receive and transmit requests in response to occupancy of receive and transmit buffers when transmission and reception are in progress |
| US5825755A (en) * | 1994-08-10 | 1998-10-20 | Bay Networks, Inc. | Method and apparatus for switching between full-duplex and half-duplex CSMA/CD systems |
| US5640605A (en) * | 1994-08-26 | 1997-06-17 | 3Com Corporation | Method and apparatus for synchronized transmission of data between a network adaptor and multiple transmission channels using a shared clocking frequency and multilevel data encoding |
| US5574726A (en) * | 1995-01-30 | 1996-11-12 | Level One Communications, Inc. | Inter-repeater backplane |
| US5559796A (en) * | 1995-02-28 | 1996-09-24 | National Semiconductor Corporation | Delay control for frame-based transmission of data |
| US5680400A (en) * | 1995-05-31 | 1997-10-21 | Unisys Corporation | System for high-speed transfer of a continuous data stream between hosts using multiple parallel communication links |
| US5737108A (en) * | 1995-08-14 | 1998-04-07 | National Semiconductor Corporation | Circuit for auto-negotiation over fiber-optic media |
| US5812554A (en) * | 1996-05-28 | 1998-09-22 | Advanced Micro Devices, Inc. | Efficiency of a network having a minimum data transmission time |
| US5892926A (en) * | 1996-12-30 | 1999-04-06 | Compaq Computer Corporation | Direct media independent interface connection system for network devices |
| US5883894A (en) * | 1996-12-30 | 1999-03-16 | 3Com Corporation | Shared auto-negotiation logic for multiple port network devices |
| US5889776A (en) * | 1997-01-31 | 1999-03-30 | Alpnet Corporation | Physical layer switch system for ethernet local area network communication system |
| US5923663A (en) * | 1997-03-24 | 1999-07-13 | Compaq Computer Corporation | Method and apparatus for automatically detecting media connected to a network port |
| US5881074A (en) * | 1997-03-25 | 1999-03-09 | Level One Communications, Inc. | 1000base-t packetized trellis coder |
| US5907553A (en) * | 1997-04-08 | 1999-05-25 | Level One Communications, Inc. | Power savings in multiple technology physical layer devices supporting autonegotiation |
| US5949788A (en) * | 1997-05-06 | 1999-09-07 | 3Com Corporation | Method and apparatus for multipoint trunking |
| US5922052A (en) * | 1997-08-18 | 1999-07-13 | Conexant Systems, Inc. | Fast Ethernet combination chaining of auto-negotiations for multiple physical layer capability |
-
1997
- 1997-12-05 US US08/985,718 patent/US6081523A/en not_active Expired - Lifetime
-
1998
- 1998-06-25 GB GB9813761A patent/GB2332128B/en not_active Expired - Lifetime
- 1998-08-12 JP JP22796998A patent/JP4040762B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7155127B2 (en) | 2001-08-15 | 2006-12-26 | Nippon Telegraph And Telephone Corporation | Optical communication system, optical communication unit, and optical transceiving package |
| US7475273B2 (en) | 2001-11-21 | 2009-01-06 | Interdigital Technology Corporation | Hybrid parallel/serial bus interface |
| US7752482B2 (en) | 2001-11-21 | 2010-07-06 | Interdigital Technology Corporation | Hybrid parallel/serial bus interface |
Also Published As
| Publication number | Publication date |
|---|---|
| US6081523A (en) | 2000-06-27 |
| GB9813761D0 (en) | 1998-08-26 |
| JP4040762B2 (ja) | 2008-01-30 |
| GB2332128B (en) | 2000-10-04 |
| GB2332128A (en) | 1999-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4040762B2 (ja) | 媒体アクセスコントローラからのパケットデータを伝送するための方法および装置 | |
| JP3412825B2 (ja) | データネットワーク上でデータパケットをスイッチングする方法および装置 | |
| EP0995333B1 (en) | Interface for a highly integrated ethernet network element | |
| US6192422B1 (en) | Repeater with flow control device transmitting congestion indication data from output port buffer to associated network node upon port input buffer crossing threshold level | |
| US6094439A (en) | Arrangement for transmitting high speed packet data from a media access controller across multiple physical links | |
| US8514716B2 (en) | Backplane interface adapter with error control and redundant fabric | |
| US6091725A (en) | Method for traffic management, traffic prioritization, access control, and packet forwarding in a datagram computer network | |
| US7813271B2 (en) | Aggregated link traffic protection | |
| US8014281B1 (en) | Systems and methods for limiting the rates of data to/from a buffer | |
| US5974467A (en) | Protocol for communicating data between packet forwarding devices via an intermediate network interconnect device | |
| CN101277196B (zh) | 一种基于pcie交换网的通信系统、通信方法及线卡板 | |
| JP2000503828A (ja) | データネットワーク上でデータパケットをスイッチングする方法および装置 | |
| JP2004320785A (ja) | ネットワーク通信のテスト装置及び方法 | |
| JP2000506326A (ja) | フロー制御プロトコルシステムおよび方法 | |
| US6330248B1 (en) | Arrangement for transmitting data packets from a media access controller across multiple physical links | |
| JP2005018768A (ja) | 単一ポートセルメモリ装置のための二重ポート機能 | |
| US20060230146A1 (en) | Method for generating super frame by using sub-frame in residential ethernet system | |
| WO1997010661A1 (en) | Method and apparatus for filtering and forwarding messages in a computer network using a last source address | |
| CN108650160B (zh) | 一种基于链式端口的总线桥接器及其工作方法 | |
| KR100317126B1 (ko) | 이중 경로 방식의 3계층 포워딩 엔진을 갖는 기가비트이더넷 구조 | |
| US6885666B1 (en) | Apparatus and method in a network switch for synchronizing transfer of a control tag to a switch fabric with transfer of frame data to a buffer memory | |
| Moorthy | Gigabit ethernet | |
| KR20110046847A (ko) | Ｍｏｓｔ 네트워크에서 고속 이더넷 프레임 전송장치 및 방법 | |
| JP2004228795A (ja) | パケット流入制御装置 | |
| Alkhatib | The TurboLAN project. Phase 1: Protocol choices for high speed local area networks. Phase 2: TurboLAN Intelligent Network Adapter Card,(TINAC) architecture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050720 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |