JP3412825B2 - データネットワーク上でデータパケットをスイッチングする方法および装置 - Google Patents
データネットワーク上でデータパケットをスイッチングする方法および装置Info
- Publication number
- JP3412825B2 JP3412825B2 JP53012097A JP53012097A JP3412825B2 JP 3412825 B2 JP3412825 B2 JP 3412825B2 JP 53012097 A JP53012097 A JP 53012097A JP 53012097 A JP53012097 A JP 53012097A JP 3412825 B2 JP3412825 B2 JP 3412825B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- data
- data packet
- packet
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/255—Control mechanisms for ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
- H04L2012/5609—Topology
- H04L2012/5613—Bus (including DQDB)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5615—Network termination, e.g. NT1, NT2, PBX
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/251—Cut-through or wormhole routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】
発明の背景
1.発明の分野
本発明は、コンピュータ・ネットワーク上のデータ通
信に関する。さらに詳しくは、本発明は、セルベース・
アーキテクチャを利用するLAN（local area network）
スイッチング技術に関する。
信に関する。さらに詳しくは、本発明は、セルベース・
アーキテクチャを利用するLAN（local area network）
スイッチング技術に関する。
2.背景
LANは、コンピューティング・マシンを使用する企業
では、今日、基本的なツールとなっている。初期のLAN
の実装は、種々のプロトコル、例えば、Ethernet（IEEE
802.3）か、Token Ring（IEEE 802.5）か、あるいは、
その他のプロトコルに従ったバスアーキテクチャに基づ
いて、行われていた。初期のLANのバスベースのアーキ
テクチャは、各ノードをネットワークへ接続するための
シェアード帯域幅バスを利用していた。例えば、初期の
Ethernetネットワークは合計10Mbps（メガビット／秒）
の利用可能帯域幅を共有する複数のエンドステーション
（end−stations）を備えることができた。
では、今日、基本的なツールとなっている。初期のLAN
の実装は、種々のプロトコル、例えば、Ethernet（IEEE
802.3）か、Token Ring（IEEE 802.5）か、あるいは、
その他のプロトコルに従ったバスアーキテクチャに基づ
いて、行われていた。初期のLANのバスベースのアーキ
テクチャは、各ノードをネットワークへ接続するための
シェアード帯域幅バスを利用していた。例えば、初期の
Ethernetネットワークは合計10Mbps（メガビット／秒）
の利用可能帯域幅を共有する複数のエンドステーション
（end−stations）を備えることができた。
LANでの配線のニーズを簡単にするとともに、多くの
オフィスビルで既存の配線構造を活用するため、ネット
ワーク設計者はネットワーク・ハブまたはコンセントレ
ータとして知られる装置を実装していた。最も簡単に言
えば、ネットワーク・コンポーネントが接続されるバス
が、初期のハブにより、１つのクローゼットに納まるボ
ックス（box）のサイズまで縮小された。ネットワーク
に接続されている末端またはエンドステーションは、一
般的に、既存のビル配線に接続する能力を有する。既存
のビル配線は、例えば、中央配線クローゼットに存在す
る集線ハブに接続するため多くのオフィスビルに見られ
るUTP（unshielded twisted pair）配線である。
オフィスビルで既存の配線構造を活用するため、ネット
ワーク設計者はネットワーク・ハブまたはコンセントレ
ータとして知られる装置を実装していた。最も簡単に言
えば、ネットワーク・コンポーネントが接続されるバス
が、初期のハブにより、１つのクローゼットに納まるボ
ックス（box）のサイズまで縮小された。ネットワーク
に接続されている末端またはエンドステーションは、一
般的に、既存のビル配線に接続する能力を有する。既存
のビル配線は、例えば、中央配線クローゼットに存在す
る集線ハブに接続するため多くのオフィスビルに見られ
るUTP（unshielded twisted pair）配線である。
しかしながら、各種LANプロトコルにより使用される
ように設計された初期のネットワーク・ハブにより、シ
ェアード帯域幅アーキテクチャが実装された。ユーザの
要求が増加したので、現行の多数のLANのシェアード帯
域幅アーキテクチャがその限界に達した。増大した帯域
幅に対するプロトコルの技術が数多く研究されている。
しかし、今日大量に導入されたLAN装置およびシステム
からなる基盤は、増大した帯域幅のソリューションが近
々見いだされた場合には、このソリューションにより専
らサーブされることになる装置と互換性を有する。
ように設計された初期のネットワーク・ハブにより、シ
ェアード帯域幅アーキテクチャが実装された。ユーザの
要求が増加したので、現行の多数のLANのシェアード帯
域幅アーキテクチャがその限界に達した。増大した帯域
幅に対するプロトコルの技術が数多く研究されている。
しかし、今日大量に導入されたLAN装置およびシステム
からなる基盤は、増大した帯域幅のソリューションが近
々見いだされた場合には、このソリューションにより専
らサーブされることになる装置と互換性を有する。
コンピュータ産業で急速に普及した１つの新しい技術
として、LANスイッチの実装がある。LANスイッチは現行
ののネットワーク・プロトコル、例えば、Ethernetと、
Token Ringと、FDDIに基づくことができ、従って、現行
のネットワーク・システムと互換性を有する。スイッチ
ングは非常に効率的にネットワーク・トラフィックを指
示する。スイッチングは情報を発出ポートから、直接、
宛先ポートのみに送信するので、可能な全ての宛先ポー
トへのブロードキャストでは、トラフィックは増大され
ない。スイッチングはネットワーク性能を向上させ、柔
軟性を増大し、構成（configulation）変更を容易にす
る。
として、LANスイッチの実装がある。LANスイッチは現行
ののネットワーク・プロトコル、例えば、Ethernetと、
Token Ringと、FDDIに基づくことができ、従って、現行
のネットワーク・システムと互換性を有する。スイッチ
ングは非常に効率的にネットワーク・トラフィックを指
示する。スイッチングは情報を発出ポートから、直接、
宛先ポートのみに送信するので、可能な全ての宛先ポー
トへのブロードキャストでは、トラフィックは増大され
ない。スイッチングはネットワーク性能を向上させ、柔
軟性を増大し、構成（configulation）変更を容易にす
る。
最も簡単な構成では、LANスイッチはOSI7層ネットワ
ークモデルにおけるデータリンク層レベルのMACレベル
２で動作するファスト・マルチポート・ブリッジ（fast
multiport bridge）である。スイッチング技術によ
り、従来のLANネットワークより優れた主要な成果が幾
つか得られる。第１に、10Mbps（メガビット／秒）また
は100Mbpsシェアード・メディアを、コネクションごと
に、10Mbpsまたは100Mbpsの専用（dedicated）帯域幅に
変更することができる。スイッチにより、シェアード・
セグメント（ワークグループ）または専用ユーザのいず
れかを、各ポートに接続することができる。さらに、こ
のスイッチによる接続は、ワークステーション上で既に
ランしているソフトウェアまたはハードウェアを変更せ
ずに行うことができる。このため、初期投資分は古いネ
ットワーク技術から失われず、現行のNOS（network ope
rating system）に対して、ほとんどまたは全く影響を
与えない良く知られ、しかも試験済みの技術に基づいた
マイグレーション・パスが可能である。
ークモデルにおけるデータリンク層レベルのMACレベル
２で動作するファスト・マルチポート・ブリッジ（fast
multiport bridge）である。スイッチング技術によ
り、従来のLANネットワークより優れた主要な成果が幾
つか得られる。第１に、10Mbps（メガビット／秒）また
は100Mbpsシェアード・メディアを、コネクションごと
に、10Mbpsまたは100Mbpsの専用（dedicated）帯域幅に
変更することができる。スイッチにより、シェアード・
セグメント（ワークグループ）または専用ユーザのいず
れかを、各ポートに接続することができる。さらに、こ
のスイッチによる接続は、ワークステーション上で既に
ランしているソフトウェアまたはハードウェアを変更せ
ずに行うことができる。このため、初期投資分は古いネ
ットワーク技術から失われず、現行のNOS（network ope
rating system）に対して、ほとんどまたは全く影響を
与えない良く知られ、しかも試験済みの技術に基づいた
マイグレーション・パスが可能である。
LANスイッチは最近開発されたものであり、初期の装
置は、４ないし８ノードの小さなワークグループを、所
定のスイッチに接続することを目標にしているものが多
かった。LANスイッチの能力を増大させ、専用帯域幅を
もっと多数のポートへ、効率的かつスケーラブルなアー
キテクチャを利用して、提供することが望ましく、その
ことを本発明の目的とする。
置は、４ないし８ノードの小さなワークグループを、所
定のスイッチに接続することを目標にしているものが多
かった。LANスイッチの能力を増大させ、専用帯域幅を
もっと多数のポートへ、効率的かつスケーラブルなアー
キテクチャを利用して、提供することが望ましく、その
ことを本発明の目的とする。
発明の概要
以上の説明から、LANに対するスイッチング技術は、
現行のネットワーク実装において、増大する帯域幅の要
求を取り扱うクリチカルで重要な新規な技術であること
は当然のことである。本発明は、Ethernetのセルベース
のスイッチの例を説明する。当然、Ethernet以外のプロ
トコルを用いて本発明を実現できることは明らかであ
り、しかも、セルスイッチング技術がネットワーク・ワ
ークグループ・スイッチ以外の装置で実装できることは
明らかである。
現行のネットワーク実装において、増大する帯域幅の要
求を取り扱うクリチカルで重要な新規な技術であること
は当然のことである。本発明は、Ethernetのセルベース
のスイッチの例を説明する。当然、Ethernet以外のプロ
トコルを用いて本発明を実現できることは明らかであ
り、しかも、セルスイッチング技術がネットワーク・ワ
ークグループ・スイッチ以外の装置で実装できることは
明らかである。
本発明は、Ethernetワークグループ・スイッチに組み
込まれる典型例で説明する。このワークグループ・スイ
ッチの例では、24個のEthernetポートが用意され、１つ
のファスト・ネットワーク・インタフェースが用意され
ている。24個のEthernetポートは３つのセットにグルー
プ化され、各セットは８つのポートを有し、各セットに
はパケット処理ユニットが関係付けしてある。パケット
処理ユニットはEthernetパケットの受信を担当し、固定
長セルへの分割を担当し、ワークグループ・スイッチ内
部に組み込まれたバックプレーン・セルバスへの固定長
セルの伝送を担当している。
込まれる典型例で説明する。このワークグループ・スイ
ッチの例では、24個のEthernetポートが用意され、１つ
のファスト・ネットワーク・インタフェースが用意され
ている。24個のEthernetポートは３つのセットにグルー
プ化され、各セットは８つのポートを有し、各セットに
はパケット処理ユニットが関係付けしてある。パケット
処理ユニットはEthernetパケットの受信を担当し、固定
長セルへの分割を担当し、ワークグループ・スイッチ内
部に組み込まれたバックプレーン・セルバスへの固定長
セルの伝送を担当している。
ワークグループ・スイッチ内の各パケット処理ユニッ
トは、パケット・バッファメモリと関係付けしてある。
各パケット処理ユニットはセルバス上のトラフィックを
監視しており、パケット・バッファメモリでEthernetパ
ケットに再組み立てするため、セルバス上を伝送された
全てのセルを集める。このパケット・バッファメモリは
単一のパケット処理ユニットに関係付けしてある８つの
ポートを有するグループに関係するので、このパケット
・バッファメモリはシェアード・メモリである。しか
し、このパケット・バッファメモリは各パケット処理ユ
ニット専用であるので、このパケット・バッファメモリ
は分散型である。受信されたEthernetパケットは、それ
ぞれ、各パケット・バッファメモリで再組み立てされ
る。というのは、受信されたパケットの宛先ポートが１
個または数個のパケット処理ユニットに関係付けしてあ
る１個または数個のポートとすることができるからであ
る。
トは、パケット・バッファメモリと関係付けしてある。
各パケット処理ユニットはセルバス上のトラフィックを
監視しており、パケット・バッファメモリでEthernetパ
ケットに再組み立てするため、セルバス上を伝送された
全てのセルを集める。このパケット・バッファメモリは
単一のパケット処理ユニットに関係付けしてある８つの
ポートを有するグループに関係するので、このパケット
・バッファメモリはシェアード・メモリである。しか
し、このパケット・バッファメモリは各パケット処理ユ
ニット専用であるので、このパケット・バッファメモリ
は分散型である。受信されたEthernetパケットは、それ
ぞれ、各パケット・バッファメモリで再組み立てされ
る。というのは、受信されたパケットの宛先ポートが１
個または数個のパケット処理ユニットに関係付けしてあ
る１個または数個のポートとすることができるからであ
る。
セルバスには、セルバス上のセル・トラフィックを監
視するスイッチ・パケット・ルーティング・コントロー
ラも接続してある。スイッチ・パケット・ルーティング
・コントローラは、パケットを受信すると、各パケット
を分析して、どのポートかを判断し、ポートが判断され
た場合には、そのポートからそのパケットを出力する。
スイッチ・パケット・ルーティング・コントローラはセ
ルバスにコントロールセルを伝搬し、各パケット処理ユ
ニットにより組み立てられている各パケットを、どのよ
うに「ルーティング」するかを、各パケット処理ユニッ
トに指示する。スイッチ・パケット・ルーティング・コ
ントローラにはルーティングテーブル・メモリも関係付
けしてある。ルーティングテーブル・メモリは各ポート
と、各ポートの通信中のアドレスとを関係付けしたルー
ティングテーブルを作成するため、受信されたパケット
に関する情報を集めている。
視するスイッチ・パケット・ルーティング・コントロー
ラも接続してある。スイッチ・パケット・ルーティング
・コントローラは、パケットを受信すると、各パケット
を分析して、どのポートかを判断し、ポートが判断され
た場合には、そのポートからそのパケットを出力する。
スイッチ・パケット・ルーティング・コントローラはセ
ルバスにコントロールセルを伝搬し、各パケット処理ユ
ニットにより組み立てられている各パケットを、どのよ
うに「ルーティング」するかを、各パケット処理ユニッ
トに指示する。スイッチ・パケット・ルーティング・コ
ントローラにはルーティングテーブル・メモリも関係付
けしてある。ルーティングテーブル・メモリは各ポート
と、各ポートの通信中のアドレスとを関係付けしたルー
ティングテーブルを作成するため、受信されたパケット
に関する情報を集めている。
典型的なEthernetワークグループ・スイッチには、高
速ネットワーク・インタフェースも含まれている。この
高速ネットワーク・インタフェースは、例えば、高速ポ
ート、例えば、ATMポートまたはその他の高速プロトコ
ル・コネクションで使用することができる。高速ネット
ワーク・インタフェースはPCIバスのような高速内部バ
スに結合されている。このPCIバスはバス・ブリッジン
グ・コントローラを介してセルバスと通信している。バ
ス・ブリッジング・コントローラには、パケット・バッ
ファメモリも関係付けしてある。このパケット・バッフ
ァメモリは、パケット処理ユニットにそれぞれ関係付け
してあるパケット・バッファメモリと同様の方法でオペ
レートする。バックプレーン・コントロールバスは、ポ
ートステータスデータ・カウント情報を収集するMIB（M
anagement Information Base）バスといわれており、こ
のバックプレーン・コントロールバスが提供されてい
る。
速ネットワーク・インタフェースも含まれている。この
高速ネットワーク・インタフェースは、例えば、高速ポ
ート、例えば、ATMポートまたはその他の高速プロトコ
ル・コネクションで使用することができる。高速ネット
ワーク・インタフェースはPCIバスのような高速内部バ
スに結合されている。このPCIバスはバス・ブリッジン
グ・コントローラを介してセルバスと通信している。バ
ス・ブリッジング・コントローラには、パケット・バッ
ファメモリも関係付けしてある。このパケット・バッフ
ァメモリは、パケット処理ユニットにそれぞれ関係付け
してあるパケット・バッファメモリと同様の方法でオペ
レートする。バックプレーン・コントロールバスは、ポ
ートステータスデータ・カウント情報を収集するMIB（M
anagement Information Base）バスといわれており、こ
のバックプレーン・コントロールバスが提供されてい
る。
特定のパケット処理ユニットに関係付けしてあるポー
トによりそれぞれ共有されるパケット・バッファメモリ
に対して用意されているメモリ空間モデルが実装されて
いる。所定のパケット・バッファメモリの各パケット
は、各パケットに、パケット処理装置がパケットを出力
する数を指定するフィールドを加えて、１回だけ、再組
み立てされる。このパケット処理装置には、指定された
全ポートに当該パケットが出力されるまで、当該パケッ
トを確実に維持するカウンタ・メカニズムと関係付けし
てある。こうすることにより、ブロードキャスト・パケ
ットおよびマルチキャスト・パケットが共に効率良くサ
ポートされる。
トによりそれぞれ共有されるパケット・バッファメモリ
に対して用意されているメモリ空間モデルが実装されて
いる。所定のパケット・バッファメモリの各パケット
は、各パケットに、パケット処理装置がパケットを出力
する数を指定するフィールドを加えて、１回だけ、再組
み立てされる。このパケット処理装置には、指定された
全ポートに当該パケットが出力されるまで、当該パケッ
トを確実に維持するカウンタ・メカニズムと関係付けし
てある。こうすることにより、ブロードキャスト・パケ
ットおよびマルチキャスト・パケットが共に効率良くサ
ポートされる。
本発明の他の態様には、調整可能なスイッチング・カ
ットスルー・レイテンシ・コントロール機能が含まれて
いる。このスイッチング・カットスルー・レイテンシ・
コントロール機能は、この機能がパケット・バッファメ
モリのパケット処理ユニットに関係付けをしたポートを
介して再伝送開始ができるまでに、このパケット・バッ
ファメモリに何個のパケットを受信して組み立てるかを
指定するのに、使用することができる。
ットスルー・レイテンシ・コントロール機能が含まれて
いる。このスイッチング・カットスルー・レイテンシ・
コントロール機能は、この機能がパケット・バッファメ
モリのパケット処理ユニットに関係付けをしたポートを
介して再伝送開始ができるまでに、このパケット・バッ
ファメモリに何個のパケットを受信して組み立てるかを
指定するのに、使用することができる。
図面の簡単な説明
以下に、本発明を詳細に説明して、本発明の目的、特
徴、および効果を明らかにする。
徴、および効果を明らかにする。
図１は本発明によるネットワーク・スイッチの典型例
を導入したネットワーク・アーキテクチャの一部を示す
図である。
を導入したネットワーク・アーキテクチャの一部を示す
図である。
図２は本発明の種々の態様を導入した典型的なネット
ワーク・スイッチング装置のアーキテクチャを示すブロ
ック図である。
ワーク・スイッチング装置のアーキテクチャを示すブロ
ック図である。
図３はバックプレーン・セルバスおよびシェアード・
パケット・バッファメモリに関係付けしてある、データ
・パケットを分割、再組み立てするネットワーク・スイ
ッチング装置の一部をさらに詳細に示すブロック図であ
る。
パケット・バッファメモリに関係付けしてある、データ
・パケットを分割、再組み立てするネットワーク・スイ
ッチング装置の一部をさらに詳細に示すブロック図であ
る。
図４はデータパケットを固定長に分割してセルバスに
伝播することを担当する回路をさらに詳細に示すブロッ
ク図である。
伝播することを担当する回路をさらに詳細に示すブロッ
ク図である。
図５は本発明による固定長データセルに対するビット
割り当てを示す図である。
割り当てを示す図である。
図６はパケット処理ユニットでシェアーされるバック
プレーン・セルバスへのアクセスタイミングを示すタイ
ミング図である。
プレーン・セルバスへのアクセスタイミングを示すタイ
ミング図である。
図７はシェアード・パケット・バッファメモリを利用
して、パケット再組み立て、パケット伝送を行う回路を
示す図である。
して、パケット再組み立て、パケット伝送を行う回路を
示す図である。
図８は本発明によるシェアード・パケット・バッファ
メモリに対するパケット・バッファメモリ編成を示す図
である。
メモリに対するパケット・バッファメモリ編成を示す図
である。
図９は本発明の１つの態様によるパケット属性を識別
する、パケット・バッファメモリ内の１つのフィールド
をさらに詳細に示す図である。
する、パケット・バッファメモリ内の１つのフィールド
をさらに詳細に示す図である。
図10はセルベースのコントロールバスを介して、受信
アクティビティを示すポート宛に伝送されるセルに対す
るビット割り当てを示す図である。
アクティビティを示すポート宛に伝送されるセルに対す
るビット割り当てを示す図である。
図11は受信アクティビティを示すポートに対する本発
明によるコントロールバス・セルのフォーマットに対す
るビット割り当てを示す図である。
明によるコントロールバス・セルのフォーマットに対す
るビット割り当てを示す図である。
発明の詳細な説明
セルベースのスイッチング・アーキテクチャを実装す
るネットワーク通信装置の方法ならびに装置が開示され
ている。本発明の説明は、Ethernetワークグループ・ス
イッチが、セベースの技術を利用する典型例において主
として行う。本例で開示される概念および方法は、セル
ベースのスイッチングを実装するのが望ましい他のネッ
トワーク通信装置を包含できるほど広い。本発明は、本
例に関連して記載したEthernetの例に限定されるもので
はなく、実際には、他のネットワーク通信プロトコルに
適用することができる。本発明を完全に理解できるよう
に、以下の詳細な説明では、種々の具体的な説明、例え
ば、パケット・プロトコルや、セル・サイズ等を説明す
る。しかし、このような具体的な詳細な説明がなくて
も、本発明を実施することができることは、当業者にと
って、当然のことである。他の例では、本発明を不明瞭
にしないようにするため、周知の制御構造および回路図
は詳細に図示しなかった。
るネットワーク通信装置の方法ならびに装置が開示され
ている。本発明の説明は、Ethernetワークグループ・ス
イッチが、セベースの技術を利用する典型例において主
として行う。本例で開示される概念および方法は、セル
ベースのスイッチングを実装するのが望ましい他のネッ
トワーク通信装置を包含できるほど広い。本発明は、本
例に関連して記載したEthernetの例に限定されるもので
はなく、実際には、他のネットワーク通信プロトコルに
適用することができる。本発明を完全に理解できるよう
に、以下の詳細な説明では、種々の具体的な説明、例え
ば、パケット・プロトコルや、セル・サイズ等を説明す
る。しかし、このような具体的な詳細な説明がなくて
も、本発明を実施することができることは、当業者にと
って、当然のことである。他の例では、本発明を不明瞭
にしないようにするため、周知の制御構造および回路図
は詳細に図示しなかった。
多くの場合、本発明を逸脱しないで実装したコンポー
ネントは、アーキテクチャおよび／または機能レベルで
説明してある。本発明に関して記載されたアーキテクチ
ャを、種々の技術、例えば、ASIC（application specif
ic integrated circuit）か、プログラムドロジック
か、マイクロプロセッサやマイクロコントローラ上でラ
ンするソフトウェアを利用して、実装することができる
ことは、当業者にとって当然のことである。当業者にと
って当然のことであるが、本発明は、特定の実装技術に
制限されるものではない。このようなコンポーネントに
より実行される機能は、一度、本例で記載されると、当
業者は、必要以上に熟練しなくても、種々の技術を用い
て、本発明をインプリメントすることができることは、
当業者にとって当然のことである。
ネントは、アーキテクチャおよび／または機能レベルで
説明してある。本発明に関して記載されたアーキテクチ
ャを、種々の技術、例えば、ASIC（application specif
ic integrated circuit）か、プログラムドロジック
か、マイクロプロセッサやマイクロコントローラ上でラ
ンするソフトウェアを利用して、実装することができる
ことは、当業者にとって当然のことである。当業者にと
って当然のことであるが、本発明は、特定の実装技術に
制限されるものではない。このようなコンポーネントに
より実行される機能は、一度、本例で記載されると、当
業者は、必要以上に熟練しなくても、種々の技術を用い
て、本発明をインプリメントすることができることは、
当業者にとって当然のことである。
典型的なEthernetワークグループ・スイッチ
図１を説明する。図１は、本発明の実施の形態のネッ
トワーク・スイッチング装置を導入したネットワーク・
システムの一部を示す。典型的なネットワーク通信装置
100は10Mbps（メガビット／秒）Ethernetと互換性を有
するEthernetワークグループ・スイッチである。10Mpbs
EthernetはIEEE802.3規格ともいわれる。典型的なEthe
rnetスイッチ100には、DTE（data terminal equipmen
t）130および132のような個々のDTEか、あるいは、Ethe
rnetネットワーク・セグメント140のような追加のネッ
トワーク・セグメントのいずれかに結合する24個のポー
ト101〜124が含まれてる。Ethernetネットワーク・セグ
メント140は３台のデータ端末装置141,142,143に結合さ
れている。本発明の実装例である図１のEthernetスイッ
チには、高速ネットワーク・インタフェース（図には、
高速ポート150として示してある）が含まれている。こ
の高速ネットワーク・インタフェースはポート101〜124
と、ATMネットワーク160のような高速ネットワークとの
間で通信を提供する。高速ネットワーク・インタフェー
スは、他の高速ネットワーク・プロトコルと通信するの
に使用することができるか、２つ以上の装置100をカス
ケード接続するのに使用することができる。
トワーク・スイッチング装置を導入したネットワーク・
システムの一部を示す。典型的なネットワーク通信装置
100は10Mbps（メガビット／秒）Ethernetと互換性を有
するEthernetワークグループ・スイッチである。10Mpbs
EthernetはIEEE802.3規格ともいわれる。典型的なEthe
rnetスイッチ100には、DTE（data terminal equipmen
t）130および132のような個々のDTEか、あるいは、Ethe
rnetネットワーク・セグメント140のような追加のネッ
トワーク・セグメントのいずれかに結合する24個のポー
ト101〜124が含まれてる。Ethernetネットワーク・セグ
メント140は３台のデータ端末装置141,142,143に結合さ
れている。本発明の実装例である図１のEthernetスイッ
チには、高速ネットワーク・インタフェース（図には、
高速ポート150として示してある）が含まれている。こ
の高速ネットワーク・インタフェースはポート101〜124
と、ATMネットワーク160のような高速ネットワークとの
間で通信を提供する。高速ネットワーク・インタフェー
スは、他の高速ネットワーク・プロトコルと通信するの
に使用することができるか、２つ以上の装置100をカス
ケード接続するのに使用することができる。
図１に示したネットワークの部分へ、慣用のリピータ
に代えて、Ethernetスイッチ100を導入することによ
り、ネットワーク効率と速度を増大させることができ
る。多くのネットワークでは帯域幅不足を経験してい
る。これには幾つかの理由がある。これら幾つかの理由
には、ネットワーク化されたユーザ数のずれ量と、クラ
イアント／サーバ・アプリケーション間でトランスポー
トされるデータの量と、幾つかのネットワークの非効率
的なトラウィック・パターンとに起因してトラフィック
が増大することが含まれる。スイッチングは、非常に効
率的な方法で、ネットワーク・トラフィックを指示する
情報を発出ポートから直接宛先ポートのみに送出す
る。つまり、Ethernetスイッチ100は10MbpsEthernetの
実装に導入されるが、Ethernetスイッチ100に代えてリ
ピータを使用した場合のように、ネットワークのユーザ
がそれぞれ合計10Mbps帯域幅をシェアーする必要はな
い。したがって、図１に135、136、137で示したような
リンクにそれぞれ対応するポート101〜124には、それぞ
れ、専用帯域幅10Mbpsが供給される。ユーザ141,142,14
3は、ネットワーク・セグメント140上で利用可能な帯域
幅をシェアーするのが適正であり、「パワーユーザ」の
可能性があるネットワークユーザ130と132は、それぞ
れ、専用の10Mpbs帯域幅から恩恵を受けることができ
る。
に代えて、Ethernetスイッチ100を導入することによ
り、ネットワーク効率と速度を増大させることができ
る。多くのネットワークでは帯域幅不足を経験してい
る。これには幾つかの理由がある。これら幾つかの理由
には、ネットワーク化されたユーザ数のずれ量と、クラ
イアント／サーバ・アプリケーション間でトランスポー
トされるデータの量と、幾つかのネットワークの非効率
的なトラウィック・パターンとに起因してトラフィック
が増大することが含まれる。スイッチングは、非常に効
率的な方法で、ネットワーク・トラフィックを指示する
情報を発出ポートから直接宛先ポートのみに送出す
る。つまり、Ethernetスイッチ100は10MbpsEthernetの
実装に導入されるが、Ethernetスイッチ100に代えてリ
ピータを使用した場合のように、ネットワークのユーザ
がそれぞれ合計10Mbps帯域幅をシェアーする必要はな
い。したがって、図１に135、136、137で示したような
リンクにそれぞれ対応するポート101〜124には、それぞ
れ、専用帯域幅10Mbpsが供給される。ユーザ141,142,14
3は、ネットワーク・セグメント140上で利用可能な帯域
幅をシェアーするのが適正であり、「パワーユーザ」の
可能性があるネットワークユーザ130と132は、それぞ
れ、専用の10Mpbs帯域幅から恩恵を受けることができ
る。
図２を説明する。図２は、本発明の種々の態様を実装
するEthernetスイッチ100の実装例の全体的なアーキテ
クチャを示すブロック図である。図１に関連して説明し
たように、Ethernetスイッチ100には、24個のEthernet
ポート101〜124が含まれている。図２に示したアーキテ
クチャでは、本実施の形態のEthernetスイッチの24個の
Ethernetポートは、各グループが８つのポートを有する
ように、３つのグループに分割されている。各グループ
には単一のパケット処理ユニット200a、200b、または20
0cが関係付けしてあり、パケット処理ユニット200a、20
0b、または200cには、それぞれ、シェアード・パケット
・バッファメモリ210a、210b、または210cが関係付けし
てある。シェアード・パケット・バッファメモリ210は
それぞれシェアード・パケット・バッファメモリといわ
れているが、そういわれるのは、本実施の形態から分か
るように、単一のパケット処理ユニット200によってサ
ービスされるこれら８つのローカルポートが、それぞ
れ、パケット・バッファメモリ210のうちの１つのパケ
ット・バッファメモリによって用いられるからである。
するEthernetスイッチ100の実装例の全体的なアーキテ
クチャを示すブロック図である。図１に関連して説明し
たように、Ethernetスイッチ100には、24個のEthernet
ポート101〜124が含まれている。図２に示したアーキテ
クチャでは、本実施の形態のEthernetスイッチの24個の
Ethernetポートは、各グループが８つのポートを有する
ように、３つのグループに分割されている。各グループ
には単一のパケット処理ユニット200a、200b、または20
0cが関係付けしてあり、パケット処理ユニット200a、20
0b、または200cには、それぞれ、シェアード・パケット
・バッファメモリ210a、210b、または210cが関係付けし
てある。シェアード・パケット・バッファメモリ210は
それぞれシェアード・パケット・バッファメモリといわ
れているが、そういわれるのは、本実施の形態から分か
るように、単一のパケット処理ユニット200によってサ
ービスされるこれら８つのローカルポートが、それぞ
れ、パケット・バッファメモリ210のうちの１つのパケ
ット・バッファメモリによって用いられるからである。
パケット処理ユニット200はそれぞれセルバス220を介
して接続されている。セルバス220には、スイッチ・パ
ケット・ルーティング・コントローラ230と、関係付け
をしたルーティングテーブル・メモリ235も接続されて
いる。最小限機能するEthernetスイッチ・コアは、少な
くとも１つのパケット処理ユニット200と、スイッチ・
パケット・ルーティング・コントローラ230と、セルバ
ス220とを用いるとともに、パケット処理ユニットおよ
びスイッチ・パケット・ルーティング・コントローラに
対して関係付けをしたメモリ210と235を用いて、組み立
てることができる。典型的なEthernetスイッチには、PC
Iチップセット248を介してI/Oバス（PCIバス）245と通
信するマイクロプロセッサ240が導入してある。マイク
ロプロセッサ240はローカル・ストレージ・メモリ249に
よってサービスされる。マイクロプロセッサ240はロー
カルなコンピューティング、例えば、ネットワーク管理
（SNMP）等のために用意してある。PCIバス245はPCI/セ
ルバス・ブリッジング・コントローラ250を介してセル
バス220に結合してあり、PCI/セルバス・ブリッジング
・コントローラ250には、パケット・バッファメモリ252
が関係付けしてある。
して接続されている。セルバス220には、スイッチ・パ
ケット・ルーティング・コントローラ230と、関係付け
をしたルーティングテーブル・メモリ235も接続されて
いる。最小限機能するEthernetスイッチ・コアは、少な
くとも１つのパケット処理ユニット200と、スイッチ・
パケット・ルーティング・コントローラ230と、セルバ
ス220とを用いるとともに、パケット処理ユニットおよ
びスイッチ・パケット・ルーティング・コントローラに
対して関係付けをしたメモリ210と235を用いて、組み立
てることができる。典型的なEthernetスイッチには、PC
Iチップセット248を介してI/Oバス（PCIバス）245と通
信するマイクロプロセッサ240が導入してある。マイク
ロプロセッサ240はローカル・ストレージ・メモリ249に
よってサービスされる。マイクロプロセッサ240はロー
カルなコンピューティング、例えば、ネットワーク管理
（SNMP）等のために用意してある。PCIバス245はPCI/セ
ルバス・ブリッジング・コントローラ250を介してセル
バス220に結合してあり、PCI/セルバス・ブリッジング
・コントローラ250には、パケット・バッファメモリ252
が関係付けしてある。
図２に示した典型的なEthernetスイッチ100には、MIB
（management information base）バス260も導入されて
いる。MIBバス260なスイッチ・ポートMIB情報を、各パ
ケット処理ユニット200からスイッチ・ポートMIBカウン
タ265に搬送するように設計されている。スイッチ・ポ
ートMIBカウンタ265はマイクロプロセッサ240上でラン
しているネットワーク管理エージェントのための適正な
MIBカウンタ情報をアキュムレート（accumulate）する
ものである。スイッチ・ポートMIBカウンタ265にはMIB
カウント・メモリ268が関係付けしてある。
（management information base）バス260も導入されて
いる。MIBバス260なスイッチ・ポートMIB情報を、各パ
ケット処理ユニット200からスイッチ・ポートMIBカウン
タ265に搬送するように設計されている。スイッチ・ポ
ートMIBカウンタ265はマイクロプロセッサ240上でラン
しているネットワーク管理エージェントのための適正な
MIBカウンタ情報をアキュムレート（accumulate）する
ものである。スイッチ・ポートMIBカウンタ265にはMIB
カウント・メモリ268が関係付けしてある。
図１に関連して説明したように、Ethernetスイッチ10
0には、ATMネットワーク160のような高速ネットワーク
と、高速ポート150を介して、通信する高速インタフェ
ースが含まれる。つまり、図２に示したアーキテクチャ
には、Ethernetスイッチ100と高速ネットワーク160の間
のデータフローを制御する高速ネットワーキング・コン
トローラ270が含まれる。Ethernetスイッチング・コン
トローラ270はPCIバス245と通信し、パケット・バッフ
ァメモリ275と関係付けしてある。高速ネットワーク・
コントローラ270とパケット処理ユニット200の間のイン
タラクションは、後程さらに詳細に説明する。
0には、ATMネットワーク160のような高速ネットワーク
と、高速ポート150を介して、通信する高速インタフェ
ースが含まれる。つまり、図２に示したアーキテクチャ
には、Ethernetスイッチ100と高速ネットワーク160の間
のデータフローを制御する高速ネットワーキング・コン
トローラ270が含まれる。Ethernetスイッチング・コン
トローラ270はPCIバス245と通信し、パケット・バッフ
ァメモリ275と関係付けしてある。高速ネットワーク・
コントローラ270とパケット処理ユニット200の間のイン
タラクションは、後程さらに詳細に説明する。
パケットの分割と再組み立て
データパケットをハンドルするとともに、パケット処
理ユニット200とセルバス220とのインタラクションをハ
ンドルするパケット処理ユニット200に実装されている
回路に、次の情報の多くは関係付けしてある。
理ユニット200とセルバス220とのインタラクションをハ
ンドルするパケット処理ユニット200に実装されている
回路に、次の情報の多くは関係付けしてある。
本発明によるスイッチング・アーキテクチャは、セル
ベースのアーキテクチャである。Ethernetパケットのよ
うなデータパケットは、パケット処理ユニット200のう
ちの１つのパケット処理ユニット200が有するローカル
ポートで受信される。データパケットは固定長のセルに
分割され、セルバス220に伝搬される。セルバス220は各
パケット処理ユニットに結合してある。パケット処理ユ
ニットは固定長のセルをセルバスから受信し、関係付け
してあるパケット・バッファメモリ210でパケット再組
み立てを行なう。セルバス220に伝送される固定長のセ
ルのフォーマットは、図５と関連させて、後程詳細に説
明するが、本発明の実装本体によれば、各セルは60ビッ
ト長となるように定義され、12ビットはセルのヘッダ情
報を備え、48ビットは、分割されたEthernetパケットか
ら分離されたデータ・ユニット・ペイロードを備えてい
る。
ベースのアーキテクチャである。Ethernetパケットのよ
うなデータパケットは、パケット処理ユニット200のう
ちの１つのパケット処理ユニット200が有するローカル
ポートで受信される。データパケットは固定長のセルに
分割され、セルバス220に伝搬される。セルバス220は各
パケット処理ユニットに結合してある。パケット処理ユ
ニットは固定長のセルをセルバスから受信し、関係付け
してあるパケット・バッファメモリ210でパケット再組
み立てを行なう。セルバス220に伝送される固定長のセ
ルのフォーマットは、図５と関連させて、後程詳細に説
明するが、本発明の実装本体によれば、各セルは60ビッ
ト長となるように定義され、12ビットはセルのヘッダ情
報を備え、48ビットは、分割されたEthernetパケットか
ら分離されたデータ・ユニット・ペイロードを備えてい
る。
図３はパケット処理ユニット200の一般的なブロック
図を示す。図３から分かるように、パケット処理ユニッ
ト200の機能ブロックを、２つの個別の動作部分に分割
することができる。ブロック400は、図４との関連で後
程詳細に説明するが、パケット処理ユニット200に関係
付けをしたEthernetポートのうちの１つEthernetポート
からEthernetパケットを受信することを担当するととも
に、セルバス220へ伝送するため、当該パケットを固定
長のセルに分割することを担当している。
図を示す。図３から分かるように、パケット処理ユニッ
ト200の機能ブロックを、２つの個別の動作部分に分割
することができる。ブロック400は、図４との関連で後
程詳細に説明するが、パケット処理ユニット200に関係
付けをしたEthernetポートのうちの１つEthernetポート
からEthernetパケットを受信することを担当するととも
に、セルバス220へ伝送するため、当該パケットを固定
長のセルに分割することを担当している。
パケット処理ユニット200の他の主要なコンポーネン
トは、パケット組み立て伝送コントロール・ロジック70
0であって、図７に関連して後程詳細に説明する。パケ
ット組み立て伝送コントロール・ロジック700はセルバ
ス220からセルトラフィックを受信する。このセルトラ
フィックには、ローカルEthernetポートのうちの１つの
ローカルEthernetポートからか、あるいは、高速ネット
ワーク・インタフェースを介するかのいずれかから受信
された分割データパケットが含まれるとともに、スイッ
チ・パケット・ルーティング・コントローラ230によっ
て伝播されたコントロール・セルとが含まれる。ルーテ
ィング・コントローラ230からのコントロール・パケッ
トに含まれる情報に応答して、パケット組み立て伝送コ
ントロール・ロジック700は、バッファメモリ210の適正
なロケーションへのセルトラフィックのストアを指示す
る、そして、特定のパケット処理ユニット200に関係付
けをしたEthernetポートの１つから、データパケットが
再送信される場合には、再送信するため、データパケッ
トの再組み立てを行なう。パケット・バッファメモリ21
0のメモリ空間の構造について、図８に関連して後程詳
細に説明する。
トは、パケット組み立て伝送コントロール・ロジック70
0であって、図７に関連して後程詳細に説明する。パケ
ット組み立て伝送コントロール・ロジック700はセルバ
ス220からセルトラフィックを受信する。このセルトラ
フィックには、ローカルEthernetポートのうちの１つの
ローカルEthernetポートからか、あるいは、高速ネット
ワーク・インタフェースを介するかのいずれかから受信
された分割データパケットが含まれるとともに、スイッ
チ・パケット・ルーティング・コントローラ230によっ
て伝播されたコントロール・セルとが含まれる。ルーテ
ィング・コントローラ230からのコントロール・パケッ
トに含まれる情報に応答して、パケット組み立て伝送コ
ントロール・ロジック700は、バッファメモリ210の適正
なロケーションへのセルトラフィックのストアを指示す
る、そして、特定のパケット処理ユニット200に関係付
けをしたEthernetポートの１つから、データパケットが
再送信される場合には、再送信するため、データパケッ
トの再組み立てを行なう。パケット・バッファメモリ21
0のメモリ空間の構造について、図８に関連して後程詳
細に説明する。
図４はパケット受信／分割・セル生成論理400の詳細
なブロック図を示す。ローカルポートからパケット処理
ユニット200によってパケットが受信された場合、SFDチ
ェッカ410は、最初に、Ethernetパケットのプリアンプ
ルからSFDフィールドを探索して、当該パケットのデー
タ部分を突き止める。SFDフィールド・チェッカはそのF
IFOコントローラ部分に指示して、データ・ビット・ス
トリームを、パケット処理ユニット内部動作と同期され
るFIFOバッファ415に書き込む。FIFOバッファ415が空で
ない場合、受信データパス・コントローラ420はFIFOコ
ントローラ410に指示して、FIFOバッファ415からデータ
・ビット・ストリームを読み出し、そのデータを48ビッ
トシリアルイン／パラレルアウト（SIPO;serial−in/pa
rallel−out）レジスタ425へシフトする。
なブロック図を示す。ローカルポートからパケット処理
ユニット200によってパケットが受信された場合、SFDチ
ェッカ410は、最初に、Ethernetパケットのプリアンプ
ルからSFDフィールドを探索して、当該パケットのデー
タ部分を突き止める。SFDフィールド・チェッカはそのF
IFOコントローラ部分に指示して、データ・ビット・ス
トリームを、パケット処理ユニット内部動作と同期され
るFIFOバッファ415に書き込む。FIFOバッファ415が空で
ない場合、受信データパス・コントローラ420はFIFOコ
ントローラ410に指示して、FIFOバッファ415からデータ
・ビット・ストリームを読み出し、そのデータを48ビッ
トシリアルイン／パラレルアウト（SIPO;serial−in/pa
rallel−out）レジスタ425へシフトする。
データ・ペイロードが分割されると同時に、CRCチェ
ッカ430はデータ・ビット・ストリームからのCRC情報の
計算を開始し、ビットストリームの最後のバイト境界で
CRCエラーが発生したかどうかをチェックする。バイト
・カウンタ435はビットストリームのバイト数をカウン
トし、同時に、フィールド・クラシファイヤ440がビッ
トストリームをセルデータに分割し、得られたセルデー
タを４つのデータ・タイプ、すなわち、宛先アドレス
と、発信元アドレスと、パケットを終了させないセルデ
ータと、パケットの終端（end）にあるセルデータのう
ちの１つに分類する。何らかの受信エラーがCRCチェッ
カにより検出された場合は、検出されたエラーはセルヘ
ッダにエラー・ステータスとして示される。
ッカ430はデータ・ビット・ストリームからのCRC情報の
計算を開始し、ビットストリームの最後のバイト境界で
CRCエラーが発生したかどうかをチェックする。バイト
・カウンタ435はビットストリームのバイト数をカウン
トし、同時に、フィールド・クラシファイヤ440がビッ
トストリームをセルデータに分割し、得られたセルデー
タを４つのデータ・タイプ、すなわち、宛先アドレス
と、発信元アドレスと、パケットを終了させないセルデ
ータと、パケットの終端（end）にあるセルデータのう
ちの１つに分類する。何らかの受信エラーがCRCチェッ
カにより検出された場合は、検出されたエラーはセルヘ
ッダにエラー・ステータスとして示される。
SIPOレジスタ425がフル（full）である場合は、受信
データパス・コントローラ420はセルデータ・レジスタ4
45に指示して、SIPOレジスタ425のデータをセルデータ
・レジスタ445にロードさせることになり、また、セル
バス・アクセス・コントローラ450に通知して、関係付
けをしたローカルポートに代えて、セルバス220アクセ
ス要求を生成することになる。一方、受信データパス・
コントローラ420はセルヘッダ・レジスタ455に命令し
て、CRCチェッカ430と、バイト・カウンタ435と、フィ
ールド分類装置440からの情報をロードさせ、適正なセ
ルヘッダを生成させる。何らかの受信エラー、例えば、
不完全な（runt）パケットか、FrameTooLongCRCエラー
か、アライメント・エラーが検出された場合は、そのセ
ル・タイプは、フィールド分類装置440によって識別さ
れたタイプとしてではなく、受信エラー・タイプとして
マークされる。
データパス・コントローラ420はセルデータ・レジスタ4
45に指示して、SIPOレジスタ425のデータをセルデータ
・レジスタ445にロードさせることになり、また、セル
バス・アクセス・コントローラ450に通知して、関係付
けをしたローカルポートに代えて、セルバス220アクセ
ス要求を生成することになる。一方、受信データパス・
コントローラ420はセルヘッダ・レジスタ455に命令し
て、CRCチェッカ430と、バイト・カウンタ435と、フィ
ールド分類装置440からの情報をロードさせ、適正なセ
ルヘッダを生成させる。何らかの受信エラー、例えば、
不完全な（runt）パケットか、FrameTooLongCRCエラー
か、アライメント・エラーが検出された場合は、そのセ
ル・タイプは、フィールド分類装置440によって識別さ
れたタイプとしてではなく、受信エラー・タイプとして
マークされる。
セルバス・アクセス・コントローラ450がセルバス220
へのアクセスに対する肯定応答を受信した後、セルバス
・アクセス・コントローラ450は、セルバス230へのアク
セスを要求した全ポートの中から適正なセルヘッダとセ
ルデータを、セルヘッダ・マルチプレクサ（MUX）460と
セルデータMUX465を介して、選択することになる。適正
なヘッダとデータは、２連続クロックサイクルで、完全
なセルとしてセルバス220に転送される。１クロックサ
イクル当たり30ビットが転送される。セルバスへの転送
はセル伝送（TX）MUX468を介して行なわれる。バス出力
レジスタ470とトリステート出力バッファ475は、セルバ
ス・クロックとデータセル伝送を同期させるのに使用さ
れる。一度、セルバス・アクセス・コントローラ450に
よりポート選択が行なわれると、これに対応するバス要
求は直ちにクリアされ、バス・アクセスのパイプライン
のランを維持する。
へのアクセスに対する肯定応答を受信した後、セルバス
・アクセス・コントローラ450は、セルバス230へのアク
セスを要求した全ポートの中から適正なセルヘッダとセ
ルデータを、セルヘッダ・マルチプレクサ（MUX）460と
セルデータMUX465を介して、選択することになる。適正
なヘッダとデータは、２連続クロックサイクルで、完全
なセルとしてセルバス220に転送される。１クロックサ
イクル当たり30ビットが転送される。セルバスへの転送
はセル伝送（TX）MUX468を介して行なわれる。バス出力
レジスタ470とトリステート出力バッファ475は、セルバ
ス・クロックとデータセル伝送を同期させるのに使用さ
れる。一度、セルバス・アクセス・コントローラ450に
よりポート選択が行なわれると、これに対応するバス要
求は直ちにクリアされ、バス・アクセスのパイプライン
のランを維持する。
図５を説明する。図５はセルバス220に伝送されるセ
ルのセル定義が示してある。各セルは60ビットのデータ
・ユニットとして定義されている。セルはセルバス220
に伝送され、セルバス20に接続されている全ての装置
に、パケットデータまたはパケットルーティング制御情
報を搬送する。本発明の実装例によれば、データセルを
データバスに送信するのに、まず、ビット59〜30を送信
し、次に、ビット29〜０を送信する場合、システム・ク
ロックが２サイクル分必要である。図５に示したセルビ
ット割り当てのフォーマットは、本発明の典型例であ
る。セルに入れて搬送されたパケットデータを受信する
ローカルポートが、ソースポート番号（ビット57〜55）
と組み合わされたソースチップ番号（ビット59〜58）に
より指定される。パケット処理ユニットに対して、ソー
スチップ番号がBCN構成（configulation）により指定さ
れ、ソースチップ番号は「00」か、「01」か、「10」の
いずれかとなる。ソースチップ番号「11」はブリッジン
グ・コントローラ250用に予約済みである。ローカルポ
ート１からローカルポート８までを２進数で表すため、
ソースポート番号の範囲は「000」から「111」までであ
る。
ルのセル定義が示してある。各セルは60ビットのデータ
・ユニットとして定義されている。セルはセルバス220
に伝送され、セルバス20に接続されている全ての装置
に、パケットデータまたはパケットルーティング制御情
報を搬送する。本発明の実装例によれば、データセルを
データバスに送信するのに、まず、ビット59〜30を送信
し、次に、ビット29〜０を送信する場合、システム・ク
ロックが２サイクル分必要である。図５に示したセルビ
ット割り当てのフォーマットは、本発明の典型例であ
る。セルに入れて搬送されたパケットデータを受信する
ローカルポートが、ソースポート番号（ビット57〜55）
と組み合わされたソースチップ番号（ビット59〜58）に
より指定される。パケット処理ユニットに対して、ソー
スチップ番号がBCN構成（configulation）により指定さ
れ、ソースチップ番号は「00」か、「01」か、「10」の
いずれかとなる。ソースチップ番号「11」はブリッジン
グ・コントローラ250用に予約済みである。ローカルポ
ート１からローカルポート８までを２進数で表すため、
ソースポート番号の範囲は「000」から「111」までであ
る。
セルタイプ・フィールド（ビット454〜52）により、
セルに含まれているフィールドのタイプが指定される。
発信元ポート番号「000」により、当該セルが宛先アド
レス情報を含むことが指定される。発信元ポート番号
「001」により、当該セルがパケットの発信元アドレス
・フィールドを含むことが指定される。発信元ポート番
号「010」により、当該セルがパケットを終了しない埋
込みデータを含むことが指定される。発信元ポート番号
「011」により、パケットを終了するデータ・フィール
ドが指定される。発信元ポート番号「100」により、パ
ケットルーティング・コントロール情報が指定される。
発信元ポート番号「111」により、受信エラーが発生し
たことが指定される。実装例によれば、発信元ポート番
号「101」と発信元ポート番号「110」は、予約済みのセ
ルタイプである。
セルに含まれているフィールドのタイプが指定される。
発信元ポート番号「000」により、当該セルが宛先アド
レス情報を含むことが指定される。発信元ポート番号
「001」により、当該セルがパケットの発信元アドレス
・フィールドを含むことが指定される。発信元ポート番
号「010」により、当該セルがパケットを終了しない埋
込みデータを含むことが指定される。発信元ポート番号
「011」により、パケットを終了するデータ・フィール
ドが指定される。発信元ポート番号「100」により、パ
ケットルーティング・コントロール情報が指定される。
発信元ポート番号「111」により、受信エラーが発生し
たことが指定される。実装例によれば、発信元ポート番
号「101」と発信元ポート番号「110」は、予約済みのセ
ルタイプである。
パケットデータ・バイト・カウント・フィールド（ビ
ット51〜49）により、当該セルにより実際に搬送される
バイト数が指定される。パケットデータ・バイト・カウ
ント・フィールドは「001」から「110」までをとること
ができる。パケットルーティング・コントロール・セル
にとっては、このパケットデータ・バイト・カウント・
フィールドは意味がない。
ット51〜49）により、当該セルにより実際に搬送される
バイト数が指定される。パケットデータ・バイト・カウ
ント・フィールドは「001」から「110」までをとること
ができる。パケットルーティング・コントロール・セル
にとっては、このパケットデータ・バイト・カウント・
フィールドは意味がない。
セルヘッダ・パリティチェックビット（ビット48）
は、セルのビット59からビット49までをプロテクトする
のに使用される。セルヘッダ・パリティチェックピット
を含めて、12ビット・ヘッダフィールド内の「１」の個
数が偶数になるように、セルヘッダ・パリティチェック
ビットがセットされる。
は、セルのビット59からビット49までをプロテクトする
のに使用される。セルヘッダ・パリティチェックピット
を含めて、12ビット・ヘッダフィールド内の「１」の個
数が偶数になるように、セルヘッダ・パリティチェック
ビットがセットされる。
パケットデータ/DSTポート指示フィールド（ビット47
〜０）は、当該セルがパケットルーティング・コントロ
ール・セルでない場合に、パケットデータを搬送するた
めの48ビットを備えている。先に受信されたデータビッ
トほど、高位のビット空間（higher order bit space）
に入れられ、後で受信されたデータビットほど、低位の
ビット空間（lower order bit space）に入れられる。
当該セルがパケットルーティング・コントロール・セル
である場合、ビット47により、宛先アドレスが見付かっ
たかどうかを表わす。「１」は宛先アドレスが見付かっ
たことを示し、「０」は宛先アドレスが見付つからなか
ったことを示す。パケットルーティング・コントロール
・フィールドは、ビット26から０までにより、当該パケ
ットを、対応するポートを介して、伝送した方が良いか
どうかを示す。ビット26は高速ネットワークポート用に
使用されている。ビット25と24は、本発明の実装例によ
れば、ネットワーク管理ソフトウェアで使用するため
か、他の機能のために予約されている。ビット23〜16
は、BCNが「10」であるパケット処理ユニットのローカ
ルポート８〜１に対応する。ビット15〜８は、BCNが「0
1」であるパケット処理ユニットのローカルポート８〜
１に対応し、ビット７〜０は、BCNが「00」であるパケ
ット処理ユニットのローカルポート８〜１に対応する。
所定のビット位置の「１」は、セル宛先アドレスに関係
付けをしたパケットを、そのビット位置に対応するロー
カルポートを介して、伝送した方が良いことを表わして
いる。所定のビットの位置の101は、関係付けをしたポ
ートから伝送されないことを表わしている。つまり、あ
るパケットが２つ以上のポートから出力されるように宛
先を決めることができ、しかも、ある出力ポートを２つ
以上のパケット処理ユニット200に関係付することがで
きることは、明らかである。
〜０）は、当該セルがパケットルーティング・コントロ
ール・セルでない場合に、パケットデータを搬送するた
めの48ビットを備えている。先に受信されたデータビッ
トほど、高位のビット空間（higher order bit space）
に入れられ、後で受信されたデータビットほど、低位の
ビット空間（lower order bit space）に入れられる。
当該セルがパケットルーティング・コントロール・セル
である場合、ビット47により、宛先アドレスが見付かっ
たかどうかを表わす。「１」は宛先アドレスが見付かっ
たことを示し、「０」は宛先アドレスが見付つからなか
ったことを示す。パケットルーティング・コントロール
・フィールドは、ビット26から０までにより、当該パケ
ットを、対応するポートを介して、伝送した方が良いか
どうかを示す。ビット26は高速ネットワークポート用に
使用されている。ビット25と24は、本発明の実装例によ
れば、ネットワーク管理ソフトウェアで使用するため
か、他の機能のために予約されている。ビット23〜16
は、BCNが「10」であるパケット処理ユニットのローカ
ルポート８〜１に対応する。ビット15〜８は、BCNが「0
1」であるパケット処理ユニットのローカルポート８〜
１に対応し、ビット７〜０は、BCNが「00」であるパケ
ット処理ユニットのローカルポート８〜１に対応する。
所定のビット位置の「１」は、セル宛先アドレスに関係
付けをしたパケットを、そのビット位置に対応するロー
カルポートを介して、伝送した方が良いことを表わして
いる。所定のビットの位置の101は、関係付けをしたポ
ートから伝送されないことを表わしている。つまり、あ
るパケットが２つ以上のポートから出力されるように宛
先を決めることができ、しかも、ある出力ポートを２つ
以上のパケット処理ユニット200に関係付することがで
きることは、明らかである。
前述したように、固定長のセルがセルバス220を介し
て伝送される場合は、その伝送は、まず、当該セルの半
分を送信し、次に、当該セルの残り半分を送信すること
により行なわれている。セルバス220は、既に図２に関
連して述べたように、スイッチ・パケット・ルーティン
グ・コントローラ230との関連で機能するように設計さ
れている。ルーティング・コントローラ230はパケット
ルーティング情報を生成しており、セルバス・サイクル
を割り当てることを担当している。既に図２に関連して
述べた実装例では、セルバスに接続された全ての装置
が、一例では、20MHz（メガヘルツ）で動作するシステ
ム・クロックと同期されている。さらに詳しく述べる
と、このセルバス上の信号はクロックの立ち上がりエッ
ジでアサートされ、このクロックの立ち上がりエッジ
で、各装置によりラッチされる。さらに、本実装例によ
れば、各パケット処理ユニット200と、ブリッジング・
コントローラ250と、ルーティング・コントローラ230
は、10MHzのバスサイクルで同期されている。この10MHz
のバスサイクルは２システム・クロック・サイクルとし
て定義されている。
て伝送される場合は、その伝送は、まず、当該セルの半
分を送信し、次に、当該セルの残り半分を送信すること
により行なわれている。セルバス220は、既に図２に関
連して述べたように、スイッチ・パケット・ルーティン
グ・コントローラ230との関連で機能するように設計さ
れている。ルーティング・コントローラ230はパケット
ルーティング情報を生成しており、セルバス・サイクル
を割り当てることを担当している。既に図２に関連して
述べた実装例では、セルバスに接続された全ての装置
が、一例では、20MHz（メガヘルツ）で動作するシステ
ム・クロックと同期されている。さらに詳しく述べる
と、このセルバス上の信号はクロックの立ち上がりエッ
ジでアサートされ、このクロックの立ち上がりエッジ
で、各装置によりラッチされる。さらに、本実装例によ
れば、各パケット処理ユニット200と、ブリッジング・
コントローラ250と、ルーティング・コントローラ230
は、10MHzのバスサイクルで同期されている。この10MHz
のバスサイクルは２システム・クロック・サイクルとし
て定義されている。
セルバス220に伝送するセルがパケット処理ユニット2
00にある場合には、ルーティング・コントローラ230へ
のバス要求信号をアサートする。ルーティング・コント
ローラ230はバスサイクル割り当てアービトレーション
・スキームに従っれ、パケット処理ユニット200のうち
の１つへ肯定応答信号を送り返す。肯定応答を受信する
と、直ちに、パケット処理ユニット200はセルバスにセ
ルを伝送し、そのバス要求信号をデアサートする。ルー
ティング・コントローラ230に導入されているバスサイ
クル割り当てロジックは、パケット処理ユニット・バス
アービトレーション・ロジックと協働して、同期パイプ
ラインを形成して、バスアービトレーションのオーバー
ヘッドに起因してバスサイクルが失われないようにしな
ければならない。
00にある場合には、ルーティング・コントローラ230へ
のバス要求信号をアサートする。ルーティング・コント
ローラ230はバスサイクル割り当てアービトレーション
・スキームに従っれ、パケット処理ユニット200のうち
の１つへ肯定応答信号を送り返す。肯定応答を受信する
と、直ちに、パケット処理ユニット200はセルバスにセ
ルを伝送し、そのバス要求信号をデアサートする。ルー
ティング・コントローラ230に導入されているバスサイ
クル割り当てロジックは、パケット処理ユニット・バス
アービトレーション・ロジックと協働して、同期パイプ
ラインを形成して、バスアービトレーションのオーバー
ヘッドに起因してバスサイクルが失われないようにしな
ければならない。
図６はセルバス・アクセスのパイプライン構造を示
す。このパイプラインには、４つのステージ、すなわ
ち、REQステージと、ACKステージと、TX1ステージと、T
X2ステージがある。各ステージは20MHzバスクロックの
立ち上がりエッジでトリガされる。時間スケールで、現
行のREQステージとACKステージは、それぞれ、直前のTX
1ステージおよびTX2ステージとオーバーラップしてい
る。
す。このパイプラインには、４つのステージ、すなわ
ち、REQステージと、ACKステージと、TX1ステージと、T
X2ステージがある。各ステージは20MHzバスクロックの
立ち上がりエッジでトリガされる。時間スケールで、現
行のREQステージとACKステージは、それぞれ、直前のTX
1ステージおよびTX2ステージとオーバーラップしてい
る。
REQ（TX1）ステージでは、パケット処理ユニット200
が、１つ以上のセルを、セルバス220を介して送信する
準備ができた場合には、パケット処理ユニット200はル
ーティング・コントローラ230内のバスサイクル割り当
てロジックへのバス要求信号をアサートする。このバス
サイクル割り当てロジックは、受信された全てのバス要
求信号を評価し、次のACKステージで、適正なパケット
処理ユニットに送信される適正な肯定応答信号を生成す
る。一方、前に肯定応答されたバス要求ユニットは、セ
ルの前半分を伝送することになる。
が、１つ以上のセルを、セルバス220を介して送信する
準備ができた場合には、パケット処理ユニット200はル
ーティング・コントローラ230内のバスサイクル割り当
てロジックへのバス要求信号をアサートする。このバス
サイクル割り当てロジックは、受信された全てのバス要
求信号を評価し、次のACKステージで、適正なパケット
処理ユニットに送信される適正な肯定応答信号を生成す
る。一方、前に肯定応答されたバス要求ユニットは、セ
ルの前半分を伝送することになる。
ACK（TX2）ステージでは、ルーティング・コントロー
ラ230のバスサイクル割り当てロジックは、肯定応答信
号を、選択されたバス要求ユニットへ送信することにな
る。バス要求ユニットはそれぞれバス要求が肯定応答さ
れたかどうかをチェックし、このバス要求ユニットに、
送信されるセルが２つ以上あるかどうかによって、その
要求を再評価する。その要求が肯定応答され、しかも、
送信の準備ができているセルが１つしかない場合は、次
のTX1ステージで、バス要求信号をデアサートする。そ
れ以外の場合は、そのバス要求信号をアサート状態に維
持する。これと並行に、前に肯定応答されたユニット
は、当該セルの後半分の伝送を完了することになる。
ラ230のバスサイクル割り当てロジックは、肯定応答信
号を、選択されたバス要求ユニットへ送信することにな
る。バス要求ユニットはそれぞれバス要求が肯定応答さ
れたかどうかをチェックし、このバス要求ユニットに、
送信されるセルが２つ以上あるかどうかによって、その
要求を再評価する。その要求が肯定応答され、しかも、
送信の準備ができているセルが１つしかない場合は、次
のTX1ステージで、バス要求信号をデアサートする。そ
れ以外の場合は、そのバス要求信号をアサート状態に維
持する。これと並行に、前に肯定応答されたユニット
は、当該セルの後半分の伝送を完了することになる。
TX1（REQ）ステージでは、肯定応答されたユニット
は、待機セルの前半分を送信し、一方、ルーティング・
コントローラのバスサイクル割り当てロジックは、全て
のバス要求ユニットからの次の要求信号を評価し、次の
DX2ステージで、適正な肯定応答信号を生成する。
は、待機セルの前半分を送信し、一方、ルーティング・
コントローラのバスサイクル割り当てロジックは、全て
のバス要求ユニットからの次の要求信号を評価し、次の
DX2ステージで、適正な肯定応答信号を生成する。
どの場合にも、セルバスにカスケード接続された各ユ
ニットは、バスクロックの立ち上がりエッジで、このセ
ルバスからの信号でラッチする。
ニットは、バスクロックの立ち上がりエッジで、このセ
ルバスからの信号でラッチする。
パケット処理ユニット200と同様に、ルーティング・
コントローラ230それ自体もセルバス220に接続された装
置である。ルーティング・コントローラ230で、ルーテ
ィング・コントローラ230がアドレス情報セルを取り出
すのは、ルーティングテーブルから宛先ポートを探索す
るためだけであり、また、これから発信元アドレス情報
を学習するために、ルーティングテーブル235内のテー
ブルを保守するためだけである。この情報は、どの発信
元アドレスにどのローカルポートが対応するかを示すマ
ップを組み立てるルーティングテーブル・メモリ235に
保持されることになる。ルーティング・コントローラ23
0に、出力ポート情報とともに送出されるコントロール
・セルがある場合には、ルーティング・コントローラ23
0はその割り当てロジックからバスサイクルを要求し、
一度、その要求が肯定応答されると、ルーティング・コ
ントロール・セルを送出することになる。
コントローラ230それ自体もセルバス220に接続された装
置である。ルーティング・コントローラ230で、ルーテ
ィング・コントローラ230がアドレス情報セルを取り出
すのは、ルーティングテーブルから宛先ポートを探索す
るためだけであり、また、これから発信元アドレス情報
を学習するために、ルーティングテーブル235内のテー
ブルを保守するためだけである。この情報は、どの発信
元アドレスにどのローカルポートが対応するかを示すマ
ップを組み立てるルーティングテーブル・メモリ235に
保持されることになる。ルーティング・コントローラ23
0に、出力ポート情報とともに送出されるコントロール
・セルがある場合には、ルーティング・コントローラ23
0はその割り当てロジックからバスサイクルを要求し、
一度、その要求が肯定応答されると、ルーティング・コ
ントロール・セルを送出することになる。
図７を説明する。図７は、図３に関連して既に参照し
たパケット組み立て伝送コントロール・ロジック700の
回路の詳細なブロック図を示してある。セルバス220に
セル搬送がある場合、セル受信コントロール・ロジック
710はこのセルバスからのセルをラッチする。セルヘッ
ダ・デコーダ・ロジック720はセルヘッダを復号し、パ
ケット組み立てオペレーションを行うため適正な制御信
号を生成するために設けてある。パケット組み立てリン
クドリスト・コントロール・ロジック730は、24個の10M
bps低速パケットデータフロー・パケットと、１つの高
速パケットデータフローに対して、それぞれ、25本のパ
ケット組み立てラインを備えている。セルバス220から
セルを受信した場合、セルヘッド・デコーダ720はセル
ヘッダの送信元情報に従って、適正なパケット組み立て
ラインを見つけ出し、そのパケット組み立てラインに指
示して、適正なオペレーションを行うことになる。この
適正なオペレーションは、既に詳細に説明したセルヘッ
ダに含まれている他の情報に基づいて行われる。
たパケット組み立て伝送コントロール・ロジック700の
回路の詳細なブロック図を示してある。セルバス220に
セル搬送がある場合、セル受信コントロール・ロジック
710はこのセルバスからのセルをラッチする。セルヘッ
ダ・デコーダ・ロジック720はセルヘッダを復号し、パ
ケット組み立てオペレーションを行うため適正な制御信
号を生成するために設けてある。パケット組み立てリン
クドリスト・コントロール・ロジック730は、24個の10M
bps低速パケットデータフロー・パケットと、１つの高
速パケットデータフローに対して、それぞれ、25本のパ
ケット組み立てラインを備えている。セルバス220から
セルを受信した場合、セルヘッド・デコーダ720はセル
ヘッダの送信元情報に従って、適正なパケット組み立て
ラインを見つけ出し、そのパケット組み立てラインに指
示して、適正なオペレーションを行うことになる。この
適正なオペレーションは、既に詳細に説明したセルヘッ
ダに含まれている他の情報に基づいて行われる。
パケットのデータセルが受信された場合は、受信され
たデータセルに対応するパケット組み立てラインが、そ
の対応するパケット・バッファメモリ210からバッファ
空間を突き止め、そのデータをストアすることになる。
組み立てラインの最後のバッファ・ブロックがフル（fu
ll）の場合か、組み立てラインにバッファ・ブロックが
ない場合は、パケット組み立てリンクドリスト・コント
ロール・ロジック730は、フリーリンクドリスト・コン
トロール・ロジック740に要求して、組み立てラインに
接続されるフリー・バッファ・ブロックを割り当てさせ
る。そして、接続されたばかりのバッファ・ブロックの
最初に利用可能なデータワード空間に、当該データがス
トアされることになる。そうでない場合は、組立てライ
ンの最後のブロックの最初に利用可能なデータワード空
間に、当該データがストアされることになる。パケット
・バッブァメモリ空間モデルについては図８を参照して
後程詳しく説明する。
たデータセルに対応するパケット組み立てラインが、そ
の対応するパケット・バッファメモリ210からバッファ
空間を突き止め、そのデータをストアすることになる。
組み立てラインの最後のバッファ・ブロックがフル（fu
ll）の場合か、組み立てラインにバッファ・ブロックが
ない場合は、パケット組み立てリンクドリスト・コント
ロール・ロジック730は、フリーリンクドリスト・コン
トロール・ロジック740に要求して、組み立てラインに
接続されるフリー・バッファ・ブロックを割り当てさせ
る。そして、接続されたばかりのバッファ・ブロックの
最初に利用可能なデータワード空間に、当該データがス
トアされることになる。そうでない場合は、組立てライ
ンの最後のブロックの最初に利用可能なデータワード空
間に、当該データがストアされることになる。パケット
・バッブァメモリ空間モデルについては図８を参照して
後程詳しく説明する。
あるブロックへのデータストアが終了した後、所定の
パケットに対するパケット組み立てラインは、そのブロ
ックデータについての情報と、（そのブロックデータが
パケットの最後のブロックではない場合は）次のブロッ
クのポインタとを保持し、ブロック・ヘッダを更新する
ため、パケット・バッファメモリ210へのアクセスをア
ービトレートする。
パケットに対するパケット組み立てラインは、そのブロ
ックデータについての情報と、（そのブロックデータが
パケットの最後のブロックではない場合は）次のブロッ
クのポインタとを保持し、ブロック・ヘッダを更新する
ため、パケット・バッファメモリ210へのアクセスをア
ービトレートする。
フリー・リンクドリスト・コントロール・ロジック74
0がフリー・バッファ・ブロックを割り当てできない場
合は、パケット組み立てリンクドリスト・コントロール
・ロジック730は、影響を受けた組み立てラインに対す
るマークであって、該バッファがフル（full）であるこ
とを表わすマークをセットすることになる。組み立てラ
インは、対応するポインタをフリー・リンクドリスト・
コントロール・ロジック740へ開放して、この組み立て
ラインに接続されたブロック全部を、フリー・ブロック
・プールに戻すことになる。この対応するDSTアドレス
を有する次のデータセルであって、この特定の組み立て
ラインに対するデータセルが受信され、あるバッファ・
ブロックを割り当てることができるまで、この特定の組
み立てラインに対するデータセルの残りは、除去され
る。上述のマークはリセットされることになる。
0がフリー・バッファ・ブロックを割り当てできない場
合は、パケット組み立てリンクドリスト・コントロール
・ロジック730は、影響を受けた組み立てラインに対す
るマークであって、該バッファがフル（full）であるこ
とを表わすマークをセットすることになる。組み立てラ
インは、対応するポインタをフリー・リンクドリスト・
コントロール・ロジック740へ開放して、この組み立て
ラインに接続されたブロック全部を、フリー・ブロック
・プールに戻すことになる。この対応するDSTアドレス
を有する次のデータセルであって、この特定の組み立て
ラインに対するデータセルが受信され、あるバッファ・
ブロックを割り当てることができるまで、この特定の組
み立てラインに対するデータセルの残りは、除去され
る。上述のマークはリセットされることになる。
受信されたセルヘッダが受信エラーを示すとき、組み
立てラインで組み立てられているパケットの伝送がまだ
サブミットされない場合には、この対応するパケット組
み立てラインは、組み立てラインにリンクされたメモリ
・ブロックの全部を、フリー・リンクドリストに返し、
そのパケットを破棄することになる。そうでない場合
は、この受信エラー情報は、そのパケットの送出をサブ
ミットした対応する伝送ラインに供給されることにな
る。
立てラインで組み立てられているパケットの伝送がまだ
サブミットされない場合には、この対応するパケット組
み立てラインは、組み立てラインにリンクされたメモリ
・ブロックの全部を、フリー・リンクドリストに返し、
そのパケットを破棄することになる。そうでない場合
は、この受信エラー情報は、そのパケットの送出をサブ
ミットした対応する伝送ラインに供給されることにな
る。
ルーティング・コントローラ230からのルーティング
・コントローラ・セルが受信された場合は、このルーテ
ィング・コントロール・セルによって識別されたパケッ
ト組み立てラインが、ルーティング・コントロール・セ
ルによって供給された情報、例えば、パケットの送信の
ための種々の宛先ポートと関係付けをされたパケット・
バッファメモリにおいて、変更されることになる。
・コントローラ・セルが受信された場合は、このルーテ
ィング・コントロール・セルによって識別されたパケッ
ト組み立てラインが、ルーティング・コントロール・セ
ルによって供給された情報、例えば、パケットの送信の
ための種々の宛先ポートと関係付けをされたパケット・
バッファメモリにおいて、変更されることになる。
パケット送信リンクドリスト・コントロール・ロジッ
ク750は、パケット処理ユニット200にそれぞれ関係付け
をした８つのローカルポートに対して、それぞれ、８本
のパケット伝送ラインを保持している。各パケット伝送
ラインは、パケット伝送ラインと関係付けをしたMAC（m
edia access cntroller）761〜768と通信をして、パケ
ット伝送リンクドリスト・コントロール・ロジック750
によってサブミットされたパケットを伝送する。一度、
パケットが各宛先ポートから伝送されると、パケット伝
送リンクドリスト・コントロール・ロジック750はフリ
ー・リンクドリスト・コントロール・ロジック740に信
号を供給し、再割り当てのために、パケット・バッファ
メモリ210のメモリ空間を開放する。パケット伝送が成
功すると、直ちに、フリー・リンクドリスト・コントロ
ール・ロジック740により維持されているフリー・プー
ルに、リンクドリスト・ポインタを戻す。
ク750は、パケット処理ユニット200にそれぞれ関係付け
をした８つのローカルポートに対して、それぞれ、８本
のパケット伝送ラインを保持している。各パケット伝送
ラインは、パケット伝送ラインと関係付けをしたMAC（m
edia access cntroller）761〜768と通信をして、パケ
ット伝送リンクドリスト・コントロール・ロジック750
によってサブミットされたパケットを伝送する。一度、
パケットが各宛先ポートから伝送されると、パケット伝
送リンクドリスト・コントロール・ロジック750はフリ
ー・リンクドリスト・コントロール・ロジック740に信
号を供給し、再割り当てのために、パケット・バッファ
メモリ210のメモリ空間を開放する。パケット伝送が成
功すると、直ちに、フリー・リンクドリスト・コントロ
ール・ロジック740により維持されているフリー・プー
ルに、リンクドリスト・ポインタを戻す。
パケット処理ユニット200に関係付けをしたパケット
・バッファメモリ210へのアクセスは、既に説明した原
理に従ってオペレートするパケット・バッファ・アクセ
ス・コントロール・ロジック755によりハンドルされ
る。
・バッファメモリ210へのアクセスは、既に説明した原
理に従ってオペレートするパケット・バッファ・アクセ
ス・コントロール・ロジック755によりハンドルされ
る。
パケット・バッファメモリの編成
図８を説明する。図８はパケット・バッファメモリ編
成の概念図を示す。パケット・バッファメモリ210は固
定長のブロック810に区分されている。典型的な例で
は、各ブロックのサイズは、32ワード×48ビットであ
る。あるブロックの最低位の３ワードは、ブロックヘッ
ダを備えている。残りのワードは、簡単な順位規則、す
なわち、先に受信されたデータ・ビットほど高位のメモ
リ・ビット位置にストアされるという規則に従って、パ
ケットデータをストアするのに使用されている。
成の概念図を示す。パケット・バッファメモリ210は固
定長のブロック810に区分されている。典型的な例で
は、各ブロックのサイズは、32ワード×48ビットであ
る。あるブロックの最低位の３ワードは、ブロックヘッ
ダを備えている。残りのワードは、簡単な順位規則、す
なわち、先に受信されたデータ・ビットほど高位のメモ
リ・ビット位置にストアされるという規則に従って、パ
ケットデータをストアするのに使用されている。
図８の説明から、３ワードのブロック・ヘッダがコン
トロール情報のための９つのサブワード情報空間として
取り扱われることは、明らかである。第１のサブワード
820でパケット属性を定義しており、図９と関連して後
程詳細に説明する。サブワード821ないし828は、それぞ
れ、特定のパケット・バッファメモリ210によってサー
ブされているパケット処理ユニット200に関係付けをし
た８つのポートに対応するネクスト・ブロック・ポイン
タ情報を保持している。データパケットは任意のパケッ
ト処理ユニットのために１回だけストアされ、しかも、
パケットを２つ以上のポートから伝送させることができ
るので、複数ポートから伝送させることができるとき、
各ポートに対するネクスト・ブロック・ポインタに関す
る情報が、個別に保持される。可能な各ポートからパケ
ットが伝送される伝送レートが、トラフィック考慮事項
（traffic considerations）により影響される可能性が
あるので、伝送シーケンスのどこに各ポートがあるかを
追跡することが必要である。
トロール情報のための９つのサブワード情報空間として
取り扱われることは、明らかである。第１のサブワード
820でパケット属性を定義しており、図９と関連して後
程詳細に説明する。サブワード821ないし828は、それぞ
れ、特定のパケット・バッファメモリ210によってサー
ブされているパケット処理ユニット200に関係付けをし
た８つのポートに対応するネクスト・ブロック・ポイン
タ情報を保持している。データパケットは任意のパケッ
ト処理ユニットのために１回だけストアされ、しかも、
パケットを２つ以上のポートから伝送させることができ
るので、複数ポートから伝送させることができるとき、
各ポートに対するネクスト・ブロック・ポインタに関す
る情報が、個別に保持される。可能な各ポートからパケ
ットが伝送される伝送レートが、トラフィック考慮事項
（traffic considerations）により影響される可能性が
あるので、伝送シーケンスのどこに各ポートがあるかを
追跡することが必要である。
図９はパケット・バッファメモリ210のパケット・ブ
ロックにおけるパケット属性部分820に対するビット割
り当てを示す。パケット属性部分はブロック・ヘッダに
おける高位16ビットの第１ワードにより構成されてい
る。第１ビット（ビット47）はパリティチェックビット
を備えている。パリティチェックビットは後続の15ビッ
トだけをプロテクトするのに使用されている。パリティ
チェックビットは、16ビット・フィールドの「１」の総
数が偶数になるようにセットされている。伝送残りカウ
ント（ビット46〜44）は何個の余分なポートがパケット
を送信しなければならないかを表わすのに使用されてい
る。受信タイムスタンプ（ビット43〜40）はパケット受
信した時刻を記録するのに使用されている。ブロックに
おける最終ワード位置（ビット39〜35）はブロックにお
ける最終ワードの位置を示すのに使用されている。当該
ブロックがあるパケットの最終データ部分を含む場合、
このフィールドはデータが占有する実際の最終ワードの
位置を含んでいる。そうでない場合には、当該ブロック
が、このパケットの最終データ位置ではないデータのフ
ルワードを含むことを示すため、このフィールドには
「00000」がセットされる。最後に、最終ワードでのバ
イトカウント（ビット34〜32）は、最終ブロックのワー
ド・カウントにより示された最終ワードに、何バイトが
実際にストアされているのかを示すのに、使用されてい
る。
ロックにおけるパケット属性部分820に対するビット割
り当てを示す。パケット属性部分はブロック・ヘッダに
おける高位16ビットの第１ワードにより構成されてい
る。第１ビット（ビット47）はパリティチェックビット
を備えている。パリティチェックビットは後続の15ビッ
トだけをプロテクトするのに使用されている。パリティ
チェックビットは、16ビット・フィールドの「１」の総
数が偶数になるようにセットされている。伝送残りカウ
ント（ビット46〜44）は何個の余分なポートがパケット
を送信しなければならないかを表わすのに使用されてい
る。受信タイムスタンプ（ビット43〜40）はパケット受
信した時刻を記録するのに使用されている。ブロックに
おける最終ワード位置（ビット39〜35）はブロックにお
ける最終ワードの位置を示すのに使用されている。当該
ブロックがあるパケットの最終データ部分を含む場合、
このフィールドはデータが占有する実際の最終ワードの
位置を含んでいる。そうでない場合には、当該ブロック
が、このパケットの最終データ位置ではないデータのフ
ルワードを含むことを示すため、このフィールドには
「00000」がセットされる。最後に、最終ワードでのバ
イトカウント（ビット34〜32）は、最終ブロックのワー
ド・カウントにより示された最終ワードに、何バイトが
実際にストアされているのかを示すのに、使用されてい
る。
前述したように、パケット属性820のうちの伝送残り
カウントを構成するビット46〜44よりなるフィールド
は、パケットを何個のポートから伝送した方が良いかを
示すのに使用される。パケットを２つ以上のポートから
出力する場合には、伝送残りカウントは、パケットが出
力されるポートの数と等しくなっている。MAC伝送コン
トロール・ロジック761〜768が特定ポートからのパケッ
トの伝送を完了するとき、MAC伝送コントロール・ッロ
ジック761〜768は伝送カウンとにストアされた値をデク
リメントする。一度、最後のポートがパケットの伝送が
完了すると、伝送残りカウントはゼロまでデクリメント
されており、リンクドリスト・ポインタを開放すること
ができ、当該パケットにより占有されていたメモリ・バ
ッファ空間は、別のパケットに割り当てるのに利用可能
になる。
カウントを構成するビット46〜44よりなるフィールド
は、パケットを何個のポートから伝送した方が良いかを
示すのに使用される。パケットを２つ以上のポートから
出力する場合には、伝送残りカウントは、パケットが出
力されるポートの数と等しくなっている。MAC伝送コン
トロール・ロジック761〜768が特定ポートからのパケッ
トの伝送を完了するとき、MAC伝送コントロール・ッロ
ジック761〜768は伝送カウンとにストアされた値をデク
リメントする。一度、最後のポートがパケットの伝送が
完了すると、伝送残りカウントはゼロまでデクリメント
されており、リンクドリスト・ポインタを開放すること
ができ、当該パケットにより占有されていたメモリ・バ
ッファ空間は、別のパケットに割り当てるのに利用可能
になる。
本発明に関して前述した典型的なEthernetスイッチ
は、カットスルー・パケット伝送モードをサポートして
いる。カットスルー・パケット伝送モードでは、組み立
てられているパケットに対する宛先ポートが知られてお
り、しかも、宛先ポートに対する伝送ラインで待機して
いるパケットがない場合には、パケットがまだ組み立て
られている間であっても、対応するパケット伝送ロジッ
クがMAC（media access controller）の制御によりパケ
ット伝送を開始する。現在のパケットがまだ伝送されて
いる間に、同じポートに宛られた別のパケットが組み立
てられている場合には、パケット伝送ラインの後部（ba
ck）に、そのパケットが連結されることになる。パケッ
ト伝送ラインでパケットが待機している場合は、新規に
組み立てられたパケットが伝送ラインの後部に連結さ
れ、前のカットスルー伝送が完了した後、この伝送ライ
ンの先頭にあるパケットが伝送されることになる。
は、カットスルー・パケット伝送モードをサポートして
いる。カットスルー・パケット伝送モードでは、組み立
てられているパケットに対する宛先ポートが知られてお
り、しかも、宛先ポートに対する伝送ラインで待機して
いるパケットがない場合には、パケットがまだ組み立て
られている間であっても、対応するパケット伝送ロジッ
クがMAC（media access controller）の制御によりパケ
ット伝送を開始する。現在のパケットがまだ伝送されて
いる間に、同じポートに宛られた別のパケットが組み立
てられている場合には、パケット伝送ラインの後部（ba
ck）に、そのパケットが連結されることになる。パケッ
ト伝送ラインでパケットが待機している場合は、新規に
組み立てられたパケットが伝送ラインの後部に連結さ
れ、前のカットスルー伝送が完了した後、この伝送ライ
ンの先頭にあるパケットが伝送されることになる。
カットスルー・パケット伝送機能の場合は、カットス
ルー伝送が開始される前に、何個のパケットを受信した
方が良いかを示す値を指定することができる。システム
構成レジスタのカットスルー最少開始限界値の値であっ
て、MAC Txコントローラが応答する値を変更すること
により、最少開始ポイントを調整することができる。こ
の調整により、トラフィック状況に従って最少カットス
ルー・レイテンシを動的に変更し、不完全な（runt）リ
ークスルー・レート（leak−through rate）を制御する
か、最小化することができる。
ルー伝送が開始される前に、何個のパケットを受信した
方が良いかを示す値を指定することができる。システム
構成レジスタのカットスルー最少開始限界値の値であっ
て、MAC Txコントローラが応答する値を変更すること
により、最少開始ポイントを調整することができる。こ
の調整により、トラフィック状況に従って最少カットス
ルー・レイテンシを動的に変更し、不完全な（runt）リ
ークスルー・レート（leak−through rate）を制御する
か、最小化することができる。
上述した動的に調整可能なカットスルー伝送は、パケ
ット処理ユニットに関係付けをした全てのポートに対す
るパケット処理ユニットレベルで定義されるが、別の実
施の形態では、パケット処理ユニットに関係付けをした
各ポートが、各ポートに対する別個のトラフィック条件
に従って、異なるカットスルー・レイテンシを有するこ
とができるように、個別のレジスタを各ポートに対して
定義することができる。
ット処理ユニットに関係付けをした全てのポートに対す
るパケット処理ユニットレベルで定義されるが、別の実
施の形態では、パケット処理ユニットに関係付けをした
各ポートが、各ポートに対する別個のトラフィック条件
に従って、異なるカットスルー・レイテンシを有するこ
とができるように、個別のレジスタを各ポートに対して
定義することができる。
パケット伝送を終了すると、直ちに、フリー・リンク
ドリスト・コントロール・ロジック740により管理され
ているブロック復帰キューの最初と最後のブロック位置
に関する情報を用いて、ブロック復帰要求をキューする
ことにより、パケット伝送ロジックは、丁度伝送された
パケットデータを含むブロックを返すことになる。ブロ
ック復帰ロジックは最初の要求のブロック・ヘッダを読
み込んで、伝送残りカウントが「000」までデクリメン
トされたかかどうかを調べる。伝送残りカウントが「00
0」である場合には、関係付けしてあるブロック・リス
トを、フリー・リンクドリスト・プールの最後に連結す
る。そうでない場合には、伝送残りカウントを１だけデ
クリメントし、ブロック・ヘッダを適正に更新すること
に責任を持つ。
ドリスト・コントロール・ロジック740により管理され
ているブロック復帰キューの最初と最後のブロック位置
に関する情報を用いて、ブロック復帰要求をキューする
ことにより、パケット伝送ロジックは、丁度伝送された
パケットデータを含むブロックを返すことになる。ブロ
ック復帰ロジックは最初の要求のブロック・ヘッダを読
み込んで、伝送残りカウントが「000」までデクリメン
トされたかかどうかを調べる。伝送残りカウントが「00
0」である場合には、関係付けしてあるブロック・リス
トを、フリー・リンクドリスト・プールの最後に連結す
る。そうでない場合には、伝送残りカウントを１だけデ
クリメントし、ブロック・ヘッダを適正に更新すること
に責任を持つ。
管理情報ベース（MIB）バス
図２を再度説明する。既に説明したが、典型的なEthe
rnetスイッチ内にセルバス220を導入することに加え
て、ワークグループ・スイッチ内にコントロール・トラ
フィックを提供するため、管理情報ベース（MIB）バス2
60も用意されている。MIBバス260はコンパニオンMIBカ
ウンタ265で機能するように設計されている。コンパニ
オン（companion）MIBカウンタ265は種々のポートのMIB
カウント情報をアキュムレートし、MIBバスサイクルを
割り当てる。典型的な例によれば、MIBバス260に接続さ
れた全装置が、20MHzでランしているシステム・クロッ
クと同期されている。さらに詳しく述べると、このバス
上の全ての信号はクロックの立ち上がりエッジでアサー
トされ、クロックの立ち上がりエッジで各装置によって
ラッチされる。さらに、MIBカウンタは前述のセルバス
サイクルと同位相で10MHzクロックに同期させた方が良
い。このバスアービトレーション・スキームはセルバス
で用いられているスキームと同様であるが、アービトレ
ーションはセルバスアービトレーションから独立してい
る。
rnetスイッチ内にセルバス220を導入することに加え
て、ワークグループ・スイッチ内にコントロール・トラ
フィックを提供するため、管理情報ベース（MIB）バス2
60も用意されている。MIBバス260はコンパニオンMIBカ
ウンタ265で機能するように設計されている。コンパニ
オン（companion）MIBカウンタ265は種々のポートのMIB
カウント情報をアキュムレートし、MIBバスサイクルを
割り当てる。典型的な例によれば、MIBバス260に接続さ
れた全装置が、20MHzでランしているシステム・クロッ
クと同期されている。さらに詳しく述べると、このバス
上の全ての信号はクロックの立ち上がりエッジでアサー
トされ、クロックの立ち上がりエッジで各装置によって
ラッチされる。さらに、MIBカウンタは前述のセルバス
サイクルと同位相で10MHzクロックに同期させた方が良
い。このバスアービトレーション・スキームはセルバス
で用いられているスキームと同様であるが、アービトレ
ーションはセルバスアービトレーションから独立してい
る。
セルバス220の場合のように、MIBバス260はセルベー
スのバスアーキテクチャである。MIBバス260に伝送され
たセルは、定義により、22ビットのデータ・ユニットで
あって、このセルは各パケット処理ユニットにより転送
される。パケット処理ユニットは各ローカルポートに対
するMIB情報を搬送して、種々のMIBカウント情報をアキ
ュムレートするものである。MIBセルを伝送するには、
まず、ビット21〜11を伝送し、ついで、ビット10〜０を
伝送するので、２システムクロック・サイクルが必要で
ある。
スのバスアーキテクチャである。MIBバス260に伝送され
たセルは、定義により、22ビットのデータ・ユニットで
あって、このセルは各パケット処理ユニットにより転送
される。パケット処理ユニットは各ローカルポートに対
するMIB情報を搬送して、種々のMIBカウント情報をアキ
ュムレートするものである。MIBセルを伝送するには、
まず、ビット21〜11を伝送し、ついで、ビット10〜０を
伝送するので、２システムクロック・サイクルが必要で
ある。
受信アクティビティを表すポートに対するMIBバス上
に伝送されたMIBセルのフォーマットが、図10に示して
ある。ビット21〜17で、パケット処理ユニットと発信元
ポートのIDを、現在のMIBセルにより記述されている受
信アクティビティに供給している。アクティビティ・タ
イプ（ビット15）は、このビットが「０」にセットされ
た場合に、ポート上のアクティビティが受信アクティビ
ティであることを示す。ビット14が「１」にセットされ
た場合は、受信フレームがバイト境界で終らないことを
示す。
に伝送されたMIBセルのフォーマットが、図10に示して
ある。ビット21〜17で、パケット処理ユニットと発信元
ポートのIDを、現在のMIBセルにより記述されている受
信アクティビティに供給している。アクティビティ・タ
イプ（ビット15）は、このビットが「０」にセットされ
た場合に、ポート上のアクティビティが受信アクティビ
ティであることを示す。ビット14が「１」にセットされ
た場合は、受信フレームがバイト境界で終らないことを
示す。
ビット13〜11は、ポートの受信アクティビティとして
のコードを示す。これら３ビットの値が「111」である
場合は、フレームが正しく受信されていて、ユニキャス
ト・タイプであり、スイッチによってフィルタリングさ
れないことを示す。「110」がセットされた場合は、フ
レームが正しく受信されていて、ブロードキャスト・フ
レームであり、スイッチによってフィルタリングされな
いことを示す。「101」がセットされた場合は、フレー
ムが正しく受信されていて、マルチキャスト・フレーム
であり、スイッチによってフィルタリングされないこと
を示す。「100」がセットされた場合は、フレームが正
しく受信されたが、スイッチによってフィルタリングさ
れることを示す。「011」がセットされた場合は、有効
なフレーム長であるが、CRCエラーとドリブリング・ビ
ット・エラー（dribbling bit error）があるフレーム
を受信したことを示す。「010」がセットされた場合
は、有効フレーム長でフレームを受信したが、ドリブリ
ング・ビット・エラーはないもののCRCエラーがあり、C
RCがバイト境界でチェックされることを示す。「001」
がセットされた場合は、フレームが1518バイトを超える
フレーム長で受信されたことを示しており、これは有効
なEthernetパケットとしては大き過ぎることを示してい
る。最後に、「000」がセットされた場合は、フレーム
が64ビット未満のフレーム長で受信されたことを示して
おり、このフレームは不完全な（runt）フレームと呼ば
れる。ビット10〜０はフレームが正しく受信された場合
にフレームに含まれるバイト・カウントを示すために使
用されている。
のコードを示す。これら３ビットの値が「111」である
場合は、フレームが正しく受信されていて、ユニキャス
ト・タイプであり、スイッチによってフィルタリングさ
れないことを示す。「110」がセットされた場合は、フ
レームが正しく受信されていて、ブロードキャスト・フ
レームであり、スイッチによってフィルタリングされな
いことを示す。「101」がセットされた場合は、フレー
ムが正しく受信されていて、マルチキャスト・フレーム
であり、スイッチによってフィルタリングされないこと
を示す。「100」がセットされた場合は、フレームが正
しく受信されたが、スイッチによってフィルタリングさ
れることを示す。「011」がセットされた場合は、有効
なフレーム長であるが、CRCエラーとドリブリング・ビ
ット・エラー（dribbling bit error）があるフレーム
を受信したことを示す。「010」がセットされた場合
は、有効フレーム長でフレームを受信したが、ドリブリ
ング・ビット・エラーはないもののCRCエラーがあり、C
RCがバイト境界でチェックされることを示す。「001」
がセットされた場合は、フレームが1518バイトを超える
フレーム長で受信されたことを示しており、これは有効
なEthernetパケットとしては大き過ぎることを示してい
る。最後に、「000」がセットされた場合は、フレーム
が64ビット未満のフレーム長で受信されたことを示して
おり、このフレームは不完全な（runt）フレームと呼ば
れる。ビット10〜０はフレームが正しく受信された場合
にフレームに含まれるバイト・カウントを示すために使
用されている。
図11を説明する。図11は受信アクティビティを有する
ポートに対するMIBセルのフォーマットを示してある。
ここでも、ビット21〜17は、アクティビティが報告され
る発信元ポートと、発信元パケット処理ユニットとを示
す。ビット15に「１」がセットされた場合は、当該アク
ティビティが伝送アクティビティであることを示す。ビ
ット13〜11は、ポート伝送アクティビティに対するコー
ドを定義する。「111」は、コリジョンに起因するバッ
クオフ（backoff）なしに、正しいフレームを有するパ
ケットの伝送が初めて成功したことを示す。「110」が
設定された場合は、正しいフレーム・フォーマットのパ
ケットの伝送に成功したが、前のバックオフはコリジョ
ン・アクティビティに起因することを示す。「101」が
セットされた場合は、スイッチにより許容される最大パ
ケット遅延より長く、パケットがパケットバッファに滞
留したので、そのパケットが破棄されたことを示す。
「100」がセットされた場合は、当該パケットを伝送し
ようとしている間に、MAC（media access controller）
が16回以上のコリジョンを経験したので、このパケット
が破棄されたことを示す。許容されるコリジョン回数は
別の構成では変更することができる。「011」がセット
された場合は、ポートが64バイトを超えるデータを伝送
した後で、コリジョンが発生したことを示す。「010」
がセットされた場合は、ポートが64バイトを超えるデー
タを伝送する前に、コリジョンが発生したことを示す。
「001」がセットされた場合は、アライメント・エラー
か、CRCエラーが、FrameTooLongエラーのあるパケット
が伝送されたことを示す。最後に、「000」がセットさ
れた場合は、フレーム長が64バイト未満のパケット、す
なわち、不完全な（runt）パケットが伝送されたことを
示す。ビット10〜０の値は、エラーに遭遇しなかったと
き、伝送されたパケットに含まれるバイト・カウントを
示すのに使用されている。
ポートに対するMIBセルのフォーマットを示してある。
ここでも、ビット21〜17は、アクティビティが報告され
る発信元ポートと、発信元パケット処理ユニットとを示
す。ビット15に「１」がセットされた場合は、当該アク
ティビティが伝送アクティビティであることを示す。ビ
ット13〜11は、ポート伝送アクティビティに対するコー
ドを定義する。「111」は、コリジョンに起因するバッ
クオフ（backoff）なしに、正しいフレームを有するパ
ケットの伝送が初めて成功したことを示す。「110」が
設定された場合は、正しいフレーム・フォーマットのパ
ケットの伝送に成功したが、前のバックオフはコリジョ
ン・アクティビティに起因することを示す。「101」が
セットされた場合は、スイッチにより許容される最大パ
ケット遅延より長く、パケットがパケットバッファに滞
留したので、そのパケットが破棄されたことを示す。
「100」がセットされた場合は、当該パケットを伝送し
ようとしている間に、MAC（media access controller）
が16回以上のコリジョンを経験したので、このパケット
が破棄されたことを示す。許容されるコリジョン回数は
別の構成では変更することができる。「011」がセット
された場合は、ポートが64バイトを超えるデータを伝送
した後で、コリジョンが発生したことを示す。「010」
がセットされた場合は、ポートが64バイトを超えるデー
タを伝送する前に、コリジョンが発生したことを示す。
「001」がセットされた場合は、アライメント・エラー
か、CRCエラーが、FrameTooLongエラーのあるパケット
が伝送されたことを示す。最後に、「000」がセットさ
れた場合は、フレーム長が64バイト未満のパケット、す
なわち、不完全な（runt）パケットが伝送されたことを
示す。ビット10〜０の値は、エラーに遭遇しなかったと
き、伝送されたパケットに含まれるバイト・カウントを
示すのに使用されている。
以上、データパケット・トラフィックとルーティング
技術とを効率的にハンドルするパケット処理ユニットを
実装するEthernetワークグループ・スイッチの典型例を
説明した。本発明を典型例および実装例で説明したが、
本発明の技術と態様の多くは他のネットワーク通信装置
で利用できることは、当業者にとって当然のことであ
る。従って、本発明の精神と範囲は以下の請求項でも勘
酌されるべきである。
技術とを効率的にハンドルするパケット処理ユニットを
実装するEthernetワークグループ・スイッチの典型例を
説明した。本発明を典型例および実装例で説明したが、
本発明の技術と態様の多くは他のネットワーク通信装置
で利用できることは、当業者にとって当然のことであ
る。従って、本発明の精神と範囲は以下の請求項でも勘
酌されるべきである。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−197111（ＪＰ，Ａ)
特開 平７−321840（ＪＰ，Ａ)
特開 平６−334654（ＪＰ，Ａ)
特開 昭64−71244（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 12/44
H04L 12/46
Claims (14)
- 【請求項１】到着ネットワーク・データパケットを受信
するように結合した第１ポートと、 該第１ポートと通信するデータパケット分割ユニットで
あって、前記到着データパケットを複数の固定長のデー
タセルに分割するデータパケット分割ユニットと、 該データパケット分割ユニットと通信するセルバスであ
って、前記固定長のデータセルを搬送するためのセルバ
スと、 該セルバスと通信するデータパケット再組み立てユニッ
トであって、前記データセルを受信し、前記データセル
をネットワーク・データパケットに再組み立てするデー
タパケット再組み立てユニットと、 該データパケット再組み立てユニットと通信する第２ポ
ートであって、本ネットワークデータ通信装置から前記
ネットワーク・データパケットを伝送するための第２ポ
ートと、 前記データパケット分割ユニットと通信する第１の複数
の追加ポートであって、複数のネットワーク発信元アド
レスから到着ネットワーク・データパケットを受信する
ように結合した第１の複数の追加ポートと、 前記データパケット再組み立てユニットと通信する第２
の複数の追加ポートであって、再組み立てされたデータ
パケットを、複数のネットワーク宛先アドレスに伝送す
るように結合された第２の複数の追加ポートと、 前記セルバスと通信するルーティング・コントロール・
ユニットであって、前記セルバス上のデータセルトラフ
ィックを監視し、ネットワーク・データパケットの出力
ポートを決定するルーティング・コントロール・ユニッ
トであり、宛先コントロールパケットを前記データパケ
ット再組み立てユニットに供給するルーティング・コン
トロール・ユニットと、 該ルーティング・コントロール・ユニットと通信するル
ーティングテーブル・メモリであって、前記ネットワー
ク発信元アドレスと、該ネットワーク発信元アドレスと
を関係付けをしたポートとを有するデータテーブルをス
トアするためのルーティングテーブル・メモリと、 本ネットワークデータ通信装置の前記ポートの全てと通
信するコントロールバスであって、前記各ポートに関係
付けをしたアクティビティに関するポート・ステータス
・データセルを受信するためのコントロールバスと、 該コントロールバスに結合したポート・ステータス・カ
ウンタであって、前記ポート・ステータス・データセル
をアキュムレートするポート・ステータス・カウンタ
と、 I/Oバスと、 該I/Oバスと前記セルバスの間に結合したバス・ブリッ
ジング回路であって、前記I/Oバスと前記セルバスとの
間でデータトラフィックを搬送するバス・ブリッジング
回路と、 前記I/Oバスに結合した高速ネットワーク・コントロー
ラと、 該高速ネットワーク・コントローラと結合した高速ネッ
トワーク・インタフェースであって、本ネットワークデ
ータ通信装置を高速ネットワークに接続する高速ネット
ワーク・インタフェースと を備えたことを特徴とするネットワークデータ通信装
置。 - 【請求項２】請求項１において、前記I/Oバスと通信す
るマイクロプロセッサであって、本ネットワークデータ
通信装置に対するネットワーク管理プロトコルをハンド
ルするマイクロプロセッサをさらに備えたことを特徴と
するネットワークデータ通信装置。 - 【請求項３】到着ネットワーク・データパケットを受信
するように結合した第１ポートと、 該第１ポートと通信するデータパケット分割ユニットで
あって、前記到着ネットワーク・データパケットを複数
の固定長のデータセルに分割するデータパケット分割ユ
ニットと、 該データパケット分割ユニットと通信するセルバスであ
って、前記固定長のデータセルを搬送するセルバスと、 該セルバスと通信するデータパケット再組み立てユニッ
トであって、前記データセルを受信し、受信された前記
データセルから再組み立てネットワーク・データパケッ
トに再組み立てするデータパケット再組み立てユニット
と、 該データパケット再組み立てユニットと通信する第２ポ
ートであって、前記データ通信装置から前記ネットワー
ク・データパケットを伝送するための第２ポートと、 前記データパケット分割ユニットと通信する第１の複数
の追加ポートであり、到着ネットワーク・データパケッ
トを複数のネットワークから受信するように結合した第
１の複数の追加ポートと 前記データパケット再組み立てユニットと通信する第２
の複数の追加ポートであって、再組み立てされたデータ
パケットを複数のネットワーク宛先アドレスに伝送する
ように結合された第２の複数の追加ポートと を備え、 前記データパケット分割ユニットは、 本ネットワークデータ通信装置と関係付けをしたクロッ
ク信号に、受信データパケットを同期させるデータパケ
ット同期装置と、 前記データパケットを分析するように結合したセルヘッ
ダ生成装置であって、前記データパケットを構成するデ
ータセル用のセルヘッダを生成するセルヘッダ生成装置
と、 前記データパケットを受信するように結合され、前記デ
ータセルを前記セルバスに含めるため、受信されたデー
タパケットを固定長のセルペイロードに分割するように
結合されたセルペイロード生成装置と、 前記ヘッダ生成装置と前記セルペイロード生成装置と通
信するセルヘッダ・ペイロード合成装置であって、セル
ヘッダとセルペイロードとを結合して、前記セルバス上
に伝送するためのデータセルを生成するセルヘッダ・ペ
イロード合成装置と、 該セルヘッダ・ペイロード合成装置からデータセルを受
信して前記セルバスに伝送するように結合したセル伝送
回路と を備え、 前記セルヘッダ生成装置は、 前記データセルのフィールドタイプを分類するフィール
ド分類装置と、 前記データパケットを構成するデータ・ビット・ストリ
ームのバイトをカウントするバイト・カウンタと、 前記データ・ビット・ストリームに対してオペレートす
るCRCチェッカと、 前記フィールド分類装置とバイト・カウンタとCRCチェ
ッカとに結合したセルヘッダ・レジスタであって、前記
フィールド分類装置と、前記バイト・カウンタと、前記
CRCチェッカとにそれぞれ応答して、前記セルヘッダを
生成するためのセルヘッダ・ビットをストアするセルヘ
ッダ・レジスタと を備えた ことを特徴とするネットワークデータ通信装置。 - 【請求項４】請求項３において、前記セルペイロード生
成装置は、 固定長のセルペイロードを出力するため、前記データパ
ケットのシーケンシャル・ビットをシリアルに受信する
ためのシリアルイン／パラレルアウト（SIPO）レジスタ
と、 該SIPOレジスタセルに結合したペイロート・レジスタで
あって、前記固定長のセルペイロードを受信し保持する
ペイロード・レジスタと を備えたことを特徴とするネットワークデータ通信装
置。 - 【請求項５】請求項４において、前記セルヘッダ・ペイ
ロード合成装置は、 前記セルヘッダ・レジスタと前記セルペイロード・レジ
スタとに結合した伝送マルチプレクサであって、セルヘ
ッダと、該セルヘッダに対応するセルペイロードとを選
択する伝送マルチプレクサと、 該セル伝送マルチプレクサに結合したバス出力レジスタ
であって、前記セルバスに伝送する前に、合成された固
定長のデータセルを保持するバス出力レジスタと を備えたことを特徴とするネットワークデータ通信装
置。 - 【請求項６】請求項５において、前記セル伝送回路は、 セルバス・アクセスを要求し、伝送イネーブル信号を生
成するバスアクセス・コントローラと、 前記バス出力レジスタに結合したバス・ドライバであっ
て、前記伝送イネーブル信号に応答して、前記データセ
ルを前記セルバスに搬送するバス・ドライバと を備えたことを特徴とするネットワークデータ通信装
置。 - 【請求項７】請求項６において、前記バス・ドライバ
は、前記固定長のデータセルの前半とその後半を連続し
て前記セルバスに搬送することを特徴とするネットワー
クデータ通信装置。 - 【請求項８】到着ネットワーク・データパケットを受信
するように結合した第１ポートと、 該第１ポートと通信するデータパケット分割ユニットで
あって、前記到着データパケットを複数の固定長のデー
タセルに分割するデータパケット分割ユニットと、 該データパケット分割ユニットと通信するセルバスであ
って、前記固定長のデータセルを搬送するセルバスと、 該セルバスと通信するデータパケット再組み立てユニッ
トであって、前記データセルを受信し、受信された前記
データセルからネットワーク・データパケットを再組み
立てするデータパケット再組み立てユニットと、 該データパケット再組み立てユニットと通信する第２ポ
ートであって、前記データ通信装置から前記ネットワー
ク・データパケットを伝送するための第２ポートと、 前記データパケット分割ユニットと通信する第１の複数
の追加ポートであって、複数のネットワーク発信元アド
レスから到着ネットワーク・データパケットを受信する
ように結合した第１の複数の追加ポートと、 前記データパケット再組み立てユニットと通信する第２
の複数の追加ポートであって、再組み立てされたデータ
パケットを、複数のネットワーク宛先アドレスに伝送す
るように結合された第２の複数の追加ポートと を備え、 前記データパケット分割ユニットは、 受信されたデータパケットを、本ネットワークデータ通
信装置と関係付けをしたクロック信号と同期させるデー
タパケット同期装置と、 前記データパケットを分析するように結合したセルヘッ
ダ生成装置であって、前記データパケットを構成するデ
ータセル用のセルヘッダを生成するセルヘッダ生成装置
と、 前記データセルともに前記セルバスに含めるため、前記
データパケットを受信し、受信されたデータパケットを
固定長のセルペイロードに分割するように結合したセル
ペイロード生成装置と、 前記ヘッダ生成装置と前記ペイロード生成装置と通信す
るセルヘッダ・セルペイロード合成装置であって、セル
ヘッダとセルペイロードとを結合して、前記セルバス上
に伝送するためのデータセルを生成するセルヘッダ・セ
ルペイロード合成装置と、 前記合成装置からデータセルを受信して前記セルバスに
伝送するように結合したセル伝送回路と を備え、 前記データパケット再組み立てユニットは、 セルデータをパケット・バッファメモリにストアするの
を指示するパケット組み立てリンクド・リスト・コント
ロール・ロジックであって、前記データパケットを再組
み立てするため、前記データパケット再組み立てユニッ
トと通信するパケット組み立てリンクド・リスト・コン
トロール・ロジックと、 前記データパケットをストアするため、前記パケット・
バッファメモリに、メモリのブロックを割り当てるフリ
ーリンクド・リスト・コントロール・ロジックと を備え、 所定のデータパケットに対するメモリの最初のブロック
は、前記データパケットが伝送される前記パケット・バ
ッファメモリと関係付けをしたポートの数についての情
報をストアするものである ことを特徴とするネットワークデータ通信装置。 - 【請求項９】請求項８において、 前記第２ポートおよび前記パケット再組み立てユニット
と通信するロジックであって、前記パケット・バッファ
メモリから前記ネットワークへの前記データパケットの
伝送を指示するメディアアクセス・コントロール伝送ロ
ジックをさらに備え、 前記メディアアクセス・コントロール伝送ロジックが、
パケット伝送時に、前記フリーリンクド・リスト・ロジ
ックに前記パケット・バッファメモリのメモリ・ブロッ
クを開放するように通知する ことを特徴とするネットワークデータ通信装置。 - 【請求項１０】ネットワークデータパケットを受信し伝
送するための第１の複数のポートと、 該第１の複数のポートと通信するユニットであって、該
第１の複数のポートから受信したデータパケットを固定
長のデータセルに分割するユニットであり、該第１の複
数のポートの少なくとも１つから伝送するため、固定長
のデータセルをデータパケットに再組み立てする第１パ
ケット処理ユニットと、 該第１パケット処理ユニットに結合したバッファメモリ
であって、データパケットが再組み立てされたとき、該
データパケットが前記第１の複数のポートの少なくとも
１つから伝送できるようになるまで、ストアするための
第１パケット・バッファメモリと、 前記第１パケット処理ユニットに結合したセルバスであ
って、前記データセルを伝送するためのセルバスと、 ネットワーク・データパケットを受信し伝送するための
第２の複数のポートと、 該第２の複数のポートと前記セルバスの間に結合したユ
ニットであって、前記第２の複数のポートの１つで受信
したデータパケットを分割するユニットであり、前記第
２の複数のポートの少なくとも１つから伝送されるデー
タパケットを再組み立てする第２パケット処理ユニット
と 前記セルバスに結合したユニットであって、前記データ
パケットを前記第１および第２の複数のポートのいずれ
かから伝送するかを識別するために、前記パケット処理
ユニットにコントロール・セルを伝播するユニットであ
り、前記セルバス上のデータセル・トラフィックを監視
し、ポートとネットワーク・アドレスしを関係付けをす
るスイッチ・パケット・ルーティング・コントロール・
ユニットと、 該スイッチ・パケット・ルーティング・コントロール・
ユニットに結合したメモリであって、前記第１および第
２の複数のポートのそれぞれに関係付けをしたネットワ
ーク・アドレスのテーブルを保持するためのルーティン
グテーブル・メモリと I/Oバスと、 該I/Oバスと前記セルバスの間に結合した回路であっ
て、データ・トラフィックを伝搬するバス・ブリッジン
グ回路と、 前記I/Oバスに結合した高速ネットワーク・コントロー
ラと、 該高速ネットワーク・コントローラに結合したインタフ
ェースであって、ネットワークデータ通信装置を高速ネ
ットワークに結合する高速ネットワーク・インタフェー
スと を備えたことを特徴とするネットワークスイッチ。 - 【請求項１１】請求項10において、前記I/Oバスと通信
するマイクロプロセッサであって、ネットワークスイッ
チ用のネットワーク管理プロトコルをハンドルするマイ
クロプロセッサをさらに備えたことを特徴とするネット
ワークスイッチ。 - 【請求項１２】ネットワーク上でデータパケットをスイ
ッチする方法において、 第１ネットワーク・ポートでデータパケットを受信する
ステップと、 前記データパケットを複数の固定長のセルに分割する分
割ステップと、 第２ネットワーク・ポートと関係付けをしたパケット再
組み立てユニットに前記固定長のセルを伝播するステッ
プと、 前記固定長のセルから再埋み立てネットワーク・データ
パケットを再組み立てするステップと を備え、 前記分割ステップは、 前記データパケットの受信と内部クロック信号とを同期
させるステップと、 前記データパケットを固定長のセルペイロードに分割す
るステップと、 関係付けをしたセルペイロードに従ってセルヘッダを生
成するステップと、 セルヘッダと、関係付けをしたセルペイロードとを合成
して固定当のセルを合成するステップと を含み、 前記伝播するステップは、前記固定長のセルをセルバス
上に伝送するステップを含み、 前記再組み立てするステップは、 データパケットを構成する固定長のセルを受信するステ
ップと、 前記第２ネットワーク・ポートと関係付けをしたパケッ
ト・バッファメモリに、前記固定長のセルを、前記デー
タパケットを組み立てる順に、ストアするステップと、 前記再組み立てされたネットワーク・データパケットを
前記第２ネットワーク・ポートから伝送するステップ
と、 前記再組み立てされたネットワーク・データパケットを
追加の複数のネットワーク・ポートから伝送するステッ
プと を含み、 前記ストアするステップは、 前記データパケットをストアするのに必要なだけ前記パ
ケット・バッファメモリのブロックを割り当てるステッ
プと、 前記パケット・バッファメモリに割り当て可能なフリー
・メモリ・ブロックを指し示すポインタにより構成され
るフリー・プールを保持するステップと、 データパケットを伝送する残りの出力ポートの数を追跡
するステップと を含む ことを特徴とする方法。 - 【請求項１３】請求項12において、前記再組み立てされ
たネットワーク・データパケットを伝送するステップ
は、 １つのポートからデータパケットが伝送されたとき、パ
ケットを伝送する残りのポート数を表すカウンタ値をデ
クリメントするステップと、 前記データパケットが全ての宛先ポートから伝送された
後、データパケットに関係付けされた前記パケット・バ
ッファメモリのブロックを解放するステップと を備えたことを特徴とする方法。 - 【請求項１４】請求項13において、各ポートがアクティ
ビティ情報をリポートするステップと、 中央ロケーションにポートアクティビティ情報をアキュ
ムレートするステップと を備えたことを特徴とする方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/603,576 US5781549A (en) | 1996-02-23 | 1996-02-23 | Method and apparatus for switching data packets in a data network |
| US08/603,576 | 1996-02-23 | ||
| PCT/US1996/017949 WO1997031455A1 (en) | 1996-02-23 | 1996-11-08 | Method and apparatus for switching data packets in a data network |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000503828A JP2000503828A (ja) | 2000-03-28 |
| JP3412825B2 true JP3412825B2 (ja) | 2003-06-03 |
Family
ID=24416033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53012097A Expired - Lifetime JP3412825B2 (ja) | 1996-02-23 | 1996-11-08 | データネットワーク上でデータパケットをスイッチングする方法および装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5781549A (ja) |
| JP (1) | JP3412825B2 (ja) |
| AU (1) | AU7674196A (ja) |
| WO (1) | WO1997031455A1 (ja) |
Families Citing this family (185)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6370142B1 (en) * | 1995-07-12 | 2002-04-09 | Nortel Networks Limited | Method and apparatus for performing per-port IP multicast pruning |
| US6240065B1 (en) | 1996-01-08 | 2001-05-29 | Galileo Technologies Ltd. | Bit clearing mechanism for an empty list |
| IL116986A (en) * | 1996-01-31 | 2000-01-31 | Galileo Technology Ltd | Switching ethernet controller providing packet routing |
| IL116989A (en) | 1996-01-31 | 1999-10-28 | Galileo Technology Ltd | Switching ethernet controller |
| IL116988A (en) | 1996-01-31 | 1999-12-31 | Galileo Technology Ltd | Bus protocol |
| US6369855B1 (en) * | 1996-11-01 | 2002-04-09 | Texas Instruments Incorporated | Audio and video decoder circuit and system |
| US6260073B1 (en) * | 1996-12-30 | 2001-07-10 | Compaq Computer Corporation | Network switch including a switch manager for periodically polling the network ports to determine their status and controlling the flow of data between ports |
| US6094434A (en) * | 1996-12-30 | 2000-07-25 | Compaq Computer Corporation | Network switch with separate cut-through buffer |
| US6222840B1 (en) * | 1996-12-30 | 2001-04-24 | Compaq Computer Corporation | Method and system for performing concurrent read and write cycles in network switch |
| US6173364B1 (en) * | 1997-01-15 | 2001-01-09 | At&T Corp. | Session cache and rule caching method for a dynamic filter |
| US6185630B1 (en) * | 1997-02-14 | 2001-02-06 | Advanced Micro Devices, Inc. | Device initializing system with programmable array logic configured to cause non-volatile memory to output address and data information to the device in a prescribed sequence |
| US6081512A (en) | 1997-06-30 | 2000-06-27 | Sun Microsystems, Inc. | Spanning tree support in a high performance network device |
| US6016310A (en) | 1997-06-30 | 2000-01-18 | Sun Microsystems, Inc. | Trunking support in a high performance network device |
| US6119196A (en) | 1997-06-30 | 2000-09-12 | Sun Microsystems, Inc. | System having multiple arbitrating levels for arbitrating access to a shared memory by network ports operating at different data rates |
| US6049528A (en) | 1997-06-30 | 2000-04-11 | Sun Microsystems, Inc. | Trunking ethernet-compatible networks |
| US6052738A (en) * | 1997-06-30 | 2000-04-18 | Sun Microsystems, Inc. | Method and apparatus in a packet routing switch for controlling access at different data rates to a shared memory |
| US6094435A (en) | 1997-06-30 | 2000-07-25 | Sun Microsystems, Inc. | System and method for a quality of service in a multi-layer network element |
| US6128666A (en) | 1997-06-30 | 2000-10-03 | Sun Microsystems, Inc. | Distributed VLAN mechanism for packet field replacement in a multi-layered switched network element using a control field/signal for indicating modification of a packet with a database search engine |
| US6044087A (en) * | 1997-06-30 | 2000-03-28 | Sun Microsystems, Inc. | Interface for a highly integrated ethernet network element |
| US6246680B1 (en) | 1997-06-30 | 2001-06-12 | Sun Microsystems, Inc. | Highly integrated multi-layer switch element architecture |
| US5938736A (en) * | 1997-06-30 | 1999-08-17 | Sun Microsystems, Inc. | Search engine architecture for a high performance multi-layer switch element |
| US6044418A (en) | 1997-06-30 | 2000-03-28 | Sun Microsystems, Inc. | Method and apparatus for dynamically resizing queues utilizing programmable partition pointers |
| US6014380A (en) * | 1997-06-30 | 2000-01-11 | Sun Microsystems, Inc. | Mechanism for packet field replacement in a multi-layer distributed network element |
| US6081522A (en) | 1997-06-30 | 2000-06-27 | Sun Microsystems, Inc. | System and method for a multi-layer network element |
| US6088356A (en) | 1997-06-30 | 2000-07-11 | Sun Microsystems, Inc. | System and method for a multi-layer network element |
| US5920566A (en) * | 1997-06-30 | 1999-07-06 | Sun Microsystems, Inc. | Routing in a multi-layer distributed network element |
| US6295299B1 (en) * | 1997-08-29 | 2001-09-25 | Extreme Networks, Inc. | Data path architecture for a LAN switch |
| US6032190A (en) * | 1997-10-03 | 2000-02-29 | Ascend Communications, Inc. | System and method for processing data packets |
| US6128296A (en) * | 1997-10-03 | 2000-10-03 | Cisco Technology, Inc. | Method and apparatus for distributed packet switching using distributed address tables |
| US6148422A (en) * | 1997-10-07 | 2000-11-14 | Nortel Networks Limited | Telecommunication network utilizing an error control protocol |
| US6081530A (en) * | 1997-11-24 | 2000-06-27 | Nokia High Speed Access Products Inc. | Transmission of ATM cells |
| US6266335B1 (en) * | 1997-12-19 | 2001-07-24 | Cyberiq Systems | Cross-platform server clustering using a network flow switch |
| KR100269146B1 (ko) * | 1997-12-29 | 2000-10-16 | 윤종용 | Atm 기반의 엑세스망에서의 기존망과의 연동장치 |
| US6247058B1 (en) * | 1998-03-30 | 2001-06-12 | Hewlett-Packard Company | Method and apparatus for processing network packets using time stamps |
| US6148337A (en) * | 1998-04-01 | 2000-11-14 | Bridgeway Corporation | Method and system for monitoring and manipulating the flow of private information on public networks |
| US6426943B1 (en) * | 1998-04-10 | 2002-07-30 | Top Layer Networks, Inc. | Application-level data communication switching system and process for automatic detection of and quality of service adjustment for bulk data transfers |
| US6359879B1 (en) * | 1998-04-24 | 2002-03-19 | Avici Systems | Composite trunking |
| US6490281B1 (en) * | 1998-06-04 | 2002-12-03 | International Business Machines Corporation | Apparatus including a scalable multiprotocol communications adapter using modular components and a method for transmitting data frames via scalable multiprotocol communication adapters |
| US6421348B1 (en) * | 1998-07-01 | 2002-07-16 | National Semiconductor Corporation | High-speed network switch bus |
| US6876653B2 (en) | 1998-07-08 | 2005-04-05 | Broadcom Corporation | Fast flexible filter processor based architecture for a network device |
| US6430188B1 (en) * | 1998-07-08 | 2002-08-06 | Broadcom Corporation | Unified table for L2, L3, L4, switching and filtering |
| GB2339368A (en) * | 1998-07-08 | 2000-01-19 | Ibm | Data communications protocol with efficient packing of datagrams |
| WO2000003522A1 (en) * | 1998-07-08 | 2000-01-20 | Broadcom Corporation | A method of sending packets between trunk ports of network switches |
| EP1097550A4 (en) * | 1998-07-16 | 2005-11-09 | Francis Lambert | METHOD FOR THE SAFE TRANSFER AND STORAGE OF DATA |
| US6389030B1 (en) * | 1998-08-21 | 2002-05-14 | Adc Telecommunications, Inc. | Internet access over a ring network |
| US6570880B1 (en) * | 1998-08-21 | 2003-05-27 | Adc Telecommunications, Inc. | Control data over a ring network |
| US6279097B1 (en) | 1998-11-20 | 2001-08-21 | Allied Telesyn International Corporation | Method and apparatus for adaptive address lookup table generator for networking application |
| US6542508B1 (en) * | 1998-12-17 | 2003-04-01 | Watchguard Technologies, Inc. | Policy engine using stream classifier and policy binding database to associate data packet with appropriate action processor for processing without involvement of a host processor |
| US7233977B2 (en) * | 1998-12-18 | 2007-06-19 | Emc Corporation | Messaging mechanism employing mailboxes for inter processor communications |
| US6453357B1 (en) * | 1999-01-07 | 2002-09-17 | Cisco Technology, Inc. | Method and system for processing fragments and their out-of-order delivery during address translation |
| US6650640B1 (en) * | 1999-03-01 | 2003-11-18 | Sun Microsystems, Inc. | Method and apparatus for managing a network flow in a high performance network interface |
| US6366961B1 (en) * | 1999-03-03 | 2002-04-02 | Nokia Telecommunications, Oy | Method and apparatus for providing mini packet switching in IP based cellular access networks |
| US7120117B1 (en) * | 2000-08-29 | 2006-10-10 | Broadcom Corporation | Starvation free flow control in a shared memory switching device |
| US7643481B2 (en) * | 1999-03-17 | 2010-01-05 | Broadcom Corporation | Network switch having a programmable counter |
| US6707818B1 (en) * | 1999-03-17 | 2004-03-16 | Broadcom Corporation | Network switch memory interface configuration |
| US6947415B1 (en) * | 1999-04-15 | 2005-09-20 | Nortel Networks Limited | Method and apparatus for processing packets in a routing switch |
| IL130039A (en) | 1999-05-19 | 2003-07-06 | Eci Telecom Ltd | Cell bus and method for using same |
| US7031302B1 (en) | 1999-05-21 | 2006-04-18 | Broadcom Corporation | High-speed stats gathering in a network switch |
| AU5586400A (en) * | 1999-05-21 | 2000-12-12 | Broadcom Corporation | Stacked network switch configuration |
| US7315552B2 (en) * | 1999-06-30 | 2008-01-01 | Broadcom Corporation | Frame forwarding in a switch fabric |
| US6859454B1 (en) | 1999-06-30 | 2005-02-22 | Broadcom Corporation | Network switch with high-speed serializing/deserializing hazard-free double data rate switching |
| US6621817B1 (en) | 1999-07-06 | 2003-09-16 | Texas Instruments Incorporated | Transport packet parser |
| US7082133B1 (en) | 1999-09-03 | 2006-07-25 | Broadcom Corporation | Apparatus and method for enabling voice over IP support for a network switch |
| US6850529B1 (en) * | 1999-10-06 | 2005-02-01 | Cisco Technology, Inc. | Layer 2 funnel in fan out network device |
| US6343079B1 (en) * | 1999-10-12 | 2002-01-29 | Sprint Communications Company, L.P. | Autonomous multi-services card |
| US6934250B1 (en) | 1999-10-14 | 2005-08-23 | Nokia, Inc. | Method and apparatus for an output packet organizer |
| US6882642B1 (en) | 1999-10-14 | 2005-04-19 | Nokia, Inc. | Method and apparatus for input rate regulation associated with a packet processing pipeline |
| US6757249B1 (en) | 1999-10-14 | 2004-06-29 | Nokia Inc. | Method and apparatus for output rate regulation and control associated with a packet pipeline |
| US7143294B1 (en) | 1999-10-29 | 2006-11-28 | Broadcom Corporation | Apparatus and method for secure field upgradability with unpredictable ciphertext |
| US7131001B1 (en) | 1999-10-29 | 2006-10-31 | Broadcom Corporation | Apparatus and method for secure filed upgradability with hard wired public key |
| DE60005993T2 (de) * | 1999-11-16 | 2004-07-29 | Broadcom Corp., Irvine | Verfahren und netzwerkvermittlungsstelle mit datenserialisierung durch gefahrlose mehrstufige störungsfreie multiplexierung |
| US7539134B1 (en) * | 1999-11-16 | 2009-05-26 | Broadcom Corporation | High speed flow control methodology |
| US7593953B1 (en) | 1999-11-18 | 2009-09-22 | Broadcom Corporation | Table lookup mechanism for address resolution |
| US7117530B1 (en) | 1999-12-07 | 2006-10-03 | Watchguard Technologies, Inc. | Tunnel designation system for virtual private networks |
| WO2001043354A2 (en) | 1999-12-07 | 2001-06-14 | Broadcom Corporation | Mirroring in a stacked network switch configuration |
| US6625161B1 (en) | 1999-12-14 | 2003-09-23 | Fujitsu Limited | Adaptive inverse multiplexing method and system |
| US6584518B1 (en) | 2000-01-07 | 2003-06-24 | International Business Machines Corporation | Cycle saving technique for managing linked lists |
| US7003571B1 (en) | 2000-01-31 | 2006-02-21 | Telecommunication Systems Corporation Of Maryland | System and method for re-directing requests from browsers for communication over non-IP based networks |
| US6435164B1 (en) | 2000-12-07 | 2002-08-20 | Ford Global Technologies, Inc. | Fuel weathering method for vehicle evaporative emission system |
| US7970898B2 (en) * | 2001-01-24 | 2011-06-28 | Telecommunication Systems, Inc. | System and method to publish information from servers to remote monitor devices |
| US7418498B2 (en) * | 2001-01-24 | 2008-08-26 | Telecommunication Systems, Inc. | System and method to publish information from servers to remote monitor devices |
| US8090856B1 (en) | 2000-01-31 | 2012-01-03 | Telecommunication Systems, Inc. | Intelligent messaging network server interconnection |
| US8370435B1 (en) | 2000-01-31 | 2013-02-05 | Telecommunication Systems, Inc. | System and method for servers to send alerts to connectionless devices |
| US7693981B2 (en) * | 2001-01-24 | 2010-04-06 | Telecommunication Systems, Inc. | System and method to publish information from servers to remote monitor devices |
| US7689696B2 (en) * | 2000-01-31 | 2010-03-30 | Telecommunication Systems, Inc. | System and method for re-directing requests from browsers for communications over non-IP based networks |
| US7009973B2 (en) * | 2000-02-28 | 2006-03-07 | Broadcom Corporation | Switch using a segmented ring |
| US6704794B1 (en) * | 2000-03-03 | 2004-03-09 | Nokia Intelligent Edge Routers Inc. | Cell reassembly for packet based networks |
| US6678678B2 (en) * | 2000-03-09 | 2004-01-13 | Braodcom Corporation | Method and apparatus for high speed table search |
| US6714562B1 (en) * | 2000-03-10 | 2004-03-30 | International Business Machines Corporation | Method and apparatus for segmenting network traffic variable length frames |
| US6965603B1 (en) | 2000-03-20 | 2005-11-15 | Cortina Systems, Inc. | Circuits for combining ATM and packet data on an optical fiber |
| US6751224B1 (en) | 2000-03-30 | 2004-06-15 | Azanda Network Devices, Inc. | Integrated ATM/packet segmentation-and-reassembly engine for handling both packet and ATM input data and for outputting both ATM and packet data |
| US6810039B1 (en) | 2000-03-30 | 2004-10-26 | Azanda Network Devices, Inc. | Processor-based architecture for facilitating integrated data transfer between both atm and packet traffic with a packet bus or packet link, including bidirectional atm-to-packet functionally for atm traffic |
| US6751214B1 (en) | 2000-03-30 | 2004-06-15 | Azanda Network Devices, Inc. | Methods and apparatus for dynamically allocating bandwidth between ATM cells and packets |
| US7103053B2 (en) * | 2000-05-03 | 2006-09-05 | Broadcom Corporation | Gigabit switch on chip architecture |
| US6826561B2 (en) | 2000-05-22 | 2004-11-30 | Broadcom Corporation | Method and apparatus for performing a binary search on an expanded tree |
| US7009968B2 (en) * | 2000-06-09 | 2006-03-07 | Broadcom Corporation | Gigabit switch supporting improved layer 3 switching |
| DE60126533T2 (de) * | 2000-06-19 | 2007-11-22 | Broadcom Corp., Irvine | Vermittlungsstelle mit einer Speicherverwaltungeinheit zur Verbesserung der Flusssteurung |
| US7126947B2 (en) * | 2000-06-23 | 2006-10-24 | Broadcom Corporation | Switch having external address resolution interface |
| US7111163B1 (en) | 2000-07-10 | 2006-09-19 | Alterwan, Inc. | Wide area network using internet with quality of service |
| US6999455B2 (en) * | 2000-07-25 | 2006-02-14 | Broadcom Corporation | Hardware assist for address learning |
| US6804193B1 (en) * | 2000-07-28 | 2004-10-12 | Marconi Intellectual Property (Ringfence) Inc. | Protected Ethernet backplane communication |
| US6760782B1 (en) * | 2000-08-04 | 2004-07-06 | Schneider Automation Inc. | Apparatus for controlling internetwork communications |
| US7227862B2 (en) * | 2000-09-20 | 2007-06-05 | Broadcom Corporation | Network switch having port blocking capability |
| US6988177B2 (en) * | 2000-10-03 | 2006-01-17 | Broadcom Corporation | Switch memory management using a linked list structure |
| US7020166B2 (en) * | 2000-10-03 | 2006-03-28 | Broadcom Corporation | Switch transferring data using data encapsulation and decapsulation |
| US7420977B2 (en) * | 2000-10-03 | 2008-09-02 | Broadcom Corporation | Method and apparatus of inter-chip bus shared by message passing and memory access |
| US7120155B2 (en) * | 2000-10-03 | 2006-10-10 | Broadcom Corporation | Switch having virtual shared memory |
| US6851000B2 (en) | 2000-10-03 | 2005-02-01 | Broadcom Corporation | Switch having flow control management |
| US7274705B2 (en) * | 2000-10-03 | 2007-09-25 | Broadcom Corporation | Method and apparatus for reducing clock speed and power consumption |
| US7743125B1 (en) * | 2000-11-09 | 2010-06-22 | General Electric Company | Computer multiple communications port unit |
| US6850542B2 (en) * | 2000-11-14 | 2005-02-01 | Broadcom Corporation | Linked network switch configuration |
| US7035286B2 (en) * | 2000-11-14 | 2006-04-25 | Broadcom Corporation | Linked network switch configuration |
| US7424012B2 (en) * | 2000-11-14 | 2008-09-09 | Broadcom Corporation | Linked network switch configuration |
| US7035255B2 (en) * | 2000-11-14 | 2006-04-25 | Broadcom Corporation | Linked network switch configuration |
| US7502375B2 (en) * | 2001-01-31 | 2009-03-10 | Teldix Gmbh | Modular and scalable switch and method for the distribution of fast ethernet data frames |
| US7342942B1 (en) * | 2001-02-07 | 2008-03-11 | Cortina Systems, Inc. | Multi-service segmentation and reassembly device that maintains only one reassembly context per active output port |
| GB2374442B (en) * | 2001-02-14 | 2005-03-23 | Clearspeed Technology Ltd | Method for controlling the order of datagrams |
| US7286566B1 (en) * | 2001-05-08 | 2007-10-23 | Cortina Systems, Inc. | Multi-service segmentation and reassembly device that maintains reduced number of segmentation contexts |
| JP3897994B2 (ja) * | 2001-05-31 | 2007-03-28 | 富士通株式会社 | スイッチ装置およびデータ転送システム |
| US7072298B2 (en) | 2001-06-13 | 2006-07-04 | Computer Network Technology Corporation | Method and apparatus for rendering a cell-based switch useful for frame based protocols |
| US7260104B2 (en) * | 2001-12-19 | 2007-08-21 | Computer Network Technology Corporation | Deferred queuing in a buffered switch |
| US7218636B2 (en) * | 2001-06-13 | 2007-05-15 | Inrange Technology Corporation | Method and apparatus for rendering a cell-based switch useful for frame based application protocols |
| US7042842B2 (en) * | 2001-06-13 | 2006-05-09 | Computer Network Technology Corporation | Fiber channel switch |
| US6952738B1 (en) * | 2001-08-17 | 2005-10-04 | Juniper Networks, Inc. | Systems and methods for removing intrapacket gaps from streams of different bandwidths |
| US6779050B2 (en) * | 2001-09-24 | 2004-08-17 | Broadcom Corporation | System and method for hardware based reassembly of a fragmented packet |
| US7355970B2 (en) * | 2001-10-05 | 2008-04-08 | Broadcom Corporation | Method and apparatus for enabling access on a network switch |
| US8325716B2 (en) * | 2001-10-22 | 2012-12-04 | Broadcom Corporation | Data path optimization algorithm |
| US7039010B2 (en) * | 2002-03-06 | 2006-05-02 | Broadcom Corporation | Optimized data path structure for multi-channel management information base (MIB) event generation |
| US20030174718A1 (en) * | 2002-03-15 | 2003-09-18 | Broadcom Corporation | Scalable packet filter for a network device |
| US7194008B2 (en) * | 2002-03-15 | 2007-03-20 | Broadcom Corporation | Method and apparatus for parsing data streams |
| US7161948B2 (en) * | 2002-03-15 | 2007-01-09 | Broadcom Corporation | High speed protocol for interconnecting modular network devices |
| US7372864B1 (en) | 2002-08-01 | 2008-05-13 | Applied Micro Circuits Corporation | Reassembly of data fragments in fixed size buffers |
| US7697526B2 (en) * | 2002-08-06 | 2010-04-13 | Broadcom Corporation | Packet filtering based on port bit map |
| US20040081089A1 (en) * | 2002-09-26 | 2004-04-29 | Sharp Laboratories Of America, Inc. | Transmitting data on scheduled channels in a centralized network |
| US7653012B2 (en) * | 2002-09-26 | 2010-01-26 | Sharp Laboratories Of America, Inc. | Relay transmission of data in a centralized network |
| CN100499576C (zh) * | 2003-05-27 | 2009-06-10 | 国际商业机器公司 | 在消息传递中间件环境中定义替换信道路由机制的系统 |
| US8103800B2 (en) * | 2003-06-26 | 2012-01-24 | Broadcom Corporation | Method and apparatus for multi-chip address resolution lookup synchronization in a network environment |
| US7626985B2 (en) * | 2003-06-27 | 2009-12-01 | Broadcom Corporation | Datagram replication in internet protocol multicast switching in a network device |
| US7443869B2 (en) * | 2003-08-04 | 2008-10-28 | Intel Corporation | Deadlock avoidance queuing mechanism |
| US7903555B2 (en) * | 2003-12-17 | 2011-03-08 | Intel Corporation | Packet tracing |
| US7558890B1 (en) * | 2003-12-19 | 2009-07-07 | Applied Micro Circuits Corporation | Instruction set for programmable queuing |
| US7757033B1 (en) | 2004-02-13 | 2010-07-13 | Habanero Holdings, Inc. | Data exchanges among SMP physical partitions and I/O interfaces enterprise servers |
| US8145785B1 (en) | 2004-02-13 | 2012-03-27 | Habanero Holdings, Inc. | Unused resource recognition in real time for provisioning and management of fabric-backplane enterprise servers |
| US7633955B1 (en) | 2004-02-13 | 2009-12-15 | Habanero Holdings, Inc. | SCSI transport for fabric-backplane enterprise servers |
| US8868790B2 (en) | 2004-02-13 | 2014-10-21 | Oracle International Corporation | Processor-memory module performance acceleration in fabric-backplane enterprise servers |
| US7685281B1 (en) | 2004-02-13 | 2010-03-23 | Habanero Holdings, Inc. | Programmatic instantiation, provisioning and management of fabric-backplane enterprise servers |
| US7873693B1 (en) | 2004-02-13 | 2011-01-18 | Habanero Holdings, Inc. | Multi-chassis fabric-backplane enterprise servers |
| US7843906B1 (en) | 2004-02-13 | 2010-11-30 | Habanero Holdings, Inc. | Storage gateway initiator for fabric-backplane enterprise servers |
| US7953903B1 (en) | 2004-02-13 | 2011-05-31 | Habanero Holdings, Inc. | Real time detection of changed resources for provisioning and management of fabric-backplane enterprise servers |
| US7843907B1 (en) | 2004-02-13 | 2010-11-30 | Habanero Holdings, Inc. | Storage gateway target for fabric-backplane enterprise servers |
| US20050281282A1 (en) * | 2004-06-21 | 2005-12-22 | Gonzalez Henry J | Internal messaging within a switch |
| US7623519B2 (en) * | 2004-06-21 | 2009-11-24 | Brocade Communication Systems, Inc. | Rule based routing in a switch |
| US20060013135A1 (en) * | 2004-06-21 | 2006-01-19 | Schmidt Steven G | Flow control in a switch |
| US8713295B2 (en) | 2004-07-12 | 2014-04-29 | Oracle International Corporation | Fabric-backplane enterprise servers with pluggable I/O sub-system |
| US20060013258A1 (en) * | 2004-07-13 | 2006-01-19 | International Business Machines Corporation | System, apparatus and method of improving network data traffic between interconnected high-speed switches |
| US7643583B1 (en) | 2004-08-06 | 2010-01-05 | Marvell International Ltd. | High-precision signal detection for high-speed receiver |
| US8098676B2 (en) * | 2004-08-12 | 2012-01-17 | Intel Corporation | Techniques to utilize queues for network interface devices |
| CN100449504C (zh) * | 2005-01-05 | 2009-01-07 | 华为技术有限公司 | 一种基于bitmap表的缓存管理方法 |
| US8169891B2 (en) * | 2005-03-31 | 2012-05-01 | Agere Systems Inc. | Apparatus and method for handling lost cells in a communications system |
| US7623539B2 (en) * | 2005-03-31 | 2009-11-24 | Agere Systems Inc. | Apparatus and method for processing cells in an ATM adaptation layer device in a communications system that exhibits cell delay variation |
| US7969966B2 (en) * | 2005-12-19 | 2011-06-28 | Alcatel Lucent | System and method for port mapping in a communications network switch |
| US20070091794A1 (en) * | 2005-10-20 | 2007-04-26 | Clarence Filsfils | Method of constructing a backup path in an autonomous system |
| US7852772B2 (en) * | 2005-10-20 | 2010-12-14 | Cisco Technology, Inc. | Method of implementing a backup path in an autonomous system |
| US7855953B2 (en) | 2005-10-20 | 2010-12-21 | Cisco Technology, Inc. | Method and apparatus for managing forwarding of data in an autonomous system |
| US7864669B2 (en) * | 2005-10-20 | 2011-01-04 | Cisco Technology, Inc. | Method of constructing a backup path in an autonomous system |
| EP1796319A1 (en) * | 2005-12-08 | 2007-06-13 | Alcatel Lucent | Method to preserve the order of packets of a same flow and transmitted either through a control plane or through a data plane of a telecommunication network element |
| US8451730B2 (en) * | 2006-01-26 | 2013-05-28 | Broadcom Corporation | Apparatus and method for implementing multiple high speed switching fabrics in an ethernet ring topology |
| US8218440B2 (en) * | 2006-01-26 | 2012-07-10 | Broadcom Corporation | High speed transmission protocol |
| JP2007208437A (ja) * | 2006-01-31 | 2007-08-16 | Fujitsu Ltd | セル化方法及び装置 |
| US8644137B2 (en) * | 2006-02-13 | 2014-02-04 | Cisco Technology, Inc. | Method and system for providing safe dynamic link redundancy in a data network |
| US7596147B2 (en) | 2006-06-28 | 2009-09-29 | Agere Systems Inc. | Apparatus and method for fractional processing of cells in a communications system |
| AT504739B1 (de) * | 2007-01-08 | 2013-09-15 | Bernecker & Rainer Ind Elektronik Gmbh | Anordnung und ein verfahren zur sicheren datenkommunikation über ein nicht sicheres netzwerk |
| CN101578806B (zh) | 2007-03-28 | 2013-02-13 | 株式会社安川电机 | 通信装置、同步通信系统及同步通信方法 |
| JP2008267150A (ja) * | 2007-04-16 | 2008-11-06 | Sanden Corp | 流体機械 |
| US7685325B2 (en) * | 2008-01-04 | 2010-03-23 | International Business Machines Corporation | Synchronous bus controller system |
| US8661173B2 (en) * | 2008-03-31 | 2014-02-25 | Intel Corporation | USB data striping |
| US8892775B2 (en) * | 2008-05-27 | 2014-11-18 | International Business Machines Corporation | Apparatus, system, and method for redundant device management |
| JP2011527146A (ja) * | 2008-06-23 | 2011-10-20 | ハート コミュニケーション ファウンデーション | ワイヤレス通信ネットワークアナライザ |
| US9047417B2 (en) | 2012-10-29 | 2015-06-02 | Intel Corporation | NUMA aware network interface |
| US10684973B2 (en) | 2013-08-30 | 2020-06-16 | Intel Corporation | NUMA node peripheral switch |
| WO2017030054A1 (ja) * | 2015-08-18 | 2017-02-23 | 株式会社ポコアポコネットワークス | メモリ機器 |
| JP6666686B2 (ja) * | 2015-08-18 | 2020-03-18 | 株式会社ポコアポコネットワークス | メモリ機器 |
| WO2019025835A1 (en) * | 2017-08-03 | 2019-02-07 | Telefonaktiebolaget Lm Ericsson (Publ) | CRC ERROR LOCATION DETECTION IN AUTOMATIC SWITCHING BY BYPASS AND STORAGE-TRANSFER |
| FR3079695B1 (fr) * | 2018-04-03 | 2022-11-18 | Silkan Rt | Analyse et filtrage de donnees dans un systeme de transmission de donnees |
| RU2704716C1 (ru) * | 2018-12-20 | 2019-10-30 | Общество с ограниченной ответственностью "НТЦ ГРЭК" | Способ передачи сообщений в режиме реального времени на борту космических аппаратов |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5140585A (en) * | 1990-07-19 | 1992-08-18 | Kabushiki Kaisha Toshiba | Star local-area network system |
| US5274642A (en) * | 1992-06-05 | 1993-12-28 | Indra Widjaja | Output buffered packet switch with a flexible buffer management scheme |
| US5317565A (en) * | 1993-01-26 | 1994-05-31 | International Business Machines Corporation | Method of sequencing bus operations in a simplex switch |
| US5420858A (en) * | 1993-05-05 | 1995-05-30 | Synoptics Communications, Inc. | Method and apparatus for communications from a non-ATM communication medium to an ATM communication medium |
| US5408469A (en) * | 1993-07-22 | 1995-04-18 | Synoptics Communications, Inc. | Routing device utilizing an ATM switch as a multi-channel backplane in a communication network |
| US5428607A (en) * | 1993-12-20 | 1995-06-27 | At&T Corp. | Intra-switch communications in narrow band ATM networks |
| US5526344A (en) * | 1994-04-15 | 1996-06-11 | Dsc Communications Corporation | Multi-service switch for a telecommunications network |
| US5412646A (en) * | 1994-05-13 | 1995-05-02 | At&T Corp. | Asynchronous transfer mode switch architecture |
| JPH07321815A (ja) * | 1994-05-24 | 1995-12-08 | Nec Corp | 共有バッファ型ａｔｍスイッチおよびその同報制御方法 |
-
1996
- 1996-02-23 US US08/603,576 patent/US5781549A/en not_active Expired - Lifetime
- 1996-11-08 JP JP53012097A patent/JP3412825B2/ja not_active Expired - Lifetime
- 1996-11-08 AU AU76741/96A patent/AU7674196A/en not_active Abandoned
- 1996-11-08 WO PCT/US1996/017949 patent/WO1997031455A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| US5781549A (en) | 1998-07-14 |
| WO1997031455A1 (en) | 1997-08-28 |
| AU7674196A (en) | 1997-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3412825B2 (ja) | データネットワーク上でデータパケットをスイッチングする方法および装置 | |
| JP2000503828A (ja) | データネットワーク上でデータパケットをスイッチングする方法および装置 | |
| US7206283B2 (en) | High-performance network switch | |
| US7978702B2 (en) | Backplane interface adapter | |
| US6697368B2 (en) | High-performance network switch | |
| US6373848B1 (en) | Architecture for a multi-port adapter with a single media access control (MAC) | |
| US7356030B2 (en) | Network switch cross point | |
| US7203194B2 (en) | Method and system for encoding wide striped cells | |
| US8964754B2 (en) | Backplane interface adapter with error control and redundant fabric | |
| US5488724A (en) | Network controller with memory request and acknowledgement signals and a network adapter therewith | |
| US6185630B1 (en) | Device initializing system with programmable array logic configured to cause non-volatile memory to output address and data information to the device in a prescribed sequence | |
| EP0804005B1 (en) | A network switch | |
| US20020091884A1 (en) | Method and system for translating data formats | |
| US20030026267A1 (en) | Virtual channels in a network switch | |
| US6091707A (en) | Methods and apparatus for preventing under-flow conditions in a multiple-port switching device | |
| JPH11187051A (ja) | 媒体アクセスコントローラからのパケットデータを伝送するための方法および装置 | |
| US6633576B1 (en) | Apparatus and method for interleaved packet storage | |
| US6084878A (en) | External rules checker interface | |
| KR100708425B1 (ko) | 단일 링 데이터 버스 접속 구성을 이용하여 메모리를 공유하는 장치 및 방법 | |
| US6741589B1 (en) | Apparatus and method for storing data segments in a multiple network switch system using a memory pool | |
| US6891843B1 (en) | Apparatus and method for sharing memory using extra data path having multiple rings | |
| US7143185B1 (en) | Method and apparatus for accessing external memories | |
| JP2000151616A (ja) | Ａｔｍ通話路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090328 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100328 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |