JPH11186553A - Active matrix type liquid crystal display device - Google Patents

Active matrix type liquid crystal display device

Info

Publication number
JPH11186553A
JPH11186553A JP34755797A JP34755797A JPH11186553A JP H11186553 A JPH11186553 A JP H11186553A JP 34755797 A JP34755797 A JP 34755797A JP 34755797 A JP34755797 A JP 34755797A JP H11186553 A JPH11186553 A JP H11186553A
Authority
JP
Japan
Prior art keywords
insulating layer
gate insulating
liquid crystal
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34755797A
Other languages
Japanese (ja)
Inventor
Masatoshi Wakagi
政利 若木
Masahiko Ando
正彦 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP34755797A priority Critical patent/JPH11186553A/en
Publication of JPH11186553A publication Critical patent/JPH11186553A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce fluctuations of threshold voltage by forming a gate insulating layer with at least three layers which have differing band gaps and using a thin-film transistor, of which threshold voltage is shifted in the positive direction as a switching element. SOLUTION: A gate insulating layer is formed of a gate insulating layer 3 and a gate insulating layer 2, a gate insulating layer 4 is formed of a silicon film and a gate insulating layer 1 is formed of a silicon oxide film with the band gap sequentially reduced from the insulating layer 1 to 4. When a threshold control voltage is applied, a gate electrode 2 becomes positive for the drain electrode 9. Therefore electrons in the semiconductor layer pass through the gate insulating layer 1 having a large band gap and is then trapped by the insulating layer 2 having small band gap, and the threshold voltage of thin film transistor is shifted to the positive side, showing the enhancement type characteristic. When threshold voltage applied to each thin-film transistor is adjusted individually, threshold voltage of each transistor can be shifted to the same value and the fluctuations of threshold voltage can be reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、広視野角及び低消
費電力のアクティブマトリクス型液晶表示装置に関す
る。
The present invention relates to an active matrix type liquid crystal display device having a wide viewing angle and low power consumption.

【0002】[0002]

【従来の技術】薄膜トランジスタ(TFT)に代表され
るスイッチング素子を用いたアクティブマトリクス型液
晶表示装置は、OA機器等の表示端末として広く普及し
始めている。この液晶表示装置の表示方式には、大別し
て次の2通りがある。1つは、透明電極が構成された2
枚の基板により液晶を挾み込み、透明電極に印加された
電圧で動作させ、透明電極を透過し液晶に入射した光を
変調して表示する方式である。もう1つは、2枚の基板
により液晶を挾み込み、一方の基板上に構成された2つ
の電極(画素電極及び対向電極)の間の基板面にほぼ並
行な電界により液晶を動作させ、2つの電極の隙間から
液晶に入射した光を変調して表示する方式であり、広視
野角,低負荷容量等の特徴を持ち、アクティブマトリク
ス型液晶表示装置に関して有望な技術である。以下、後
者の方式を横電界方式と呼ぶ。
2. Description of the Related Art An active matrix type liquid crystal display device using a switching element represented by a thin film transistor (TFT) has begun to be widely used as a display terminal of OA equipment and the like. The display method of this liquid crystal display device is roughly classified into the following two types. One is a transparent electrode 2
In this method, the liquid crystal is sandwiched between a plurality of substrates, operated by a voltage applied to the transparent electrode, and light transmitted through the transparent electrode and incident on the liquid crystal is modulated for display. The other is to sandwich the liquid crystal between two substrates and operate the liquid crystal by an electric field substantially parallel to the substrate surface between two electrodes (pixel electrode and counter electrode) formed on one substrate, This method modulates light incident on the liquid crystal from the gap between the two electrodes and displays the light. It has features such as a wide viewing angle and a low load capacitance, and is a promising technology for an active matrix liquid crystal display device. Hereinafter, the latter method is called a horizontal electric field method.

【0003】横電界方式は、上記の特徴を有する一方、
不透明な電極を櫛歯状に構成するため、光を透過できる
開口面積が小さく、表示画面が暗いため、消費電力が大
きい明るいバックライトを用いる必要があるという問題
がある。
[0003] The lateral electric field method has the above characteristics,
Since the opaque electrode is formed in the shape of a comb, the aperture area through which light can be transmitted is small, and the display screen is dark. Therefore, there is a problem in that a bright backlight having high power consumption needs to be used.

【0004】これに対して、特願平6−199247 号公報に
記載があるように、対向電極に外部から電圧を供給する
という対向電極配線の役割を、走査電極配線に兼用させ
ることにより、対向電極配線を省略し、横電界方式の開
口面積を大きくする方式が提案されている。以下、上記
方式技術を対向電極配線レス横電界方式と呼ぶことにす
る。
On the other hand, as described in Japanese Patent Application No. 6-199247, the role of the counter electrode wiring for supplying a voltage to the counter electrode from the outside is also used for the scanning electrode wiring, so A method has been proposed in which the electrode wiring is omitted and the opening area of the lateral electric field method is increased. Hereinafter, the above technique will be referred to as a counter-electrode wiring-less horizontal electric field technique.

【0005】[0005]

【発明が解決しようとする課題】対向電極配線レス横電
界方式においては、スイッチング素子である薄膜トラン
ジスタが、しきい値電圧が液晶の光学的変調に要する液
晶動作電圧の最大電圧よりも高い、完全なエンハンスメ
ント型のスイッチング特性を示す必要がある。エンハン
スメント型のスイッチング特性を示す薄膜トランジスタ
を実現する方法としては、特願平6−199247 号公報に記
載があるように、半導体層であるアモルファスシリコン
半導体層を薄膜化する方法、または薄膜トランジスタの
ゲート走査電極に対向する位置に設けた背面電極の電圧
を制御する方法、等がある。
In the lateral electric field method without the counter electrode wiring, a thin film transistor as a switching element has a threshold voltage higher than a maximum liquid crystal operating voltage required for optical modulation of the liquid crystal. It must exhibit enhancement-type switching characteristics. As a method of realizing a thin film transistor exhibiting an enhancement type switching characteristic, as described in Japanese Patent Application No. 6-199247, a method of thinning an amorphous silicon semiconductor layer which is a semiconductor layer, or a gate scanning electrode of the thin film transistor A method of controlling the voltage of the back electrode provided at a position opposed to the above.

【0006】しかし、いずれの方法も、しきい値電圧の
バラツキが大きく、対向電極配線レス横電界方式のアク
ティブマトリクス型液晶表示装置は表示品質が低いとい
う課題があった。
However, any of the methods has a problem that the threshold voltage varies greatly, and the display quality of the active matrix type liquid crystal display device of the lateral electric field type without the counter electrode wiring is low.

【0007】本発明の目的は、しきい値電圧のバラツキ
が少なく、単純な構成の薄膜トランジスタを用いた、高
画質の対向電極配線レス横電界方式のアクティブマトリ
クス型液晶表示装置を提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide an active matrix type liquid crystal display device of the horizontal electric field type without a common electrode wiring which has high image quality using a thin film transistor having a small variation in threshold voltage and a simple structure. .

【0008】[0008]

【課題を解決するための手段】本発明では、アクティブ
マトリクス型液晶表示装置のスイッチング素子に用いる
薄膜トランジスタとして、透明なガラス基板上にゲート
電極を形成し、このゲート電極上にバンドギャップの異
なる3層以上からなるゲート絶縁膜を形成し、このゲー
ト絶縁層上にコンタクト層を介してソース電極及びドレ
イン電極が接続された半導体層が形成されたことを特徴
とする薄膜トランジスタを用いる。半導体層に近い側か
らゲート絶縁層1,ゲート絶縁層2,ゲート絶縁層3と
し、それぞれのバンドギャップをEg1,Eg2,Eg
3とすると、Eg1>Eg3>Eg2となるようにす
る。
According to the present invention, as a thin film transistor used for a switching element of an active matrix type liquid crystal display device, a gate electrode is formed on a transparent glass substrate, and three layers having different band gaps are formed on the gate electrode. A thin film transistor is used in which a gate insulating film including the above is formed, and a semiconductor layer to which a source electrode and a drain electrode are connected through a contact layer is formed over the gate insulating layer. The gate insulating layer 1, the gate insulating layer 2, and the gate insulating layer 3 were formed from the side closer to the semiconductor layer, and their band gaps were Eg1, Eg2, and Eg.
Assuming that 3, Eg1>Eg3> Eg2.

【0009】これらの層の材料としては酸化シリコンや
SiNx があげられる。酸化シリコンのバンドギャップ
は7eV、SiNx はxの増加と共にバンドギャップが
増加し、x=1.3 の場合5.3eV 、x=1の場合
4.5eV である。従って、ゲート絶縁層1に酸化シリ
コン、ゲート絶縁層2にxの小さいSiNx 、ゲート絶
縁層3にxの大きいSiNx を用いることにより本発明
の構成を作製できる。
The material of these layers includes silicon oxide and SiN x . The band gap of silicon oxide is 7 eV, and the band gap of SiN x increases with the increase of x, and is 5.3 eV when x = 1.3 and 4.5 eV when x = 1. Therefore, the structure of the present invention can be manufactured by using silicon oxide for the gate insulating layer 1, SiN x having a small x for the gate insulating layer 2, and SiN x having a large x for the gate insulating layer 3.

【0010】SiNx の組成xについては、プラズマC
VD(Chemical Vapor Deposition)法で成膜する場合、
原料ガスの比率を変えることにより制御できる。すなわ
ち、SiH4とNH3ガスを原料ガスとして使用する際に
は、NH3/SiH4を増加することにより、xを増加で
きる。
Regarding the composition x of SiN x , the plasma C
When forming a film by VD (Chemical Vapor Deposition) method,
It can be controlled by changing the ratio of the source gas. That is, when SiH 4 and NH 3 gas are used as source gases, x can be increased by increasing NH 3 / SiH 4 .

【0011】本発明と同様な構成として、MNOS(Me
tal Nitride Oxide Semiconductor)構造の薄膜トランジ
スタがある。MNOS構造については、例えば、特開平
4−334063号に記載がある。この構成では、半導体層に
近い側からゲート絶縁膜として酸化シリコンと窒化シリ
コンを積層している。しかし、従来発明では、本発明の
ゲート絶縁層1に相当する酸化シリコン膜厚が20Å以
下である。本発明では、この絶縁層1の膜厚を30Å以
上とすることでトランジスタのしきい値の安定化を図っ
ている。
As a configuration similar to the present invention, MNOS (Me
tal Nitride Oxide Semiconductor). Regarding the MNOS structure, for example,
It is described in JP-A-4-334063. In this structure, silicon oxide and silicon nitride are stacked as a gate insulating film from the side closer to the semiconductor layer. However, in the conventional invention, the silicon oxide film thickness corresponding to the gate insulating layer 1 of the present invention is 20 ° or less. In the present invention, the threshold value of the transistor is stabilized by setting the thickness of the insulating layer 1 to 30 ° or more.

【0012】さらに本発明では、上記の薄膜トランジス
タのしきい値電圧を、次のように制御する。ドレイン電
極またはドレイン電極及びソース電極を接地した状態
で、ゲート電極に液晶動作電圧(±10V前後)よりも十
分高い正のしきい値制御電圧を印加する。また、アクテ
ィブマトリクス型液晶表示装置における走査(ゲート)電
極配線と信号(ドレイン)電極配線の交点に、本発明の薄
膜トランジスタがマトリクス状に配置されている場合
は、各薄膜トランジスタのしきい値電圧が等しくなるよ
うに、例えば線順次駆動法を用いて各薄膜トランジスタ
のゲート/ドレイン電極間に上記のしきい値制御電圧を
個別に印加する。この際、しきい値電圧のバラツキを低
減するために、液晶表示装置の輝度分布をモニタしなが
ら制御することにより、表示品質の均一性を確保する。
Further, according to the present invention, the threshold voltage of the thin film transistor is controlled as follows. With the drain electrode or the drain electrode and the source electrode grounded, a positive threshold control voltage sufficiently higher than the liquid crystal operating voltage (about ± 10 V) is applied to the gate electrode. Further, when the thin film transistors of the present invention are arranged in a matrix at the intersection of the scanning (gate) electrode wiring and the signal (drain) electrode wiring in the active matrix liquid crystal display device, the threshold voltage of each thin film transistor is equal. In order to achieve this, the above-described threshold control voltage is individually applied between the gate / drain electrodes of each thin film transistor using, for example, a line sequential driving method. At this time, in order to reduce variation in threshold voltage, control is performed while monitoring the luminance distribution of the liquid crystal display device, thereby ensuring uniformity of display quality.

【0013】上記のようにしきい値制御電圧を印加した
場合、ゲート電極がドレイン電極に対して正電圧になる
ため、半導体層中の電子がバンドギャップの大きいゲー
ト絶縁層1を突き抜けてバンドギャップの小さい絶縁層
2中にトラップされる。ゲート絶縁層2中にトラップさ
れた電子の作用により、薄膜トランジスタのしきい値電
圧がプラス側にシフトしてエンハンスメント型の特性を
示すようになる。
When the threshold control voltage is applied as described above, the gate electrode has a positive voltage with respect to the drain electrode, so that the electrons in the semiconductor layer penetrate through the gate insulating layer 1 having a large band gap and have a large band gap. Trapped in the small insulating layer 2. By the action of the electrons trapped in the gate insulating layer 2, the threshold voltage of the thin film transistor shifts to the plus side, so that the thin film transistor exhibits enhancement-type characteristics.

【0014】しきい値制御電圧を増加すれば、ゲート絶
縁層2中のトラップ電子量が増加してしきい値電圧が増
加する。従って、各薄膜トランジスタに印加するしきい
値制御電圧を個別に調整すれば、各薄膜トランジスタの
しきい値電圧を同じ値にシフトすることができるため、
しきい値電圧のバラツキが大幅に低減できる。この際、
バンドギャップの小さいゲート絶縁層2を厚くすると光
吸収が大きくなり膜の透過率が減少する。
As the threshold control voltage increases, the amount of trapped electrons in the gate insulating layer 2 increases, and the threshold voltage increases. Therefore, if the threshold control voltage applied to each thin film transistor is individually adjusted, the threshold voltage of each thin film transistor can be shifted to the same value.
Variation in threshold voltage can be significantly reduced. On this occasion,
When the gate insulating layer 2 having a small band gap is thickened, light absorption increases and the transmittance of the film decreases.

【0015】このためこの層を1000Å以下とし、バ
ンドギャップの大きいゲート絶縁層3を厚く形成するこ
とにより、透過率が高く、電気耐圧の高い積層のゲート
絶縁層を得ることができる。
For this reason, by setting this layer to 1000 ° or less and forming the gate insulating layer 3 having a large band gap to be thick, a laminated gate insulating layer having high transmittance and high electric breakdown voltage can be obtained.

【0016】さらに、本発明の薄膜トランジスタでは、
ゲート絶縁層1の膜厚が30Å以上であるため、対向電
極配線レス横電界方式のスイッチング素子に用いた場合
に、表示動作中にしきい値変動することがなく、安定し
たエンハンスメント型の特性を提供できる。以下、この
作用について詳しく説明する。
Further, in the thin film transistor of the present invention,
Since the thickness of the gate insulating layer 1 is 30 ° or more, when used for a switching element of the in-plane switching method without the counter electrode wiring, the threshold value does not fluctuate during the display operation and stable enhancement-type characteristics are provided. it can. Hereinafter, this operation will be described in detail.

【0017】一般に、MNOS構造の薄膜トランジスタ
のゲート/ドレイン電極間にゲート電極が負となるよう
に上記とは逆極性の電圧を印加した場合、窒化シリコン
膜中の電子が酸化シリコン膜を突き抜けて半導体層中に
放出されるか、または半導体層中の正孔が酸化シリコン
膜を突き抜けて窒化シリコン膜中にトラップされるた
め、しきい値電圧がマイナス側にシフトする。本発明の
薄膜トランジスタを対向電極配線レス横電界方式のスイ
ッチング素子として用いる場合、表示動作中にゲート/
ドレイン電極間には液晶動作電圧(±10V前後)程度の
両極性電圧が印加されるが、この印加電圧によって薄膜
トランジスタのしきい値電圧が変動しないことが要求さ
れる。
In general, when a voltage having a polarity opposite to that described above is applied between the gate / drain electrodes of a thin film transistor having an MNOS structure so that the gate electrode becomes negative, electrons in the silicon nitride film penetrate through the silicon oxide film to form a semiconductor. The threshold voltage shifts to the minus side because the ions are released into the layer or holes in the semiconductor layer penetrate the silicon oxide film and are trapped in the silicon nitride film. When the thin film transistor of the present invention is used as a switching element of a lateral electric field method without a counter electrode wiring, a gate / gate is used during a display operation.
A bipolar voltage of about the liquid crystal operating voltage (about ± 10 V) is applied between the drain electrodes, and it is required that the threshold voltage of the thin film transistor does not fluctuate due to the applied voltage.

【0018】図7に、本発明の薄膜トランジスタのしき
い値電圧シフトが生じる最小ゲート/ドレイン間印加電
圧の絶対値(以下、しきい値シフト開始電圧と呼ぶ)の酸
化シリコン膜厚依存性を示す。酸化シリコン膜厚が20
Å以下の場合、しきい値シフト開始電圧は5V程度であ
るのに対して、酸化シリコン膜厚が30Å以上の場合、
しきい値シフト開始電圧は液晶動作電圧の最大値以上に
なる。
FIG. 7 shows the dependency of the absolute value of the minimum gate / drain applied voltage (hereinafter referred to as threshold shift start voltage) at which the threshold voltage shift of the thin film transistor of the present invention occurs, on the silicon oxide film thickness. . Silicon oxide film thickness is 20
In the case of Å or less, the threshold shift start voltage is about 5 V, while in the case of a silicon oxide film thickness of 30 Å or more,
The threshold shift start voltage is equal to or higher than the maximum value of the liquid crystal operation voltage.

【0019】これは、酸化シリコン膜厚が20Å以下で
は、5V程度の電圧印加で電子または正孔が薄い酸化シ
リコン膜をトンネル効果により通り抜けてしまうのに対
して、酸化シリコン膜厚が30Å以上では、電子または
正孔が酸化シリコン膜を通り抜けるためには、より高い
電界が必要となるためである。従って、酸化シリコン膜
厚が20Å以下である従来の薄膜メモリトランジスタを
対向電極配線レス横電界方式のスイッチング素子として
用いた場合、表示動作中にゲート/ドレイン電極間に印
加される液晶動作電圧により容易にしきい値電圧が変動
してしまうため、安定したエンハンスメント型の特性が
提供できない。
This is because when the silicon oxide film thickness is less than 20 °, electrons or holes pass through the thin silicon oxide film by a tunnel effect when a voltage of about 5 V is applied, whereas when the silicon oxide film thickness is more than 30 °. This is because a higher electric field is required for electrons or holes to pass through the silicon oxide film. Therefore, when a conventional thin-film memory transistor having a silicon oxide film thickness of 20 ° or less is used as a switching element of a lateral electric field method without a counter electrode wiring, the liquid crystal operation voltage applied between the gate / drain electrodes during the display operation makes it easy. Therefore, stable enhancement-type characteristics cannot be provided.

【0020】一方、本発明の薄膜トランジスタでは、一
旦プラス側にシフトさせたしきい値電圧は、表示動作中
に変動することなく一定に維持されるため、対向電極配
線レス横電界方式のアクティブマトリクス型液晶表示装
置において安定したエンハンスメント型の特性を提供で
きる。特に、電荷を保持するゲート絶縁層2のバンドギ
ャップを小さくすることにより、電位障壁を大きくで
き、電荷のぬけを減少できるため、しきい値の安定した
薄膜トランジスタを作製することができる。
On the other hand, in the thin film transistor of the present invention, the threshold voltage once shifted to the positive side is maintained constant without fluctuating during the display operation. A liquid crystal display device can provide stable enhancement-type characteristics. In particular, by reducing the band gap of the gate insulating layer 2 that retains electric charges, the potential barrier can be increased and the loss of electric charges can be reduced; thus, a thin film transistor with a stable threshold can be manufactured.

【0021】また、本発明のアクティブマトリクス表示
装置では、表示輝度をモニタしながらしきい値制御をす
ることにより、しきい値電圧を均一にすることが可能に
なる。ノーマリーブラック表示の際には、輝度が低い部
分に対してしきい値制御電圧をさらに印加することによ
り、均一なしきい値特性を有する高画質なアクティブマ
トリクス表示装置を提供できる。
Further, in the active matrix display device of the present invention, the threshold voltage can be made uniform by controlling the threshold value while monitoring the display luminance. At the time of normally black display, a high-quality active matrix display device having uniform threshold characteristics can be provided by further applying a threshold control voltage to a portion having low luminance.

【0022】[0022]

【発明の実施の形態】(実施例1)以下、本発明の実施
例を図面を用いて説明する。図1に、本発明に用いる薄
膜トランジスタの断面構造を示す。1はガラス基板、2
はAlまたCrからなるゲート電極、3は窒化シリコン
膜からなるゲート絶縁層3、4は窒化シリコン膜からな
るゲート絶縁層2、5は酸化シリコン膜からなるゲート
絶縁層1、6は非晶質シリコンよりなる半導体層、7は
リンをドープしたn+型非晶質シリコンからなるコンタ
クト層、8,9はCrよりなるソース電極及びドレイン
電極、10は窒化シリコン膜よりなるパシベーション
膜、である。
(Embodiment 1) An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a cross-sectional structure of a thin film transistor used in the present invention. 1 is a glass substrate, 2
Is a gate electrode made of Al or Cr, 3 is a gate insulating layer 3 made of a silicon nitride film, 4 is a gate insulating layer 2 made of a silicon nitride film, 5 is a gate insulating layer 1 made of a silicon oxide film, and 6 is amorphous. A semiconductor layer 7 made of silicon, 7 is a contact layer made of n + type amorphous silicon doped with phosphorus, 8 and 9 are source and drain electrodes made of Cr, and 10 is a passivation film made of a silicon nitride film.

【0023】上記構造の薄膜トランジスタは次のように
作成した。まず、コーニング7059ガラス基板1上に厚さ
約300nmのAl膜またはCr膜をスパッタリング法
により形成する。ホトエッチングによりAlをパターニ
ングしてゲート電極12を形成する。その上にSi
4,NH3,N2 等の混合ガスを用いたプラズマCVD
法により、厚さ2500ÅのSiNx 膜からなるゲート
絶縁層3 3を形成する。この際NH3/SiH4を3と
してバンドギャップ5.3eVのSiN1.3膜を得た。
The thin film transistor having the above structure was manufactured as follows. First, an Al film or a Cr film having a thickness of about 300 nm is formed on a Corning 7059 glass substrate 1 by a sputtering method. The gate electrode 12 is formed by patterning Al by photoetching. Si on top
Plasma CVD using a mixed gas of H 4 , NH 3 , N 2, etc.
A gate insulating layer 33 made of a 2500-nm-thick SiN x film is formed by the method. At this time, a SiN 1.3 film having a band gap of 5.3 eV with NH 3 / SiH 4 being 3 was obtained.

【0024】さらに、200ÅのSiNx からなるゲー
ト絶縁層2 4をプラズマCVD法で形成した。この
際、NH3/SiH4を2としてバンドギャップ4.5e
V のSiN1膜を得た。その上に、TEOS(テトラエ
チルオルソシリケート)、O2等の混合ガスを用いたプラ
ズマCVD法により、厚さ100Åの酸化シリコン膜か
らなるゲート絶縁層1 5を形成する。その上に、Si
4 ガスを用いたプラズマCVD法により厚さ2000
Åの非晶質シリコン膜、及びSiH4,PH3混合ガスを
用いたプラズマCVD法により厚さ300Åのn+型非
晶質シリコン膜を形成する。上記のプラズマCVD法を
用いた薄膜形成プロセスは真空を破らずに連続して行う
ことが望ましい。
Further, a gate insulating layer 24 of 200 ° SiN x was formed by a plasma CVD method. At this time, NH 3 / SiH 4 was set to 2 and the band gap was 4.5 e.
A SiN 1 film of V was obtained. A gate insulating layer 15 made of a silicon oxide film having a thickness of 100 ° is formed thereon by a plasma CVD method using a mixed gas such as TEOS (tetraethyl orthosilicate) and O 2 . On top of that, Si
2000 thickness by plasma CVD using H 4 gas
An amorphous silicon film having a thickness of 膜 and an n + -type amorphous silicon film having a thickness of 300 に よ り are formed by a plasma CVD method using a mixed gas of SiH 4 and PH 3 . It is desirable that the thin film forming process using the plasma CVD method be continuously performed without breaking the vacuum.

【0025】ホトエッチングにより非晶質シリコン膜を
n+型非晶質シリコン膜と同時に島状加工することによ
り、半導体層6が形成される。この上にスパッタリング
法を用いて蒸着したCrをホトエッチングによりパター
ニングして、ソース電極8及びドレイン電極9が形成さ
れる。さらに、ソース/ドレイン電極間のn+型非晶質
シリコン膜をエッチング除去することにより、ソース電
極8及びドレイン電極9と半導体層6の間にコンタクト
層7が形成される。さらにこの上にプラズマCVD法に
より堆積した厚さ5000Åの窒化シリコン膜をホトエ
ッチングによりパターニングして保護性絶縁膜10を形
成することにより、薄膜トランジスタが完成する。
The semiconductor layer 6 is formed by subjecting the amorphous silicon film to island processing simultaneously with the n + type amorphous silicon film by photoetching. The source electrode 8 and the drain electrode 9 are formed by patterning Cr deposited thereon by photo-etching using a sputtering method. Further, the contact layer 7 is formed between the semiconductor layer 6 and the source electrode 8 and the drain electrode 9 by etching away the n + type amorphous silicon film between the source / drain electrodes. Further, a 5000 nm thick silicon nitride film deposited by a plasma CVD method thereon is patterned by photoetching to form a protective insulating film 10, whereby a thin film transistor is completed.

【0026】以上のようにして製造した薄膜トランジス
タのしきい値電圧は、次のようにして制御した。即ち、
ドレイン電極またはドレイン電極及びソース電極を接地
した状態で、ゲート電極に+80Vの正電圧を2秒間印
加した。
The threshold voltage of the thin film transistor manufactured as described above was controlled as follows. That is,
With the drain electrode or the drain electrode and the source electrode grounded, a positive voltage of +80 V was applied to the gate electrode for 2 seconds.

【0027】図2(a),(b)に、本発明の薄膜トラン
ジスタにおけるしきい値電圧制御前後のドレイン電流の
ゲート電圧依存性(Id−Vg特性)を示す。上記の電圧
印加により、しきい値電圧が2Vから10Vに増加し、
エンハンスメント型の特性を示すようになった。
FIGS. 2A and 2B show the gate voltage dependence (Id-Vg characteristics) of the drain current before and after the threshold voltage control in the thin film transistor of the present invention. The above voltage application increases the threshold voltage from 2V to 10V,
It began to show enhancement-type characteristics.

【0028】次に、上記のようにしきい値電圧シフトさ
せた薄膜トランジスタのしきい値電圧の経時変化を調べ
た。本発明の薄膜トランジスタが、横電界方式アクティ
ブマトリクス型液晶表示装置のスイッチング素子に使わ
れる状況を模擬するため、ゲート電極及びドレイン電極
に各々±15V及び±10Vの矩形交流電圧を印加し、
一定時間毎にしきい値電圧を測定した。
Next, the change with time of the threshold voltage of the thin film transistor whose threshold voltage was shifted as described above was examined. In order to simulate the situation where the thin film transistor of the present invention is used as a switching element of an in-plane switching type active matrix liquid crystal display device, a rectangular AC voltage of ± 15 V and ± 10 V is applied to a gate electrode and a drain electrode, respectively.
The threshold voltage was measured at regular intervals.

【0029】図3に、上記のようにして測定したしきい
値電圧の経時変化を示す。比較のため、ゲート絶縁層1
及びゲート絶縁層2がない従来構造の薄膜トランジス
タ、及びゲート絶縁層1の酸化シリコン膜厚が20Åの
薄膜メモリトランジスタの結果も示す。本発明の薄膜ト
ランジスタでは104 時間以上に渡ってしきい値電圧が
変化しないのに対して、従来構造の薄膜トランジスタで
は短時間でしきい値電圧が単調減少する。また、薄膜メ
モリトランジスタでは、印加電圧によってしきい値電圧
が大きく変動してしまう。
FIG. 3 shows the change over time of the threshold voltage measured as described above. For comparison, the gate insulating layer 1
Also, the results of a thin film transistor having a conventional structure without the gate insulating layer 2 and a thin film memory transistor having a silicon oxide film thickness of 20 ° of the gate insulating layer 1 are shown. While the threshold voltage of the thin film transistor of the present invention does not change for 10 4 hours or more, the threshold voltage of the conventional thin film transistor monotonically decreases in a short time. In a thin-film memory transistor, the threshold voltage greatly varies depending on the applied voltage.

【0030】なお本実施例では、酸化シリコン膜からな
るゲート絶縁層1 5の上に連続して非晶質シリコンか
らなる半導体層6を形成したが、酸化シリコン膜からな
るゲート絶縁層1 5表面をN2 プラズマに一定時間曝
した後に半導体層6を形成したところ、図2のドレイン
電流のゲート電圧依存性において、しきい値電圧以上で
のゲート電圧増加に伴うドレイン電流の立上りが急峻に
なり、薄膜トランジスタのスイッチング特性が改善され
た。
In this embodiment, the semiconductor layer 6 made of amorphous silicon is formed continuously on the gate insulating layer 15 made of a silicon oxide film, but the surface of the gate insulating layer 15 made of a silicon oxide film is formed. Is exposed to N 2 plasma for a certain period of time, the semiconductor layer 6 is formed. As a result, in the dependency of the drain current on the gate voltage in FIG. In addition, the switching characteristics of the thin film transistor have been improved.

【0031】また、本発明では薄膜トランジスタを逆ス
タガ構造としたが、正スタガ構造またはコプラナ構造で
もよい。また、半導体層もアモルファスシリコン以外
の、例えばポリシリコンまたは微結晶シリコンでもよ
い。
In the present invention, the thin film transistor has an inverted staggered structure, but may have a normal staggered structure or a coplanar structure. Also, the semiconductor layer may be other than amorphous silicon, for example, polysilicon or microcrystalline silicon.

【0032】(実施例2)図4に、本実施例の薄膜トラ
ンジスタの断面構造を示す。実施例1と同様の方法でガ
ラス基板1上にAlまたCrからなるゲート電極2を形
成した。その上に酸化シリコンからなるゲート絶縁層4
11をTEOS、O2 を用いたプラズマCVD法で5
00Åの厚さに形成した。ついで、実施例1と同様の方
法でSiN1.3からなるゲート絶縁層3を1500Åの厚さ
に形成した。さらにゲート絶縁層2,ゲート絶縁層1,
半導体層,コンタクト層,ソース電極及びドレイン電
極,パシベーション膜を実施例1と同様の方法で順次形
成加工した。
(Embodiment 2) FIG. 4 shows a sectional structure of a thin film transistor of this embodiment. A gate electrode 2 made of Al or Cr was formed on a glass substrate 1 in the same manner as in Example 1. A gate insulating layer 4 made of silicon oxide is formed thereon.
11 is 5 by plasma CVD using TEOS and O 2.
It was formed to a thickness of 00 °. Then, a gate insulating layer 3 made of SiN 1.3 was formed to a thickness of 1500 ° in the same manner as in Example 1. Further, the gate insulating layer 2, the gate insulating layer 1,
A semiconductor layer, a contact layer, a source electrode and a drain electrode, and a passivation film were sequentially formed and processed in the same manner as in Example 1.

【0033】以上のようにして製造した薄膜トランジス
タのしきい値電圧を実施例1と同様の方法で制御した。
即ち、ドレイン電極またはドレイン電極及びソース電極
を接地した状態で、ゲート電極に+80Vの正電圧を2
秒間印加した。
The threshold voltage of the thin film transistor manufactured as described above was controlled in the same manner as in the first embodiment.
That is, while the drain electrode or the drain electrode and the source electrode are grounded, a positive voltage of +80 V is applied to the gate electrode for 2 hours.
For 2 seconds.

【0034】図5(a),(b)に、本発明の薄膜トラン
ジスタにおけるしきい値電圧制御前後のドレイン電流の
ゲート電圧依存性(Id−Vg特性)を示す。上記の電圧
印加により、しきい値電圧が2Vから11Vに増加し、
エンハンスメント型の特性を示すようになった。
FIGS. 5A and 5B show the gate voltage dependence (Id-Vg characteristics) of the drain current before and after the threshold voltage control in the thin film transistor of the present invention. The above voltage application increases the threshold voltage from 2V to 11V,
It began to show enhancement-type characteristics.

【0035】また、本発明では薄膜トランジスタを逆ス
タガ構造としたが、正スタガ構造またはコプラナ構造で
もよい。また、半導体層もアモルファスシリコン以外
の、例えばポリシリコンまたは微結晶シリコンでもよ
い。
In the present invention, the thin film transistor has an inverted staggered structure, but may have a normal staggered structure or a coplanar structure. Also, the semiconductor layer may be other than amorphous silicon, for example, polysilicon or microcrystalline silicon.

【0036】(実施例3)図6(a),(b)に、本発明
の薄膜トランジスタをスイッチング素子に用いて構成し
た、対向電極レス横電界方式液晶表示装置のTFT基板
中における画素部の平面構成及び断面構成を示す。本発
明の薄膜トランジスタ12は、走査電極(ゲート電極)1
3,信号電極(ドレイン電極)14,画素電極(ソース電
極)15,3層以上の積層膜からなるゲート絶縁膜1
6、及びアモルファスシリコンからなる半導体層17か
ら構成される。走査電極13を最下層に形成し、ゲート
絶縁膜16及び半導体層17を介して信号電極14と画
素電極15を同一の金属層をパターニングして形成し
た。保持容量18は、画素電極15と前行の走査電極1
9で酸化シリコン膜と窒化シリコン膜の積層膜からゲー
ト絶縁膜16を挾む構造として形成した。
(Embodiment 3) FIGS. 6 (a) and 6 (b) show planes of a pixel portion in a TFT substrate of a lateral electric field type liquid crystal display device without an opposing electrode, using a thin film transistor of the present invention as a switching element. 1 shows a configuration and a cross-sectional configuration. The thin film transistor 12 of the present invention has a scanning electrode (gate electrode) 1
3, a signal electrode (drain electrode) 14, a pixel electrode (source electrode) 15, a gate insulating film 1 composed of a laminated film of three or more layers
6 and a semiconductor layer 17 made of amorphous silicon. The scanning electrode 13 was formed in the lowermost layer, and the signal electrode 14 and the pixel electrode 15 were formed by patterning the same metal layer via the gate insulating film 16 and the semiconductor layer 17. The storage capacitor 18 is composed of the pixel electrode 15 and the scanning electrode 1 of the previous row.
9, a gate insulating film 16 is formed from a stacked film of a silicon oxide film and a silicon nitride film.

【0037】液晶層の配向方向は、前行の走査電極19
から信号電極方向に伸びた突起部分20と、この突起部
分20の間に平行に伸びた画素電極15の間に印加され
る電界によって制御される。光は、突起部分20と画素
電極15の間を通過し、液晶層に入射して変調される。
対向電極レス横電界方式液晶表示装置においては、前行
の走査電極19が対向電極配線の役割を兼ねるため、対
向電極配線がない。従って、従来の対抗電極がある構成
の横電解方式液晶表示装置と比較して、開口率を約10
%向上することができる。
The orientation direction of the liquid crystal layer is determined by the scanning electrode 19 in the preceding row.
Is controlled by an electric field applied between the projection 20 extending in the direction of the signal electrode and the pixel electrode 15 extending in parallel between the projections 20. The light passes between the protruding portion 20 and the pixel electrode 15, enters the liquid crystal layer, and is modulated.
In the counter-electrode-less horizontal electric field type liquid crystal display device, there is no counter electrode wiring because the scanning electrode 19 in the preceding row also serves as the counter electrode wiring. Therefore, the aperture ratio is about 10 times smaller than that of a conventional horizontal electrolytic liquid crystal display device having a counter electrode.
% Can be improved.

【0038】上述の基板上に配向膜を形成し、スペーサ
を介して対向基板を貼りあわせ、液晶を封入し液晶表示
装置を作製した結果、従来の対抗電極がある横電解方式
液晶表示装置に比べて約10%輝度が向上した。
An alignment film was formed on the above-mentioned substrate, an opposing substrate was bonded via a spacer, and liquid crystal was sealed to produce a liquid crystal display device. The brightness was improved by about 10%.

【0039】[0039]

【発明の効果】本発明の薄膜トランジスタをスイッチン
グ素子に用いた対向電極レス横電界方式液晶表示装置で
は、薄膜トランジスタのしきい値電圧のバラツキがなく
均一であり安定性が高いため、表示品質が向上する。
According to the in-plane switching mode liquid crystal display device using the thin film transistor of the present invention as a switching element, since the threshold voltage of the thin film transistor is uniform without variation and high in stability, the display quality is improved. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に用いる薄膜トランジスタの断面構造
図。
FIG. 1 is a sectional structural view of a thin film transistor used in the present invention.

【図2】本発明に用いる薄膜トランジスタのId−Vg
特性図。
FIG. 2 shows Id-Vg of a thin film transistor used in the present invention.
Characteristic diagram.

【図3】本発明に用いる薄膜トランジスタのしきい値電
圧の経時変化を示す特性図。
FIG. 3 is a characteristic diagram showing a change over time of a threshold voltage of a thin film transistor used in the present invention.

【図4】本発明に用いる薄膜トランジスタの断面構造
図。
FIG. 4 is a sectional structural view of a thin film transistor used in the present invention.

【図5】本発明に用いる薄膜トランジスタのId−Vg
特性図。
FIG. 5 shows the Id-Vg of the thin film transistor used in the present invention.
Characteristic diagram.

【図6】(a)及び(b)は本発明の液晶表示装置の画
素部の平面及び断面構成。
FIGS. 6A and 6B are a plan view and a cross-sectional configuration of a pixel portion of a liquid crystal display device of the present invention.

【図7】しきい値シフト開始電圧の酸化シリコン膜厚依
存性を示す特性図。
FIG. 7 is a characteristic diagram showing a dependency of a threshold shift start voltage on a silicon oxide film thickness.

【符号の説明】[Explanation of symbols]

1…ガラス基板、2…ゲート電極、3…ゲート絶縁層
3、4…ゲート絶縁層2、5…ゲート絶縁層1、6…半
導体層、7…コンタクト層、8…ソース電極、9…ドレ
イン電極、10…パシベーション膜、11…ゲート絶縁
層4、12…本発明の薄膜トランジスタ、13…走査電
極(ゲート電極)、14…信号電極(ドレイン電極)、1
5…画素電極(ソース電極)、16…3層以上の積層から
なるゲート絶縁膜、17…半導体層、18…保持容量、
19…前行の走査電極、20…突起部分。
DESCRIPTION OF SYMBOLS 1 ... Glass substrate, 2 ... Gate electrode, 3 ... Gate insulating layer 3, 4 ... Gate insulating layer 2, 5 ... Gate insulating layer 1, 6 ... Semiconductor layer, 7 ... Contact layer, 8 ... Source electrode, 9 ... Drain electrode 10, passivation film, 11 gate insulating layer 4, 12 thin film transistor of the present invention, 13 scan electrode (gate electrode), 14 signal electrode (drain electrode), 1
5: pixel electrode (source electrode), 16: gate insulating film composed of three or more layers, 17: semiconductor layer, 18: storage capacitor,
19: scanning electrode of the previous row, 20: projection part.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】2枚の基板間に液晶を挾み込み、前記一方
の基板の上にマトリクス状に配置された走査電極(ゲー
ト電極)と信号電極(ドレイン電極)により複数の画素部
が構成され、前記画素部にはゲート絶縁層及び半導体層
を具備した薄膜トランジスタが形成されており、前記薄
膜トランジスタには画素電極(ソース電極)が接続され、
前記画素電極と前記走査電極の中の少なくとも一方の走
査電極の間の基板面にほぼ並行な電界により液晶を動作
させ、2つの電極の隙間から液晶に入射した光を変調し
て表示するアクティブマトリクス型液晶表示装置におい
て、前記ゲート絶縁層がバンドギャップの異なる少なく
とも3層からなり、しきい値電圧が正方向にシフトした
薄膜トランジスタをスイッチング素子に用いたことを特
徴とするアクティブマトリクス型液晶表示装置。
A liquid crystal is sandwiched between two substrates, and a plurality of pixel portions are constituted by scanning electrodes (gate electrodes) and signal electrodes (drain electrodes) arranged in a matrix on the one substrate. A thin film transistor including a gate insulating layer and a semiconductor layer is formed in the pixel portion, and a pixel electrode (source electrode) is connected to the thin film transistor,
An active matrix for operating a liquid crystal by an electric field substantially parallel to a substrate surface between the pixel electrode and at least one of the scanning electrodes, and modulating and displaying light incident on the liquid crystal from a gap between the two electrodes. In the active matrix type liquid crystal display device, the gate insulating layer is composed of at least three layers having different band gaps, and a thin film transistor having a threshold voltage shifted in a positive direction is used as a switching element.
【請求項2】前記請求項1のアクティブマトリクス液晶
表示装置において、ゲート絶縁層のうち半導体層に接す
る側から順にゲート絶縁層1,ゲート絶縁層2,ゲート
絶縁層3とした場合、ゲート絶縁層1のバンドギャップ
が他の2層より大きく、ゲート絶縁層2のバンドギャッ
プが他の2層より小さいことを特徴とする薄膜トランジ
スタを具備するアクティブマトリクス液晶表示装置。
2. The active matrix liquid crystal display device according to claim 1, wherein the gate insulating layer is a gate insulating layer, a gate insulating layer, and a gate insulating layer in order from the side in contact with the semiconductor layer. An active matrix liquid crystal display device comprising a thin film transistor, wherein the band gap of 1 is larger than the other two layers, and the band gap of the gate insulating layer 2 is smaller than the other two layers.
【請求項3】前記請求項2のアクティブマトリクス型液
晶表示装置において、ゲート絶縁層1が30Å以上とし
たことを特徴とする薄膜トランジスタを具備するアクテ
ィブマトリクス型液晶表示装置。
3. The active matrix type liquid crystal display device according to claim 2, wherein the gate insulating layer 1 has a thickness of 30 ° or more.
【請求項4】前記請求項2のアクティブマトリクス型液
晶表示装置において、ゲート絶縁層1に酸化シリコン用
いたことを特徴とする薄膜トランジスタを具備するアク
ティブマトリクス型液晶表示装置。
4. The active matrix type liquid crystal display device according to claim 2, wherein said gate insulating layer 1 is made of silicon oxide.
【請求項5】前記請求項2のアクティブマトリクス型液
晶表示装置において、ゲート絶縁層2、ゲート絶縁層3
にSiNx を用い、ゲート絶縁層2のXがゲート絶縁層
3のXより小さいことを特徴とする薄膜トランジスタを
具備するアクティブマトリクス型液晶表示装置。
5. The active matrix type liquid crystal display device according to claim 2, wherein the gate insulating layer 2 and the gate insulating layer 3 are provided.
An active matrix type liquid crystal display device comprising a thin film transistor, wherein X of the gate insulating layer 2 is smaller than X of the gate insulating layer 3 using SiN x .
【請求項6】前記請求項1のアクティブマトリクス型液
晶表示装置において、半導体層に非晶質Siを用いたこ
とを特徴とする薄膜トランジスタを具備するアクティブ
マトリクス型液晶表示装置。
6. The active matrix type liquid crystal display device according to claim 1, further comprising a thin film transistor, wherein the semiconductor layer is made of amorphous Si.
【請求項7】請求項1に記載のアクティブマトリクス型
液晶表示装置において、スイッチング素子として用いら
れる薄膜トランジスタのしきい値電圧が液晶動作電圧の
最大値よりも大きいことを特徴とするアクティブマトリ
クス型液晶表示装置。
7. An active matrix type liquid crystal display according to claim 1, wherein the threshold voltage of the thin film transistor used as a switching element is larger than the maximum value of the liquid crystal operating voltage. apparatus.
JP34755797A 1997-12-17 1997-12-17 Active matrix type liquid crystal display device Pending JPH11186553A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34755797A JPH11186553A (en) 1997-12-17 1997-12-17 Active matrix type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34755797A JPH11186553A (en) 1997-12-17 1997-12-17 Active matrix type liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH11186553A true JPH11186553A (en) 1999-07-09

Family

ID=18391039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34755797A Pending JPH11186553A (en) 1997-12-17 1997-12-17 Active matrix type liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH11186553A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276722B2 (en) 2016-03-24 2019-04-30 Joled Inc. Thin film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276722B2 (en) 2016-03-24 2019-04-30 Joled Inc. Thin film transistor

Similar Documents

Publication Publication Date Title
JP3204989B2 (en) Active matrix type liquid crystal display
US6310372B1 (en) Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device
US6600524B1 (en) Active matrix type liquid crystal display apparatus with silicon oxide at different portions
TW565724B (en) Thin film transistor device and method of manufacturing the same
US5060036A (en) Thin film transistor of active matrix liquid crystal display
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
US5168074A (en) Active matrix liquid crystal display fabrication for grayscale
US8785934B2 (en) Thin film transistor substrate for display panel
JPH11149076A (en) Liquid crystal display device
JPH01173650A (en) Manufacture of amorphous silicon thin-film transistor
JPH11149079A (en) Liquid crystal display device
JP2002252353A (en) Thin-film transistor and active matrix type liquid crystal display device
JPH0281029A (en) Production of liquid crystal display device
JPH1187717A (en) Semiconductor device, active matrix substrate and liquid crystal display
KR100491821B1 (en) An array substrate for LCD and method of fabricating of the same
JPH09127556A (en) Display device and its drive method
JP3427664B2 (en) Horizontal electric field type active matrix liquid crystal display
JP2755683B2 (en) Active matrix liquid crystal display
JPH11186553A (en) Active matrix type liquid crystal display device
KR100767631B1 (en) method for fabricating array substrate for LCD
JP3647384B2 (en) Thin film semiconductor device, manufacturing method thereof, and display panel
JPH0281028A (en) Liquid crystal display device
KR101097675B1 (en) Thin film transistor and fabricating method thereof
JP3086142B2 (en) Liquid crystal display
KR0151877B1 (en) Thin film transistor for lcd and its making method